JP2001298274A - 電子回路構成体 - Google Patents
電子回路構成体Info
- Publication number
- JP2001298274A JP2001298274A JP2001069990A JP2001069990A JP2001298274A JP 2001298274 A JP2001298274 A JP 2001298274A JP 2001069990 A JP2001069990 A JP 2001069990A JP 2001069990 A JP2001069990 A JP 2001069990A JP 2001298274 A JP2001298274 A JP 2001298274A
- Authority
- JP
- Japan
- Prior art keywords
- electronic
- electronic circuit
- wiring board
- circuit component
- multilayer wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
Landscapes
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
- Ceramic Capacitors (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
Abstract
(57)【要約】
【課題】 電子部品を内蔵した配線基板において、その
小型化、高密度実装化および多機能化には限界があると
いう課題があった。 【解決手段】 複数の絶縁基板１およびその内層配線２
と両面に形成された配線３およびその配線群を電気的に
接続するビアホール導体４を主たる構成要素とする多層
配線基板５の上面に半導体チップ６を搭載し、他のビア
ホール内にチップ抵抗１０，チップコンデンサ１１、チ
ップコイル１２等の電子部品を内蔵、特に半導体チップ
６の直下にこれらの電子部品を配置し、内層配線２を介
して電子部品を直列接続させている。
小型化、高密度実装化および多機能化には限界があると
いう課題があった。 【解決手段】 複数の絶縁基板１およびその内層配線２
と両面に形成された配線３およびその配線群を電気的に
接続するビアホール導体４を主たる構成要素とする多層
配線基板５の上面に半導体チップ６を搭載し、他のビア
ホール内にチップ抵抗１０，チップコンデンサ１１、チ
ップコイル１２等の電子部品を内蔵、特に半導体チップ
６の直下にこれらの電子部品を配置し、内層配線２を介
して電子部品を直列接続させている。
Description
【０００１】
【発明の属する技術分野】本発明は電子回路モジュー
ル、特に多層配線基板の内部に電子部品を内蔵させるこ
とにより、高密度実装および高密度配線を同時に行うこ
とができる電子回路構成体に関する。
ル、特に多層配線基板の内部に電子部品を内蔵させるこ
とにより、高密度実装および高密度配線を同時に行うこ
とができる電子回路構成体に関する。
【０００２】
【従来の技術】近年、電子機器の小型化、薄型化、軽量
化、高機能化が進展する中で電子機器を構成する各種電
子部品の小型化や薄型化とともに、これら電子部品が実
装されるプリント配線基板も高密度実装を可能とする様
々な技術開発が盛んである。
化、高機能化が進展する中で電子機器を構成する各種電
子部品の小型化や薄型化とともに、これら電子部品が実
装されるプリント配線基板も高密度実装を可能とする様
々な技術開発が盛んである。
【０００３】特に最近は急速な実装技術の進展ととも
に、ＬＳＩ等の半導体チップを高密度に実装でき、かつ
高速信号処理回路にも対応できる多層配線構造の回路基
板が安価に供給されることが強く要望されてきている。
このような多層配線回路基板では微細な配線ピッチで形
成された複数層の配線パターン間の高い電気的接続信頼
性や優れた高周波特性を備えていることが重要である。
に、ＬＳＩ等の半導体チップを高密度に実装でき、かつ
高速信号処理回路にも対応できる多層配線構造の回路基
板が安価に供給されることが強く要望されてきている。
このような多層配線回路基板では微細な配線ピッチで形
成された複数層の配線パターン間の高い電気的接続信頼
性や優れた高周波特性を備えていることが重要である。
【０００４】このような問題を解決するために新しい構
造を備えた回路基板や高密度配線を目的とする製造方法
が開発され、すでに携帯型電子機器等に多く使用されて
いる。
造を備えた回路基板や高密度配線を目的とする製造方法
が開発され、すでに携帯型電子機器等に多く使用されて
いる。
【０００５】例えば、従来の多層配線基板における層間
接続の主流となっていたスルーホール内壁の銅めっき導
体に代えて、インナーバイアホール（以下，ＩＶＨとい
う）に導電体を充填して接続信頼性の向上を図るととも
に部品ランド直下や任意の層間にＩＶＨを形成でき、基
板サイズの小型化や高密度実装が実現できる全層ＩＶＨ
構造の樹脂多層配線基板（特開平６−２６８３４５号公
報）がある。
接続の主流となっていたスルーホール内壁の銅めっき導
体に代えて、インナーバイアホール（以下，ＩＶＨとい
う）に導電体を充填して接続信頼性の向上を図るととも
に部品ランド直下や任意の層間にＩＶＨを形成でき、基
板サイズの小型化や高密度実装が実現できる全層ＩＶＨ
構造の樹脂多層配線基板（特開平６−２６８３４５号公
報）がある。
【０００６】しかしながら上記のように高密度配線化さ
れた多層配線基板においても、コンデンサ、抵抗器など
配線基板の表面に実装される電子部品の占める面積の割
合は依然として高く、電子機器の小型化に対して大きな
課題となっている。このような課題の解決策として配線
基板内に電子部品を埋設して高密度実装化を図ろうとす
る提案が開示されている。
れた多層配線基板においても、コンデンサ、抵抗器など
配線基板の表面に実装される電子部品の占める面積の割
合は依然として高く、電子機器の小型化に対して大きな
課題となっている。このような課題の解決策として配線
基板内に電子部品を埋設して高密度実装化を図ろうとす
る提案が開示されている。
【０００７】例えばプリント基板に設けた透孔内にリー
ドレス部品を埋設した特開昭５４−３８５６１号公報、
絶縁基板に設けた貫通孔内にセラミックコンデンサ等の
受動素子を埋設した特公昭６０−４１４８０号公報、半
導体素子のバイパスコンデンサをプリント配線基板の孔
に埋設した特開平４−７３９９２号公報および特開平５
−２１８６１５号公報等が開示されている。
ドレス部品を埋設した特開昭５４−３８５６１号公報、
絶縁基板に設けた貫通孔内にセラミックコンデンサ等の
受動素子を埋設した特公昭６０−４１４８０号公報、半
導体素子のバイパスコンデンサをプリント配線基板の孔
に埋設した特開平４−７３９９２号公報および特開平５
−２１８６１５号公報等が開示されている。
【０００８】また、セラミック配線基板に設けたビアホ
ール内に導電性物質と誘電性物質を充填して同時焼成し
た特開平８−２２２６５６号公報、有機系絶縁基板に設
けた貫通孔に電子部品形成材料を埋め込んだ後、固化さ
せてコンデンサや抵抗器を形成した特開平１０−５６２
５１号公報等が開示されている。
ール内に導電性物質と誘電性物質を充填して同時焼成し
た特開平８−２２２６５６号公報、有機系絶縁基板に設
けた貫通孔に電子部品形成材料を埋め込んだ後、固化さ
せてコンデンサや抵抗器を形成した特開平１０−５６２
５１号公報等が開示されている。
【０００９】上記従来の開示技術はいずれも二つの方式
に大別できる。すなわちその一つは配線基板に設けられ
た貫通孔にチップ抵抗器またはチップコンデンサ等の既
に完成されたリードレス部品を埋設したのち、このリー
ドレス部品の電極と配線基板上の配線パターンとを導電
性ペイントまたは半田付けによって接続するものであ
る。また他の一つは有機系配線基板の場合、配線基板に
設けた貫通孔にコンデンサ等の電子部品形成材料を埋め
込み、固化させることによって所望のコンデンサとした
後、その上下の端面にメッキを施して電極を形成して電
子部品内蔵配線基板を形成させ、また無機系配線基板の
場合は、セラミックグリーンシートに設けられたビアホ
ール内に誘電体ペーストや導電性ペーストを充填した
後、高温で焼成することにより、所望のコンデンサを内
蔵した配線基板を形成したものである。
に大別できる。すなわちその一つは配線基板に設けられ
た貫通孔にチップ抵抗器またはチップコンデンサ等の既
に完成されたリードレス部品を埋設したのち、このリー
ドレス部品の電極と配線基板上の配線パターンとを導電
性ペイントまたは半田付けによって接続するものであ
る。また他の一つは有機系配線基板の場合、配線基板に
設けた貫通孔にコンデンサ等の電子部品形成材料を埋め
込み、固化させることによって所望のコンデンサとした
後、その上下の端面にメッキを施して電極を形成して電
子部品内蔵配線基板を形成させ、また無機系配線基板の
場合は、セラミックグリーンシートに設けられたビアホ
ール内に誘電体ペーストや導電性ペーストを充填した
後、高温で焼成することにより、所望のコンデンサを内
蔵した配線基板を形成したものである。
【００１０】
【発明が解決しようとする課題】しかしながら、前述し
たこれら従来の開示技術はいずれも両面配線基板の貫通
孔内に電子部品を埋設してその電子部品の電極を配線基
板の表裏両面の配線パターンに接続するものであり、そ
の小型化、高密度実装化および多機能化には限界があ
る。
たこれら従来の開示技術はいずれも両面配線基板の貫通
孔内に電子部品を埋設してその電子部品の電極を配線基
板の表裏両面の配線パターンに接続するものであり、そ
の小型化、高密度実装化および多機能化には限界があ
る。
【００１１】本発明は上記の課題を解決するものであ
り、極めて多機能化された小型電子機器に使用するため
の多層配線基板において、複数種の電子部品を多層配線
基板内の各層における任意の位置に完全に埋設させて回
路と電子部品を一体化、すなわちモジュール化すること
により配線長の最短化、および高密度配線化を図り、高
速動作化など電子機器の高性能化に寄与することができ
る電子回路構成体とその製造方法を提供することを目的
とする。
り、極めて多機能化された小型電子機器に使用するため
の多層配線基板において、複数種の電子部品を多層配線
基板内の各層における任意の位置に完全に埋設させて回
路と電子部品を一体化、すなわちモジュール化すること
により配線長の最短化、および高密度配線化を図り、高
速動作化など電子機器の高性能化に寄与することができ
る電子回路構成体とその製造方法を提供することを目的
とする。
【００１２】
【課題を解決するための手段】本発明は上記目的を達成
するために、複数の絶縁基板を積層し、その両面および
内層に複数の配線が形成された多層配線基板の所定のビ
アホール内に電子部品を埋設して多層配線基板の内部に
電子回路を構成することにより、１つの多層配線基板を
モジュール化、すなわち配線基板と電子部品とを一体化
した回路構成体を形成できるため、高速信号処理が可能
な電子機器を高密度化、小型化することができる。
するために、複数の絶縁基板を積層し、その両面および
内層に複数の配線が形成された多層配線基板の所定のビ
アホール内に電子部品を埋設して多層配線基板の内部に
電子回路を構成することにより、１つの多層配線基板を
モジュール化、すなわち配線基板と電子部品とを一体化
した回路構成体を形成できるため、高速信号処理が可能
な電子機器を高密度化、小型化することができる。
【００１３】本願の第１の発明は、複数の絶縁基板を積
層して得られる多層構造基板の両面および内層に複数の
配線が形成され、その配線間が絶縁基板のビアホール内
に充填されたビアホール導体によって接続された多層配
線基板において、前記多層配線基板上に半導体チップが
実装されており、前記半導体チップが実装されている前
記多層配線基板上の配線または電極パッドの直下にある
貫通孔内に電子部品が配置されたものであり、従来の多
くの電子部品を表面に搭載した配線基板と異なり、半導
体チップを除くディスクリート電子部品の多くを配線基
板内に埋設しているために、電子部品とこれらを接続す
る配線とが一体化されて表面が平滑化され、かつ小型、
薄型化された電子回路構成体を形成することができる。
層して得られる多層構造基板の両面および内層に複数の
配線が形成され、その配線間が絶縁基板のビアホール内
に充填されたビアホール導体によって接続された多層配
線基板において、前記多層配線基板上に半導体チップが
実装されており、前記半導体チップが実装されている前
記多層配線基板上の配線または電極パッドの直下にある
貫通孔内に電子部品が配置されたものであり、従来の多
くの電子部品を表面に搭載した配線基板と異なり、半導
体チップを除くディスクリート電子部品の多くを配線基
板内に埋設しているために、電子部品とこれらを接続す
る配線とが一体化されて表面が平滑化され、かつ小型、
薄型化された電子回路構成体を形成することができる。
【００１４】また，第２の発明は，第１の発明の電子回
路構成体に関し，複数の絶縁基板の所定の位置に貫通孔
が設けられ，前記貫通孔内にさらに電子部品を埋設する
ことにより前記多層配線基板の内部に電子回路を構成し
ているものである。
路構成体に関し，複数の絶縁基板の所定の位置に貫通孔
が設けられ，前記貫通孔内にさらに電子部品を埋設する
ことにより前記多層配線基板の内部に電子回路を構成し
ているものである。
【００１５】また、第３の発明は、第１または第２の発
明の電子回路構成体に関し、電子部品が多層配線基板を
構成する複数の絶縁基板にまたがって内蔵されているこ
とを特徴とするものであり、さらなる多層配線基板内回
路の高密度実装化、高密度配線化が可能となる。
明の電子回路構成体に関し、電子部品が多層配線基板を
構成する複数の絶縁基板にまたがって内蔵されているこ
とを特徴とするものであり、さらなる多層配線基板内回
路の高密度実装化、高密度配線化が可能となる。
【００１６】また、第４の発明は、第１または第２の発
明の電子回路構成体に関し、絶縁基板内にそれぞれ内蔵
されている異なる種類の電子部品を絶縁基板を積層する
際に直列接続したものであり、複数の電子部品を配線を
介することなく接続できるため、高速信号処理に寄与で
きる。
明の電子回路構成体に関し、絶縁基板内にそれぞれ内蔵
されている異なる種類の電子部品を絶縁基板を積層する
際に直列接続したものであり、複数の電子部品を配線を
介することなく接続できるため、高速信号処理に寄与で
きる。
【００１７】また、第５の発明は、第１または第２の発
明の電子回路構成体に関し、絶縁基板をガラスエポキシ
コンポジット、ガラスＢＴレジンコンポジット、アラミ
ドエポキシコンポジットおよびアラミドＢＴレジンコン
ポジットの熱硬化性樹脂含浸繊維基材の少なくとも１種
から構成したものであり、容易な製造法により信頼性に
優れた電子回路構成体を形成することができる。
明の電子回路構成体に関し、絶縁基板をガラスエポキシ
コンポジット、ガラスＢＴレジンコンポジット、アラミ
ドエポキシコンポジットおよびアラミドＢＴレジンコン
ポジットの熱硬化性樹脂含浸繊維基材の少なくとも１種
から構成したものであり、容易な製造法により信頼性に
優れた電子回路構成体を形成することができる。
【００１８】また、第６の発明は、第１または第２の発
明の電子回路構成体に関し、絶縁基板がＢＴレジン、ポ
リイミド、変成ＰＰＥのいずれかを含む構成であること
を特徴とするものである。
明の電子回路構成体に関し、絶縁基板がＢＴレジン、ポ
リイミド、変成ＰＰＥのいずれかを含む構成であること
を特徴とするものである。
【００１９】また、第７の発明は、第１または第２の発
明の電子回路構成体に関し、絶縁基板を無機質フィラー
と、熱硬化性樹脂とを含む混合物より構成したものであ
り、第４の発明の効果と同様の効果を得ることができ
る。
明の電子回路構成体に関し、絶縁基板を無機質フィラー
と、熱硬化性樹脂とを含む混合物より構成したものであ
り、第４の発明の効果と同様の効果を得ることができ
る。
【００２０】また、第８の発明は、第１または第２の発
明の電子回路構成体に関し、電子部品がチップ抵抗、チ
ップコンデンサ、チップコイルであることを特徴とする
ものである。
明の電子回路構成体に関し、電子部品がチップ抵抗、チ
ップコンデンサ、チップコイルであることを特徴とする
ものである。
【００２１】また、第９の発明は、第１〜８のいずれか
の電子回路構成体に関し、電子回路構成体をマザー基板
に実装したことを特徴とするものである。
の電子回路構成体に関し、電子回路構成体をマザー基板
に実装したことを特徴とするものである。
【００２２】
【発明の実施の形態】次に本発明の実施の形態について
図面を参照しながら説明する。
図面を参照しながら説明する。
【００２３】（実施の形態１）図１（ａ）は本発明の第
１の実施の形態における電子回路構成体の構造を示すも
のであり、図１（ｂ）は半導体チップおよび電子回路構
成体に内蔵された電子部品で構成される等価回路図であ
る。
１の実施の形態における電子回路構成体の構造を示すも
のであり、図１（ｂ）は半導体チップおよび電子回路構
成体に内蔵された電子部品で構成される等価回路図であ
る。
【００２４】まず図１（ａ）に示すように、ガラスエポ
キシ樹脂、アラミドエポキシ樹脂等の合成樹脂よりなる
複数の絶縁基板１およびその内層配線２と両面に形成さ
れた配線３およびその配線群を電気的に接続するビアホ
ール導体４を主たる構成要素とする多層配線基板５の上
面に半導体チップ６が搭載されている。半導体チップ６
と多層配線基板５とは半導体チップ６の電極７および多
層配線基板５上の配線３または電極パッド８とはんだボ
ールまたは金バンプ９によって接続されている。
キシ樹脂、アラミドエポキシ樹脂等の合成樹脂よりなる
複数の絶縁基板１およびその内層配線２と両面に形成さ
れた配線３およびその配線群を電気的に接続するビアホ
ール導体４を主たる構成要素とする多層配線基板５の上
面に半導体チップ６が搭載されている。半導体チップ６
と多層配線基板５とは半導体チップ６の電極７および多
層配線基板５上の配線３または電極パッド８とはんだボ
ールまたは金バンプ９によって接続されている。
【００２５】このような多層配線基板の構造において本
発明が特徴とするところは、銀または銅ペースト等の導
電体が充填されるビアホール以外に複数の貫通孔を設
け、その内部にチップ抵抗１０，チップコンデンサ１
１、チップコイル１２等の電子部品を内蔵させている点
である。
発明が特徴とするところは、銀または銅ペースト等の導
電体が充填されるビアホール以外に複数の貫通孔を設
け、その内部にチップ抵抗１０，チップコンデンサ１
１、チップコイル１２等の電子部品を内蔵させている点
である。
【００２６】特に半導体チップ６が実装されている配線
３または電極パッド８の直下にこれらの電子部品を内蔵
させたり、内層配線２を介して電子部品を直列接続させ
る、いわゆるデバイスオンデバイス接続を行うことによ
り半導体チップと電子部品との配線長を極力短くするこ
とができ、電子回路上の高速動作を可能とすることがで
きる。
３または電極パッド８の直下にこれらの電子部品を内蔵
させたり、内層配線２を介して電子部品を直列接続させ
る、いわゆるデバイスオンデバイス接続を行うことによ
り半導体チップと電子部品との配線長を極力短くするこ
とができ、電子回路上の高速動作を可能とすることがで
きる。
【００２７】また図１（ｂ）は半導体チップ６の周辺に
必要な電子部品を配線基板内に内蔵させて形成した電子
回路構成体、いわゆる回路モジュールの等価回路を示す
ものであり、このように電子部品を多層配線基板内の任
意の箇所に内蔵させることにより、配線基板上の電子部
品実装面積を低減でき、電子機器の小型軽量化を可能と
することができる。
必要な電子部品を配線基板内に内蔵させて形成した電子
回路構成体、いわゆる回路モジュールの等価回路を示す
ものであり、このように電子部品を多層配線基板内の任
意の箇所に内蔵させることにより、配線基板上の電子部
品実装面積を低減でき、電子機器の小型軽量化を可能と
することができる。
【００２８】（実施の形態２）次に本発明の第２の実施
の形態について図２を用いて説明する。
の形態について図２を用いて説明する。
【００２９】図２（ａ）は図２（ｂ）に示すブロック図
の一部を本発明に関わる電子回路構成体として形成し、
マザー基板に搭載した断面図を示すものであり、第１の
実施の形態において説明した多層配線基板内に電子部品
を内蔵した複数の電子回路構成体２１，２２および２３
を多層配線構造を有するマザー基板２４上に配置したも
のである。図２（ａ）において２１は図２（ｂ）に示す
中間周波増幅回路、２２は音声中間周波増幅回路、２３
は映像増幅回路をそれぞれ半導体チップと多層配線基板
内に内蔵させた周辺電子部品とにより一体化させた電子
回路構成体である。
の一部を本発明に関わる電子回路構成体として形成し、
マザー基板に搭載した断面図を示すものであり、第１の
実施の形態において説明した多層配線基板内に電子部品
を内蔵した複数の電子回路構成体２１，２２および２３
を多層配線構造を有するマザー基板２４上に配置したも
のである。図２（ａ）において２１は図２（ｂ）に示す
中間周波増幅回路、２２は音声中間周波増幅回路、２３
は映像増幅回路をそれぞれ半導体チップと多層配線基板
内に内蔵させた周辺電子部品とにより一体化させた電子
回路構成体である。
【００３０】上記のように本実施の形態によれば、電子
機器の配線基板上からディスクリート電子部品の実装を
削減することが可能となり、電子機器の小型化、および
実装コストの低減に大きな効果を得ることができる。
機器の配線基板上からディスクリート電子部品の実装を
削減することが可能となり、電子機器の小型化、および
実装コストの低減に大きな効果を得ることができる。
【００３１】（参考例１）次に本発明の参考例１におけ
る電子回路構成体の製造方法について図面を用いて説明
する。
る電子回路構成体の製造方法について図面を用いて説明
する。
【００３２】図３（ａ）〜（ｆ）は参考例１における電
子回路構成体の１層を製造する場合の工程断面図であ
り、図３（ａ）の３１はガラス、アラミド、全芳香族ポ
リエステル等よりなる不織布にエポキシ、ＢＴレジン、
ポリイミド、変成ＰＰＥ等よりなる熱硬化性樹脂を含浸
して得られるプリプレグ状態の樹脂含浸繊維シート基材
である。
子回路構成体の１層を製造する場合の工程断面図であ
り、図３（ａ）の３１はガラス、アラミド、全芳香族ポ
リエステル等よりなる不織布にエポキシ、ＢＴレジン、
ポリイミド、変成ＰＰＥ等よりなる熱硬化性樹脂を含浸
して得られるプリプレグ状態の樹脂含浸繊維シート基材
である。
【００３３】この樹脂含浸繊維シート基材３１の所定の
箇所に図３（ｂ）に示すように、銅ペースト等の導電体
を充填するためのビアホール３２およびチップ抵抗、チ
ップコンデンサ、チップコイル等の電子部品を装填する
ための貫通孔３３を炭酸ガスレーザ、エキシマレーザに
よる加工、または金型による加工等によって形成する。
箇所に図３（ｂ）に示すように、銅ペースト等の導電体
を充填するためのビアホール３２およびチップ抵抗、チ
ップコンデンサ、チップコイル等の電子部品を装填する
ための貫通孔３３を炭酸ガスレーザ、エキシマレーザに
よる加工、または金型による加工等によって形成する。
【００３４】次に図３（ｃ）に示すように、孔開け加工
の終わった樹脂含浸繊維シート基材３１の片面に銅箔３
４ａを貼着し、あらかじめ一方の端子に導電性ペースト
を塗布しておいた電子部品３５，３６を所定の貫通孔３
３内に装填したのち、樹脂含浸繊維シート基材３１の他
の片面からスキージ等により印刷塗布することにより、
ビアホール３２および貫通孔３３内に導電性ペースト３
７を充填し、（図３（ｄ））その上に他の銅箔３４ｂを
配置したのち、図３（ｅ）に示すように両面から加熱、
加圧して樹脂含浸繊維シート基材３１を圧縮することに
より、プリプレグ状態であった樹脂含浸繊維シート基材
３１が完全硬化する。
の終わった樹脂含浸繊維シート基材３１の片面に銅箔３
４ａを貼着し、あらかじめ一方の端子に導電性ペースト
を塗布しておいた電子部品３５，３６を所定の貫通孔３
３内に装填したのち、樹脂含浸繊維シート基材３１の他
の片面からスキージ等により印刷塗布することにより、
ビアホール３２および貫通孔３３内に導電性ペースト３
７を充填し、（図３（ｄ））その上に他の銅箔３４ｂを
配置したのち、図３（ｅ）に示すように両面から加熱、
加圧して樹脂含浸繊維シート基材３１を圧縮することに
より、プリプレグ状態であった樹脂含浸繊維シート基材
３１が完全硬化する。
【００３５】なお図３（ｄ）において電子部品３５は電
子部品３６より形状の小さなものを使用しており、した
がって導電性ペースト３７を塗布したとき、電子部品３
５の上面には電子部品３６の上面より多くの導電性ペー
スト３７が塗布されていて樹脂含浸繊維シート基材３１
を加熱、加圧するとき樹脂含浸繊維シート基材３１の最
終的な厚みは電子部品３６の厚みとほぼ同一となるが電
子部品３５と樹脂含浸繊維シート基材３１との厚みの差
は導電性ペースト３７によって調整される。
子部品３６より形状の小さなものを使用しており、した
がって導電性ペースト３７を塗布したとき、電子部品３
５の上面には電子部品３６の上面より多くの導電性ペー
スト３７が塗布されていて樹脂含浸繊維シート基材３１
を加熱、加圧するとき樹脂含浸繊維シート基材３１の最
終的な厚みは電子部品３６の厚みとほぼ同一となるが電
子部品３５と樹脂含浸繊維シート基材３１との厚みの差
は導電性ペースト３７によって調整される。
【００３６】次に通常のフォトリソグラフィによるパタ
ーンニングおよびエッチングをおこなうことにより、図
３（ｆ）に示すように、樹脂含浸繊維シート基板３１の
内部にチップ抵抗３５、チップコンデンサ３６等の電子
部品を内蔵し、樹脂含浸繊維シート基板３１の両面にビ
アホール導体である導電性樹脂３７で電気的に接続され
た配線層３８ａ、３８ｂを備えた電子部品内蔵両面配線
板３９を得ることができる。
ーンニングおよびエッチングをおこなうことにより、図
３（ｆ）に示すように、樹脂含浸繊維シート基板３１の
内部にチップ抵抗３５、チップコンデンサ３６等の電子
部品を内蔵し、樹脂含浸繊維シート基板３１の両面にビ
アホール導体である導電性樹脂３７で電気的に接続され
た配線層３８ａ、３８ｂを備えた電子部品内蔵両面配線
板３９を得ることができる。
【００３７】上記説明した製造法により、他の配線パタ
ーンおよび他の電子部品を内蔵した複数種類の電子部品
内蔵両面配線基板を形成して積層、多層化してその上面
に半導体チップを搭載することにより第１の実施の形態
で説明した電子回路構成体を形成することができる。
ーンおよび他の電子部品を内蔵した複数種類の電子部品
内蔵両面配線基板を形成して積層、多層化してその上面
に半導体チップを搭載することにより第１の実施の形態
で説明した電子回路構成体を形成することができる。
【００３８】（参考例２）次に本発明の参考例２におけ
る電子回路構成体の製造方法について図面を用いて説明
する。
る電子回路構成体の製造方法について図面を用いて説明
する。
【００３９】図４（ａ）〜（ｆ）は第１の実施の形態に
おける電子回路構成体の１層を製造する場合の工程断面
図であり、図４（ａ）に示す４１は酸化アルミニウム、
窒化アルミニウム、窒化ボロン等の無機質フィラー７０
〜９５重量部とエポキシ樹脂等の未硬化状態の熱硬化性
樹脂５〜３０重量部からなる混合物を熱処理によりプリ
プレグ状態としてシート状に加工したものである。
おける電子回路構成体の１層を製造する場合の工程断面
図であり、図４（ａ）に示す４１は酸化アルミニウム、
窒化アルミニウム、窒化ボロン等の無機質フィラー７０
〜９５重量部とエポキシ樹脂等の未硬化状態の熱硬化性
樹脂５〜３０重量部からなる混合物を熱処理によりプリ
プレグ状態としてシート状に加工したものである。
【００４０】このシート基材（絶縁基板）４１の所定の
位置に図４（ｂ）に示すように、銅ペースト等の導電体
を充填するためのビアホール４２をレーザ加工法や金
型、またはパンチング等の機械加工法により孔開けし、
図４（ｃ）に示すようにビアホール４２の中に金、銀、
銅等を導電物質とする導電性ペースト４３を充填する。
位置に図４（ｂ）に示すように、銅ペースト等の導電体
を充填するためのビアホール４２をレーザ加工法や金
型、またはパンチング等の機械加工法により孔開けし、
図４（ｃ）に示すようにビアホール４２の中に金、銀、
銅等を導電物質とする導電性ペースト４３を充填する。
【００４１】次に図４（ｄ）に示すように、まずチップ
抵抗４５、チップコンデンサ４６等の電子部品を、その
端子電極に導電性ペーストを塗布したのち、銅箔４４ａ
の上面の所定の場所に載置し、その上方に図４（ｃ）で
得られたシート基材４１、さらにその上方に他の銅箔４
４ｂを配置して正確に位置合わせしたのち、プレス金型
等を用いて加熱、加圧することにより、図４（ｅ）に示
すように電子部品４５，４６をプリプレグ状態のシート
基材４１の内部に埋め込ませると同時にビアホール導体
４３を硬化させて銅箔４４ａ、４４ｂと電気的に接続さ
せ、またシート基材４１と銅箔とを強固に接着させる。
抵抗４５、チップコンデンサ４６等の電子部品を、その
端子電極に導電性ペーストを塗布したのち、銅箔４４ａ
の上面の所定の場所に載置し、その上方に図４（ｃ）で
得られたシート基材４１、さらにその上方に他の銅箔４
４ｂを配置して正確に位置合わせしたのち、プレス金型
等を用いて加熱、加圧することにより、図４（ｅ）に示
すように電子部品４５，４６をプリプレグ状態のシート
基材４１の内部に埋め込ませると同時にビアホール導体
４３を硬化させて銅箔４４ａ、４４ｂと電気的に接続さ
せ、またシート基材４１と銅箔とを強固に接着させる。
【００４２】次に両面の銅箔４４ａ、４４ｂを通常のフ
ォトリソグラフィによるパターンニングおよびエッチン
グを行うことにより、図４（ｆ）に示すように、シート
基材４１の内部にチップ抵抗４５、チップコンデンサ４
６等の電子部品を内蔵し、シート基材４１の両面にビア
ホール導体４３で電気的に接続された配線層４７ａ、４
７ｂを備えた電子部品内蔵両面配線板４８を得ることが
できる。
ォトリソグラフィによるパターンニングおよびエッチン
グを行うことにより、図４（ｆ）に示すように、シート
基材４１の内部にチップ抵抗４５、チップコンデンサ４
６等の電子部品を内蔵し、シート基材４１の両面にビア
ホール導体４３で電気的に接続された配線層４７ａ、４
７ｂを備えた電子部品内蔵両面配線板４８を得ることが
できる。
【００４３】本参考例においても参考例１の場合と同じ
ように、上記説明した製造法により、他の配線パターン
および他の電子部品を内蔵した複数種類の電子部品内蔵
両面配線基板を形成して積層、多層化してその上面に半
導体チップを搭載することにより第１の実施の形態で説
明した電子回路構成体を形成することができる。
ように、上記説明した製造法により、他の配線パターン
および他の電子部品を内蔵した複数種類の電子部品内蔵
両面配線基板を形成して積層、多層化してその上面に半
導体チップを搭載することにより第１の実施の形態で説
明した電子回路構成体を形成することができる。
【００４４】なお本実施の形態において絶縁シート基材
として熱硬化性エポキシ樹脂を用いた場合について説明
したが、その他ＢＴレジン、ポリイミド、変成ＰＰＥ等
よりなる熱硬化性樹脂を用いることも可能である。
として熱硬化性エポキシ樹脂を用いた場合について説明
したが、その他ＢＴレジン、ポリイミド、変成ＰＰＥ等
よりなる熱硬化性樹脂を用いることも可能である。
【００４５】上記各実施の形態の説明より明らかなよう
に本発明の最も特徴とするところは、従来の部品内蔵型
配線基板において用いられる完全に硬化した絶縁基板を
用いるものと異なり、プリプレグ状態にある絶縁基板を
用いているために形状、大きさに相違がある電子部品を
用いることが可能であり、その高さ調整は最終工程にお
ける絶縁基板の加熱、加圧による圧縮時に容易に行うこ
とができる。
に本発明の最も特徴とするところは、従来の部品内蔵型
配線基板において用いられる完全に硬化した絶縁基板を
用いるものと異なり、プリプレグ状態にある絶縁基板を
用いているために形状、大きさに相違がある電子部品を
用いることが可能であり、その高さ調整は最終工程にお
ける絶縁基板の加熱、加圧による圧縮時に容易に行うこ
とができる。
【００４６】また本発明ではプリプレグ状態の絶縁基板
に多層配線基板における層間接続のためのビアホール導
体の形成や電子部品を装填する等の工程を採用すること
により、多層配線基板の任意の層および任意の位置に、
すなわち複数の電子部品を層間にまたがって直列接続す
ることやビアホール導体の上下いずれにも電子部品を配
置することを自由に行うことができるため、半導体チッ
プや各電子部品間の短配線化が容易となり、高密度実装
による電子機器の高速動作化、小型化が可能となる。
に多層配線基板における層間接続のためのビアホール導
体の形成や電子部品を装填する等の工程を採用すること
により、多層配線基板の任意の層および任意の位置に、
すなわち複数の電子部品を層間にまたがって直列接続す
ることやビアホール導体の上下いずれにも電子部品を配
置することを自由に行うことができるため、半導体チッ
プや各電子部品間の短配線化が容易となり、高密度実装
による電子機器の高速動作化、小型化が可能となる。
【００４７】
【発明の効果】複数の絶縁基板を積層し、その両面およ
び内層に複数の配線が形成された多層配線基板の所定の
ビアホール内に電子部品を埋設して多層配線基板の内部
に電子回路を構成して１つの多層配線基板を回路モジュ
ール化、すなわち配線基板と電子部品とを一体化した回
路構成体を形成するものであり、配線長の最短化、およ
び高密度配線化を図り、高速動作化など電子機器の高性
能化に寄与することができる。
び内層に複数の配線が形成された多層配線基板の所定の
ビアホール内に電子部品を埋設して多層配線基板の内部
に電子回路を構成して１つの多層配線基板を回路モジュ
ール化、すなわち配線基板と電子部品とを一体化した回
路構成体を形成するものであり、配線長の最短化、およ
び高密度配線化を図り、高速動作化など電子機器の高性
能化に寄与することができる。
【図１】（ａ）本発明の第１の実施の形態における電子
回路構成体の要部断面図 （ｂ）本発明の第１の実施の形態における電子回路構成
体の等価回路図
回路構成体の要部断面図 （ｂ）本発明の第１の実施の形態における電子回路構成
体の等価回路図
【図２】（ａ）本発明の第２の実施の形態における電子
回路構成体の要部断面図 （ｂ）本発明の第２の実施の形態における電子回路構成
体のブロック図
回路構成体の要部断面図 （ｂ）本発明の第２の実施の形態における電子回路構成
体のブロック図
【図３】本発明の参考例１における電子回路構成体の製
造方法を説明する工程断面図
造方法を説明する工程断面図
【図４】本発明の参考例２における電子回路構成体の製
造方法を説明する工程断面図
造方法を説明する工程断面図
１ 絶縁基板 ２，３ 配線 ４ ビアホール導体 ５ 多層配線基板 １０，１１，１２ 電子部品
フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｌ 23/522 Ｈ０５Ｋ 1/03 ６１０Ｎ Ｈ０５Ｋ 1/03 ６１０ 1/11 Ｎ 1/18 Ｐ Ｈ０１Ｌ 23/12 Ｎ 1/11 23/14 Ｒ 1/18 23/52 Ｂ
Claims (9)
- 【請求項１】 複数の絶縁基板を積層して得られる多層
構造基板の両面および内層に複数の配線が形成され、前
記配線間が前記絶縁基板のビアホール内に充填されたビ
アホール導体によって接続された多層配線基板におい
て、 前記多層配線基板上に半導体チップが実装されており、
前記半導体チップが実装されている前記多層配線基板上
の配線または電極パッドの直下にある貫通孔内に電子部
品が配置されたことを特徴とする電子回路構成体。 - 【請求項２】 複数の絶縁基板の所定の位置に貫通孔が
設けられ，前記貫通孔内にさらに電子部品を埋設するこ
とにより前記多層配線基板の内部に電子回路を構成して
いる請求項１記載の電子回路構成体。 - 【請求項３】 電子部品が多層配線基板を構成する複数
の絶縁基板にまたがって内蔵されていることを特徴とす
る請求項１または２に記載の電子回路構成体。 - 【請求項４】 複数の絶縁基板内にそれぞれ内蔵されて
いる異なる種類の電子部品が、前記絶縁基板を積層する
際に直列接続していることを特徴とする請求項１または
２に記載の電子回路構成体。 - 【請求項５】 絶縁基板が、ガラスエポキシコンポジッ
ト、ガラスＢＴレジンコンポジット、アラミドエポキシ
コンポジットおよびアラミドＢＴレジンコンポジットの
熱硬化性樹脂含浸繊維基材の少なくとも１種からなる絶
縁基板であることを特徴とする請求項１または２に記載
の電子回路構成体。 - 【請求項６】 絶縁基板が、ＢＴレジン、ポリイミド、
変成ＰＰＥのいずれかを含む構成であることを特徴とす
る請求項１または２に記載の電子回路構成体。 - 【請求項７】 絶縁基板が、無機質フィラーと、熱硬化
性樹脂とを含んだ混合物を主体とするコンポジット基板
よりなることを特徴とする請求項１または２に記載の電
子回路構成体。 - 【請求項８】 電子部品が、チップ抵抗、チップコンデ
ンサ、チップコイルである請求項１または２に記載の電
子回路構成体。 - 【請求項９】 請求項１〜８のいずれかに記載の電子回
路構成体をマザー基板に実装したことを特徴とする電子
回路構成体。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001069990A JP2001298274A (ja) | 2001-03-13 | 2001-03-13 | 電子回路構成体 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001069990A JP2001298274A (ja) | 2001-03-13 | 2001-03-13 | 電子回路構成体 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000018461A Division JP3246502B2 (ja) | 2000-01-27 | 2000-01-27 | 部品内蔵両面配線板の製造方法、及び電子回路構成体の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001298274A true JP2001298274A (ja) | 2001-10-26 |
Family
ID=18927942
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001069990A Pending JP2001298274A (ja) | 2001-03-13 | 2001-03-13 | 電子回路構成体 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001298274A (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2003047325A1 (fr) * | 2001-11-26 | 2003-06-05 | Sony Corporation | Bloc-circuit haute frequence, procede permettant de le produire, dispositif modulaire haute frequence et procede permettant de le produire |
| JP2006156669A (ja) * | 2004-11-29 | 2006-06-15 | Dainippon Printing Co Ltd | 部品内蔵配線板、部品内蔵配線板の製造方法 |
| JP2008288612A (ja) * | 2008-07-29 | 2008-11-27 | Fujikura Ltd | 多層配線板およびその製造方法 |
| US7886438B2 (en) | 2003-01-20 | 2011-02-15 | Fujikura Ltd. | Process for producing multilayer printed wiring board |
| JP2012151359A (ja) * | 2011-01-20 | 2012-08-09 | Dainippon Printing Co Ltd | キャパシタ内蔵配線板、キャパシタ内蔵配線板の製造方法、キャパシタ |
| JP2013504894A (ja) * | 2009-09-15 | 2013-02-07 | アール アンド ディー サーキッツ インコーポレイテッド | 相互接続構造における電力利得（電力供給）及び電力損失（電力消費）を改善するインターポーザ基板の内蔵部品 |
| JP2018139289A (ja) * | 2012-10-30 | 2018-09-06 | エプコス アクチエンゲゼルシャフトＥｐｃｏｓ Ａｇ | 発光ダイオード組立体、モジュール及び発光ダイオード組立体の製造方法 |
Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0193772U (ja) * | 1987-12-15 | 1989-06-20 | ||
| JPH04130789A (ja) * | 1990-09-21 | 1992-05-01 | Seiko Epson Corp | 電子部品の取付構造 |
| JPH0432780Y2 (ja) * | 1986-05-14 | 1992-08-06 | ||
| JPH0722729A (ja) * | 1993-07-05 | 1995-01-24 | Rohm Co Ltd | ハイブリッド集積回路装置の構造 |
| JPH08204341A (ja) * | 1995-01-27 | 1996-08-09 | Nec Corp | プリント基板内蔵型バイパスコンデンサ |
| JPH1051150A (ja) * | 1996-07-31 | 1998-02-20 | Taiyo Yuden Co Ltd | ハイブリッドモジュールとその製造方法 |
| JPH1056251A (ja) * | 1996-08-08 | 1998-02-24 | Sony Corp | 電子部品内蔵プリント基板およびその製造方法 |
| JPH1154927A (ja) * | 1997-06-03 | 1999-02-26 | Toshiba Corp | 複合配線基板、フレキシブル基板、半導体装置、および複合配線基板の製造方法 |
| JPH1174648A (ja) * | 1997-08-27 | 1999-03-16 | Kyocera Corp | 配線基板 |
| JPH11220262A (ja) * | 1997-11-25 | 1999-08-10 | Matsushita Electric Ind Co Ltd | 回路部品内蔵モジュールおよびその製造方法 |
-
2001
- 2001-03-13 JP JP2001069990A patent/JP2001298274A/ja active Pending
Patent Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0432780Y2 (ja) * | 1986-05-14 | 1992-08-06 | ||
| JPH0193772U (ja) * | 1987-12-15 | 1989-06-20 | ||
| JPH04130789A (ja) * | 1990-09-21 | 1992-05-01 | Seiko Epson Corp | 電子部品の取付構造 |
| JPH0722729A (ja) * | 1993-07-05 | 1995-01-24 | Rohm Co Ltd | ハイブリッド集積回路装置の構造 |
| JPH08204341A (ja) * | 1995-01-27 | 1996-08-09 | Nec Corp | プリント基板内蔵型バイパスコンデンサ |
| JPH1051150A (ja) * | 1996-07-31 | 1998-02-20 | Taiyo Yuden Co Ltd | ハイブリッドモジュールとその製造方法 |
| JPH1056251A (ja) * | 1996-08-08 | 1998-02-24 | Sony Corp | 電子部品内蔵プリント基板およびその製造方法 |
| JPH1154927A (ja) * | 1997-06-03 | 1999-02-26 | Toshiba Corp | 複合配線基板、フレキシブル基板、半導体装置、および複合配線基板の製造方法 |
| JPH1174648A (ja) * | 1997-08-27 | 1999-03-16 | Kyocera Corp | 配線基板 |
| JPH11220262A (ja) * | 1997-11-25 | 1999-08-10 | Matsushita Electric Ind Co Ltd | 回路部品内蔵モジュールおよびその製造方法 |
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2003047325A1 (fr) * | 2001-11-26 | 2003-06-05 | Sony Corporation | Bloc-circuit haute frequence, procede permettant de le produire, dispositif modulaire haute frequence et procede permettant de le produire |
| US7057279B2 (en) | 2001-11-26 | 2006-06-06 | Sony Corporation | High-frequency circuit block, its manufacturing method, high-frequency module device, and its manufacturing method |
| CN1309285C (zh) * | 2001-11-26 | 2007-04-04 | 索尼公司 | 高频电路组合单元和高频模块装置及它们的制作方法 |
| US7886438B2 (en) | 2003-01-20 | 2011-02-15 | Fujikura Ltd. | Process for producing multilayer printed wiring board |
| JP2006156669A (ja) * | 2004-11-29 | 2006-06-15 | Dainippon Printing Co Ltd | 部品内蔵配線板、部品内蔵配線板の製造方法 |
| JP2008288612A (ja) * | 2008-07-29 | 2008-11-27 | Fujikura Ltd | 多層配線板およびその製造方法 |
| JP4538513B2 (ja) * | 2008-07-29 | 2010-09-08 | 株式会社フジクラ | 多層配線板の製造方法 |
| JP2013504894A (ja) * | 2009-09-15 | 2013-02-07 | アール アンド ディー サーキッツ インコーポレイテッド | 相互接続構造における電力利得（電力供給）及び電力損失（電力消費）を改善するインターポーザ基板の内蔵部品 |
| JP2016026385A (ja) * | 2009-09-15 | 2016-02-12 | アール アンド ディー サーキッツインコーポレイテッドＲ ＆ Ｄ Ｃｉｒｃｕｉｔｓ Ｉｎｃ． | 相互接続構造における電力利得（電力供給）及び電力損失（電力消費）を改善するインターポーザ基板の内蔵部品 |
| JP2018093215A (ja) * | 2009-09-15 | 2018-06-14 | アール アンド ディー サーキッツ インコーポレイテッドＲ ＆ Ｄ Ｃｉｒｃｕｉｔｓ Ｉｎｃ． | 相互接続構造における電力利得（電力供給）及び電力損失（電力消費）を改善するインターポーザ基板の内蔵部品 |
| JP2012151359A (ja) * | 2011-01-20 | 2012-08-09 | Dainippon Printing Co Ltd | キャパシタ内蔵配線板、キャパシタ内蔵配線板の製造方法、キャパシタ |
| JP2018139289A (ja) * | 2012-10-30 | 2018-09-06 | エプコス アクチエンゲゼルシャフトＥｐｃｏｓ Ａｇ | 発光ダイオード組立体、モジュール及び発光ダイオード組立体の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7100276B2 (en) | Method for fabricating wiring board provided with passive element | |
| US7485569B2 (en) | Printed circuit board including embedded chips and method of fabricating the same | |
| JP3709882B2 (ja) | 回路モジュールとその製造方法 | |
| US6192581B1 (en) | Method of making printed circuit board | |
| US6828670B2 (en) | Module component | |
| US6542379B1 (en) | Circuitry with integrated passive components and method for producing | |
| KR100811034B1 (ko) | 전자소자 내장 인쇄회로기판의 제조방법 | |
| US20110127076A1 (en) | Electronic component-embedded printed circuit board and method of manufacturing the same | |
| JP2006528839A (ja) | 部品を埋め込まれた回路基板及び製造方法 | |
| US20120017435A1 (en) | Method of manufacturing PCB having electronic components embedded therein | |
| JP3246502B2 (ja) | 部品内蔵両面配線板の製造方法、及び電子回路構成体の製造方法 | |
| US20060094156A1 (en) | Semiconductor package substrate with embedded resistors and method for fabricating the same | |
| US20060261462A1 (en) | Semiconductior package substrate with embedded resistors and method for fabricating same | |
| JP2001298274A (ja) | 電子回路構成体 | |
| JP3930222B2 (ja) | 半導体装置の製造方法 | |
| JP2003051427A (ja) | キャパシタシートおよびその製造方法、キャパシタ内蔵基板、ならびに半導体装置 | |
| KR100704922B1 (ko) | 페이스트 범프를 이용한 인쇄회로기판 및 그 제조방법 | |
| JP4851652B2 (ja) | 配線基板及びその製造方法 | |
| JPH1041631A (ja) | チップ埋め込み構造高密度実装基板の製造方法 | |
| JP4287757B2 (ja) | 回路部品内蔵モジュール及びその製造方法 | |
| KR100649683B1 (ko) | 무선고주파용 인쇄회로기판 및 그 제조방법 | |
| KR100601476B1 (ko) | 메탈코어를 이용한 패키지 기판 및 그 제조방법 | |
| JP3107535B2 (ja) | 配線基板、回路部品実装体、および配線基板の製造方法 | |
| JP2004165318A (ja) | 多層プリント配線板 | |
| JPH11145605A (ja) | プリント配線板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040210 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040325 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040727 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040906 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20050517 |