KR100704922B1 - 페이스트 범프를 이용한 인쇄회로기판 및 그 제조방법 - Google Patents

페이스트 범프를 이용한 인쇄회로기판 및 그 제조방법 Download PDF

Info

Publication number
KR100704922B1
KR100704922B1 KR1020050109850A KR20050109850A KR100704922B1 KR 100704922 B1 KR100704922 B1 KR 100704922B1 KR 1020050109850 A KR1020050109850 A KR 1020050109850A KR 20050109850 A KR20050109850 A KR 20050109850A KR 100704922 B1 KR100704922 B1 KR 100704922B1
Authority
KR
South Korea
Prior art keywords
paste bump
paste
substrate
bump
core substrate
Prior art date
Application number
KR1020050109850A
Other languages
English (en)
Inventor
목지수
류창섭
박동진
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020050109850A priority Critical patent/KR100704922B1/ko
Priority to JP2006303279A priority patent/JP4287458B2/ja
Priority to US11/598,140 priority patent/US20070107934A1/en
Priority to CN2006101454187A priority patent/CN1968577B/zh
Application granted granted Critical
Publication of KR100704922B1 publication Critical patent/KR100704922B1/ko
Priority to US12/219,381 priority patent/US7973248B2/en
Priority to US12/289,534 priority patent/US20090064497A1/en
Priority to JP2009025296A priority patent/JP5022392B2/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4623—Manufacturing multilayer circuits by laminating two or more circuit boards the circuit boards having internal via connections between two or more circuit layers before lamination, e.g. double-sided circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • H05K3/4608—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated comprising an electrically conductive base or core
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4664—Adding a circuit layer by thick film methods, e.g. printing techniques or by other techniques for making conductive patterns by using pastes, inks or powders

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

페이스트 범프를 이용한 인쇄회로기판 및 그 제조방법이 개시된다. (a) 코어기판을 천공하여 비아홀을 형성하는 단계, (b) 코어기판의 표면에 내층회로를 형성하는 단계, (c) 코어기판의 표면에 페이스트 범프(paste bump) 기판을 적층하는 단계, 및 (d) 페이스트 범프 기판의 표면에 외층회로를 형성하는 단계를 포함하는 페이스트 범프를 이용한 인쇄회로기판 제조방법은, 페이스트 범프를 이용하여 코어기판에 형성되는 비아홀을 충전함으로써 방열홀을 통한 열방출 효과가 향상되며, 전(全)층 IVH 적층구조를 구현할 수 있어 회로패턴의 층간 전기적 연결패스(path)가 짧아지므로 인덕턴스 노이즈(Inductance noise)가 감소한다.
페이스트 범프, 비아홀

Description

페이스트 범프를 이용한 인쇄회로기판 및 그 제조방법{PCB using paste bump and method of manufacturing thereof}
도 1은 종래기술에 따른 페이스트 범프 기판을 나타낸 단면도.
도 2는 본 발명의 바람직한 일 실시예에 따른 페이스트 범프를 이용한 인쇄회로기판 제조방법을 나타낸 순서도.
도 3은 본 발명의 바람직한 일 실시예에 따른 페이스트 범프를 이용한 인쇄회로기판 제조공정을 나타낸 흐름도.
도 4는 본 발명의 바람직한 일 실시예에 따른 페이스트 범프를 이용한 인쇄회로기판을 나타낸 단면도.
도 5는 본 발명의 바람직한 다른 실시예에 따른 페이스트 범프를 이용한 인쇄회로기판을 나타낸 단면도.
<도면의 주요 부분에 대한 부호의 설명>
8 : 페이스트 범프 기판 10 : 코어기판
12 : 동박층 20 : 비아홀
22 : 도금층 30 : 내층회로
40 : 동박판 42 : 외층회로
50 : 페이스트 범프 60 : 절연재
본 발명은 인쇄회로기판에 관한 것으로, 보다 상세하게는 페이스트 범프를 이용한 인쇄회로기판 및 그 제조방법에 관한 것이다.
종래 다층 인쇄회로기판은 동박적층판(CCL) 등의 코어기판의 표면에 애디티브(additive) 공법 또는 서브트랙티브(subtractive) 공법 등을 적용하여 내층회로를 형성하고, 절연층 및 금속층을 순차적으로 적층(build-up)하면서 내층회로와 같은 방법으로 외층회로를 형성함으로써 제조된다.
다층 인쇄회로기판의 제조과정에서는 각 층의 회로패턴 간의 전기적 연결, 회로패턴과 전자소자와의 전기적 연결 등을 위해 IVH(Interstitial via hole), BVH(Blind via hole), PTH(Plated through hole) 등의 다양한 비아홀이 형성된다. 이 중 단면상 기판 두께 전체를 관통하여 형성되는 PTH는 전술한 전기적 연결의 기능 외에도 기판 내에서 발생한 열을 기판 외부로 방출하는 방열홀(hole)의 역할도 하게 된다.
즉, 종래기술에 따른 다층 인쇄회로기판의 제조공정은, 먼저 CCL 등의 코어기판에 기계적 드릴링(mechanical drilling) 등에 의해 IVH를 천공하고, 코어기판의 표면 및 IVH의 내주면에 PNL 도금 등으로 도금층을 형성하고, IVH의 내부공간을 충전한 후 표면을 연마하고, 코어기판의 표면에 애디티브 공법 또는 서브트랙티브 공법 등을 적용하여 내층회로를 형성한다.
다음으로, 코어기판의 표면에 절연재를 적층한 후 표면에 금속층을 형성하거나 RCC(Resin coated copper) 등과 같이 표면에 금속층이 형성되어 있는 절연재를 적층하고, 레이저 드릴링 등에 의해 금속층과 내층회로 간의 전기적 연결을 위해 BVH를 가공하고, 기계적 드릴링 등에 의해 인쇄회로기판의 단면 전체를 관통하는 PTH를 천공하고, 절연재의 표면에 내층회로와 마찬가지의 방법으로 외층회로를 형성하고 PTH의 내주면을 도금처리함으로써 PTH가 방열홀의 기능을 하도록 한다.
그러나, 이와 같은 종래기술은 공정이 복잡하고, 비용 및 시간이 많이 소요되는 도금공정이 요구되고, PTH를 통한 열방출 효과가 충분치 못하며, 도금층을 형성한 후 회로패턴을 형성할 경우 도금층에 의한 회로패턴의 두께 증가로 인해 미세회로 형성에 장애가 된다는 문제가 있다.
한편, 이와 같은 종래기술의 복잡한 공정을 단순화하고 일괄적층에 의해 다층 인쇄회로기판을 제조하기 위해, 도 1에 도시된 바와 같이 동박판(3)에 페이스트(paste)를 인쇄하여 범프(bump)(2')를 형성하고 여기에 절연재(1)를 적층시켜 페이스트 범프 기판을 미리 제조함으로써 간단하고 용이하게 적층공정이 이루어지도록 하는 소위 'B2it'(Buried bump interconnection technology) 기술이 상용화되어 있다.
페이스트 범프 기판에 관한 종래기술로는, 동박판에 도전성 페이스트로 범프를 형성한 페이스트 범프 기판을 사용함으로써 간단하고 용이하게 고밀도 전자부품의 단자 간 접속을 가능케 한 발명을 들 수 있으나, 상기 발명은 페이스트 범프를 기판의 비아홀에 충전시켜 PTH를 통한 방열특성을 개선하지 못했다는 한계가 있 다.
본 발명은 코어기판에 페이스트 범프 기판을 적층함으로써 페이스트 범프(paste bump)를 방열홀 내에 충전하여 열방출 효과가 향상되는 페이스트 범프를 이용한 인쇄회로기판 및 그 제조방법을 제공하는 것이다.
본 발명의 일 측면에 따르면, (a) 코어기판을 천공하여 비아홀을 형성하는 단계, (b) 코어기판의 표면에 내층회로를 형성하는 단계, (c) 코어기판의 표면에 페이스트 범프(paste bump) 기판을 적층하는 단계, 및 (d) 페이스트 범프 기판의 표면에 외층회로를 형성하는 단계를 포함하는 페이스트 범프를 이용한 인쇄회로기판 제조방법이 제공된다.
코어기판은 동박적층판(CCL)인 것이 바람직하며, 단계 (a)는 기계적 드릴링에 의해 비아홀을 천공하는 것을 포함하는 것이 바람직하다. 단계 (a)는 비아홀의 내주면에 도금층을 형성하는 것을 더 포함할 수 있다.
페이스트 범프 기판은 (e) 동박판에 비아홀이 형성된 위치에 대응하여 페이스트 범프를 인쇄하는 단계, 및 (f) 페이스트 범프를 경화시키는 단계를 거쳐 형성되는 것이 바람직하다. 단계 (f) 이후에 페이스트 범프가 절연재를 관통하도록 동박판에 절연재를 적층하는 단계를 더 포함할 수 있다.
페이스트 범프는 실버 페이스트(silver paste)를 포함할 수 있다. 페이스트 범프의 양은 비아홀에 충전되도록 비아홀의 크기에 대응하여 결정되는 것이 바람직하다. 페이스트 범프는 코어기판보다 강도가 작고, 절연재보다 강도가 큰 것이 바람직하다. 페이스트 범프는 내층회로와 외층회로를 전기적으로 연결하는 BVH(blind via hole)의 형상으로 형성되는 것이 바람직하다.
단계 (c)는 코어기판의 양면에서 페이스트 범프 기판을 적층하는 단계를 포함할 수 있다. 단계 (c)와 단계 (d) 사이에 코어기판의 양면에서 페이스트 기판을 압착하는 단계를 더 포함할 수 있다.
또한, 코어기판과, 코어기판의 일부를 천공하여 형성되는 비아홀과, 코어기판의 표면에 형성되는 내층회로와, 코어기판의 표면에 적층되며, 동박층에 페이스트 범프를 결합하고 절연재를 적층하여 형성되는 페이스트 범프 기판과, 페이스트 범프 기판의 표면에 형성되는 외층회로를 포함하되, 페이스트 범프는 비아홀의 위치에 대응하여 결합되며, 비아홀은 페이스트 범프에 의해 충전되는 페이스트 범프를 이용한 인쇄회로기판이 제공된다.
코어기판은 동박적층판(CCL)인 것이 바람직하다. 비아홀의 내주면에는 도금층이 형성될 수 있다. 비아홀이 페이스트 범프의 형상에 대응하는 형상으로 형성되도록 비아홀의 입구에서 깊이방향으로 도금층의 두께가 달라지는 것이 바람직하다. 도금층의 두께는 비아홀의 입구에서 깊이방향으로 갈수록 증가하는 것이 바람직하다.
페이스트 범프 기판은 동박판에 페이스트 범프를 인쇄하고, 페이스트 범프를 경화시킨 후, 페이스트 범프가 절연재를 관통하도록 동박판에 절연재를 적층하 여 형성되는 것이 바람직하다.
페이스트 범프는 실버 페이스트(silver paste)를 포함할 수 있다. 페이스트 범프의 양은 비아홀의 크기에 대응하여 결정되는 것이 바람직하다. 페이스트 범프는 코어기판보다 강도가 작고, 절연재보다 강도가 큰 것이 바람직하다.
페이스트 범프는 내층회로와 외층회로를 전기적으로 연결하는 BVH의 형상으로 형성되는 것이 바람직하다. 페이스트 범프 기판은 코어기판의 양면에서 적층되는 것이 바람직하다.
이하, 본 발명에 따른 페이스트 범프를 이용한 인쇄회로기판 및 그 제조방법의 바람직한 실시예를 첨부도면을 참조하여 상세히 설명하기로 한다. 첨부 도면을 참조하여 설명함에 있어, 도면 부호에 관계없이 동일한 구성 요소는 동일한 참조부호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.
도 2는 본 발명의 바람직한 일 실시예에 따른 페이스트 범프를 이용한 인쇄회로기판 제조방법을 나타낸 순서도이고, 도 3은 본 발명의 바람직한 일 실시예에 따른 페이스트 범프를 이용한 인쇄회로기판 제조공정을 나타낸 흐름도이다. 도 3을 참조하면, 페이스트 범프 기판(8), 코어기판(10), 동박층(12), 비아홀(20), 도금층(22), 내층회로(30), 동박판(40), 외층회로(42), 페이스트 범프(50), 절연재(60)가 도시되어 있다.
동박판(40)에 페이스트 범프(50)를 미리 형성한 페이스트 범프 기판(8)을 사용하여 인쇄회로기판의 방열효율을 개선하기 위해 본 발명은, 먼저 도 3의 (a1) 과 같은 코어기판(10)에 있어서 도 3의 (a2)와 같이 그 일부를 천공하여 비아홀(20)을 형성한다(100).
내층회로(30) 형성의 효율성을 높이기 위해 코어기판(10)은 동박적층판(CCL)을 사용하는 것이 좋다. 비아홀(20)은 층간 회로패턴의 전기적 연결 뿐만 아니라 기판 내에서 발생한 열의 방출을 위한 방열홀로서 기능하므로, 방열효율을 고려하여 그 크기를 결정하게 되며 IVH나 BVH 보다 요구되는 정밀도가 낮으므로 기계적 드릴링(mechanical drilling)에 의해서도 천공될 수 있다.
형성된 비아홀(20)의 내주면에는 도 3의 (a3)과 같이 도금층(22)을 형성하여 회로패턴의 층간 전기적 연결 뿐만 아니라, 열전도가 원활이 이루어져 방열효율이 향상되도록 할 수 있다. 이에 따라 방열홀로서 사용되는 비아홀(20)의 내주면에는 전기적 연결 및 열전도를 모두 고려하여 다른 비아홀(20)에 비해 도금층(22)의 두께가 두껍게 형성된다. 다만, 본 발명에 따른 인쇄회로기판의 제조과정에서는 비아홀(20)의 내주면에 반드시 도금층(22)이 형성되어야 하는 것은 아니며, 후술하는 바와 같이 페이스트 범프(50)에 의해 회로패턴의 층간 전기적 연결을 구현하는 등 당업자에게 자명한 전기적 연결방법이 사용될 수 있음은 물론이다.
비아홀(20)의 내주면을 도금하는 과정에서 코어기판(10)의 표면에도 도금층(22)이 형성되고 이로 인해 회로패턴의 두께가 증가되며, 이는 미세 회로패턴의 구현에 불리하게 작용된다. 이 경우 본 발명에서와 같이 도금공정을 생략함으로써 코어기판(10)의 표면에 형성된 동박층(12)만으로 내층회로(30)를 형성할 수 있어 보다 용이하게 미세 회로패턴을 구현할 수 있다. 비아홀(20)의 내주면에 도금층(22) 이 형성되지 않을 경우 회로패턴의 층간 전기적 연결은 비아홀(20)에 충전되는 도전성 페이스트 범프(50)에 의해 이루어지게 된다.
다음으로, 도 3의 (a4)와 같이 코어기판(10)의 표면에 내층회로(30)를 형성한다(110). 내층회로(30)의 형성은 통상의 서브트랙티브(subtractive) 공법을 적용할 수 있으며, 전술한 바와 같이 도금공정을 생략할 경우에는 보다 미세한 회로패턴을 구현할 수 있다.
다음으로, 도 3의 (c)와 같이 코어기판(10)의 표면에 페이스트 범프(paste bump) 기판(8)을 적층한다(120). 페이스트 범프 기판(8)은 동박판(40)의 표면에 페이스트 범프(50)를 미리 인쇄해 놓은 기판으로서, 페이스트 범프 기판(8)을 제조하기 위해서는 도 3의 (b1)과 같은 동박판(40)에 있어서, 코어기판(10)에 형성되어 있는 비아홀(20)의 위치에 대응하여 도 3의 (b2)와 같이 페이스트 범프(50)를 인쇄하고(122), 인쇄된 페이스트 범프(50)를 경화시킨다(124).
페이스트 범프 기판(8)을 별도로 제조하여 코어기판(10)에 일괄적층함으로써 인쇄회로기판 제조공정이 단축되며, 이러한 일괄적층 공정을 보다 효율적으로 하기 위해서는 도 3의 (b3)와 같이 페이스트 범프(50)가 형성되어 있는 동박판(40)에 절연재(60)를 적층한다(126).
도 3의 (c)에 도시된 바와 같이 페이스트 범프 기판(8)을 코어기판(10)에 적층함으로서 페이스트 범프(50)가 코어기판(10)의 비아홀(20)에 충전되도록 하므로, 동박판(40)에 적층되는 절연재(60)의 두께는 페이스트 범프(50)의 높이보다 작도록 하여 페이스트 범프(50)의 선단이 절연재(60)의 표면으로 노출되도록 하는 것 이 좋다.
동박판(40)에 인쇄되어 경화된 페이스트 범프(50)는 코어기판(10)보다 강도가 작고, 절연재(60)보다 강도가 큰 것이 좋다. 이에 따라 동박판(40)에 절연재(60)를 적층하면 페이스트 범프(50)가 변형되지 않고 절연재(60)를 관통하여 절연재(60)의 표면으로 노출된다.
또한, 페이스트 범프 기판(8)을 코어기판(10)에 적층하고, 압착하여 페이스트 범프(50)가 비아홀(20)에 충전되도록 하는 과정에서, 페이스트 범프(50)에 의한 코어기판(10)의 손상이 발생하지 않도록 하기 위해서는 페이스트 범프(50)의 강도가 코어기판(10)의 강도보다 작은 것이 좋다.
이 경우, 페이스트 범프(50)의 위치를 비아홀(20)의 위치에 정렬시키고 페이스트 범프 기판(8)을 코어기판(10)에 압착하면, 페이스트 범프(50)의 형태가 코어기판(10)에 형성된 비아홀(20)의 형상에 따라 변형되면서 비아홀(20) 내에 충전된다
통상 페이스트 범프(50)의 재료로는 실버 페이스트(silver paste)가 사용되나, 페이스트의 강도, 비용, 적용성 등을 고려하여 당업자에게 자명한 범위 내에서 다른 종류의 페이스트가 사용될 수 있음은 물론이다.
도전성 페이스트를 사용할 경우에는 페이스트 범프(50)가 충전되는 비아홀(20)을 통해 열방출 효율을 보다 높일 수 있으며, 전술한 바와 같이 비아홀(20)의 내주면에 도금층(22)을 형성하지 않아도 비아홀(20)을 통한 회로패턴의 층간 전기적 연결이 구현될 수 있다.
동박판(40)에 인쇄되는 페이스트 범프(50)의 양은 비아홀(20)의 크기에 대응하여 결정된다. 이는 페이스트 범프 기판(8)을 코어기판(10)에 적층함으로써 페이스트 범프(50)가 코어기판(10)에 형성되어 있는 비아홀(20)에 충전되도록 하기 때문이다.
페이스트 범프 기판(8)을 코어기판(10)의 표면에 적층함으로써 코어기판(10)의 표면에 형성된 내층회로(30)와 절연된 외층회로(42)가 더 형성되며, 통상 이와 같은 회로패턴의 층간 연결은 BVH(blind via hole)에 의해 이루어지므로, 페이스트 범프(50)는 내층회로(30)와 외층회로(42)를 전기적으로 연결하는 BVH의 기능을 할 수 있도록 형성하는 것이 좋다.
이 경우 페이스트 범프(50)는 반드시 비아홀(20)이 형성된 위치에만 형성되는 것은 아니며, 내층회로(30)와의 전기적 연결이 필요한 위치에 형성할 수 있다.
다음으로, 도 3의 (d)와 같이 코어기판(10)의 양면에서 페이스트 범프 기판(8)을 적층한다. 페이스트 범프 기판(8)의 적층은 도 3의 (c)와 같이 페이스트 범프 기판(8)을 코어기판(10)에 정렬시킨 후 코어기판(10)의 양면에서 페이스트 기판을 압착하여 이루어진다(130).
이 과정에서 페이스트 범프(50)가 비아홀(20)의 내부에 충전되어 비아홀(20)이 방열홀로서 기능할 수 있게 된다. 전술한 바와 같이 비아홀(20)의 내주면에 도금층(22)을 형성하지 않은 경우에는 비아홀(20)이 회로패턴의 층간 연결을 구현하는 IVH의 역할도 하게 된다. 이와 같이 본 발명은 인쇄회로기판의 단면 전체를 관통하는 전층 IVH를 형성할 수 있으며, 이로써 회로패턴의 층간 연결 패스(path) 가 단축되어 인덕턴스 노이즈(inductance noise)가 감소되는 효과가 도출된다.
마지막으로 도 3의 (e)와 같이 페이스트 범프 기판(8)의 표면인 동박판(40)에 외층회로(42)를 형성한다(140). 외층회로(42)는 내층회로(30)와 마찬가지로 통상의 애디티브 공법 또는 서브트랙티브 공법을 적용하여 형성할 수 있다.
도 4는 본 발명의 바람직한 일 실시예에 따른 페이스트 범프(50)를 이용한 인쇄회로기판을 나타낸 단면도이다. 도 4를 참조하면, 코어기판(10), 동박층(12), 비아홀(20), 도금층(22), 내층회로(30), 동박판(40), 외층회로(42), 페이스트 범프(50), 절연재(60)가 도시되어 있다.
본 실시예에 따른 인쇄회로기판은 표면에 내층회로(30)가 형성되고 비아홀(20)이 천공되어 있는 코어기판(10)의 양면에서 페이스트 범프 기판을 압착하여 형성되며, 페이스트 범프 기판은 비아홀(20)이 형성된 위치에 대응하여 동박판(40)에 페이스트 범프(50)를 결합하고, 페이스트 범프(50)가 절연재(60)를 관통하여 절연재(60)의 표면으로 노출되도록 페이스트 범프(50) 위에 절연재(60)를 적층함으로써 형성된다.
코어기판(10)은 회로패턴 형성의 효율성을 높이기 위해 동박적층판(CCL)을 사용하는 것이 좋다. 통상 비아홀(20)의 내주면은 도금을 통해 금속층이 피복되도록 함으로써 코어기판(10)의 양면에 형성되는 회로패턴 간의 전기적 연결이 구현되도록 한다. 전술한 바와 같이 비아홀(20)의 내주면에 형성되는 도금층(22)은 전기적 연결 뿐만 아니라 기판 내에서 발생한 열을 전달시켜 외부로 방출되도록 하는 역할도 하므로 통상의 도금두께에 비해 두껍게 피복된다.
다만, 본 발명에서는 비아홀(20)의 내주면에 도금층(22)을 형성하는 것에 한정되지 않고, 비아홀(20) 내에 페이스트 범프(50)가 충전되도록 함으로써 전기적 연결 및 열방출의 효과를 동시에 얻을 수 있다.
페이스트 범프 기판은 동박판(40)에 페이스트 범프(50)를 미리 인쇄하고 경화시킨 후, 그 위에 절연재(60)를 적층하여 페이스트 범프(50)가 절연재(60)를 관통하여 절연재(60)의 표면에 노출되도록 형성한다. 이를 위해 경화된 페이스트 범프(50)의 강도는 절연재(60)의 강도보다 크도록 페이스트 범프(50)를 형성한다.
통상 페이스트 범프(50)는 실버 페이스트(silver paste)가 사용되며, 동박판(40)에 인쇄되는 페이스트 범프(50)의 양은 코어기판(10)에 형성되는 비아홀(20)의 크기에 대응하여 결정된다. 이는 페이스트 범프 기판을 코어기판(10)에 적층함으로써 페이스트 범프(50)가 비아홀(20)에 충전되도록 하기 위해서이다.
페이스트 범프 기판을 코어기판(10)에 적층하여 페이스트 범프(50)가 비아홀(20) 내에 충전되도록 하기 위해서는 경화된 페이스트 범프(50)의 강도가 코어기판(10)의 강도보다 작도록 하는 것이 좋다. 이에 따라 페이스트 범프 기판을 코어기판(10)에 적층하는 과정에서 페이스트 범프(50)가 코어기판(10)에 손상을 미치지 않으면서 비아홀(20)의 형상에 따라 변형되어 비아홀(20) 내에 충전되는 것이다.
페이스트 범프 기판을 적층한 후 인쇄회로기판의 표면인 페이스트 범프 기판의 동박판(40)에 외층회로(42)를 형성한다. 이 경우 페이스트 범프(50)는 내층회로(30)와 외층회로(42)를 전기적으로 연결하는 BVH의 역할도 하게 되므로, 그에 대응하는 형상으로 형성되도록 한다.
페이스트 범프 기판을 압착함으로써 일괄적층 공정으로 다층 인쇄회로기판을 용이하고 저렴하게 제조하기 위해 페이스트 범프 기판은 코어기판(10)의 양면에서 적층하며, 이는 페이스프 범프의 위치를 코어기판(10)의 비아홀(20)의 위치에 정렬시킨 후 페이스트 범프 기판을 압착함으로써 구현된다.
도 5는 본 발명의 바람직한 다른 실시예에 따른 페이스트 범프를 이용한 인쇄회로기판을 나타낸 단면도이다. 도 5를 참조하면, 코어기판(10), 동박층(12), 비아홀(20), 도금층(23), 내층회로(30), 동박판(40), 외층회로(42), 페이스트 범프(50), 절연재(60)가 도시되어 있다.
전술한 바와 같이 코어기판(10)에 형성되는 비아홀(20)의 내주면에는 회로패턴의 층간 전기적 연결, 기판 내에서 발생한 열의 방출 등을 위해 도금층(23)이 형성되며, 그 외의 공간은 페이스트 범프(50)에 의해 충전된다.
도 5는 도 4에서와 달리 비아홀(20)의 내주면에 형성되는 도금층(23)의 두께를 조절함으로써 페이스트 범프(50)가 보다 잘 충전되도록 한 것이다. 즉, 비아홀(20)의 형상이 페이스트 범프(50)의 형상에 대응하도록, 비아홀(20)의 입구에서 깊이방향으로 갈수록 도금층(23)의 두께를 증가시킨 것이다.
예를 들어, 페이스트 범프(50)가 원뿔형으로 형성되는 경우, 비아홀(20)이 페이스트 범프(50)의 형상에 대응하여 깔때기 형상으로 형성되도록 도금층(23)의 두께를 비아홀(20)의 깊이방향으로 갈수록 증가시키게 되면, 페이스트 범프(50)가 비아홀(20) 내에서 그 형상이 변형되면서 충전되는 정도가 향상될 수 있다.
본 발명에서와 같이 코어기판(10)의 양면에서 페이스트 범프 기판을 압착하 는 경우에는 비아홀(20)의 내부공간이 모래시계와 유사한 형상이 되도록 입구에서 깊이방향으로 갈수록 도금층(23)의 두께를 증가시켜, 페이스트 범프(50)의 충전성을 개선할 수 있다.
본 발명의 기술 사상이 상술한 실시예에 따라 구체적으로 기술되었으나, 상술한 실시예는 그 설명을 위한 것이지 그 제한을 위한 것이 아니며, 본 발명의 기술분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
상기와 같은 구성을 갖는 본 발명에 의하면, 페이스트 범프를 이용하여 코어기판에 형성되는 비아홀을 충전함으로써 방열홀을 통한 열방출 효과가 향상되며, 전(全)층 IVH 적층구조를 구현할 수 있어 회로패턴의 층간 전기적 연결패스(path)가 짧아지므로 인덕턴스 노이즈(Inductance noise)가 감소한다.
또한, 페이스트 범프 기판을 일괄적층하여 다층 인쇄회로기판이 제조되므로 공정이 단순화되고 리드타임(Lead time)이 단축되고 제조비용이 절감되며, 동박층을 포함하는 페이스트 범프 기판을 적층하여 외층회로를 형성하므로 외층에 도금공정이 생략될 수 있고 동박층이 직접 서브트랙티브(subtractive) 공법을 적용하여 보다 미세한 회로패턴을 형성할 수 있다.

Claims (23)

  1. (a) 코어기판을 천공하여 방열홀을 형성하는 단계;
    (b) 상기 코어기판의 표면에 내층회로를 형성하고, 상기 방열홀의 내주면을 도금하는 단계;
    (c) 표면에 페이스트 범프(paste bump)가 돌출형성된 페이스트 범프 기판을 상기 코어기판에 적층하여 상기 페이스트 범프가 상기 방열홀에 충전되도록 하는 단계; 및
    (d) 상기 페이스트 범프 기판의 표면에 외층회로를 형성하는 단계를 포함하는 페이스트 범프를 이용한 인쇄회로기판 제조방법.
  2. 제1항에 있어서,
    상기 코어기판은 동박적층판(CCL)인 페이스트 범프를 이용한 인쇄회로기판 제조방법.
  3. 제1항에 있어서,
    상기 단계 (a)는 기계적 드릴링에 의해 상기 방열홀을 천공하는 것을 포함하는 페이스트 범프를 이용한 인쇄회로기판 제조방법.
  4. 삭제
  5. 제1항에 있어서,
    상기 페이스트 범프 기판은
    (e) 동박판에 상기 방열홀이 형성된 위치에 대응하여 페이스트 범프를 인쇄하는 단계; 및
    (f) 상기 페이스트 범프를 경화시키는 단계를 거쳐 형성되는 페이스트 범프를 이용한 인쇄회로기판 제조방법.
  6. 제5항에 있어서,
    상기 단계 (f) 이후에 상기 페이스트 범프가 절연재를 관통하도록 상기 동박판에 절연재를 적층하는 단계를 더 포함하는 페이스트 범프를 이용한 인쇄회로기판 제조방법.
  7. 제5항에 있어서,
    상기 페이스트 범프는 실버 페이스트(silver paste)를 포함하는 페이스트 범프를 이용한 인쇄회로기판 제조방법.
  8. 삭제
  9. 제5항에 있어서,
    상기 페이스트 범프는 상기 코어기판보다 강도가 작고, 상기 절연재보다 강도가 큰 페이스트 범프를 이용한 인쇄회로기판 제조방법.
  10. 제5항에 있어서,
    상기 페이스트 범프는 상기 내층회로와 상기 외층회로를 전기적으로 연결하는 BVH(blind via hole)의 형상으로 형성되는 페이스트 범프를 이용한 인쇄회로기판 제조방법.
  11. 제1항에 있어서,
    상기 단계 (c)는 상기 코어기판의 양면에서 상기 페이스트 범프 기판을 적층하는 단계를 포함하는 페이스트 범프를 이용한 인쇄회로기판 제조방법.
  12. 제11항에 있어서,
    상기 단계 (c)와 상기 단계 (d) 사이에 상기 코어기판의 양면에서 상기 페이스트 기판을 압착하는 단계를 더 포함하는 페이스트 범프를 이용한 인쇄회로기판 제조방법.
  13. 코어기판과;
    상기 코어기판의 일부를 천공하여 형성되는 방열홀과;
    상기 방열홀의 내주면에 적층되는 도금층과;
    상기 코어기판의 표면에 형성되는 내층회로와;
    상기 코어기판의 표면에 적층되며, 동박층에 페이스트 범프를 결합하고 절연재를 적층하여 형성되는 페이스트 범프 기판과;
    상기 페이스트 범프 기판의 표면에 형성되는 외층회로를 포함하되,
    상기 페이스트 범프는 상기 방열홀의 위치에 대응하여 결합되며, 상기 방열홀은 상기 페이스트 범프에 의해 충전되는 페이스트 범프를 이용한 인쇄회로기판.
  14. 제13항에 있어서,
    상기 코어기판은 동박적층판(CCL)인 페이스트 범프를 이용한 인쇄회로기판.
  15. 삭제
  16. 제13항에 있어서,
    상기 방열홀이 상기 페이스트 범프의 형상에 대응하는 형상으로 형성되도록 상기 방열홀의 입구에서 깊이방향으로 상기 도금층의 두께가 달라지는 페이스트 범프를 이용한 인쇄회로기판.
  17. 제16항에 있어서,
    상기 도금층의 두께는 상기 방열홀의 입구에서 깊이방향으로 갈수록 증가하는 페이스트 범프를 이용한 인쇄회로기판.
  18. 제13항에 있어서,
    상기 페이스트 범프 기판은
    동박판에 페이스트 범프를 인쇄하고, 상기 페이스트 범프를 경화시킨 후, 상기 페이스트 범프가 상기 절연재를 관통하도록 상기 동박판에 상기 절연재를 적층하여 형성되는 페이스트 범프를 이용한 인쇄회로기판.
  19. 제13항에 있어서,
    상기 페이스트 범프는 실버 페이스트(silver paste)를 포함하는 페이스트 범프를 이용한 인쇄회로기판.
  20. 제13항에 있어서,
    상기 페이스트 범프의 양은 상기 방열홀의 크기에 대응하여 결정되는 페이스트 범프를 이용한 인쇄회로기판.
  21. 제13항에 있어서,
    상기 페이스트 범프는 상기 코어기판보다 강도가 작고, 상기 절연재보다 강 도가 큰 페이스트 범프를 이용한 인쇄회로기판.
  22. 제13항에 있어서,
    상기 페이스트 범프는 상기 내층회로와 상기 외층회로를 전기적으로 연결하는 BVH(blind via hole)의 형상으로 형성되는 페이스트 범프를 이용한 인쇄회로기판.
  23. 제13항에 있어서,
    상기 페이스트 범프 기판은 상기 코어기판의 양면에서 적층되는 페이스트 범프를 이용한 인쇄회로기판.
KR1020050109850A 2005-11-16 2005-11-16 페이스트 범프를 이용한 인쇄회로기판 및 그 제조방법 KR100704922B1 (ko)

Priority Applications (7)

Application Number Priority Date Filing Date Title
KR1020050109850A KR100704922B1 (ko) 2005-11-16 2005-11-16 페이스트 범프를 이용한 인쇄회로기판 및 그 제조방법
JP2006303279A JP4287458B2 (ja) 2005-11-16 2006-11-08 ペーストバンプを用いた印刷回路基板およびその製造方法
US11/598,140 US20070107934A1 (en) 2005-11-16 2006-11-13 Printed circuit board using paste bump and manufacturing method thereof
CN2006101454187A CN1968577B (zh) 2005-11-16 2006-11-15 使用浆料凸块的印刷电路板及其制造方法
US12/219,381 US7973248B2 (en) 2005-11-16 2008-07-21 Printed circuit board using paste bump and manufacturing method thereof
US12/289,534 US20090064497A1 (en) 2005-11-16 2008-10-29 Printed circuit board using paste bump and manufacturing method thereof
JP2009025296A JP5022392B2 (ja) 2005-11-16 2009-02-05 ペーストバンプを用いた印刷回路基板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050109850A KR100704922B1 (ko) 2005-11-16 2005-11-16 페이스트 범프를 이용한 인쇄회로기판 및 그 제조방법

Publications (1)

Publication Number Publication Date
KR100704922B1 true KR100704922B1 (ko) 2007-04-09

Family

ID=38077036

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050109850A KR100704922B1 (ko) 2005-11-16 2005-11-16 페이스트 범프를 이용한 인쇄회로기판 및 그 제조방법

Country Status (2)

Country Link
KR (1) KR100704922B1 (ko)
CN (1) CN1968577B (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100871034B1 (ko) * 2007-06-12 2008-11-27 삼성전기주식회사 인쇄회로기판의 페이스트 범프 형성 방법
CN102159034A (zh) * 2011-04-02 2011-08-17 惠州市绿标光电科技有限公司 一种pcb板的制作方法
KR20160080526A (ko) * 2014-12-29 2016-07-08 삼성전기주식회사 인쇄회로기판 및 그 제조방법
KR20210024749A (ko) * 2019-08-26 2021-03-08 엘지이노텍 주식회사 회로기판

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0846312A (ja) * 1995-07-18 1996-02-16 Yamaichi Electron Co Ltd 配線基板における配線パターン間接続構造
JPH1187912A (ja) * 1997-09-10 1999-03-30 Toshiba Corp 両面型配線板の製造方法
JP2002009442A (ja) * 2000-06-22 2002-01-11 Toshiba Corp プリント配線基板及びその製造方法
JP2002076621A (ja) 2000-08-31 2002-03-15 Elna Co Ltd 多層配線基板とその製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0846312A (ja) * 1995-07-18 1996-02-16 Yamaichi Electron Co Ltd 配線基板における配線パターン間接続構造
JPH1187912A (ja) * 1997-09-10 1999-03-30 Toshiba Corp 両面型配線板の製造方法
JP2002009442A (ja) * 2000-06-22 2002-01-11 Toshiba Corp プリント配線基板及びその製造方法
JP2002076621A (ja) 2000-08-31 2002-03-15 Elna Co Ltd 多層配線基板とその製造方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
14009442 *

Also Published As

Publication number Publication date
CN1968577B (zh) 2011-03-16
CN1968577A (zh) 2007-05-23

Similar Documents

Publication Publication Date Title
JP5022392B2 (ja) ペーストバンプを用いた印刷回路基板の製造方法
JP4392157B2 (ja) 配線板用シート材及びその製造方法、並びに多層板及びその製造方法
US20130194764A1 (en) Wiring board and method for manufacturing the same
KR101319902B1 (ko) 수지 다층 기판 및 그 수지 다층 기판의 제조방법
JP6795137B2 (ja) 電子素子内蔵型印刷回路基板の製造方法
JP5163806B2 (ja) 部品内蔵モジュールの製造方法及び部品内蔵モジュール
KR100747022B1 (ko) 임베디드 인쇄회로기판 및 그 제작방법
JP2005072328A (ja) 多層配線基板
KR100722739B1 (ko) 페이스트 범프를 이용한 코어기판, 다층 인쇄회로기판 및코어기판 제조방법
JP4497548B2 (ja) 配線基板
KR100704922B1 (ko) 페이스트 범프를 이용한 인쇄회로기판 및 그 제조방법
KR100734234B1 (ko) 다층 인쇄회로기판 및 그 제조방법
KR100704920B1 (ko) 범프기판을 이용한 인쇄회로기판 및 제조방법
US20090288293A1 (en) Metal core package substrate and method for manufacturing the same
KR100716809B1 (ko) 이방전도성필름을 이용한 인쇄회로기판 및 그 제조방법
JP2012064600A (ja) 多層基板およびその製造方法
KR100752017B1 (ko) 인쇄회로기판의 제조방법
KR100699240B1 (ko) 소자 내장 인쇄회로기판 및 그 제조방법
KR100657410B1 (ko) 다층 인쇄회로기판 제조방법
KR100699237B1 (ko) 임베디드 인쇄회로기판 제조방법
TWI477214B (zh) 具有內埋元件的電路板及其製作方法
KR20090123032A (ko) 반도체 칩 내장형 인쇄회로기판 제조 방법
KR100734244B1 (ko) 다층 인쇄회로기판 및 그 제조방법
KR100895241B1 (ko) 패키지용 기판 제조방법
KR100704927B1 (ko) 페이스트 범프를 이용한 인쇄회로기판 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120330

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20130329

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee