CN1309285C - 高频电路组合单元和高频模块装置及它们的制作方法 - Google Patents

高频电路组合单元和高频模块装置及它们的制作方法 Download PDF

Info

Publication number
CN1309285C
CN1309285C CNB028041593A CN02804159A CN1309285C CN 1309285 C CN1309285 C CN 1309285C CN B028041593 A CNB028041593 A CN B028041593A CN 02804159 A CN02804159 A CN 02804159A CN 1309285 C CN1309285 C CN 1309285C
Authority
CN
China
Prior art keywords
unit
wiring layer
frequency circuit
type surface
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB028041593A
Other languages
English (en)
Other versions
CN1489884A (zh
Inventor
小川刚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Publication of CN1489884A publication Critical patent/CN1489884A/zh
Application granted granted Critical
Publication of CN1309285C publication Critical patent/CN1309285C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4688—Composite multilayer circuits, i.e. comprising insulating layers having different properties
    • H05K3/4694—Partitioned multilayer circuits having adjacent regions with different properties, e.g. by adding or inserting locally circuit layers having a higher circuit density
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/38—Transceivers, i.e. devices in which transmitter and receiver form a structural unit and in which at least one part is used for functions of transmitting and receiving
    • H04B1/40—Circuits
    • H04B1/50—Circuits using different frequencies for the two directions of communication
    • H04B1/52—Hybrid arrangements, i.e. arrangements for transition from single-path two-direction transmission to single-direction transmission on each of two paths or vice versa
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4614—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4682—Manufacture of core-less build-up multilayer circuits on a temporary carrier or on a metal foil
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68345—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during the manufacture of self supporting substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68359—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during manufacture of interconnect decals or build up layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68363—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used in a transfer process involving transfer directly from an origin substrate to a target substrate without use of an intermediate handle substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01038—Strontium [Sr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01056—Barium [Ba]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01073—Tantalum [Ta]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01076—Osmium [Os]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19042—Component type being an inductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30105—Capacitance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/141—One or more single auxiliary printed circuits mounted on a main printed circuit, e.g. modules, adapters
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0352—Differences between the conductors of different layers of a multilayer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09972—Partitioned, e.g. portions of a PCB dedicated to different functions; Boundary lines therefore; Portions of a PCB being processed separately or differently
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01—Tools for processing; Objects used during processing
    • H05K2203/0147—Carriers and holders
    • H05K2203/016—Temporary inorganic, non-metallic carrier, e.g. for processing or transferring
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/06—Lamination
    • H05K2203/061—Lamination of previously made multilayered subassemblies
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/007—Manufacture or processing of a substrate for a printed circuit board supported by a temporary or sacrificial carrier
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Ceramic Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

一种高频模块装置，具有包括一无源装置的一高频电路组合单元。许多单元布线层各自由一在其部位上具有一无源装置的绝缘层并由一图案线路构成，铺设在一虚拟基底上，并从虚拟基底释放以形成一安装在一母板(3)上的高频电路组合单元(2)。各个单元布线层的各主表面是经过整平的。无源装置和图案线路，形成在高频电路组合装置每一单元布线层的主表面上，可以以高精度形成以提高高频特性。高频电路组合单元(2)不需要一基础基底，从而实现了尺寸和成本的减小和降低。

Description

高频电路组合单元和高频 模块装置及它们的制作方法
技术领域
本发明涉及一种具有一无源装置的高频电路组合单元及其制作方法，和一种具有安装在一母板上的高频电路组合单元的高频模块装置及其制作方法。
此申请要求2001年11月26日提出的日本专利申请第20O1-359853号的优先权。
背景技术
多种多样的信息，诸如音响或图像信息，被转换为数字信号并被作为数字数据处理，而因此易于由比如个人电脑或由移动电脑。以上信息可以通过音频编解码技术或视频编解码技术压缩带宽以便由数字通讯或数字广播迅速有效地发布到各种各样的通讯终端设备。比如，声/像数据(AV数据)可以由手持电话机在室外接收。
用于比如AV数据的发送/接收系统已经由于提出可用于包括家居在内的局部小范围之内的一种网络系统而成为以易变方式被采用的。作为网络系统，5GHz范围的各种下一代无绳无线电通讯系统，提出在比如IEEE802.11a之中，以及2.45GHz范围的无绳无线电LAN系统，提出在比如IEEE802.11b之中或称作兰牙(Bluetooth)的近距无绳通讯系统之中，目前正在引起注意。
用于比如数据的发送/接收系统有效地利用无绳网络系统来使得可能在多变的处所，诸如家居或室外，在没有各种中继装置后入的情况下方便地交换变动的数据、进入因特网或发送/接收数据。
在用于比如数据的发送/接收系统中，研制一种通讯终端设备，小型、轻巧和便携以及具有上面提及的各项通讯功能，是至关重要的。在通讯终端设备中，高频模拟信号需要在发送/接收部分中予以调制/解调。因而，通常借助超外差系统设置高频发送/接收电路100，在此系统中，发送/接收信号一次从发送/接收信号被转换成为具有中间频率的信号，一如图1之中所示。
高频发送/接收电路100包括天线单元101，具有天线或转换开关用于接收或发送信息信号和一发送/接收开关用于在发送与接收之间从事切换。高频发送/接收电路100也包括接收电路单元105，由频率转换电路部分103和解调电路部分104构成。高频发送/接收电路100包括发送电路单元109，由功率放大器106、激励放大器107和解调电路部分108构成。高频发送/接收电路100还包括基准频率生成电路单元，用于向接收电路单元105和发送电路单元109提供基准频率。
上述高频发送/接收电路100由极为大量的组件构成，未详细画出。这些组件包括各大尺寸功能部件，诸如在各不同阶段中间引入的各滤波器、局部振荡器(电压控制振荡器或VOC)、SAW(表面声波)滤波器，以及为高频模拟电路所特有的各无源组件，诸如感抗、电阻或容抗部件，包括各匹配和偏压电路。因而，高频发送/接收电路100完全是大尺寸的而成为减小通信终端设备的尺寸和重量的障碍。
在通信终端设备中，也采用借助直接转换系统的高频发送/接收电路110，适合于发送/接收信息信号而不转换为中间频率，一如图2之中所示。在高频发送/接收电路110中，由天线单元111接收的信息信号经由发送/接收切换单元112供给解调电路单元113用于直接的基带处理。在高频发送/接送电路110中，生成在信号源之中的信息信号直接在调制电路单元114之中予以调制而不转换为中间频率，以便经由放大器115和发送/接收切换单元112从天线单元111被发送出去。
在上述高频发送/接收电路110中，其中信息信号通过直接检测而不把信息信号转换成为中间频率信号而予以发送/接收，诸如各滤波器这样的组件的数量可以减少以简化整个结构而获得接近一个芯片的一种结构。不过，高频发送/接收电路100需要匹配于配置在下流一侧的各滤波器和各匹配电路。在高频发送/接收电路110中，由于信号是在高频阶段某一时刻时予以放大的，所以获得充分的增益变得困难了，以致放大运作需要在基带单元之中进行。因此，高频发送/接收电路110需要一种用于消除DC偏差的电路，或者各冗余的低通滤波器，从而进一步增大了总体能耗。
通常的高频发送/接收电路不具有充分的特性以满足所需的技术规格，诸如减小通讯终端设备的尺寸和重量，无论电路是属于超外差式或直接转换式的。因而，在高频发送/接收电路中，多种企图正在作出以便利用基于比如Si-CMOS电路的简化结构来设计电路成为一小尺寸模块。这些企图之一是在Si基底上形成具有优先特性的各无源装置和在LSI(大型集成电路)上建成一滤波电路或一共振器以及在IC中集成一基带部分逻辑LSI以造成一所谓的单芯片高频基底。
在此单芯片高频电路基底，关键的是如何形成高性能的电感器单元120，一如图3A和3B之中所示。在此高频电路基底中，较大凹槽124形成得配准于Si基底121的电感器单元形成部分123和SiO2绝缘层122。在此高频电路基底中，第一布线层125形成得面对凹槽124，而第二布线层126形成在SiO2绝缘层122上以构成线圈部分127。在高频电路基底中，线路图案可以另外从基底表面被抬起在空中以形成电感器单元120。
这种高频电路基底遭遇的问题是，电感器单元120必须通过大量的麻烦的加工工序予以制作，因而提高了成本。此外，在高频电路基底中，模拟电路的高频电路部分和数字电路的基带电路部分之间的电气干扰造成严重的问题。
作为高频电路基底，已经提出示于比如图4之中的采用Si基底的高频电路基底130，或者系于图5之中的采用玻璃基底的高频电路基底140。
示于图4之中的高频电路基底130配置得以致在使用Si基底作为基础基底131的情况下，SiO2层132形成在此基础基底131上，以及无源装置层133是利用比如光刻技术形成的。尽管未予画出，无源装置单元135，诸如电感器单元、电阻单元或电容器单元，以未作详细说明的方式、经由绝缘层136、连同布线层134一起、成多层地形成在高频电路基底130无源装置层133的内部。
在高频电路基底130中，终端部分137，连接于布线层134，形成得穿过比如无源装置层133上的通孔。在此终端部分137上，安装各功能装置138，诸如各高频IC或LSI，利用的是一种翻装芯片安装方法。在高频电路基底130的情况下，通过安装在比如母板上高频电路部分与基带电路部分分离开来，以便防止两电路之间的电气干扰。
同时，如果在高频电路基底130的情况下无源装置单元135必须形成在无源装置层133之内，则基础基底131_是一种导电Si基底_趋向于干扰无源装置单元135的最佳高频特性。
另一方面，在示于图5之中的高频电路基底140中，玻璃基底用作基础基底141，以便克服上述高频电路基底130之中的基础基底131的问题。无源装置层142利用比如光刻技术形成在高频电路基底140的基础基底141上。虽然未予画出，无源装置单元144，诸如电感器单元、电阻单元或电容器单元，以未作详细说明的方式、经由绝缘层145、连同布线层143一起、成多层地形成在高频电路基底140的无源装置层142的内部。
在高频电路基底140中，终端部分146，连接于布线层143，形成得穿过比如无源装置层142上的通孔。在此终端部分146上，直接安装各功能装置147，诸如各高频IC或LSI，利用的是一种翻装芯片安装方法。在此高频电路基底140中，不导电的玻璃基底用作基础基底141以消除基础基底141与无源装置层142之间的电容耦合而在无源装置层142之内形成具有最佳高频特性的无源装置单元144。在此高频电路基底140中，终端图案形成在无源装置单元142的表面上，以便装在比如母板上，而对于母板的连接是利用比如一种线路粘合方法形成的。
在这些高频电路基底130、140中，高精度无源装置层133、142形成在基础基底131、141上，一如上述。在把无源装置层形成为薄膜时，基础基底133、141需要在喷镀期间具有热阻而抵制表面温度的上升和在加用掩模期间具有接触对准特性，以及在平板印刷处理期间保持聚焦深度。
因而，基础基底131、141要求是高精度地平整的并具有绝缘性质、热阻或对化学器的抗力。基础基底131、141，形成为Si或玻璃基底，具有这些性质，从而使得可能利用与LSI制作过程分立的过程形成便宜的低损失无源装置。
在高频电路基底130、140中，各无源装置可以在基础基底131、141上形成到较高的精度，高于用在通常陶瓷模块技术之中的利用印刷的各种图案制作方法或用于在印刷线路板上形成线路图案的各种湿式蚀刻方法可能达到的精度。此外，在高频电路基底130、140的情况下，其中Si基底或玻璃基底用作基础基底131、141，无源装置的使用极限频率可以提高到20GHz或更高。
在这些高频电路基底130、140中，各种高频信号图案、各种供应电力或提供接地连接的内部连接装置，或者各种控制信号的互联可以通过上述形成在基础基底131、141上的布线层134、143获得。因而，在高频电路基底130、140中，可能产生以下这样的问题，即跨越各个线路的电气干扰、由于多层线路而造成的成本提高，或者由于各种互联布局所造成的尺寸庞大。
在高频电路基底130、140中，由于比较昂贵的Si或玻璃用于基础基底131、141。
在高频电路基底130、140中，绝缘层136、145的各自表面由于下层布线层134、143的厚度而成为凹凸不平的，使得难以在绝缘层136、145这些凹凸不平的表面上把布线层134、143或各通孔形成到高精度。在高频电路基底130、140中，由于绝缘层136、145的各表面是布线层134、143的不规则成型图像，所以布线层134、143的各成型图像或各通孔，在使用光敏材料在绝缘层136、145中形成布线层134、143或各通路的时候，成为被散焦的，使得难以以高精度形成布线层134、143或各通孔。
高频电路基底130、140通过把高频模块装置150装在母板151上而形成，一如上述，一如图6之中所示。在此，高频电路基底130取作一项实例。
在高频模块装置150中，高频电路基底130安装在母板151的主表面上，一如图6之中所示。此外，高频模块装置150完全由比如绝缘树脂的遮护盖罩152予以密封。在高频模块装置150中，各图案互联装置和各输入/输出终端单元形成在母板151的前和后两侧上，而大量的焊盘153形成得围绕高频电路基底130的装放区域。
在高频模块装置150中，高频电路基底130安装在母板151上，并且在此状态下，此高频电路基底130和各焊盘153互联于线路粘合方法的各导线154以提供电力或信号给高频电路基底130。同时，高频电路基底140以类似的方式安装于母板151。
在此高频模块装置150中，包括装放在高频电路基底130上、用于密封诸如各高频IC或各LSI这样的各功能装置138的遮护盖罩152在内，经常出现的情况是，从各功能装置138发出的热量被包容在遮护盖罩152之内而劣化了操作特性。
在高频模块装置150中，其中高频电路基底130的基础基底131是Si基底，所以难以为基础基底131形成热量弥散结构。此外，由于无源装置层133经由基础基底131设置在母板151上，所以装置成为沿其厚度是尺寸庞大的。
此外，在高频模块装置150中，难以在高频电路基底130的基础基底131中设置布线结构并因此围绕它设置大量焊盘153以便供给电力，结果是，装置在平面方向上的尺寸增大。
发明内容
因此，本发明的一项目的是提供一种高频电路组合单元及其制作方法和一种高频模块装置及其制作方法，借助于它们，通常高频模块装置所固有的各种问题可以克服。
本发明的另一目的是提供一种高频电路组合单元及其制作方法和一种高频模块装置及其制作方法，借助于它们，各无源装置或布线单元可以以高精度形成而单元或装置可以减小尺寸和降低成本。
为实现上述目的，根据本发明一个方面，提供了一种高频电路组合单元，包括：
多个具有整平表面的单元布线层，所述多个单元布线层的各布线层形成得埋置在绝缘层中，且所述各布线层互相电气连接；
设置于相应单元布线层上的无源装置和通路；
形成在最上部的单元布线层上的电感器单元；
设置于所述高频电路组合单元的位于所述最上部单元布线层一侧的一个主表面上的半导体芯片，所述半导体芯片周围形成有树脂层；以及
形成在从所述高频电路组合单元的与所述一个主表面相对的另一主表面露出的通路上的、用作电气连接单元的隆起。
优选地，于相应单元布线层上形成的至少部分通路形成通路叠通路结构。
优选地，所述多个单元布线层的各单元布线层主表面利用化学-机械抛光进行整平。
优选地，所述半导体芯片和树脂层予以抛光。
根据本发明另一方面，提供了一种用于制作高频电路组合单元的方法，包括：
释放层形成步骤，在虚拟基底上形成释放层；
铺层步骤，在所述释放层上铺放多个单元布线层，使得所述各单元布线层的各布线层形成得埋置在相应绝缘层中且所述各布线层相互电气连接，同时在相应单元布线层上形成无源装置和通路，并于最上部的单元布线层上形成电感器单元：
整平步骤，对所述多个单元布线层的单元布线层主表面进行整平；
半导体芯片设置步骤，将半导体芯片设置于所述高频电路组合单元的位于所述最上部单元布线层一例的一个主表面上，所述半导体芯片周围形成有树脂层；以及
基底除去步骤，从所述释放层剥离所述多个单元布线层以除去所述虚拟基底和释放层；
隆起形成步骤，在从所述高频电路组合单元的与所述一个主表面相对的另一主表面露出的通路上形成用作电气连接单元的隆起。
优选地，在所述整平步骤中，所述多个单元布线层每一个的单元布线层主表面利用化学-机械抛光予以整平。
优选地，半导体芯片设置步骤包括树脂层形成步骤，形成一树脂层用于盖住所述半导体芯片；以及一抛光步骤，抛光所述半导体芯片和所述树脂层并使所述半导体芯片部分露出。
优选地，在隆起形成步骤之前，还包括在所述半导体芯片和所述树脂层经抛光的表面上经由释放层设置另一虚拟基底。
根据本发明另一方面，提供了一种高频模块装置，包括：
高频电路组合单元；
母板，具有从其一主表面露出的连接部分，具有所述连接部分的冷却通路，以及金属芯件；
所述高频电路组合单元当所述高频电路组合单元的电气连接单元和所述连接部分相互电气连接时被安装于所述母板的所述主表面；
其中，所述高频电路组合单元包括：
多个具有整平表面的单元布线层，所述多个单元布线层的各布线层形成得埋置在绝缘层中，且所述各布线层互相电气连接；
设置于相应单元布线层上的无源装置和通路；
形成在最上部的单元布线层上的电感器单元；
设置于所述高频电路组合单元的位于所述最上部单元布线层一侧的一个主表面上的半导体芯片，所述半导体芯片周围形成有树脂层；以及
形成在从所述高频电路组合单元的与所述一个主表面相对的另一主表面露出的通路上的、用作电气连接单元的隆起。
优选地，于相应单元布线层上形成的至少部分通路形成通路叠通路结构。
优选地，所述高频电路组合单元中的多个单元布线层的单元布线层主表面利用化学-机械抛光予以整平。
优选地，所述半导体芯片和树脂层进行抛光。
根据本发明另一方面，提供了一种用于制作高频模块装置的方法，包括：
高频电路组合单元形成步骤，以及
组合单元安装步骤，把所述高频电路组合单元安装在一母板的一主表面上，所述母板具有从所述主表面露出的连接部分、具有所述连接部分的冷却通路以及金属芯件，当所述高频电路组合单元的电气连接单元和所述连接部分相互电气连接时，所述高频电路组合单元被安装在所述母板的所述主表面上；
其中，高频电路组合单元通过包括以下各步骤的方法形成：释放层形成步骤，在虚拟基底上形成释放层；铺层步骤，在所述释放层上铺放多个单元布线层，使得所述各单元布线层的各布线层形成得埋置在相应绝缘层中且所述各布线层相互电气连接，同时在相应单元布线层上形成无源装置和通路，并于最上部的单元布线层上形成电感器单元；整平步骤，对所述多个单元布线层的单元布线层主表面进行整平；半导体芯片设置步骤，将半导体芯片设置于所述高频电路组合单元的位于所述最上部单元布线层一侧的一个主表面上，所述半导体芯片周围形成有树脂层；基底除去步骤，从所述释放层剥离所述多个单元布线层以除去所述虚拟基底和释放层；以及隆起形成步骤，在从所述高频电路组合单元的与所述一个主表面相对的另一主表面露出的通路上形成用作电气连接单元的隆起。
优选地，在所述高频电路组合单元形成步骤的所述整平步骤中，所述多个单元布线层的单元布线层主表面各自利用化学-机械抛光予以整平。
优选地，在高频电路组合单元形成步骤中，半导体芯片设置步骤包括：树脂层形成步骤，形成一树脂层用于盖住所述半导体芯片；以及抛光步骤，抛光所述半导体芯片和所述树脂层，使得所述半导体芯片被部分露出。
本发明提供一种高频电路组合单元，包括：许多单元布线层，各自之中一在其一部分中具有一无源装置和一连接区单元的布线层被形成得埋置在一绝缘层的一主表面之中。许多单元布线层铺放在一形成在一虚拟基底的一主表面上的释放层上。许多单元布线层的各布线层是互相电气连接的，而许多单元布线层的各主表面予以全面整平。虚拟塞底和释放层在从释放层上剥离时被除去以形成高频电路组合单元。
在此高频电路组合单元中，许多单元布线层的各主表面经过全面整平，而虚拟基底被除去以制作组合单元。因而，各个单元布线层的各主表面不易存在微观凹凸，以致各无源装置和各布线层以高精度形成在各个单元布线层上。由于不需要基础基底，组合单元可以减小尺寸和降低成本。
本发明还提供一种用于制作一种高频电路组合单元的方法，前者包括：一释放层制作步骤，在一虚拟基底上形成一释放层；以及一铺层步骤，在释放层上铺放许多单元布线层。每一各单元布线层包括一布线层，形成得埋置在一绝缘层的主表面之中。布线层在其一部分中包括一无源装置和一连接区单元，而各单元布线层的各布线层是相互电气连接的。此方法还包括一整平步骤，全面整平许多单元布线层的各主表面，以及一基底除去步骤，从释放层剥离许多单元布线层以便除去虚拟基底和释放层。
在此用于制作高频电路组合单元的方法中，许多单元布线层，各自由一绝缘层和一布线层构成一形成在一虚拟基底上；各个单元布线层的各主表面经过全面整平而虚拟基底从许多单元布线层上除去以形成高频电路组合单元。因而，在用于制作一种高频电路组合单元的本方法中，各个单元布线层的各主表面不易有微观凹凸，以致各无源装置和各布线层可以以高精度形成在各个单元布线层上。由于不需要基础基底，形成的组合单元可以减小尺寸和降低成本。
本发明还提供一种高频模块装置，包括一种高频电路组合单元，其制作方式是，铺放许多单元布线层_各自之中-在其一部分中具有一无源装置和一连接区单元的布线层形成得埋置在一绝缘层的主表面之中_在一形成在一虚拟基底的一主表面上的释放层上。许多单元布线层的各布线层是相互电气连接的，而许多单元布线层的各主表面经过全面整平。虚拟基底和释放层被除去以形成高频电路组合单元。此高频模块装置还包括一母板，具有从其一主表面露出的一连接部分。高频电路组合单元当连接区单元和连接部分相互电气连接时安装于母板的主表面。
在此高频模块装置中，许多单元布线层的各主表面，构成高频电路组合单元，经过全面整平，而虚拟基底被除去以形成高频电路组合单元。因而，在高频模块装置中，高频电路组合单元各个单元布线层的各主表面不易存在微观凹凸，以致各无源装置和各布线层可以以高精度形成在各个单元布线层上。由于不需要基础基底，所形成的组合单元可以减小尺寸和降低成本。
本发明还提供一种用于制作一种高频模块装置的方法，包括：一组合单元制作步骤，形成一高频组合单元，其中组合单元制作步骤又包括以下各步骤：一释放层制作步骤，在一虚拟基底上形成一释放层；一铺层步骤，在释放层上铺放许多单元布线层，每一各单元布线层包括一形成得埋置在一绝缘层的主表面之中的布线层，布线层在其一部分中包括一无源装置和一连接区单元，各单元布线层的各布线层是相互电气连接的；一整平步骤，全面整平许多单元布线层的各主表面；一基底除去步骤，从释放层剥离许多单元布线层以便除去虚拟基底和释放层，以及一组合单元安装步骤，把高频电路组合单元安装在一母板的一主表面上，当连接区单元和连接部分相互电气连接时，使连接部分从其一主表面露出。
在此用于一种高频模块装置的制作方法中，许多单元布线层，各自由一绝缘层和一布线层构成，形成在一虚拟基底上，各单元布线层的各主表面经过整平，而虚拟基底从许多单元布线层上除去以形成一高频电路组合单元，后者安装在一母板上以形成高频模块装置。因而，在用于一种高频模块装置的本制作方法中，高频电路组合单元的各个单元布线层不易存在微观凹凸，以致各无源装置和各布线层可以以高精度形成在各个单元布线层上。由于不需要基础基底，所形成的组合单元可以减小尺寸和降低成本。
附图说明
本发明的其他各种目的、特点和优点在阅读示于图纸之中的本发明各项实施例之后将会成为更加显而易见的。
图1是电路方框图，表明借助超外差式系统的高频发送/接收电路；
图2是电路方框图，表明借助直接转换系统的高频发送/接收电路；
图3A是透视图，表明设置于传统高频电路基底的电感器单元；而图3B是其纵向剖面视图；
图4是纵向剖面视图，表明硅基底用作高频电路基底的基础基底的一种结构；
图5是纵向剖面视图，表明玻璃基底用作高频电路基底的基础基底的一种结构；
图6是纵向剖面视图，表明高频模块装置，其中高频电路基底已经装在母板上；
图7是剖面视图，表明符合本发明的高频模块装置的实例；
图8图示高频模块装置的制作过程并具体地画出虚拟基底的纵向剖面视图；
图9图示高频模块装置的制作过程并具体地画出纵向剖面视图，表明其中第一绝缘层已经形成在虚拟基底上的状态；
图10图示高频模块装置的制作过程并具体地画出纵向剖面视图，表明其中第一布线沟槽已经形成在第一绝缘层之中的状态；
图11图示高频模块装置的制作过程并具体地画出纵向剖面视图，表明其中一金属镀层已经形成在第一绝缘层上的状态；
图12图示高频模块装置的制作过程并具体地画出纵向剖面视图，表明其中第一单元布线层已被形成的状态；
图13图示高频模块装置的制作过程并具体地画出纵向剖面视图，表明其中接收电极单元已经形成在第一单元布线层上的状态；
图14图示高频模块装置的制作过程并具体地画出纵向剖面视图，表明其中无源装置单元(passive device unit)已经形成在第一单元布线层上的状态；
图15图示高频模块装置的制作过程并具体地画出纵向剖面视图，表明其中第二单元布线层已经形成在第一单元布线层上的状态；
图16图示高频模块装置的制作过程并具体地画出纵向剖面视图，表明其中无源装置单元已经形成在第二单元布线层上的状态；
图17图示高频模块装置的制作过程并具体地画出纵向剖面视图，表明其中第三绝缘层已经形成在第二单元布线层上的状态；
图18图示高频模块装置的制作过程并具体地画出纵向剖面视图，表明其中掩模已经形成在第三绝缘层上的状态；
图19图示高频模块装置的制作过程并具体地画出纵向剖面视图，表明其中金属薄膜已经形成在第三绝缘层上的状态；
图20图示高频模块装置的制作过程并具体地画出纵向剖面视图，表明其中第三单元布线层已经形成在第二单元布线层上的状态；
图21图示高频模块装置的制作过程并具体地画出纵向剖面视图，表明其中抗蚀层已经形成在第三单元布线层上的状态；
图22图示高频模块装置的制作过程并具体地画出纵向剖面视图，表明其中功能装置已经形成在第三单元布线层上的状态；
图23图示高频模块装置的制作过程并具体地画出纵向剖面视图，表明其中树脂层已经形成在第三单元布线层上的状态；
图24图示高频模块装置的制作过程并具体地画出纵向剖面视图，表明其中抛光处理已经应用于功能装置和树脂层的状态；
图25图示高频模块装置的制作过程并具体地画出纵向剖面视图，表明其中虚拟基底已经粘合于高频组合单元的主表的状态；
图26图示高频模块装置的制作过程并具体地画出纵向剖面视图，表明其中虚拟基底已经从高频组合单元的另一主表面上除去的状态；
图27图示高频模块装置的制作过程并具体地画出纵向剖面视图，表明其中各隆起已经形成在高频组合单元的另一主表面上的状态；
图28图示高频模块装置的制作过程并具体地画出纵向剖面视图，表明其中虚拟基底已经从高频组合单元的一个主表面上除去的状态；
图29图示高频模块装置的制作过程并具体地画出纵向剖面视图，表明其中高频组合单元已经装在母板上的状态；
图30是纵向剖面视图，表明遮护盖罩和导热树脂材料已经装在高频模块基底上的状态；
图31是纵向剖面视图，表明其中冷却通路已经形成在高频模块基底中母板的内部的状态；
图32是纵向剖面视图，表明其中金属芯设置在高频模块装置中母板的内部的状态。
具体实施方式
参照图纸，将详细说明本发明的各实施例。
符合本发明的一种高频模块装置1构成一高频电路，用于在比如设置在便携式通讯终端设备之中的发送/接收装置中，通过比如超外差式系统或直接转换系统来进行高频信号的交换操作等，一如图7之中所示。高频模块装置1包括身为高频电路基底的高频电路组合单元2-此后称作组合单元，由例如诸如焊料等隆起单元4电气连接于和安装于母板3。
组合单元2包括第二单元布线层6，铺在第一单元布线层5的主表面上，以及第二单元布线层6的主表面上的第三单元布线层7。这些第一到第三单元布线层5到7各自由绝缘层和各互联图案(pattern intercomnections)形成。
在组合单元2之中，第一单元布线层5到第三单元布线层7由穿过全部各层或穿过上和下层的通路8电气上互相联接。在组合单元2中。第一单元布线层5到第三单元布线层7的各自主表面都通过化学-机械抛光(CMP)予以整平以使通路叠通路结构成为可能，在此结构中，比如第二单元布线层6的通路8形成在第一单元布线层5上形成的通路8上面。由于组合单元2中第一单元布线层5到第三单元布线层7的各自主表面是经过整平的，所以各单元布线层的上层上的各互联图案可以以高精度形成。
组合单元2以如下方式装在第三单元布线层7的主表面上，即各功能装置9，诸如各半导体芯片或各LSI(大型集成电路)芯片，借助比如倒装粘合方法以隆起10电气连接于第三单元布线层7的用于一装置的互联图案。组合单元2通过在第三单元布线层7的主表面上围绕各功能装置9形成树脂层11和通过抛光这些功能装置9和树脂层11而在其整体上减小了厚度。
在组合单元2的第一单元布线层5到第三单元布线层7中的各互联图案中的预先设定的各位置上，形成各无源装置单元，诸如电容器单元12、电阻器单元13和电感器单元14。电容器单元12是比如一去耦电容器或DC截止电容器(DC-cut capacitor)并由氧化钽(TaO)膜形成为薄膜。电阻器单元13是比如用于终端电阻器的电阻器并形成为氮化钽(TaN)薄膜。
由于组合单元2的第一单元布线层5到第三单元布线层7的各自主表面是经过整平的，一如上述，所以各无源装置单元可以以高精度形成。采用该组合单元2，其中各无源装置单元以高精度在各单元布线层中形成为薄膜，而不采用比如各半导体芯片，可以装放小尺寸和高性能的各无源装置单元。
组合单元2通过经由释放层31在具有平面主表面的虚拟基底30上依次铺出第一单元布线层5到第三单元布线层7、在释放层31处剥离第一单元布线层5到第三单元布线层7而形成。因而，组合单元2具有这样一种结构，即不使用诸如玻璃基底或Si基底等基础基底。同时，虚拟基底30必要时可以重新使用。
母板3包括许多布线层15，各相邻层之间夹置各绝缘层16，而这些布线层15由穿过全部布线层或穿过上和下布线层的通孔17实现逐层连接。许多输入/输出终端单元18设置在母板3的前和后主表面上并用作外部电源的各连接终端或在安装组合单元2时用作各隆起4的基础。在母板3中，许多布线层15用作将比如供自各输入/输出终端单元18的电力、控制信号或高频信号传送至组合单元2的线路，同时还用作接地单元(接地电极)19。
作为母板3中绝缘层16的材料，使用的是介电常数和Tanδ低的亦即高频特性优良的材料，比如有机材料：聚苯醚(PPE)、双马来酰三嗪(bisma1eidotriazine)(BT-树脂)、聚四氟乙烯、聚酰亚胺、液晶聚合物(LCP)、聚降冰片烯(PNB)、酚醛树脂或聚烯烃树脂；无机材料：陶瓷；或者有机和无机材料的混合物：玻璃-环氧树脂。要注意的是，母板3是通过一种常规的多层布线基底制作方法制造而成的。
现在说明制作上述高频模块装置1的制作方法。为制造高频模块装置1，首先制备组合单元2。为形成组合单元2，制备在其主表面30a上具有释放层31的虚拟基底30。作为虚拟基底30，使用的是表现出高耐热性和具有高度整平主表面的基底，诸如玻璃基底、石英基底或Si基底。释放层31由诸如铜或铝等金属的金属薄膜31a_通过比如喷溅涂覆方法(sputtering method)或化学汽相沉积方法(CVD)在虚拟基底30主表面30a整个表面上形成量级为1000的均匀厚度，以及比如聚酰亚胺树脂的树脂薄膜31b_通过比如旋涂方法(spin coating method)在金属薄膜31a整个表面上形成量级为1至2μm的厚度，制作而成。
然后，第一绝缘层32以均匀厚度形成在释放层31上，一如图9之中所示。第一绝缘层32由绝缘介电材料形成为薄膜，在通常的布线基底制造方法之中广为人知。第一绝缘层32使用的是介质常数和Tanδ低亦即高频特性优良的绝缘介电材料，诸如聚苯醚(PPE)、双马来酰三嗪(bismaleidotriazine)(BT-树脂)、液晶聚合物(LCP)、聚降冰片烯(PNB)、聚酰亚胺、苯并环丁烯(BCB)、环氧树脂或聚丙烯树脂。第一绝缘层32形成为薄膜_通过利用比如旋涂方法、屏幕涂覆方法(curtain coatingmethod)、辊涂方法(roll coating method)或浸涂方法(dip coating method)在释放层31上涂敷绝缘介电材料。
然后，在第一绝缘层32上，通过在预定位置处构图而形将成为通路8的孔口32a。孔口32a通过对第一绝缘层32进行构图而形成。如果光敏绝缘介质材料被用作第一绝缘层32，孔口32a通过利用光刻技术构图而形成。如果非光敏绝缘介电材料被用作第一绝缘层32，孔口32a利用铝质掩模或光致抗蚀剂通过干蚀或激光处理进行构图。
第一绝缘层32然后予以蚀刻以形成各第一布线沟槽33，一如图10之中所示。各第一布线沟槽33通过在第一绝缘层32上形成具有对应于各第一布线沟槽3图案的各孔口的蚀刻掩模、对未由蚀刻掩模遮盖的第一绝缘层32的一区域进行干蚀刻，通过利用比如氧等离子体的反应式离子蚀刻(reactive ion etching)(RIE)，以及通过除去蚀刻掩模而形成。
金属镀层34然后通过金属镀敷处理形成在已经配有各第一布线沟槽33的第一绝缘层32上，一如图11之中所示。金属镀敷层34是由具有高导电性金属形成的，诸如铜。可以采用电解镀敷或无电镀敷二者之中任一种来进行金属镀敷处理。金属镀敷如此进行使得金属镀敷层34施加于配有各第一布线沟槽33的第一绝缘层32的整个主表面并进入到各孔口32a里，以致金属镀敷层34的最厚部分厚于第一绝缘层32的最厚部分。在其中金属镀敷层34通过电解镀敷形成的金属镀敷处理期间，释放层36的金属薄膜31a用作电压施加电极。
金属镀敷层34然后作整平处理，直至第一绝缘层32露出为止，以在第一绝缘层32的主表面上形成第一图案线路35，一如图12之中所示。这样形成了在释放层31上的第一单元布线层5，由第一绝缘层32和第一图案线路35构成，并具有通过整平处理高度整平的主表面，以下称作主表面5a。由于整平处理同时抛光由不同材料形成的第一绝缘层32和金属镀敷层34，所以采取化学-机械抛光(CMP)方法。这一CMP方法使得抛光可在任选材料的情况下进行，以便提高诸如铜这样的金属的金属镀敷层34的抛光速度，并使得被抛光的表面以高精度得以整平。
如果，在此第一单元布线层5中，光敏绝缘介电材料被用于第一绝缘层32，第一绝缘层32被形成在虚拟基底30的高度整平的主表面30a上并因此在厚度上不遇到任何变化，则由光刻处理造成的构图影像的散焦可被消除而使得可能以高精度形成第一图案线路35或通路8。
在如此形成的第一单元布线层5中，第一图案线路35埋置在第一绝缘层32之中，而一个表面5a通过利用CMP方法的整平处理而予以高度整平。各通路8也同时形成。由于露出于第一单元布线层5一个主表面5a的各通路8的端部同样是经过高度整平的，所以，第一单元布线层5之于借助稍后说明的一种方法形成在第一单元布线层5以上的第二单元布线层6的电气连接可以具有一种通路叠通路结构，其中电气连接借助各通路8实现。这一通路叠通路结构使得电气连接可以通过最短路经横跨各个单元布线层，同时使得组合单元2的表面面积减小。
然后在第一单元布线层5的一个主表面5a上形成作为各无源装置的、电容器单元12的下部电极和作为电阻器单元13的接收电极的接收电极单元36，一如图13之中所示。在形成接收电极单元36时，一种诸如钛这样的金属的第一金属薄膜利用比如喷溅涂敷法或汽相沉积方法形成在具有通路8的第一单元布线层5一个主表面5a的整个表面上，达到量级为200□的厚度。比如Cu、Al、Au或Pt的第二金属薄膜在所述整个金属薄膜表面上形成到量级为2000□的厚度。
掩模然后形成在第二金属薄膜主表面的一个区域上，以便在其上形成接收电极单元36，而蚀刻施用于未加掩模的区域上。这种蚀刻用的是湿式蚀刻，采用以预定比例混合比如硝酸、硫酸或醋酸而获得的酸混合物作为蚀刻剂。由于由酸混合物构成的蚀刻剂只是在较小的程度上浸蚀金属钛，所以，如果蚀刻持续到直至第一金属薄膜被露出为止，则只有未加掩模的第二金属膜受到浸蚀。
然后，蚀刻施用于未加掩模的第一金属薄膜。这种蚀刻用的是湿式蚀刻，采用以预定比例混合比如氢氟酸铵和单氢二氟化铵而获得的酸混合物作为蚀刻剂，或者用的是利用比如CF4等离子体的等离子体蚀刻。采用这种蚀刻，仅只第一金属薄膜得以蚀刻，因为蚀刻剂或CF4等离子体只是在较小的程度上浸蚀金属钛以外的金属。这样在第一单元布线层5上形成了由第一和第二金属薄膜构成的接收电极单元36。
然后形成作为各无源装置单元的电容器单元12和电阻器单元13以便连接于接收电极单元36，一如图14之中所示。当形成这些无源装置单元时，氮化钽(TaN)薄膜形成在第一单元布线层5整个一个主表面5a上以便覆盖接收电极单元36。这一TaN薄膜是在阳极氧化时成为电容器12的氧化钽(TaO)的介电薄膜的基础薄膜。在形成此TaN薄膜时，可以优先采取能够把薄膜形成到具有比如2000□量级厚度的喷溅涂敷法。
用于只是电容器单元12和电阻器单元13形成所在的TaN层部分的阳极氧化的掩模然后形成在TaN层上。这样就对露出于掩模孔口以外的TaN层部分作阳极氧化。从掩模孔口露出到外面的部分TaN层然后作阳极氧化处理。在此阳极氧化处理中，50至200V的电压施加在比如硼酸铵的电解液之中，以致TaN将用作阳极，从而氧化TaN层以形成TaO层。同时，TaO层可以通过调节施加于TaN层的电压而形成到所需的厚度。
然后除去形成在经过阳极氧化的TaN层上的掩模。这样作，有选择地氧化TaN层表面所获得的TaO层可以成为电容器单元12的介电材料。TaO层然后作干式蚀刻，此时TaO层的电容器单元12和电阻器单元13即将形成在其上面的部位用抗蚀剂予以掩盖。除去掩模，电容器单元12和电阻器单元13介电薄膜37就同时形成了。这样作，各无源装置单元，诸如电容器单元12和电阻器单元13，都形成在第一单元布线层5上。由于这些无源装置单元形成在经过高度整平的第一单元布线层5一个主表面5a上，所以各无源装置单元可以以高精度形成以提高高频特性。同时，电容器单元12可以采用比如BST(Ba，Sr，Ti，O)薄膜或STO(Sr，Ti，O)薄膜作为介电薄膜37而形成。
上部电极单元38然后形成在电容器单元12上。这一上部电极单元38是诸如Al、Cu、Pt或Au等金属的薄膜，经由用于提高粘合作用的下覆层，诸如Cr、Ni或Ti薄膜，而形成。当Al或Cu用作上部电极单元38时，上部电极单元38形成在第一单元布线层5上以便叠置于各无源装置单元，诸如通过喷溅涂覆达到2000□量级的厚度。上部电极单元然后诸如通过加用掩模和从事蚀刻而形成到预定图案。
在第一单元布线层5上，第二单元布线层6然后形成得叠置于形成在一个主表面5a上的各无源装置单元，一如图15之中所示。此第二单元布线层6采用类似于用于第一单元布线层的材料和方法形成。第二单元布线层6由第二绝缘层39和第二图案线路40构成。如果光敏介电材料用于第二单元布线层6的第二绝缘层39，则第二绝缘层39形成在经过高度整平的第一单元布线层5上并不经受厚度变化。因而，可以防止光刻处理造成的图案影像的散焦而以高精度形成第二构图线路40和通路8。
由于第二单元布线层6形成在经过高度整平的第一单元布线层5上，第二构图线路40可以以高精度形成。面对图案线路40的第二单元布线层6的一个主表面6a，下文称作一主表面6a，已经利用前面提及的CMP方法予以整平处理并类似于第一单元布线层5一个主表面5a那样以高精度作了整平。在组合单元2中，各单元布线层具有一种三层结构。这一点并非限制性的，而三个或更多的单元布线层也可以通过重复形成第一单元布线层5的过程而形成。
在第二单元布线层6的主表面6a上，形成电容器单元41，作为无源装置单元，一如图16之中所示。此电容器单元41由类似于形成在第一单元布线层5一个主表面5a上的电容器单元12的制作方法形成。电容器单元41形成在第二单元布线层6的一个主表面6a上并因此以高精度形成以提高高频特性。
在第二单元布线层6的一个主表面6a上，形成有前面提及的绝缘介电材料的薄膜，作为第三绝缘层42。这一第三绝缘层42是由类似于第一单元布线层5和第二单元布线层6的材料形成的。第三绝缘层42形成得覆盖形成在第二单元布线层6一个主表面6a上的电容器单元41。此第三绝缘层42形成在第二单元布线层6的经过高度整平的一个主表面6a上，并因此具有以高精度整平的表面42a。
许多通孔43然后形成在第三绝缘层42上。这些通孔43形成得与形成在电容器单元41上的上部电极单元41a和第二图案线路40相关联以便局部露出上部电极单元46和图案线路40。应当注意，如果光敏绝缘介电材料用作第三绝缘层42，就有可能消除通过光刻处理时构图影像的散焦(defocusing of the patterning image)。因而，各通孔43可以以高精度形成。
在第三绝缘层42上，随后采用比如光刻技术通过构图形成掩模44，达到量级为12μm的厚度，用于暴露第三绝缘层的预定部位，一如图18之中所示。应当注意，掩模44也可以采用任何适当的材料借助任何别的适当的方法，而不是借助光刻技术，来予以形成。
在第三绝缘层42上，此时配有掩模44，利用比如镀敷方法形成有达到量级为10μm的厚度的金属薄膜45，如图19之中所示。此金属薄膜45由金属形成，诸如铜。
此掩模44然后从第三绝缘层42上除去，一如图20之中所示。这样，具有量级为10μm的厚度的第三构图线路46就形成在第三绝缘层42上。在此第三图案线路46的一部分上，通过构图形成有电感器14。在此电感器14中，系列电阻值显出问题。由于第三图案线路46利用比如镀敷方法形成到足够的厚度，所以即使在低频下也可实现充足的功能，从而使得可能消除电感器特性方面的损失。这样，由第三绝缘层42和第三图案线路46构成的第三单元布线层7形成在第二单元布线层6上。
抗蚀剂层47然后形成在第三单元布线层7上，用于覆盖其全部主表面，一如图21之中所示。对于这种抗蚀剂层47，比如使用焊料抗蚀剂或绝缘介电材料。抗蚀剂层47然后经由一构图为预定形状的掩模经受光刻处理以在预定位置处形成孔口47a以露出第三图案线路46。从孔口47a露出的这部分第三图案线路46经受镍/铜的化学镀敷以形成用于一装置的隆起10的基础单元48。
功能装置9，诸如半导体芯片或LSI芯片，然后安装在第三单元布线层7的顶部上，一如图22之中所示。这一功能装置9，利用倒装粘合方法(flipchip bonding method)经由用于装置的隆起10电气连接于形成在第三单元布线层7上的基础单元48。同时，功能装置9的安装方法不限于倒装粘合方法，以致也可以采用面向下安装方法，比如胶带自动粘合(TAB)方法或簧片梁粘合方法(reed beam bonding method)。
在第三单元布线层7上，树脂层11然后形成以覆盖装上的功能装置9，一如图23之中所示。树脂层11利用比如转移模制方法或印制方法形成在第三单元布线层7的整个主表面上，以致树脂将被甚至填入功能装置9与第三单元布线层7之间的空隙。作为树脂层11，采用诸如环氧树脂这样的一种仅只具有低的热固收缩率的树脂。这样作，有可能在第一单元布线层5到第三单元布线层7之中避免由于树脂层11热固化时的收缩而造成的诸如翘曲这样的变形。
功能装置9和树脂层11经受抛光，一如图24之中所示。抛光处理是通过采用抛光机的机械抛光方法、利用湿式蚀刻的化学抛光方法，或者组合利用这些方法(CMP方法)的方法来完成的。功能装置9连同树脂层11一起被抛光直至一个不妨碍操作的极限厚度。这种抛光的进行方式是，采用虚拟基底30作为功能装置9和树脂层11的支承基底，沿着功能装置9抛光表面方向的周边填以树脂层11，以致在功能装置9与树脂层11之间不会产生阶差。因此有可能防止产生功能装置9的各种边缘缺陷。组合单元2，由第一单元布线层5至第三单元布线层7构成并配有功能装置9和树脂层11，即一如上述被形成。
在组合单元2的各功能单元9和树脂层11的、今后称作主表面2a的已经抛光的表面上，经由释放层48粘合虚拟基底49，一如图25之中所示。释放层48由与释放层31一样的材料形成并具有与释放层31一样的结构和利用一样的方法形成。释放层48由金属薄膜48a和树脂薄膜48b构成。类似于上述的虚拟基底30，虚拟基底49由显示高耐热性和具有经过高度整平的主表面的玻璃基底、石英基底或Si基底形成。虚拟基底30随后连同释放层31一起从组合单元2上除去，一如图26之中所示。具体地说，虚拟基底30和释放层31连同组合单元2一起被放入比如盐酸或硝酸的酸溶液中，以致酸溶液由于酸溶液稍微溶解释放层31的金属薄膜31a而挤进金属薄膜31a与树脂薄膜31b之间的空隙。随着剥离在金属薄膜31a与树脂薄膜31b之间进行，虚拟基底30被除去，而树脂薄膜31b被留在组合单元2第一单元布线层5的表面2b上，此表面此后称作另一主表面。因此，保护层比如可以一开始就形成在组合单元2的另一主表面2b上。虚拟基底30也可以利用比如激光剥离从组合单元2上除去。
树脂薄膜31b，形成在组合单元2的另一主表面2b上，通过比如利用氧等离子体的干式蚀刻方法予以除去。这样就露出了组合单元2另一主表面2b上的通路8。由于虚拟基底30的主表面，面对组合单元2，是经过高度整平的，组合单元2的另一主表面2b也是经过高度整平的。
由比如焊料形成的隆起4形成在露出在组合单元2另一主表面2b上的通路8上，如图27中所示。隆起4，用作将组合单元2安装在母板3上时的电气连接单元，可以通过比如电解镀敷或化学镀敷形成为镍/铜镀敷层。组合单元2，具有虚拟基底49作为支承基底，是不会弯曲的，以致隆起4可以精确地形成在另一主表面2b上。
虚拟基底49然后连同释放层48一起从组合单元2上除去，一如图28之中所述。虚拟基底49和树脂层48从组合单元2一个主表面2a上被除去的方式与从组合单元2另一主表面2b上被除去虚拟基底和释放层31时是一样的。
组合单元2然后连同另一半导体芯片50一起以另一主表面作为安装表面被安装在母板3上，一如图29中所示。母板3包括许多布线层15，其上各自具有接地部分19，并包括从其主表面3a上的由比如抗蚀剂形成的保护层51露出的输入/输出终端单元18，此表面3a此后称作安装表面，组合单元2等安装在它上面。
组合单元2通过经由隆起4电气连接于从母板3的安装表面3a露出的输入/输出终端单元18而被安装在母板3上。具体地说，底层填料52被填入母板3与组合单元2之间的空隙，而隆起单元4面对输入/输出终端单元18，而得到的总成在比如焊料回流容器中(solder reflow vessel)予以加热，以便电气连接输入/输出终端单元18和隆起单元4用于把组合单元2安装在母板3的安装表面3a上。这样就完成了由组合单元2和母板3构成的高频模块装置1。
在高频模块装置1中，组合单元2是通过依次在虚拟基底3a上铺放第一单元布线层5至第三单元布线层7和通过释放虚拟基底30而形成的。第一单元布线层5的一个主表面5a和第二单元布线层6的一个主表面6a利用CMP方法以高精度予以整平。
因而，在本高频模块装置1的情况下，其中可以防止各种微观凹凸形成在第一单元布线层5的一个主表面5a上和第二单元布线层6的一个主表面6a上，而各图案线路、各通路和各无源装置单元可以以高精度形成，因而可以提高高频特性以及获得布线的高密度和小面积。采用这种高频模块装置，由于组合单元2不需要基础基底，所以有可能沿厚度减小尺寸和降低成本。
采用本高频模块装置1，其中用作把电力、控制信号或高频信号传送给组合单元2的各线路或各接地部分19的许多布线层15设置在母板3之内，所以不需要在比如母板3安装表面3a上设置用于把电力供应到组合单元2附近的连接区，以及其中组合单元2可以直接安装在输入/输出终端装置18的上方，所以可以减小装置的面积。
采用本高频模块装置1，其中具有足够面积的各接地部分19和各布线层15形成在母板3上，因而有可能向组合单元2供应高稳定电力。
此外，各接地部分19本高频模块装置1，用于消除电磁噪声效应的遮护盖罩53予以装配以覆盖经由输入/输出终端单元18安装在母板3安装表面3a上的半导体芯片50和组合单元2，一如上述，和一如图30之中所示。
因而，在高频模块装置1中，其中组合单元2和半导体芯片50由遮护盖罩53盖住，所以经常出现的是，从母板3安装表面3a上的组合单元2中各功能装置9或半导体芯片50发出的热量被包容在遮护盖罩53中而影响高频特性。因而最好是设置带有适当热辐射结构的高频模块装置1。
因而，在高频模块装置1中，导热树脂材料54被填入组合单元2一个主表面2a与遮蔽盖罩53之间的间隙中以构成热辐射结构。在高频模块装置1中，从组合单元2各功能装置9发出的热量可以经由导热树脂材料54传递给遮护盖罩53，这一遮护盖罩53用作热辐射部分以防止热量包容在遮护盖罩53的内部而影响高频特性。同时，在高频模块装置1中，组合单元2由导热树脂材料54和遮护盖罩53固定而提高了机械安装稳固性。
在示于图31之中的高频模块装置60中，从组合单元2和半导体芯片50发出的热量设计得比较有效地辐射开来。除了导热树脂材料54之外，许多冷却通路61，连通于母板3内部，形成得对准于组合单元2的装放区域。这些冷却通路61是利用类似于用于形成母板3中各通孔17的方法来形成的。
在高频模块装置60中，从组合单元2各功能装置19发出的热量经由导热树脂材料54从遮护盖罩53辐射，同时经由各冷却通路61传递给母板3底部表面，以便辐射到外边。在高频模块装置60中，利用出自组合单元2和母板3的热辐射可获得有效的热辐射。同时用于高频模块装置60的热辐射结构可以唯独由各冷却通路61构成。采用高频模块装置60，设置在比如母板3上的布线层62可以具有加大的厚度，比如50nm，而各冷却通路61连接于布线层62用于实现从布线层62的热辐射。
在示于图32之中的高频模块装置70中，诸如铜或铜合金这样的高导电性金属的金属芯件71设置在母板3之中。在高频模块装置70中，前面提及的许多冷却通路61连接于这一芯件71。在高频模块装置70中，热量可以经由各冷却通路61从金属芯件71辐射。利用导电树脂材料54和各冷却通路61，可以实现更为有效的热树脂以提高可靠性。
本发明不限于上述各实施例，而且，对于本技术领域中的熟练人员来说可能显而易见的是，可以设想多种变更、代换或对等物而不偏离所附各项权利要求所限定的本发明范畴和要旨。
按照本发明，高频模块装置的制作过程是；铺放许多单元布线层，各自由绝缘层和布线层，再全面地整平各个单元布线层的各自主表面；从虚拟基底上剥离许多单元布线层以形成高频电路组合单元；以及把如此形成的高频电路组合单元安装在母板上。
因而，按照本发明，可以制作这样一种高频模块装置，其中可以防止微观凹凸形成在高频电路组合单元各个单元布线层的各自主表面上，铺放在各个单元布线层上各无源装置或线路部分可以形成到高精度，以及其中通过铺放在虚拟基底上而随后剥离虚拟基底而获得的高频电路组合单元在不需要基础基底的状态不安装在母板上，借以实现尺寸和成本的减小和降低。
按照本发明，用于把电力、控制信号或高频信号传输给高频电路组合单元的线路部分或接地部分设置在母板内部之中，同时高频电路组合单元不需要基础基底；高频电路组合单元可以直接安装在母板连接部分的上方，从而使得可能减小高频模块装置的面积。

Claims (15)

1.一种高频电路组合单元，包括：
多个具有整平表面的单元布线层，所述多个单元布线层的各布线层形成得埋置在绝缘层中，且所述各布线层互相电气连接；
设置于相应单元布线层上的无源装置和通路；
形成在最上部的单元布线层上的电感器单元；
设置于所述高频电路组合单元的位于所述最上部单元布线层一侧的一个主表面上的半导体芯片，所述半导体芯片周围形成有树脂层；以及
形成在从所述高频电路组合单元的与所述一个主表面相对的另一主表面露出的通路上的、用作电气连接单元的隆起。
2.按照权利要求1所述的高频电路组合单元，其中于相应单元布线层上形成的至少部分通路形成通路叠通路结构。
3.按照权利要求1或2所述的高频电路组合单元，其中所述多个单元布线层的各单元布线层主表面利用化学-机械抛光进行整平。
4.按照权利要求1或2所述的高频电路组合单元，其中所述半导体芯片和树脂层予以抛光。
5.一种用于制作高频电路组合单元的方法，包括：
释放层形成步骤，在虚拟基底上形成释放层；
铺层步骤，在所述释放层上铺放多个单元布线层，使得所述各单元布线层的各布线层形成得埋置在相应绝缘层中且所述各布线层相互电气连接，同时在相应单元布线层上形成无源装置和通路，并于最上部的单元布线层上形成电感器单元；
整平步骤，对所述多个单元布线层的单元布线层主表面进行整平；
半导体芯片设置步骤，将半导体芯片设置于所述高频电路组合单元的位于所述最上部单元布线层一侧的一个主表面上，所述半导体芯片周围形成有树脂层；以及
基底除去步骤，从所述释放层剥离所述多个单元布线层以除去所述虚拟基底和释放层；
隆起形成步骤，在从所述高频电路组合单元的与所述一个主表面相对的另一主表面露出的通路上形成用作电气连接单元的隆起。
6.按照权利要求5所述的用于制作高频电路组合单元的方法，其中在所述整平步骤中，所述多个单元布线层每一个的单元布线层主表面利用化学-机械抛光予以整平。
7.按照权利要求5所述的用于制作高频电路组合单元的方法，其中，半导体芯片设置步骤包括树脂层形成步骤，形成一树脂层用于盖住所述半导体芯片；以及一抛光步骤，抛光所述半导体芯片和所述树脂层并使所述半导体芯片部分露出。
8.按照权利要求7所述的用于制作高频电路组合单元的方法，其中，在隆起形成步骤之前，还包括在所述半导体芯片和所述树脂层经抛光的表面上经由释放层设置另一虚拟基底。
9.一种高频模块装置，包括：
高频电路组合单元；
母板，具有从其一主表面露出的连接部分，具有所述连接部分的冷却通路，以及金属芯件；
所述高频电路组合单元当所述高频电路组合单元的电气连接单元和所述连接部分相互电气连接时被安装于所述母板的所述主表面；
其中，所述高频电路组合单元包括：
多个具有整平表面的单元布线层，所述多个单元布线层的各布线层形成得埋置在绝缘层中，且所述各布线层互相电气连接；
设置于相应单元布线层上的无源装置和通路；
形成在最上部的单元布线层上的电感器单元；
设置于所述高频电路组合单元的位于所述最上部单元布线层一侧的一个主表面上的半导体芯片，所述半导体芯片周围形成有树脂层；以及
形成在从所述高频电路组合单元的与所述一个主表面相对的另一主表面露出的通路上的、用作电气连接单元的隆起。
10.按照权利要求9所述的高频模块装置，其中，于相应单元布线层上形成的至少部分通路形成通路叠通路结构。
11.按照权利要求9或10所述的高频模块装置，其中所述高频电路组合单元中的多个单元布线层的单元布线层主表面利用化学-机械抛光予以整平。
12.按照权利要求9或10所述的高频模块装置，其中所述半导体芯片和树脂层进行抛光。
13.一种用于制作高频模块装置的方法，包括：
高频电路组合单元形成步骤，
以及
组合单元安装步骤，把所述高频电路组合单元安装在一母板的一主表面上，所述母板具有从所述主表面露出的连接部分、具有所述连接部分的冷却通路以及金属芯件，当所述高频电路组合单元的电气连接单元和所述连接部分相互电气连接时，所述高频电路组合单元被安装在所述母板的所述主表面上；
其中，高频电路组合单元通过包括以下各步骤的方法形成：释放层形成步骤，在虚拟基底上形成释放层；铺层步骤，在所述释放层上铺放多个单元布线层，使得所述各单元布线层的各布线层形成得埋置在相应绝缘层中且所述各布线层相互电气连接，同时在相应单元布线层上形成无源装置和通路，并于最上部的单元布线层上形成电感器单元；整平步骤，对所述多个单元布线层的单元布线层主表面进行整平；半导体芯片设置步骤，将半导体芯片设置于所述高频电路组合单元的位于所述最上部单元布线层一侧的一个主表面上，所述半导体芯片周围形成有树脂层；基底除去步骤，从所述释放层剥离所述多个单元布线层以除去所述虚拟基底和释放层；以及隆起形成步骤，在从所述高频电路组合单元的与所述一个主表面相对的另一主表面露出的通路上形成用作电气连接单元的隆起。
14.按照权利要求13所述的用于制作高频模块装置的方法，其中，在所述高频电路组合单元形成步骤的所述整平步骤中，所述多个单元布线层的单元布线层主表面各自利用化学-机械抛光予以整平。
15.按照权利要求13所述的用于制作高频模块装置的方法，其中，在高频电路组合单元形成步骤中，半导体芯片设置步骤包括：树脂层形成步骤，形成一树脂层用于盖住所述半导体芯片；以及抛光步骤，抛光所述半导体芯片和所述树脂层，使得所述半导体芯片被部分露出。
CNB028041593A 2001-11-26 2002-11-19 高频电路组合单元和高频模块装置及它们的制作方法 Expired - Fee Related CN1309285C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2001359853A JP2003163459A (ja) 2001-11-26 2001-11-26 高周波回路ブロック体及びその製造方法、高周波モジュール装置及びその製造方法。
JP359853/01 2001-11-26
JP359853/2001 2001-11-26

Publications (2)

Publication Number Publication Date
CN1489884A CN1489884A (zh) 2004-04-14
CN1309285C true CN1309285C (zh) 2007-04-04

Family

ID=19170776

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB028041593A Expired - Fee Related CN1309285C (zh) 2001-11-26 2002-11-19 高频电路组合单元和高频模块装置及它们的制作方法

Country Status (5)

Country Link
US (3) US7057279B2 (zh)
JP (1) JP2003163459A (zh)
KR (1) KR20040052473A (zh)
CN (1) CN1309285C (zh)
WO (1) WO2003047325A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102202467A (zh) * 2010-03-24 2011-09-28 日本特殊陶业株式会社 配线基板的制造方法

Families Citing this family (53)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6873529B2 (en) * 2002-02-26 2005-03-29 Kyocera Corporation High frequency module
JP3925378B2 (ja) * 2002-09-30 2007-06-06 ソニー株式会社 高周波モジュール装置の製造方法。
US6825559B2 (en) * 2003-01-02 2004-11-30 Cree, Inc. Group III nitride based flip-chip intergrated circuit and method for fabricating
JP4106438B2 (ja) * 2003-06-20 2008-06-25 独立行政法人産業技術総合研究所 多層微細配線インターポーザおよびその製造方法
JP4684730B2 (ja) * 2004-04-30 2011-05-18 シャープ株式会社 高周波半導体装置、送信装置および受信装置
JP2005353911A (ja) * 2004-06-11 2005-12-22 Toshiba Corp 半導体装置
WO2006011320A1 (ja) 2004-07-30 2006-02-02 Murata Manufacturing Co., Ltd. 複合型電子部品及びその製造方法
JP4504774B2 (ja) * 2004-09-30 2010-07-14 大日本印刷株式会社 配線基板の製造方法
JP4279766B2 (ja) * 2004-10-19 2009-06-17 株式会社ルネサステクノロジ レギュレータ内蔵送受信機を有する半導体装置およびモジュール
JP4591100B2 (ja) * 2005-02-03 2010-12-01 ソニー株式会社 半導体装置およびその製造方法
JP4603383B2 (ja) * 2005-02-17 2010-12-22 日本電気株式会社 配線基板及び半導体装置並びにそれらの製造方法
KR100660604B1 (ko) * 2005-04-21 2006-12-22 (주)웨이브닉스이에스피 금속 박편을 이용한 수동 소자 및 반도체 패키지의제조방법
KR100632587B1 (ko) * 2005-07-01 2006-10-09 삼성전기주식회사 주기판 및 보조기판으로 모듈부품이 분리 내장된패키지내장시스템
KR100723635B1 (ko) 2005-12-08 2007-06-04 한국전자통신연구원 고주파 신호를 전달하기 위한 변환 회로 및 이를 구비한송수신 모듈
JP2007311492A (ja) * 2006-05-17 2007-11-29 Shinko Electric Ind Co Ltd 半導体装置の製造方法
WO2008060551A2 (en) * 2006-11-14 2008-05-22 Pulse Engineering, Inc. Wire-less inductive devices and methods
JP2008166736A (ja) * 2006-12-06 2008-07-17 Hitachi Via Mechanics Ltd プリント基板の製造方法およびプリント基板加工機
TWI332244B (en) * 2007-01-26 2010-10-21 Taiwan Solutions Systems Corp Fabrication method of leadframe and semiconductor package
JP2008258520A (ja) * 2007-04-09 2008-10-23 Shinko Electric Ind Co Ltd 配線基板の製造方法及び配線基板
JP2009117767A (ja) * 2007-11-09 2009-05-28 Shinko Electric Ind Co Ltd 半導体装置の製造方法及びそれにより製造した半導体装置
WO2009133886A1 (ja) * 2008-04-28 2009-11-05 日本電気株式会社 多層配線基板、及びその製造方法
US7982572B2 (en) 2008-07-17 2011-07-19 Pulse Engineering, Inc. Substrate inductive devices and methods
US8298914B2 (en) * 2008-08-19 2012-10-30 International Business Machines Corporation 3D integrated circuit device fabrication using interface wafer as permanent carrier
US9324700B2 (en) 2008-09-05 2016-04-26 Stats Chippac, Ltd. Semiconductor device and method of forming shielding layer over integrated passive device using conductive channels
JP5409084B2 (ja) * 2009-04-06 2014-02-05 キヤノン株式会社 半導体装置の製造方法
CN102301435B (zh) * 2009-07-15 2014-12-24 脉冲电子(新加坡)私人有限公司 基底电感装置与方法
US9823274B2 (en) 2009-07-31 2017-11-21 Pulse Electronics, Inc. Current sensing inductive devices
US9664711B2 (en) 2009-07-31 2017-05-30 Pulse Electronics, Inc. Current sensing devices and methods
JP5110178B2 (ja) * 2010-04-13 2012-12-26 株式会社デンソー 半導体装置およびその製造方法
US8591262B2 (en) 2010-09-03 2013-11-26 Pulse Electronics, Inc. Substrate inductive devices and methods
JP5087118B2 (ja) * 2010-09-28 2012-11-28 株式会社東芝 通信機器
DE102011003832A1 (de) * 2011-02-09 2012-08-09 Robert Bosch Gmbh Vergossenes Bauteil
JP5370389B2 (ja) * 2011-02-14 2013-12-18 株式会社村田製作所 高周波モジュール
US8564092B2 (en) * 2011-02-25 2013-10-22 National Semiconductor Corporation Power convertor device and construction methods
JP2013051397A (ja) * 2011-08-03 2013-03-14 Ngk Spark Plug Co Ltd 配線基板の製造方法
KR101382811B1 (ko) 2012-03-14 2014-04-08 엘지이노텍 주식회사 인쇄회로기판 및 그의 제조 방법
US9304149B2 (en) 2012-05-31 2016-04-05 Pulse Electronics, Inc. Current sensing devices and methods
US10991669B2 (en) 2012-07-31 2021-04-27 Mediatek Inc. Semiconductor package using flip-chip technology
TWI562295B (en) 2012-07-31 2016-12-11 Mediatek Inc Semiconductor package and method for fabricating base for semiconductor package
US20140125446A1 (en) 2012-11-07 2014-05-08 Pulse Electronics, Inc. Substrate inductive device methods and apparatus
JP6330149B2 (ja) * 2013-06-04 2018-05-30 パナソニックＩｐマネジメント株式会社 無線モジュール及び無線装置
JP6201610B2 (ja) * 2013-10-08 2017-09-27 富士通株式会社 電子装置の製造方法及び回路基板
US9468098B2 (en) * 2014-03-20 2016-10-11 Qualcomm Incorporated Face-up substrate integration with solder ball connection in semiconductor package
CN107735861B (zh) * 2015-07-22 2020-01-14 阿尔卑斯阿尔派株式会社 高频模块
US10244631B2 (en) * 2015-08-21 2019-03-26 The Boeing Company Hybrid fabrication method for large area microwave circuits
EP3154084A3 (en) * 2015-09-16 2017-04-26 MediaTek Inc. Semiconductor package using flip-chip technology
KR102483377B1 (ko) * 2015-11-30 2023-01-02 삼성전자주식회사 전자 장치 및 전자 장치 제조방법
JP6584939B2 (ja) * 2015-12-10 2019-10-02 新光電気工業株式会社 配線基板、半導体パッケージ、半導体装置、配線基板の製造方法及び半導体パッケージの製造方法
DE102016212129B4 (de) * 2016-07-04 2022-05-19 Schweizer Electronic Ag Hochfrequenz-Sende-/Empfangselement und Verfahren zur Herstellung eines Hochfrequenz-Sende-/Empfangselementes
CN109983537A (zh) 2016-12-01 2019-07-05 艾利丹尼森零售信息服务公司 印刷电子装置的功能性衬底
JP2020064999A (ja) * 2018-10-18 2020-04-23 日本特殊陶業株式会社 配線基板
JP7226036B2 (ja) * 2019-04-03 2023-02-21 株式会社デンソー データ記録装置
EP4250888A4 (en) * 2021-04-06 2024-07-24 Samsung Electronics Co Ltd ELECTRONIC DEVICE COMPRISING A HEAT DISSIPATION STRUCTURE

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3862017A (en) * 1970-02-04 1975-01-21 Hideo Tsunemitsu Method for producing a thin film passive circuit element
US5151388A (en) * 1991-05-07 1992-09-29 Hughes Aircraft Company Flip interconnect
US5231751A (en) * 1991-10-29 1993-08-03 International Business Machines Corporation Process for thin film interconnect
JPH1126943A (ja) * 1997-06-30 1999-01-29 Kyocera Corp 多層配線基板およびその製造方法
JP2001144218A (ja) * 1999-11-17 2001-05-25 Sony Corp 半導体装置及び半導体装置の製造方法
JP2001298274A (ja) * 2001-03-13 2001-10-26 Matsushita Electric Ind Co Ltd 電子回路構成体
JP2001326238A (ja) * 2000-05-17 2001-11-22 Toshiba Corp 半導体装置、半導体装置の製造方法、樹脂封止金型及び半導体製造システム

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR960015106B1 (ko) * 1986-11-25 1996-10-28 가부시기가이샤 히다찌세이사꾸쇼 면실장형 반도체패키지 포장체
US5674784A (en) * 1996-10-02 1997-10-07 Taiwan Semiconductor Manufacturing Company, Ltd. Method for forming polish stop layer for CMP process
JP2000036238A (ja) 1998-04-06 2000-02-02 Shigeisa Imoto スイッチ回路
JP3339838B2 (ja) * 1999-06-07 2002-10-28 ローム株式会社 半導体装置およびその製造方法
JP3949849B2 (ja) * 1999-07-19 2007-07-25 日東電工株式会社 チップサイズパッケージ用インターポーザーの製造方法およびチップサイズパッケージ用インターポーザー
US6583364B1 (en) * 1999-08-26 2003-06-24 Sony Chemicals Corp. Ultrasonic manufacturing apparatuses, multilayer flexible wiring boards and processes for manufacturing multilayer flexible wiring boards

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3862017A (en) * 1970-02-04 1975-01-21 Hideo Tsunemitsu Method for producing a thin film passive circuit element
US5151388A (en) * 1991-05-07 1992-09-29 Hughes Aircraft Company Flip interconnect
US5231751A (en) * 1991-10-29 1993-08-03 International Business Machines Corporation Process for thin film interconnect
JPH1126943A (ja) * 1997-06-30 1999-01-29 Kyocera Corp 多層配線基板およびその製造方法
JP2001144218A (ja) * 1999-11-17 2001-05-25 Sony Corp 半導体装置及び半導体装置の製造方法
JP2001326238A (ja) * 2000-05-17 2001-11-22 Toshiba Corp 半導体装置、半導体装置の製造方法、樹脂封止金型及び半導体製造システム
JP2001298274A (ja) * 2001-03-13 2001-10-26 Matsushita Electric Ind Co Ltd 電子回路構成体

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102202467A (zh) * 2010-03-24 2011-09-28 日本特殊陶业株式会社 配线基板的制造方法

Also Published As

Publication number Publication date
US20050056931A1 (en) 2005-03-17
JP2003163459A (ja) 2003-06-06
KR20040052473A (ko) 2004-06-23
CN1489884A (zh) 2004-04-14
US20040077124A1 (en) 2004-04-22
US20050208914A1 (en) 2005-09-22
WO2003047325A1 (fr) 2003-06-05
US7057279B2 (en) 2006-06-06

Similar Documents

Publication Publication Date Title
CN1309285C (zh) 高频电路组合单元和高频模块装置及它们的制作方法
KR101010126B1 (ko) 고주파 모듈 장치의 제조 방법
CN1258954C (zh) 电路器件的制造方法
CN1476633A (zh) 高频模件板装置
CN1177368C (zh) 半导体器件
US6714422B2 (en) High frequency module device and method for its preparation
US7791446B2 (en) Inductor device and method of manufacturing the same
CN1251560C (zh) 零件内藏模块及其制造方法
CN1244258C (zh) 电路装置及其制造方法
CN1491439A (zh) 多芯片电路模块及其制造方法
CN1187806C (zh) 电路装置的制造方法
CN1669374A (zh) 复合多层基板及使用该基板的组件
CN1945816A (zh) 半导体器件及其制造方法
CN1221026C (zh) 由树脂制成应力吸收层的倒装片型半导体器件及制造方法
CN1420715A (zh) 绝缘片和多层布线基板及其制造方法
CN1949506A (zh) 混合模块和其制造方法
CN1549336A (zh) 布线基板、有布线基板的半导体装置及其制造和安装方法
CN1893071A (zh) 电子基板的制造方法、电子基板、以及电子设备
CN1476100A (zh) 摄像机模块及其制造方法
CN1957464A (zh) 半导体器件、配线基板及其制造方法
CN1333562A (zh) 半导体模块及其制造方法
CN1739323A (zh) 多层布线板及其制造方法
CN1288591A (zh) 半导体装置和制造方法及其安装构造和安装方法
CN1748448A (zh) 多层基板及其制造方法
CN1788348A (zh) 用于连结到金属衬底的半导体衬底的通孔和沟槽结构

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C19 Lapse of patent right due to non-payment of the annual fee
CF01 Termination of patent right due to non-payment of annual fee