CN1244258C - 电路装置及其制造方法 - Google Patents

电路装置及其制造方法 Download PDF

Info

Publication number
CN1244258C
CN1244258C CNB011123885A CN01112388A CN1244258C CN 1244258 C CN1244258 C CN 1244258C CN B011123885 A CNB011123885 A CN B011123885A CN 01112388 A CN01112388 A CN 01112388A CN 1244258 C CN1244258 C CN 1244258C
Authority
CN
China
Prior art keywords
mentioned
circuit arrangement
conduction
road
conductive foil
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
CNB011123885A
Other languages
English (en)
Other versions
CN1342035A (zh
Inventor
坂本则明
小林义幸
阪本纯次
真下茂明
大川克实
前原荣寿
高桥幸嗣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Publication of CN1342035A publication Critical patent/CN1342035A/zh
Application granted granted Critical
Publication of CN1244258C publication Critical patent/CN1244258C/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Insulated Metal Substrates For Printed Circuits (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

一种将印刷电路基片、陶瓷基片、弹性片等作为支持基片并安装电路元件的电路装置。这些基片是本来不必要的多余材料。支持基片的厚度也有使电路装置大型化的问题。在导电箔Cu(60)上形成分离沟(54)后，以倒装片方式安装电路元件，将该导电箔Cu(60)作为支持基片并覆盖着绝缘性树脂(50)，翻转后，将绝缘性树脂(50)作为支持基片，研磨导电箔形成并分离导电路。因而不采用支持基片，能实现由绝缘性树脂(50)支持导电路(51)、电路元件(52)的电路装置。

Description

电路装置及其制造方法
技术领域
本发明涉及电路装置及其制造方法，特别是涉及不要支持基片的薄型电路装置及其制造方法。
背景技术
以前，在电子机器中安装的电路装置，由于通常被携带式电路、携带式计算机采用，所以要求小型化、薄型化、轻量化。
例如，作为电路装置以半导体装置为例进行叙述，作为一般的半导体装置有用以前通常的转移模密封的封装型半导体装置。该半导体装置如图15所示，安装在印刷电路基片PS上。
该封装型半导体装置1用树脂层3覆盖半导体芯片2的周围，从该树脂层3的侧部导出外部连接用的引线端子4。
该封装型半导体装置1的引线端子4从树脂层3向外伸出，整体的尺寸大，不能满足小型化、薄型化和轻量化的要求。
因此，各公司为了实现薄型化和轻量化，相互竞争地开发了各种各样结构，最近开发出称为CSP(芯片尺寸封装)的与芯片的尺寸相等的晶片尺寸CSP或比芯片尺寸稍大些尺寸的CSP。
图16表示采用玻璃环氧树脂基片5的比芯片尺寸稍大的CSP6。这儿，说明安装在玻璃环氧树脂基片5的晶体管芯片T。
在该玻璃环氧树脂基片5的表面形成第1电极7、第2电极8和垫板9，在背面形成第1背面电极10和第2背面电极11。通过通孔TH，上述第1电极7和第1背面电极10、第2电极8和第2背面电极11电连接。在垫板9上粘着上述裸露的晶体管芯片T，晶体管发射极电极和第1电极7通过金属线12连接，晶体管基片电极和第2电极8通过金属线12连接，如掩盖晶体管芯片那样，在玻璃环氧树脂基板5上设置着树脂层13。
上述CSP6采用玻璃环氧树脂基片5，但与晶片尺寸CSP不同，从芯片T到外部连接用的背面电极10、11的延伸结构简单，有能廉价制造的优点。
上述的CSP6如图15所示，被安装在印刷电路基片PS上。在印刷电路基片PS上设置构成电路的电极、布线，上述CSP6、封装型半导体装置1、芯片电阻CR或芯片电容CC等被电连接并被固定。
用该印刷电路基片构成的电路可安装在各种装置中。
接着，边参照图17和图18边说明该CSP的制造方法。在图18，参照以中央的玻璃环氧树脂/有机基片为题的流程图。
首先，准备玻璃环氧树脂基片5作为基片(支持基片)，在其两面通过绝缘性粘结剂压接着Cu(铜)箔20、21。(以上参照图17)
接着，在第1电极7、第2电极8、垫板9、第1背面电极10和第2背面电极11对应的Cu箔20、21被覆耐腐蚀性的保护膜22，对Cu箔20、20制作布线图。布线图也可以表面和背面分别制作(以上参照图17B)。
利用钻孔或激光在上述玻璃环氧树脂基片上形成用于通孔TH的孔，对该孔进行电镀，形成通孔TH。用该通孔TH使第1电极7和第1背面电极10、第2电极8和第2背面电极10电连接。(以上参照图17C)
虽然在图面中作了省略，但在成为焊接端子的第1电极7、第2电极8上镀金的同时，在成为焊接端子的垫板9上镀金，连接晶体管芯片T。
最后，使晶体管芯片T的发射极电极和第1电极7、晶体管芯片T的基板电极和第2电极8通过金属线12连接，用树脂层13覆盖。(以上参照图17D)
根据需要进行切割，分离成各个电元件。在图17，在玻璃环氧树脂基板5上仅设置一个晶体管芯片T，但实际上，能以矩阵状设置多个晶体管芯片。为此，最后用切割装置分离成单个。
使用以上制造方法，完成采用支持基片5的CSP型电元件。该制造方法同样也可采用挠性片作为支持基片。
图18左侧的流程表示采用陶瓷基片的制造方法。准备支持基板的陶瓷基片后，形成通孔，然后使用导电胶，对表面和背面的电极进行印刷、烧结。然后，以前制造方法的直到覆盖树脂层的步骤与图17的制造方法相同，但陶瓷基片非常脆，和挠性片或玻璃环氧树脂基板不同，由于容易破碎，所以有不能用金属模的模型的问题。因此，浇灌封装树脂，硬化后，进行使密封树脂平坦的研磨，最后使用切割装置分离成各个。
在图16中，晶体管芯片7、连接部件7～12和树脂层13在和外部电连接、晶体管的保护方面是必要的构成元件，但用这些构成元件，提供实现小型化、薄型化、轻量化的电路元件是困难的。
成为支持基片的玻璃环氧树脂基片5如上述所示，是本来不要的。然而，在制造方法上，为了粘贴电极，采用支持基片，所以不能没有该玻璃环氧树脂基片5。
通过采用该玻璃环氧树脂基片5，使成本上升，而且由于玻璃环氧树脂基片5厚，作为电路元件也变厚，使小型化、薄型化、轻量化有界限。
而且，在玻璃环氧树脂基片或陶瓷基片必须连接两面电极的通孔形成工序不可缺少，有制造工序长的问题。
金属线12由于描绘成回路而连接，这也成为薄型化的障碍。
发明内容
本发明是鉴于上述多个课题而完成的，第一个目的是通过提供一种具有多个电分离的导电路、在希望的该导电路上粘结表面电极的电路元件、使该电路元件的背面电极与希望的上述导电路连接的金属连接板、覆盖上述电路元件且整体支持上述导电路的绝缘性树脂的电路装置，并使构成元件成为最小限度来解决已有的课题。
本发明的第二个目的是通过提供一种具有多个由分离沟电分离的导电路、在希望的该导电路上粘结表面电极的电路元件、使该电路元件的背面电极与希望的上述导电路连接的金属连接板、覆盖上述电路元件且填充在上述导电路间的上述分离沟从而整体支持的绝缘性树脂的电路装置，并用填充到分离沟的绝缘性树脂整体支持多个导电路，从而解决已有的课题。
本发明的第三个目的是通过提供一种具有多个由分离沟电分离的导电路、在希望的该导电路上粘结表面电极的电路元件、使该电路的背面电极与希望的上述导电路连接的金属连接板、覆盖上述电路元件且填充在上述导电路间的上述分离沟并仅使上述导电路背面露出而整体支持的绝缘性树脂的电路装置，并能使导电路的背面与外部连接，因此不要通孔，从而解决已有的课题。
本发明的第四个目的是提供一种具有以下工序的电路装置的制造方法，形成导电路的导电箔是起动材料，在绝缘性树脂被造型之前导电箔有支持功能，在造型后绝缘性树脂有支持功能，从而不要支持基板，能解决已有课题。
该工序有：
形成导电路工序，准备导电箔，在除了至少成为导电路的领域以外的上述导电箔上形成比上述导电箔厚度薄的浅分离沟；
粘结工序，在希望的上述导电路上粘结电路元件的表面电极，
连接工序，用金属连接板使该电路元件的背面电极和希望的上述导电路连接；
造型工序，用绝缘性树脂覆盖上述电路元件，以便填充上述分离沟；
除去工序，除去没有设置上述分离沟的厚度部分的上述导电箔，仅露出上述导电路背面。
本发明的第五个目的是提供一种具有以下工序的电路装置的制造方法，能大量生产多个电路装置，从而能解决已有的课题。
该工序有：
形成导电路工序，准备导电箔，在除了至少成为导电路区域以外的上述导电箔上形成比上述导电箔厚度薄的浅分离沟；
粘结工序，在希望的上述导电路上粘结多个电路元件的表面电极；
连接工序，用金属连接板使该电路元件的背面电极和希望的上述导电路连接；
造型工序，用绝缘性树脂覆盖上述电路元件，以使填充上述分离沟；
除去工序，除去没有设置上述分离沟的厚度部分的上述导电箔，仅露出上述导电路背面。本发明还包括：
一种电路装置，其特征在于，该装置具有多个由分离沟电分离的导电路，在希望的导电路上固定包括基极电极的表面电极的晶体管，使作为该晶体管电流通过电极的背面电极与希望的上述导电路连接的金属连接板，覆盖上述晶体管且在上述导电路间的上述分离沟中填充并仅使上述导电路的背面露出从而整体支持的绝缘性树脂。
一种电路装置的制造方法，其特征在于，该方法具有以下工序：
准备导电箔，在至少除了构成导电路区域以外的上述导电箔上形成比上述导电箔的厚度薄的浅分离沟，从而形成导电路的工序；
在希望的上述导电路上固定包括晶体管基极电极表面电极的工序；
用金属连接板连接作为该晶体管的电流通过电极的的背面电极和希望的上述导电路的工序；
用绝缘性树脂覆盖上述晶体管并填充在上述分离沟的造型工序；
除去没有设置上述分离沟的厚度部分的上述导电箔，仅露出上述导电路背面的工序。
一种电路装置的制造方法，其特征在于，该方法具有以下工序；
准备导电箔并在该导电箔表面的至少构成导电路的区域形成耐蚀性的导电覆盖膜的工序；
在至少除了构成导电路区域以外的上述导电箔上形成比上述导电箔厚度薄的浅分离沟，从而形成导电路的工序；
在希望的上述导电路上固定包括晶体管的基极电极的表面电极的工序；
用金属连接板连接作为上述晶体管的电流通过电极的背面电极和希望的上述导电路的工序；
用绝缘性树脂覆盖上述晶体管并填充在上述分离沟的造型工序；除去没有设置上述分离沟的厚度部分的上述导电箔，仅露出上述导电路背面的工序。
附图说明
图1是说明本发明电路装置的剖面图。
图2是说明本发明电路装置的制造方法的剖面图。
图3是说明本发明电路装置的制造方法的剖面图。
图4是说明本发明电路装置的制造方法的剖面图。
图5是说明本发明电路装置的制造方法的剖面图。
图6是说明本发明电路装置的制造方法的剖面图。
图7是说明本发明电路装置的制造方法的剖面图。
图8是说明本发明电路装置的制造方法的剖面图。
图9是说明本发明电路装置的剖面图。
图10是说明本发明电路装置的制造方法的剖面图。
图11是说明本发明电路装置的制造方法的剖面图。
图12是说明本发明电路装置的制造方法的剖面图。
图13是说明本发明电路装置的制造方法的剖面图。
图14是说明本发明电路装置的制造方法的剖面图。
图15是说明已有的电路装置的安装构造的剖面图。
图16是说明已有的电路装置的剖面图。
图17是说明已有的电路装置制造方法的剖面图。
图18是已有和本发明电路装置的制造方法的说明图。
具体实施方式
说明电路装置的第1实施例
首先，边参照图1边说明本发明的电路装置及其构造。
图1表示着电路装置53，该装置有被埋入在绝缘性树脂50的导电电路51，在上述导电电路51上粘结着电路元件52，用上述绝缘性树脂50支持导电电路51从而成为电路装置53。
本构造由电路元件52A、52B和多个导电路51A、51B、51C及埋入该导电电路51A、51B、51C的绝缘性树脂50的3种材料构成，在导电电路51之间设置着由该绝缘性树脂充填的分离沟54。由绝缘性树脂支持着上述导电电路51。
作为绝缘性树脂可以使用环氧树脂等的热硬化树脂、聚酰胺树脂、对聚苯硫等的热可塑性树脂。绝缘性树脂若是用金属模凝固的树脂、浸渍或涂布能覆盖的树脂，全部的树脂都能采用。
作为导电电路51可以使用以Cu作为主要材料的导电箔、以Al作为主要材料的导电箔、或Fe-Ni等合金组成的导电箔等。不用说，也可以是其他的导电材料，特别最好是能蚀刻的导电材、用激光蒸发的导电材。
电路元件52由带有表面电极521和背面电极522的半导体裸芯片52A和芯片电阻、芯片电容等芯片零件52B构成，但不局限于这些。后面参照图8详细说明半导体裸芯片52A，这儿省略。
作为电路元件52的连接部件有金属连接板55A、由焊料组成的导电球、扁平的导电球、软钎料等的焊料55B、Ag胶等的导电胶55C、导电覆盖膜或各向异性的导电性树脂等。这些连接部件按电路元件52的种类、电路元件52的安装形式来选择。例如，若是半导体裸芯片，在表面设置的表面电极521和导电路51的连接，选择软钎料等的焊料55B、Ag胶等的导电胶55C，同样背面电极522和导电路51的连接用软钎料等的焊料55B在金属连接板55A进行。作为表面电极521最好用由金凸出等形成的突起电极。还有，芯片电阻、芯片电容选择软焊料55B。
本电路装置由于由密封树脂的绝缘性树脂50支持导电路51，所以不要支持基片，并由导电路51、电路元件52和绝缘性树脂50构成。该构成是本发明的特点。如已有技术栏中说明的那样，已有的电路装置的导电路由于由支持基片支持或由引线框支持，所以附加了本来可以不要的构成。然而，本电路装置由必要最小限度的构成元件构成，不要支持基片，有薄型、价廉的特征。
除了上述构成外，本电路装置还有覆盖电路元件52且填充到上述导电路52之间的上述分离沟54从而整体支持的绝缘性树脂50。
在该导电路之间形成分离沟54，在这儿填充绝缘性树脂50，有能谋求相互绝缘的优点。
还有覆盖电路元件51且填充导电路51之间的分离沟并仅使导电路51的背面露出从而整体支持的绝缘性树脂50。
使该导电路的背面露出的方面是本发明的一个特征。能提供导电路的背面和外部的连接，具有不要和图16所示的已有构造的通孔TH的特征。
本电路装置的分离沟54的表面和导电路51的表面实质上形成一致的构造。本构造是本发明的特征，由于没有设置如图16所示的背面电极10、11的台阶差，所以具有能使该电路53装置照原样水平移动的特征。
本电路装置使表面电极521向下侧以倒装片方式将半导体裸芯片52A粘结在导电路51A、51B上，因此，如已有的那样，能不要连接线的电路，具有能实现极薄型的构造的特征。
说明电路装置的第2实施例
下面，说明图9所示的电路装置56。
本构造在导电路51的表面形成导电覆盖膜57，除此以外都与图1的构造实质相同。因此，对该导电覆盖膜57进行说明。
第一特征是设置用于防止导电路或电路装置弯曲的导电覆盖膜57。
一般由于绝缘性树脂和导电路材料(以下称第1材料)的热膨胀系数的差，电路装置本身会弯曲，同时导电路或弯曲或剥落。由于导电路51的热传导率比绝缘性树脂的热传导率优越，导电部51的部分先因温度上升而膨胀。因此，通过覆盖热膨胀系数比第1材料小的第2材料，能防止导电路的弯曲、剥落、电路装置的弯曲。特别在作为第1材料采用Cu的场合，作为第2材料可以用Au、Ni或Pt等。Cu的膨胀率为16.7×10-6，Au的膨胀率为14×10-6，Ni为12.18×10-6，Pt为8.9×10-6。
第二特征是具有用第2材料固定的效果。由于用第2材料形成帽檐58，而且覆盖导电路51的帽檐58被埋入绝缘性树脂50中，所以产生固定的效果，变成能防止导电路51拔出的构造。
说明电路装置的制造方法的第1实施例。
下面，参照图2～图8和图1说明电路装置52的制造方法。
首先，如图2所示，准备片状导电箔Cu60。该导电箔Cu60因考虑焊料的附着性、粘结性、电镀性选择该材料，作为材料可采用以Cu为主材料的导电箔、以Al为主材料的导电箔或由Fe-Ni等合金组成的导电箔等。
导电箔的厚度，若考虑以后的蚀刻最好是10μm～300μm，这儿采用70μm(2盎司)的铜箔。而且，在300μm以上，在10μm以下基本上也可以。如后述那样，可以形成比导电箔Cu60的厚度薄的浅分离沟61。
准备片状的导电箔，使其以规定幅度卷挠成滚筒状，这可以在后述的各工序可以搬运，也可以准备好切割成规定尺寸的导电箔，后在后述的各工序中搬运。
接着，有除去工序，除去至少除了成为导电路51以外的导电箔Cu60，除去的厚度比导电箔Cu60的厚度薄。有覆盖工序，在由除去工序形成的分离沟和导电箔Cu60上覆盖绝缘性树脂50。
首先，在Cu箔60上形成光刻胶(耐腐蚀掩膜)PR，对光刻胶PR制作布线图，以便露出除了成为导电路51以外的导电箔Cu60(以上参照图3)。也可以通过光刻胶PR进行蚀刻(以上参照图4)。
由蚀刻形成的分离沟61的深度例如是50μm，该侧面由于成为粗面而提高与绝缘性树脂50的粘结性。
该分离沟61的侧壁模式地直接图示，但因除去方法而形成不同的构造。该除去工序可以采用湿式蚀刻、干蚀刻、激光蒸发、切割。湿式蚀刻时，腐蚀剂主要采用氯化铁或氯化铜，将上述导电箔浸在该腐蚀剂中，用该腐蚀剂形成电子流环路。这儿，该液体腐蚀由于一般是非各向异性地蚀刻，所以侧面成弯曲构造。
同样，在干蚀刻时，可以是各向异性、非各向异地的蚀刻。现在，用反应性离子蚀刻除去Cu被称谓不可能，但可用喷溅除去。按照喷溅的条件，能进行各向异性、非各向异性的蚀刻。
用激光时，使激光直接接触来形成分离沟，这时，提到的哪种方式都能直接地形成分离沟61的侧面。
用切割不可能形成曲折、复杂的图形，但可形成格子形的分离沟。
在图3，可以对蚀刻液选择地覆盖有耐蚀性的导电覆盖膜，来代替光刻胶。若在成为导电路的部分选择地覆盖，该导电覆盖膜就变为蚀刻保护膜，不采用抗蚀剂就能蚀刻分离沟。考虑该导电覆盖膜的材料可以是Ag、Au、Pt或Pd等。而且，这些耐蚀性导电覆盖膜作为垫板、焊接点有能照原样使用的特征。
接着，如图5所示，有在形成分离沟61的导电箔Cu60上电连接地安装电路元件52的工序。
作为电路元件52是晶体管、二极管、IC芯片等半导体元件、芯片电容器、芯片电阻等的无源元件。
用焊锡等焊料或导电胶55B以倒装片方式将裸露的晶体管芯片52A的成为基极电极的表面电极521粘结在导电路51A上并将成为发射极电极的表面电极521粘结在导电路51B上。用焊锡等焊料或导电胶55B使晶体管芯片52A的成为集电极电极的背面电极522与由L字型曲折的铜组成的金属连接板55A的一端连接。另一端同样与导电路51C连接。该金属连接板55A由于晶体管芯片的背侧总共只有一个背面电极522，所以用异形零件安装工具能容易粗位置配合地固定。52B是芯片电阻等无源元件，可用焊锡等焊料或导电胶55B固定。
如图6所示，有在上述导电箔Cu60和分离沟61上附着绝缘性树脂50的工序。这能由转移模、注射型模或浸渍来实现。作为树脂材料、环氧树脂等热硬化性树脂能用转移模实现，聚酰亚胺树脂、对聚苯硫等的热可塑性树脂能用注射模具实现。
在本实施例中，调整覆盖在导电箔Cu60表面的绝缘性树脂的厚度，以便从电路元件的最顶部覆盖约100μ左右。该厚度考虑了强度也可以变厚，变薄。
本工序的特征在于，在覆盖绝缘性树脂50之前，成为导电路51的导电箔Cu60组成支持基片。以前，如图17那样，采用本来不必要的支持基片5形成导电路7～11，但本发明中组成支持基片的导电箔Cu60是作为电极材料的必要材料。因此，有能极其节省构成材料进行加工的优点，能使成本下降。
分离沟61由于形成比导电箔的厚度薄的浅沟，所以导电箔Cu60作为导电路51不会分离成各个。因此，作为片状导电箔Cu60可整体处理，在将绝缘性树脂形成膜之际，对金属模的传送、对金属模的安装的作业有非常轻松的特征。
还有分离工序，能化学和/或物理地除去导电箔Cu60的背面，分离成导电路51。该除去工序可通过研磨，磨削，蚀刻，激光的金属蒸发实施。
实验中通过研磨装置或磨削装置将全部表面削减30μm，使绝缘性树脂50从分离沟61露出。该露出的面在图6以虚线表示。其结果是形成约40μm厚的导电路51并被分离。也可以在绝缘性树脂50露出之前，对导电箔Cu60的全部表面进行蚀刻，然后，用研磨或磨削装置削减全部表面，使绝缘性树脂50露出。也可以在绝缘性树脂50露出之前，对导电箔Cu60进行全面蚀刻，使绝缘树脂50露出。
其结果形成使导电路51的表面在绝缘树脂50中露出的构造。削减分离沟61，形成图1的分离沟54(以上参照图6)。
最后，根据需要，可在露出的导电路51上覆盖焊锡等导电材料，完成电路装置。
在导电路51的背面覆盖着导电覆盖膜时，也可以在图2的导电箔的背面，根据前面所述形成导电覆盖膜。这时，可选择地覆盖与导电路对应的部分。覆盖的方法例如是电镀。该导电覆盖膜可以是对蚀刻有耐蚀性的材料。采用该导电覆盖膜时，可以不用研磨而仅用蚀刻分离成导电路51。
在本制造方法中仅将晶体管和芯片电阻安装在导电箔Cu60上，但也可将其作为1个单位进行矩阵状配置，也可以将哪一个电路元件作为1个单位进行矩阵状配置。这时，如后述那样，用切割装置分离成各个。
根据以上的制造方法，将导电路51埋入在绝缘性树脂50中，能实现使绝缘性树脂50的背面和导电路50的背面一致的平坦电路装置56。
本制造方法的特征在于，将绝缘性树脂50作为支持基片而活用，从而能进行导电路51的分离作业。绝缘性树脂50是作为将导电路51埋入材料的必要材料，如图17的已有的制造方法那样，不需要支持基片5。因此，能以最小限度的材料制造，有能降低成本的特征。
导电路51表面的绝缘性树脂的厚度在前工序附着绝缘性树脂时调整。本发明将半导体裸芯片52以倒装片方式粘结在导电路51上，所以能不要连接线。因此，根据安装的半导体裸芯片52A的厚度不同，电路装置56的厚度有制造得极薄的特征。这儿，组成在400μm厚的绝缘性树脂50中埋入40μm的导电路51和电路元件的电路装置。(以上参照图1)
图7表示形成分离沟61后的导电箔Cu60基片的平面图。该基片的尺寸是45mm×60mm，黑的部分形成导电路51，白的部分形成分离沟61。因此，组成电路装置53、56的部分以5列17行排列成矩阵状，在周边设置着位置配合标记611和在制造中使用的索引孔612等。
图8是表示半导体裸芯片52A具体构造的剖面图。半导体裸芯片52A在N型半导体基片523上设置P型基极区域524、N型发射极区域525，在半导体基片523的绝缘膜526上设置有P型基极区域524和与N型发射极区域525、接触的用铝溅射形成的基底基极电极527和基底发射极528。在该基底基极电极527和基底发射极电极528上设有Pd/Ti或Au/TiW的阻挡金属层529，在其上设有由金镀层形成约25μm高度的基极表面电极521和发射极表面电极521。在半导体基片523的整个背面用Au/Cr等的真空镀敷设置着背面电极522。
说明电路装置制造方法的第2实施例。
下面，参照图10～图14、图9说明有帽遮58的电路装置56的制造方法。除覆盖成为帽遮的第2材料Ni70以外，由于与第1实施例实质上是相同的，所以详细说明省略。
首先，如图10所示，准备在由第1材料组成的导电箔Cu60上覆盖蚀刻率小的第2材料Ni70的导电箔Cu60。
例如，在Cu箔上覆盖Ni时，用氯化铁或氯化铜对Cu和Ni进行一次蚀刻，通过蚀刻率的差将Ni形成帽遮58是适宜的。粗实线是由Ni组成的导电覆盖膜Ni70，其膜厚最好为1～10μm。Ni的膜厚越厚，越容易形成帽遮58。
第2材料也可以覆盖第1材料和选择能蚀刻的材料。这时，首先制作布线图，以便在导电路51的形成区域覆盖由第2材料组成的覆盖膜，该覆盖膜形成掩膜，若对由第1材料组成的覆盖膜进行蚀刻，则可形成帽遮58。作为第2材料可考虑Al、Ag、Au等。(以上参照图10)
接着，有除掉工序，除掉至少除了成为导电路51的区域以外的导电箔Cu60，除掉的厚度小于导电箔Cu60的厚度。
在Ni70上形成光刻胶PR，对光刻胶PR制作布线图，以便露出除了成为导电路51的区域以外的Ni70，也可以通过上述光刻胶进行蚀刻。
如上述那样采用氯化铁、氯化铜的蚀刻剂等进行蚀刻时，由于Ni70的蚀刻率比Cu60的蚀刻率小，所以随着蚀刻的进展产生帽遮58。
在形成上述分离沟61的导电箔Cu60上安装电路元件25的工序(图13)、在上述导电箔Cu60和分离沟61上覆盖绝缘性树脂50并化学地和/或物理地除掉导电箔Cu60的背面从而形成导电路51并分离的工序(图14)、和在导电路背面形成直至完成导电覆盖膜的工序(图9)和上述制造方向相同，说明省略。
从以上说明就可明白，本发明中电路装置、导电路和绝缘性树脂以必要最小限度构成，形成资源无浪费的电路装置。因此，完成之前没有多余的构成元件，能实现成本大幅度降低的电路装置。
由于以倒装片方式将半导体裸芯片固定在导电路上，所以可以不要焊线，使绝缘性树脂的覆盖膜厚、导电箔的厚度为最适当值，在谋求高度为0.5mm以下的极其薄型化的同时，能实现小型轻量化的电路装置。
只有导电路的背面从绝缘性树脂露出，所以能提供导电路的背面直接与外部连接，如图16所示，有能不要已有构造的背面电极和通孔的优点。
本电路装置组成分离沟的表面和导电路的表面有实质一致且平坦平面的构造，在狭间距QFP安装时因焊锡表面张力使电路装置本身照原样水平移动，所以电极偏移的修正极容易。
由于在导电路的表面侧形成第2材料，所以能抑制因热膨胀系数不同而引起的安装基片的弯曲、特别是细长布线的弯曲或剥离。
通过在导电路的表面形成由第2材料组成的覆盖膜，在导电路上能形成覆盖的帽遮。因而，能产生固定的效果，能防止导电路的弯曲、脱落。
在本发明的电路装置制造方法中，使组成导电材料的导电箔本身具有作为支持基片的功能，在分离沟形成时或电路元件安装、绝缘性树脂覆盖时之前用导电箔支持全体，将导电箔作为各导电路分离时使绝缘性树脂具有作为支持基片的功能。因而，电路元件、导电箔、绝缘性树脂能以必要最小限度制造。如已有例说明的那样，在构成本来电路装置方面没有支持基片，能使价格低廉。通过不要支持基片、将导电路埋入在绝缘性树脂中、能调整绝缘性树脂和导电箔的厚度且不要焊线，有能形成非常薄的电路装置的优点。
从图18可知，能省略通孔形成工序、导体印刷工序(陶瓷基片的场合)等，所以比以前能大幅减少制造工序，有全工序自制的优点。不要所有的框架金属模，是有极短交货期的制造方法。
在比导电箔厚度薄的除掉工序(例如半蚀刻)之前，处理导电路使其不分离成各个，在极小的基片上集成地制造多个电路装置，所以有提高作业性的特征。
由于用导电路和绝缘性树脂形成同一面，所以安装的电路装置能错开而不碰上安装基片上的导电路侧面。特别是在位置偏移时，能使安装的电路装置沿水平方向错开，重新配置。电路装置安装后，若焊料溶化，偏移安装的电路装置由于溶化的焊料的表面张力，在导电路上部会自然而然地返回，电路装置自身的再配置变为可能。

Claims (20)

1.一种电路装置，其特征在于，该装置具有多个由分离沟电分离的导电路，在希望的导电路上固定包括基极电极的表面电极的晶体管，使作为该晶体管电流通过电极的背面电极与希望的上述导电路连接的金属连接板，覆盖上述晶体管且在上述导电路间的上述分离沟中填充并仅使上述导电路的背面露出从而整体支持的绝缘性树脂。
2.如权利要求1所述的电路装置，其特征在于，上述导电路由铜、铝、铁-镍的任一种导电箔构成。
3.如权利要求1所述的电路装置，其特征在于，在上述导电路上面设有由与上述导电路不同的金属材料组成的导电覆盖膜。
4.如权利要求3所述的电路装置，其特征在于，上述导电覆盖膜由镀镍、镀金或镀铝构成。
5.如权利要求1所述的电路装置，其特征在于，上述晶体管的集电极与上述金属连接板连接。
6.如权利要求1所述的电路装置，其特征在于，上述晶体管的发射极和基极与上述导电路连接。
7.如权利要求1所述的电路装置，其特征在于，上述导电路的背面与填充在上述分离沟间的绝缘性树脂的背面实质上是平坦的。
8.一种电路装置的制造方法，其特征在于，该方法具有以下工序：
准备导电箔，在至少除了构成导电路区域以外的上述导电箔上形成比上述导电箔的厚度薄的浅分离沟，从而形成导电路的工序；
在希望的上述导电路上固定包括晶体管基极电极的表面电极的工序；
用金属连接板连接作为该晶体管的电流通过电极的的背面电极和希望的上述导电路的工序；
用绝缘性树脂覆盖上述晶体管并填充在上述分离沟的造型工序；
除去没有设置上述分离沟的厚度部分的上述导电箔，仅露出上述导电路背面的工序。
9.一种电路装置的制造方法，其特征在于，该方法具有以下工序；
在该导电箔表面的至少构成导电路的区域形成耐蚀性的导电覆盖膜的工序；
在至少除了构成导电路区域以外的上述导电箔上形成比上述导电箔厚度薄的浅分离沟，从而形成导电路的工序；
在希望的上述导电路上固定包括晶体管的基极电极的表面电极的工序；
用金属连接板连接作为上述晶体管的电流通过电极的背面电极和希望的上述导电路的工序；
用绝缘性树脂覆盖上述晶体管并填充在上述分离沟的造型工序；
除去没有设置上述分离沟的厚度部分的上述导电箔，仅露出上述导电路背面的工序。
10.如权利要求8或9所述的电路装置的制造方法，其特征在于，具有
切断上述绝缘性树脂并分离成一个个电路装置的工序。
11.如权利要求8或9所述的电路装置的制造方法，其特征在于，
固着上述表面电极的工序包括在希望的上述导电路上固定多个晶体管的表面电极的工序；
包括切断上述绝缘性树脂并分离成一个个电路装置的工序。
12.如权利要求8或9所述的电路装置的制造方法，其特征在于，上述除去工序具有从背面同样除去没有设置上述分离沟的厚度部分的上述导电箔，并使上述导电路的背面和上述分离沟间的上述绝缘性树脂实质上成为平坦面的工序。
13.如权利要求8或9所述的电路装置的制造方法，其特征在于，上述除去工序是是磨削绝缘性树脂背面整体的磨削工序。
14.如权利要求8或9所述的电路装置的制造方法，其特征在于，上述导电箔是由铜、铝、铁-镍中任一种构成的。
15.如权利要求9所述的电路装置的制造方法，其特征在于，上述导电覆盖膜由镀镍、镀金或镀银形成。
16.如权利要求8或9所述的电路装置的制造方法，其特征在于，选择性地在上述导电箔上形成的上述分离沟是由化学或物理的蚀刻形成的。
17.如权利要求9所述的电路装置的制造方法，其特征在于，将上述导电覆盖膜作为上述分离沟形成时的掩膜的一部使用。
18.如权利要求8或9所述的电路装置的制造方法，其特征在于，上述金属连接板是用焊锡或导电胶固定。
19.如权利要求8或9所述的电路装置的制造方法，其特征在于，上述绝缘性树脂是用转移模附着的。
20.如权利要求10所述的电路装置的制造方法，其特征在于，上述绝缘性树脂用切割分离成一个个电路装置。
CNB011123885A 2000-09-04 2001-02-15 电路装置及其制造方法 Expired - Lifetime CN1244258C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP266685/00 2000-09-04
JP2000266685A JP3639514B2 (ja) 2000-09-04 2000-09-04 回路装置の製造方法

Publications (2)

Publication Number Publication Date
CN1342035A CN1342035A (zh) 2002-03-27
CN1244258C true CN1244258C (zh) 2006-03-01

Family

ID=18753731

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB011123885A Expired - Lifetime CN1244258C (zh) 2000-09-04 2001-02-15 电路装置及其制造方法

Country Status (4)

Country Link
JP (1) JP3639514B2 (zh)
KR (1) KR100400629B1 (zh)
CN (1) CN1244258C (zh)
TW (1) TW486920B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104779212B (zh) * 2014-01-09 2018-01-09 英飞凌科技股份有限公司 半导体封装布置

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6812552B2 (en) 2002-04-29 2004-11-02 Advanced Interconnect Technologies Limited Partially patterned lead frames and methods of making and using the same in semiconductor packaging
US8236612B2 (en) 2002-04-29 2012-08-07 Unisem (Mauritius) Holdings Limited Partially patterned lead frames and methods of making and using the same in semiconductor packaging
US7799611B2 (en) 2002-04-29 2010-09-21 Unisem (Mauritius) Holdings Limited Partially patterned lead frames and methods of making and using the same in semiconductor packaging
JP2004071899A (ja) * 2002-08-07 2004-03-04 Sanyo Electric Co Ltd 回路装置およびその製造方法
US20040058478A1 (en) 2002-09-25 2004-03-25 Shafidul Islam Taped lead frames and methods of making and using the same in semiconductor packaging
JP4183500B2 (ja) * 2002-12-20 2008-11-19 三洋電機株式会社 回路装置およびその製造方法
JP4135565B2 (ja) * 2003-06-06 2008-08-20 松下電器産業株式会社 電子回路装置およびその製造方法
JP4559777B2 (ja) * 2003-06-26 2010-10-13 株式会社東芝 半導体装置及びその製造方法
JP4446772B2 (ja) * 2004-03-24 2010-04-07 三洋電機株式会社 回路装置およびその製造方法
JP2007116013A (ja) * 2005-10-24 2007-05-10 Renesas Technology Corp 半導体装置及びそれを用いた電源装置
US7663211B2 (en) * 2006-05-19 2010-02-16 Fairchild Semiconductor Corporation Dual side cooling integrated power device package and module with a clip attached to a leadframe in the package and the module and methods of manufacture
CN101601133B (zh) 2006-10-27 2011-08-10 宇芯（毛里求斯）控股有限公司 部分图案化的引线框以及在半导体封装中制造和使用其的方法
JP2008124136A (ja) * 2006-11-09 2008-05-29 Denso Corp 半導体パッケージおよびその製造方法
JP5003418B2 (ja) * 2007-11-08 2012-08-15 トヨタ自動車株式会社 半導体装置とその製造方法
JP4800290B2 (ja) * 2007-12-10 2011-10-26 ルネサスエレクトロニクス株式会社 半導体装置
KR101064755B1 (ko) * 2008-12-24 2011-09-15 엘지이노텍 주식회사 다열 리드형 리드프레임 및 이를 이용한 반도체 패키지의 제조방법
JP5445368B2 (ja) * 2010-07-13 2014-03-19 サンケン電気株式会社 半導体モジュール及び半導体モジュールの製造方法
WO2014125567A1 (ja) * 2013-02-12 2014-08-21 株式会社メイコー 部品内蔵基板及びその製造方法
CN104392969A (zh) * 2014-10-13 2015-03-04 华东光电集成器件研究所 一种多芯片集成电路抗冲击封装结构
DE102015103779A1 (de) * 2015-03-16 2016-09-22 Pac Tech-Packaging Technologies Gmbh Chipanordnung und Verfahren zur Ausbildung einer Kontaktverbindung
CN107565922B (zh) * 2017-09-13 2020-07-03 湖南省福晶电子有限公司 Smd陶瓷平面基座的制备方法
CN110416101A (zh) * 2019-08-07 2019-11-05 深圳市顺益微电子有限公司 用烧结银浆作为粘接剂的电源模块铜片焊接工艺
JP7157028B2 (ja) 2019-09-17 2022-10-19 アオイ電子株式会社 半導体装置および半導体装置の製造方法
CN114126187B (zh) * 2020-08-26 2024-05-10 宏恒胜电子科技（淮安）有限公司 具有内埋散热结构的线路板及其制作方法
CN117855178A (zh) * 2023-09-25 2024-04-09 日月新半导体(威海)有限公司 一种半导体封装设计方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR980012306A (ko) * 1996-07-11 1998-04-30 김광호 수지댐이 형성된 인쇄회로기판 및 그를 이용한 칩 온 보드(Chip On Board)형 반도체 칩 패키지

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104779212B (zh) * 2014-01-09 2018-01-09 英飞凌科技股份有限公司 半导体封装布置

Also Published As

Publication number Publication date
TW486920B (en) 2002-05-11
CN1342035A (zh) 2002-03-27
JP3639514B2 (ja) 2005-04-20
JP2002076245A (ja) 2002-03-15
KR20020018929A (ko) 2002-03-09
KR100400629B1 (ko) 2003-10-04

Similar Documents

Publication Publication Date Title
CN1244258C (zh) 电路装置及其制造方法
CN1187806C (zh) 电路装置的制造方法
CN1258954C (zh) 电路器件的制造方法
CN1198332C (zh) 布线基片、半导体器件和布线基片的制造方法
CN1197145C (zh) 凸块形成方法、半导体装置及其制造方法和半导体芯片
CN1208830C (zh) 半导体芯片与布线基板及制法、半导体晶片、半导体装置
CN1199531C (zh) 使用金属氧化物半导体场效应晶体管的保护电路装置及其制造方法
CN1674758A (zh) 电路装置及其制造方法
CN1241259C (zh) 电路装置的制造方法
CN1700431A (zh) 电路装置及其制造方法、板状体
CN1476100A (zh) 摄像机模块及其制造方法
CN1499595A (zh) 半导体装置及其制造方法
CN1441472A (zh) 半导体装置及其制造方法、电路板和电子仪器
CN1812089A (zh) 半导体装置及其制造方法、电路基板、以及电子仪器
CN1674277A (zh) 电路装置
CN1497717A (zh) 电路装置及其制造方法
CN1672473A (zh) 制造有内置器件的基板的方法、有内置器件的基板、制造印刷电路板的方法和印刷电路板
CN1591861A (zh) 电路元件内置模块及其制造方法
CN1855451A (zh) 半导体装置及其制造方法
CN1491439A (zh) 多芯片电路模块及其制造方法
CN1677665A (zh) 电路装置及其制造方法
CN1805657A (zh) 配线电路基板
CN1838859A (zh) 柔性印刷线路板及其制造方法、和半导体装置
CN1295344A (zh) 由树脂制成应力吸收层的倒装片型半导体器件及制造方法
CN1211835C (zh) 缓冲垫的形成方法及半导体器件的制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CX01 Expiry of patent term
CX01 Expiry of patent term

Granted publication date: 20060301