CN1199531C - 使用金属氧化物半导体场效应晶体管的保护电路装置及其制造方法 - Google Patents

使用金属氧化物半导体场效应晶体管的保护电路装置及其制造方法 Download PDF

Info

Publication number
CN1199531C
CN1199531C CNB011119411A CN01111941A CN1199531C CN 1199531 C CN1199531 C CN 1199531C CN B011119411 A CNB011119411 A CN B011119411A CN 01111941 A CN01111941 A CN 01111941A CN 1199531 C CN1199531 C CN 1199531C
Authority
CN
China
Prior art keywords
mosfet
chip
circuit device
protective circuit
conducting channel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB011119411A
Other languages
English (en)
Other versions
CN1342037A (zh
Inventor
坂本则明
小林义幸
福田浩和
江藤弘树
高桥幸嗣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Publication of CN1342037A publication Critical patent/CN1342037A/zh
Application granted granted Critical
Publication of CN1199531C publication Critical patent/CN1199531C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4828—Etching
    • H01L21/4832—Etching a temporary substrate after encapsulation process to form leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68377—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support with parts of the auxiliary support remaining in the finished device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01039—Yttrium [Y]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01059—Praseodymium [Pr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30105—Capacitance

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Protection Of Static Devices (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Fuses (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明面临的课题是由于MOSFET芯片上面的电极取出依赖于线焊接，所以就没能找到改善由影响最大的MOSFET芯片的源电极取出电阻引起的导通电阻的解决办法。本发明通过使用MOSFET的保护电路装置，不需要共用漏电极的引回而且源电极直接被固定于导电电路，实现了低的导通电阻，其中，该MOSFET配备有；被电分离的多个导电电路、在所希望的该导电电路上把固定栅电极和源电极的2个功率MOSFET集成在一个芯片上的MOSFET芯片、设置于该MOSFET芯片的共用漏电极上的导电材料、覆盖所述MOSFET芯片并且一体地支持所述导电电路的绝缘树脂。

Description

使用金属氧化物半导体场效应晶体管的保护电路装置及其制造方法
技术领域
本发明涉及使用MOSFET(金属氧化物半导体场效应晶体管)的保护电路装置及其制造方法，尤其涉及使用进行能安装在二次电池内的电池管理的MOSFET的保护电路装置及其制造方法。
背景技术
伴随便携式终端的普及，对小型化且大电容的锂离子电池的需求增多起来。由于使便携式终端轻量化的需要，进行这种锂离子电池的充放电的电池管理的保护电路衬底就必须是小型化且能充分抵抗负载短路的衬底。这种保护电路装置为了内置在锂离子电池的容器内而力求小型化，从而推动了多使用芯片部件的COB(chip on board：板载芯片)技术的发展，就适应了小型化的要求。但是，另一方面，由于把开关元件串连连接在锂离子电池上，所以就需要把这种开关元件的导通电阻也做得非常小，这也成为使移动电话的通话时间和待机时间变长所不可缺少的要素。
图19具体地表示了进行电池管理的保护电路。把2个功率MOSFET Q1、Q2串连连接于锂离子电池LiB，以控制器IC检测锂离子电池LiB的电压的同时进行2个功率MOSFET Q1、Q2的通断控制，保护锂离子电池LiB免于过量充电、过量放电或负载短路。2个功率MOSFET Q1、Q2一起连接漏电极D，在两端分别配置各自的源电极S，各个栅电极G被连接于控制器IC上。
充电时电源连接于两端，充电电流沿着箭头的方向提供给锂离子电池LiB来进行充电。当锂离子电池LiB过量充电时，由控制器IC检测电压，使功率MOSFET Q2的栅电压从H(高电平)变为L(低电平)，功率MOSFET Q2断开，使电路断路，保护锂离子电池LiB。
放电时，两端被连接于负载，直到到达了预定的电压之前都进行便携式终端的工作。但是，当锂离子电池LiB过量放电时，由控制器IC检测电压，使功率MOSFETQ1的栅电压从H变为L(低电平)，断开功率MOSFETQ1，使电路断路，保护锂离子电池LiB。
而且，负载短路时或过量电流流过时，由于功率MOSFET Q1、Q2上流过大电流、功率MOSFET Q1、Q2的两端电压急剧上升，所以由控制IC检出这个电压后，就与放电时同样，断开功率MOSFET Q1，使电路断路，保护锂离子电池LiB。但是，由于在直到保护电路工作之前的短时间内流过大电流，所以对功率MOSFET Q1、Q2要求全部头端的漏电极电流变大。
由于在保护电路中，把2个N沟道型功率MOSFET Q1、Q2串连连接于锂离子电池LiB，这两个功率MOSFET Q1、Q2的低导通电阻(RDS(on))也是有所要求的项。为此，就需要不断推进在制造芯片的基础上通过精细加工来提高元件密度的开发。
具体说，在半导体衬底表面上形成沟道的平面结构中元件密度是740万个/英寸2，导通电阻是27mΩ，在第一代的在沟槽(trench)的侧面上形成沟道的沟槽结构中，元件密度大幅度地提高到2500万个/英寸2，导通电阻降低到17mΩ。在第二代沟槽结构中，元件密度为7200万个/英寸2，导通电阻降低到12mΩ。但是，精细化也是有限度的，导通电阻进一步产生飞跃式的降低是有限度的。
图20是说明安装了改良元件密度的功率MOSFET的保护电路装置的平面图。实际上，装载着的图19所示的电路部件并没有在图面上全部示出。绝缘衬底1上形成在两面上都由铜箔构成的导电电路2，在希望的位置上设置着经通孔(图中未示出)把上面和下面的导电电路2连接起来的多层布线。功率MOSFET3、4被树脂模压成表面安装用的SOP8外形，一侧上引出与漏电极连接的2个端子5、5，相对的一侧上引出和栅电极连接的栅端子7和与源电极连接的源端子8。9是控制器IC，10是与图19中的与C1-C3对应的芯片电容器，11是对应于图19的R1和R2的芯片电阻。12、13是外部端子，对应于图19的LP2、LP3。这个外部端子通过焊锡固定于导电电路2的一部分上形成的垫块14上。为了把保护电路装置容纳在锂离子电池的外壳内，虽然形成了对应于其形状的形状，但是作为基本要求小型化却是一个最大课题。
图21表示功率MOSFET3、4的剖面结构。作为以NK-202(铜97.6％锡2％)为原料的拉拔得到的框架，在这个框架的头部21上以焊锡或银粘结剂(paste)构成的预成型部件22固定功率MOSFET的空白芯片23。功率MOSFET的空白芯片23的下面通过衬有金的内衬电极(图中未示出)形成漏电极，在上面通过铝的蒸发形成栅电极和源电极。由于框架的漏端子与头部21连接，所以直接连接于漏电极，栅电极和源电极通过使用金焊接细线24的球焊而电连接于栅端子7和源端子8。因此，为降低导通电阻，框架材料、预成型部件、金焊接细线24的材料、芯片上面的源电极的电极材料所具有的电阻也对功率MOSFET的导通电阻产生影响。
图22和图23是说明形成焊接细线后使导通电阻下降的已有技术的平面图。图22把连接源电极和源端子8的焊接细线24增加到4根，改善了电流容量的图。此外，图22把连接源电极和源端子8的焊接细线24增加成长短各2根的4根，改善了电流容量，并且通过扩大源电极的焊接位置来减少源电极所具有的电阻。
图18中以表的形式归纳已有的功率MOSFET的安装结构的导通电阻的不同。样品A和样品B是已有的SOP8外形的模压结构，样品A对应于图22中的结构，样品B对应于图23。把这些焊接细线从短的4根组合为短的2根和长的2根时，导通电阻实现了从13.43mΩ到12.10mΩ的1.33mΩ的减少，但是预成型部件的锡焊和银粘结剂的改变没有表现出大的导通电阻的降低。
但是，现状是极力追求移动终端的小型化、轻量化并且内置电池的使用寿命长寿化。其中，问题是没有找到能够突破使用功率MOSFET的保护电路装置的安装结构、实现低导通电阻并且实现使用MOSFET的保护电路装置的小型化的有效解决手段。
发明内容
本发明正是对这一问题作出的，在串连连接2个MOSFET、使用由控制器IC对所述两个MOSFET进行开关控制的MOSFET的保护电路装置中，其特征在于在绝缘衬底上设置希望的图形的导电电路、在所希望的该导电电路上把在一个芯片上集成所述两个MOSFET的MOSFET芯片的各个的栅电极与各个源电极固定、在所述MOSFET芯片的背面设置的共用漏电极上布置导电材料，以倒装片式方式把MOSFET芯片固定在导电电路上，并且由于没有也共用漏电极的布线，实现了低的导通电阻和小型化。
此外，在本发明的连接2个MOSFET、使用由控制器IC对所述两个MOSFET进行开关控制的MOSFET的保护电路装置中，其特征在于设置埋入绝缘树脂中的所希望的图形的导电电路、在所希望的该导电电路上把在一个芯片上集成所述两个MOSFET的MOSFET芯片的各个的栅电极与各个源电极固定、在所述MOSFET芯片的背面设置的共用漏电极上布置导电材料，并且不需要具有支持功能的绝缘衬底，进一步实现小型化和薄型化。
还有，在本发明中，实现了一种高效制造使用MOSFET的保护电路装置的方法，其包括：准备导电箔，至少在除构成导电电路的区域以外的所述导电箔上形成比所述导电箔的厚度浅的分离沟来形成导电电路的步骤；在所希望的所述导电电路上把在一个芯片上集成两个MOSFET的MOSFET芯片的各个的栅电极与各个源电极固定的步骤；在该MOSFET芯片的共用漏电极上布置导电材料的步骤；覆盖所述MOSFET芯片，通过模压绝缘树脂而填充所述分离沟的步骤；除去没有设置所述分离沟的较厚部分的所述导电箔的步骤。
附图说明
图1是说明使用本发明的MOSFET的保护电路装置的平面图；
图2是用于使用本发明的MOSFET的保护电路装置的MOSFET芯片的平面图(A)和沿X-X线的剖面图(B)；
图3是说明使用本发明的MOSFET的保护电路装置的第一实施例的剖面图；
图4是说明使用本发明的MOSFET的保护电路装置的第二实施例的剖面图；
图5是说明使用本发明的MOSFET的保护电路装置的制造方法的第一实施例的剖面图；
图6是说明使用本发明的MOSFET的保护电路装置的制造方法的第一实施例的剖面图；
图7是说明使用本发明的MOSFET的保护电路装置的制造方法的第一实施例的剖面图；
图8是说明使用本发明的MOSFET的保护电路装置的制造方法的第一实施例的剖面图；
图9是说明使用本发明的MOSFET的保护电路装置的制造方法的第一实施例的剖面图；
图10是说明使用本发明的MOSFET的保护电路装置的制造方法的第一实施例的剖面图；
图11是图10的图形(pattern)的放大平面图；
图12是说明使用本发明的MOSFET的保护电路装置的第三实施例的剖面图；
图13是说明使用本发明的MOSFET的保护电路装置的制造方法的第二实施例的剖面图；
图14是说明使用本发明的MOSFET的保护电路装置的制造方法的第二实施例的剖面图；
图15是说明使用本发明的MOSFET的保护电路装置的制造方法的第二实施例的剖面图；
图16是说明使用本发明的MOSFET的保护电路装置的制造方法的第二实施例的剖面图；
图17是说明使用本发明的MOSFET的保护电路装置的制造方法的第二实施例的剖面图；
图18是说明本发明和已有的MOSFET芯片的特性的特性图；
图19是适用于本发明的使用MOSFET的保护电路装置的电路图；
图20是说明使用已有的MOSFET的保护电路装置的平面图；
图21是说明已有的MOSFET的安装结构的剖面图；
图22是说明已有的MOSFET的安装结构的平面图；
图23是说明已有的MOSFET的安装结构的平面图。
具体实施方式
参考图1到图19具体说明本发明的实施例。
图1表示采用了本发明的保护电路装置的平面图。这个保护电路装置中装有电路部件以实现图19所示的电路，但是图面上并未全部示出。绝缘衬底31上形成两面都由铜箔构成的导电电路32，在所希望的位置上设置着贯穿孔(图中未示出)把上面和下面的导电电路32连接起来的多层布线。另外，相同的符号的电路部件表示与图10中相同的电路部件。
本发明的特征是以相同的空白芯片的倒装片法来安装把作为开关元件的功率MOSFETQ1、Q2集成在一个芯片上的MOSFET芯片33。
图2表示MOSFET芯片33的具体结构。图2(A)是其平面图，图2(B)是图2(A)X-X线的剖面图。
MOSFET芯片33具有构成漏区的N+型/N型半导体衬底334、P型的沟道区335、贯通沟道区域335设置的沟槽336、由经栅极氧化膜337埋入在沟槽336中的多晶硅构成的栅电极338、邻接沟槽336设置的N+型的源区339、形成邻接源区339设置的衬底二极管的P+型的主体(body)区340。半导体衬底334的绝缘膜341上设置有与壳体区340和源区339接触的铝溅射的方式形成的底层源电极342、与栅电极338连接的底层栅电极343。这个底层源电极342和底层栅电极343上设置Pd/Ti或Au/TiW的阻挡层金属层344、在其上设置以金电镀层形成的约25微米高的金凸块(bump)的源电极331和栅电极332。半导体衬底334的背面整个设置有以Au/Cr等的蒸镀成的漏电极333。
通过图2(A)可看到功率MOSFETQ1、Q2的源电极331和栅电极332相对于芯片的中心线Y-Y对称地配置，在半导体衬底334的大部分上设置源电极331，栅电极332在半导体衬底334的角部以大的间隔线对称地设置。这样是由于容易以倒装片法固定在对应的导电电路上。
另外，作为源电极331和栅电极332，可以是把焊锡等的焊料附着于导电球形成的焊锡电极，由于导电电路32已经被电分离开，作为源电极331和栅电极332，可以是没有突起电极的可焊锡的一般平坦电极。
说明使用MOSFET的保护电路装置的第一实施例
首先，参考图3来说明使用本发明的MOSFET的保护电路装置及其结构。
在图3表示这样的安装结构：在以环氧玻璃衬底和陶瓷衬底等形成的绝缘衬底31上设置以所希望的铜箔和导电粘结剂等形成的导电电路32，以实现图19所示的电路，在这种导电电路32上固定MOSFET芯片33，以所述绝缘树脂34至少覆盖MOSFET芯片33。
在本安装结构中，在多个导电电路32A、32B、32C和32D上对接MOSFET芯片33的2个源电极331和2个栅电极332，用焊锡或导电粘结剂35固定。MOSFET芯片33的漏电极333上以焊锡或导电粘结剂35固定铜等的导电金属板36。另外，这个导电金属板36是为了降低MOSFET芯片33串连连接的功率MOSFET Q1、Q2的导通电阻而设置的，而且，兼以散热特性良好为目的。因此，即使不用导电金属板36而仅用焊锡或导电膏35形成，也能达到降低导通电阻的目的。
作为绝缘树脂34可使用环氧树脂等的热固化树脂、聚合物树脂、对聚苯硫等的热塑性树脂。此外，如果绝缘树脂是使用模具加强的树脂、能进行浸泡、涂布来涂覆的树脂，就能采用全部树脂。
本安装结构的特征在于由于以倒装片法在导电电路32上固定MOSFET芯片33，所以就不需要引出MOSFET芯片33的漏电极333，不使用焊接线，结构既薄又廉价。
本安装结构的一大特征是不使用原来使用的焊接线而以倒装片方式直接从源电极331引出到导电电路32B、32C。因此，从图18明显看出，本发明的样品C的导通电阻为8.67mΩ，样品D的导通电阻为8.74mΩ，任何一个都实现了比已有的导线焊接的样品B的导通电阻12.10mΩ有大约30％的改善。同时，在焊接导线上不需要回线，能使其部分绝缘树脂很薄，实现了薄型化。
说明使用MOSFET的保护电路装置的第二实施例
针对本发明的使用MOSFET的保护电路装置的第二实施例，一边参考图4一边对其安装结构进行说明。
在图4表示这样的安装结构：具有在绝缘树脂40中埋入的导电电路41A、41B、41C和41D、所述导电电路41A、41B、41C和41D上固定MOSFET芯片33，通过所述绝缘树脂40支持导电电路41A、41B、41C和41D。
本安装结构由MOSFET芯片33、多个导电电路41A、41B、41C和41D、导电金属板36和埋置该导电电路41A、41B、41C和41D的绝缘树脂40共4种材料构成，导电电路41A、41B、41C和41D之间设置有以这种绝缘树脂40填充的分离沟42。之后，由绝缘树脂40支持所述导电电路41A、41B、41C和41D。
作为绝缘树脂40可使用环氧树脂等的热固化树脂、聚合物树脂、对聚苯硫等的热塑性树脂。如果绝缘树脂是使用金属模具加强的树脂、能进行浸泡、涂布来涂覆的树脂，就能采用全部树脂。
作为导电电路41A、41B、41C和41D可使用以Cu为主要材料的导电箔、以Al为主要材料的导电箔或Fe-Ni等合金构成导电箔。当然，其它导电材料也可以，特别是能蚀刻的导电材料、激光蒸发的导电材料更好。
进而，在一个芯片上集成功率MOSFET Q1、Q2的MOSFET芯片33在表面上具有源电极331和栅电极332，在背面整个面上是具有漏电极333的半导体空白芯片。MOSFET芯片33的具体结构在图2中进行了详细说明，这里省略了。
进而，MOSFET芯片33的连接是表面上设置的源电极331和栅电极332通过焊锡等焊料、Ag粘结剂等的导电粘结剂35等被固定于预定的导电电路41A、41B、41C、41D，在背面的漏电极333上通过焊锡等焊料、Ag膏等的导电粘结剂35等固定着导电金属板36。另外，这个导电金属板36是为了降低MOSFET芯片33串连连接的功率MOSFET Q1、Q2的导通电阻而设置的，而且，兼以散热特性良好为目的。因此，即使不用导电金属板36而仅用焊锡或导电粘结剂35形成，也能达到降低导通电阻的目的。导电金属板36对其它导电电路41A、41B、41C和41D的连接是不必要的。
本安装结构由于由作为封装导电电路41A、41B、41C和41D的树脂的绝缘树脂40来支持而不需要支持衬底，该结构由导电电路41A、41B、41C和41D、MOSFET芯片33、导电金属板36和绝缘树脂40来构成，可以以最小限度的构成元件构成，从而具有薄而且廉价的特征。
此外，由于绝缘树脂40覆盖MOSFET芯片33而且具有由该树脂填充所述导电电路41A、41B、41C和41D之间的所述分离沟而一整体地支持的功能，本安装结构具有导电电路41A、41B、41C和41D之间以绝缘树脂40来进行彼此绝缘的优点。
进而，本安装结构的一大特征是不使用原来使用的焊接线而以倒装片方式直接从源电极331引出到导电电路41B、41C。因此，从图18明显看出，本发明的安装结构中样品C(以焊锡取出时)的导通电阻为8.67mΩ，样品D(以银粘结剂取出时)的导通电阻为8.74mΩ，任何一个都实现了比已有的导线焊接的样品B的导通电阻12.10mΩ有大约30％的改善。同时，在焊接导线上不需要回线，能使其部分绝缘树脂40很薄，实现了薄型化。
在本安装结构中，在分离沟42中填充的绝缘树脂40的表面与导电电路41A、41B、41C和41D的表面实质一致地来构成。这样，在印刷衬底上安装本安装结构时，由于通过焊锡等的焊料的表面张力能水平浮起移动，从而其具有能自动自我找准的特征。
说明使用MOSFET的保护电路装置的第三实施例
接着，参考图12说明使用本发明的第三MOSFET的保护电路装置的安装结构。
本安装结构在导电电路41A、41B、41C和41D的表面上形成导电覆盖膜37，除此之外与图4的结构相同。因此对该导电覆盖膜37进行说明。
第一特征是设置防止导电电路和电路装置的翘曲的导电覆盖膜37。
一般地，由于绝缘树脂和导电材料(下面称为第一材料)的热膨胀系数有差别，安装结构自身反过来时，导电电路弯曲而剥落。此外，由于导电电路41A、41B、41C和41D的热传导率比绝缘树脂热传导率更好，所以导电电路41A、41B、41C和41D首先温度上升而膨胀。因此，通过覆盖与第一材料相比热膨胀系数小的第二材料，能防止导电电路翘曲、剥落、安装结构的翘曲。特别是采用Cu作为第一材料时，可采用Au、Ni或Pt等作为第二材料。Cu的膨胀率是16.7×10-6(10的-6次方)℃-1，Au是14×10-6℃-1、Ni是12.8×10-6℃-1、Pt是8.9×10-6℃-1。
第二特征是通过第二材料具有锚定(anchor)效果。由第二材料形成遮挡件38，由于覆盖导电电路41A、41B、41C和41D的遮挡件38被埋入绝缘树脂40中，所以产生有锚定效果，防止导电电路41A、41B、41C和41D的脱离。
说明使用MOSFET的保护电路装置的制造方法的第一实施例
接着参考图5～图11说明使用第一MOSFET的保护电路装置的制造方法。
首先，如图5所示，准备片状导电箔50。这个导电箔50考虑焊料的附着性、焊接性、电镀性来选择其材料，作为这种材料，采用把Cu用作主要材料的导电箔、把Al用作主要材料的导电箔或Fe-Ni合金构成的导电箔等。
考虑后面的蚀刻时，导电薄层的厚度最好在10微米到300微米左右，这里采用70微米(2盎司)的铜箔。但是，即使是300微米以上10微米以下基本也是可以的。如后面所述，可形成比导电箔50的厚度浅的分离沟42。
还有，薄片状导电薄层50以预定宽度卷成卷状，这样可在后面的步骤中更好地搬运，准备切成预定的大小的导电箔，在后面的各个步骤中也可以搬运。
接着，是至少除去除构成导电电路41A、41B、41C和41D的区域以外的导电箔50使得其比导电箔50的厚度薄的步骤。之后，是在通过这个除去步骤形成的分离沟42和导电箔50上涂覆绝缘树脂40的步骤。
首先，在Cu箔50上，形成光刻胶(抗蚀刻掩膜)PR，图形化光刻胶PR以露出除构成导电电路41A、41B、41C和41D的区域之外的导电箔50(以上参考图6)。接着，可经所述光刻胶PR进行蚀刻(以上参考图7)。
通过蚀刻形成的分离沟42的深度例如是50微米，其侧面由于由粗表面构成而提高了与绝缘树脂40的附着性。
这个分离沟42的侧壁示意地表示为直线，但是根据除去方法有不同结构。这个除去步骤可采用湿蚀刻、干蚀刻。湿蚀刻时，腐蚀剂主要采用二价铁盐或二价铜盐，所述导电箔被浸入在这个腐蚀剂中或在这个腐蚀剂中被淋湿。这里一般为了各向同性地蚀刻，湿蚀刻从开口部分向内部的分离沟42扩展，分离沟42的侧面被侧蚀刻成弯曲结构。
此外干蚀刻时，可进行各向异性的、各向同性的蚀刻。现在虽然以反应性离子蚀刻来除去Cu是不可能的，但是能用飞溅方法来除去。根据飞溅的条件可以是各向异性的、各向同性的。
另外，在图6中，代替光刻胶可以有选择地覆盖对蚀刻溶液具有耐腐蚀性的导电覆盖膜。如果在构成导电电路的部分上选择地覆盖，那么这个导电覆盖膜构成蚀刻保护膜，不采用抗蚀剂就能蚀刻分离沟。考虑作为这个导电覆盖膜的材料是Ag、Au、Pt或Pd等。但是，这些耐蚀性的导电覆盖膜具有能原样用作压料垫(die pad)、焊接垫的特征。
接着如图8所示，是在由分离沟42分离的导电箔50构成的导电电路41A、41B、41C和41D上安装MOSFET芯片33的步骤。
MOSFET芯片33在表面上具有源电极331和栅电极332，在背面整个是具有漏电极333的半导体空白芯片。MOSFET芯片33在下侧上对着源电极331和栅电极332，由芯片安装装置进行图形(pattern)识别，把每一个对接到导电电路41B、41C和41A、41D，通过焊锡等焊料或导电粘结剂35以倒装片法固定。
此外，以焊锡等焊料或导电粘结剂35把由铜构成的导电金属板36固定在MOSFET芯片33的背面上设置的漏电极333上。由于MOSFET芯片33的里侧全部是漏电极333，这个导电金属板36不会和其它电极短路，此外，由于不需要导电金属板36和导电电路41A、41B、41C和41D的连接，能够容易地使用不同形状部件进行粗略位置的安装。
进而，如图9所示，是所述导电箔50和分离沟42上附着绝缘树脂40的步骤。这里可通过转移模(transfer mold)、注射模或浸入实现。作为树脂材料、环氧树脂等的热固化树脂可以以转移模实现，聚合物树脂、对聚苯硫等的热塑性树脂可以以注射模实现。
本实施例调整成使得导电箔50的表面上覆盖的绝缘树脂40的厚度从电路元件的最顶部算起约被覆盖100微米左右。这种厚度可考虑强度而做得更厚，也可做得更薄。
本步骤的特征是在覆盖绝缘树脂40之前，由导电电路41A、41B、41C和41D构成的导电箔50作为支持衬底。原来是使用支持衬底形成导电电路，但是在本发明中，构成支持衬底的导电箔50是作为电极材料的必要材料。为此，安装作业中能很大程度地节省结构材料，实现了成本降低。
由于，分离沟42形成得比导电箔的厚度浅，导电箔50没有作为导电电路41A、41B、41C和41D被各自分离开。因此，一体地使用层状导电箔50、模压绝缘树脂时，向金属模具的运送、向金属模具的安装作业就非常容易。
接着，是化学或物理地除去导电箔50的背面，作为导电电路41进行分离的步骤。在这里这个步骤通过研磨、研削、蚀刻、激光金属蒸发等实施。
在实验中，通过研磨装置或研削装置把整个面削减到30微米左右，从分离沟42露出绝缘树脂40。这个露出的面在图9中以点画线表示。结果，构成约40微米厚的导电电路41A、41B、41C和41D来进行分离。也可以在绝缘树脂40露出步骤之前，整个面湿蚀刻导电箔50，之后，通过研磨或研削装置削减整个面，露出绝缘树脂40。而且，还可以在直到点画线位置之前都整个面湿蚀刻导电箔50，露出绝缘树脂40。
结果，构成在绝缘树脂40上露出导电电路41A、41B、41C和41D的表面的结构。接着，切削导电箔50构成图4的分离沟42(以上参考图9)。
最后，在绝缘树脂40的背面上露出的导电电路41A、41B、41C和41D上覆盖焊锡等的导电材料完成本安装结构。
还有，在导电电路41A、41B、41C和41D的背面上覆盖导电覆盖膜时，也可以在图5的导电箔的背面上形成前导电覆盖膜。这时，可有选择地覆盖对应于导电电路的部分。覆盖方法例如是镀金方法。这个导电覆盖膜可以是具有耐蚀刻特性的材料。此外采用这个导电覆盖膜时，不进行研磨仅通过蚀刻也能分离导电电路41。
另外，在上述的本制造方法的说明中，作为电路部件重点是描述了MOSFET芯片33，实际上在图10所示的导电箔50上安装着多行和多列的含有MOSFET芯片33的本发明的保护电路装置所必须的电路部件。
图10表示形成分离沟42后的导电箔50的衬底的平面图。这个衬底大小是45mm×60mm，黑的部分形成导电电路41A、41B、41C和41D，白的部分形成分离沟42。因此，构成安装结构的部分排列成3列8行的矩阵状，周围设置符合位置标记511和制造中使用的索引孔512。例如把切割线51规定在两端设有的2根线的符合位置标记511的中央。
图11是图10的一个导电箔50的衬底的放大平面图。左侧所示的导电电路41A、41B、41C、41D上以倒装片法固定MOSFET芯片33。在中央部分把控制器IC9固定于导电电路41，其周围的导电电路41上用片安装装置固定与图19的C1-C3对应的芯片电容器10和与图19的R1和R2对应的芯片电阻11。
此外，在4个角上以LP1、LP2、LP3、LP4表示的外部端子对应于图19所示的端子LP1、LP2、LP3、LP4。
因此，图10所示的导电箔50的衬底上形成的本发明的多个保护电路装置通过切割装置在X轴和Y轴方向切断点划线所示的切割线51上的分离沟42的绝缘树脂40的部分而被一个一个分开时，构成使用每个MOSFET的保护电路装置。本发明的保护电路装置通过焊锡等的焊料把导电电路41A、41B、41C和41D的背面连接于平面衬底的导电电路以供使用。
根据以上的制造方法，可实现使用在绝缘树脂40中埋入导电电路41A、41B、41C和41D、绝缘树脂40的背面和导电电路41A、41B、41C和41D的背面一致平坦的MOSFET的保护电路装置的安装结构。
本制造方法的特征是能够把绝缘树脂40用作支持衬底进行导电电路41的分离工作。绝缘树脂40是作为埋藏导电电路41A、41B、41C和41D的材料的必要材料，不需要根据已有的制造方法的支持衬底。因此，能以最小限度的材料来制造，从而具有实现成本降低的特征。
导电电路41A、41B、41C和41D表面开始的绝缘树脂的厚度在前面步骤的附着绝缘树脂时可作调整。在本发明中，由于以倒装片的方式把MOSFET芯片33固定于导电电路41A、41B、41C和41D，可不需要焊接线。因此，虽然因安装的MOSFET芯片33的厚度不同而不同，但是作为安装结构的厚度可具有很薄的特征。这里，构成约400微米厚的绝缘树脂40中埋入40微米厚的导电电路41A、41B、41C和41D和约200微米厚的MOSFET芯片33的安装结构(以上参考图4)。
说明使用MOSFET的保护电路装置的制造方法的第二实施例
接着参考图13～图17、图12说明使用具有遮盖件38的MOSFET的保护电路装置的安装结构的制造方法。还有，由于除了覆盖构成遮盖件的第二材料60外与第一实施例实际相同，其详细说明被省略了。
首先，如图13所示，第一材料构成的导电箔50上准备覆盖蚀刻率小的第二材料60的导电箔50。
例如在Cu箔上覆盖Ni时，用二价铁盐或二价铜盐可一次腐蚀Cu和Ni，最好通过蚀刻率的差别形成Ni构成的遮盖件38。粗实线是Ni构成的导电覆盖膜60，其膜厚最好在1到10微米左右。Ni膜的厚度越厚越容易形成遮盖件38。
第二材料可以覆盖第一材料和能选择蚀刻的材料。此时，首先进行图形化以使得把第二材料构成的覆盖膜覆盖在导电电路41A、41B、41C和41D的形成区，如果以这个覆盖膜作为掩膜蚀刻第一材料构成的覆盖膜，能形成遮盖件38。作为第二材料，考虑Al、Ag、Au等(以上参考图13)。
接着，是至少除去构成导电电路41A、41B、41C和41D的区域以外的导电箔50使导电箔50的厚度变薄的步骤。
可以在Ni60上形成光刻胶PR，图形化光刻胶PR，经所述光刻胶进行蚀刻使得除构成导电电路41A、41B、41C和41D的区域以外的Ni60露出来。
如上所述，当采用二价铁盐或二价铜盐蚀刻时，由于Ni60的蚀刻率比Cu50的蚀刻率小，所以能够随着进行蚀刻而让遮盖件38露出来。
另外，形成所述分离沟42的导电箔50上安装MOSFET芯片33的步骤(图16)、在所述导电箔50和分离沟42上覆盖绝缘树脂40、化学或物理地除去导电箔40的背面作为导电电路41A、41B、41C和41D来分离的步骤(图17)、以及在导电电路背面上形成导电覆盖膜直到完成的步骤(图12)由于与前述的制造方法相同而省略了对其的说明。
从以上的说明可明显看到，在本发明中，在一个芯片上集成功率MOSFETQ1、Q2的MOSFET芯片、导电电路、导电金属板和绝缘树脂以必须的最小限度构成，得到使用不浪费资源的MOSFET的保护电路装置的安装结构。因此，直到制造完成都没有剩余的构成部件，实现了使用能大幅度地降低成本的MOSFET的保护电路装置的安装结构。
此外，由于以倒装片方式把MOSFET芯片直接固定在导电电路上，特别是拿出源电极到导电电路时没有电阻，就使导通电阻与已有的安装结构相比可降低30％。此外，不需要MOSFET芯片的共用漏电极的引回，实现了非常简单的安装结构。
此外，使用本发明的MOSFET的保护电路装置的安装结构可不需要焊接线，通过使绝缘树脂非覆盖膜厚度、导电箔的厚度为最适当值，实现高度薄到0.5mm以下，同时实现安装结构的小型轻量化。
此外，由于仅把导电电路的背面从绝缘树脂露出，导电电路的背面直接用于和外部连接，就有不需要原来的结构中所必须的背面电极和通孔的优点。
此外，本安装结构分离沟的表面和导电电路的表面结构为具有实际一致的平坦表面，由于窄的间距QFP安装时通过焊锡的表面张力可把电路装置自身在其原来的水平方向上移动，所以引线错位的修正变得非常容易。
此外，由于导电电路的表面侧形成第二材料，通过热膨胀系数不同能防止安装衬底翘曲，特别是细长的布线翘曲或剥落。
此外，通过在导电电路的表面上形成第二材料构成的覆盖膜，能形成覆盖在导电电路上的遮盖件。因此，能产生锚定效果，能防止导电电路的翘曲、脱离。
此外，在使用本发明的MOSFET的保护电路装置的制造方法中，构成导电电路的材料的导电箔自身具有作为支持衬底的功能，分离沟形成时或直到安装MOSFET芯片、覆盖绝缘树脂时，以导电箔支持整个产品，作为各个导电电路分离导电箔时，具有使绝缘树脂作为支持衬底的功能。因此，能以MOSFET芯片、导电箔、绝缘树脂的必须的最小限度来制造。通过不需要支持衬底、导电电路埋入绝缘树脂、而且绝缘树脂和导电箔的厚度可调以及不需要焊接线，安装能使用非常薄的MOSFET的保护电路装置结构。
接着，直到把导电箔的厚度变薄的步骤(例如半蚀刻)之前，由于不使导电电路各自分离来取出，所以就在很小的衬底上集成并制造多个MOSFET芯片，提高了作业性。
由于导电电路与绝缘树脂形成同一平面，安装时，可不突出于安装衬底上的导电电路侧面上地来进行偏移。特别是位置偏离地来安装时，可直接在水平方向上的偏离地来配置。此外，安装后，如果焊料熔化，偏离安装的装置可以通过熔化的焊料的表面张力自动返回到导电电路上部，通过装置自身可进行再配置。

Claims (20)

1.一种使用MOSFET的保护电路装置，在该保护电路装置中，连接2个MOSFET，由控制器IC对所述两个MOSFET进行开关控制，其特征在于：
在绝缘衬底上设置希望的图形的导电电路，在所希望的该导电电路上把在一个芯片上集成所述两个MOSFET的MOSFET芯片的各个栅电极与各个源电极固定，在所述MOSFET芯片的背面设置的共用漏电极上布置导电材料。
2.根据权利要求1的使用MOSFET的保护电路装置，其特征在于：
所述MOSFET芯片的各个栅电极和各个源电极分别相对于芯片的中心线呈线对称地设置。
3.根据权利要求1或2的使用MOSFET的保护电路装置，其特征在于：
所述MOSFET芯片的各个栅电极和各个源电极用金凸块形成。
4.根据权利要求1的使用MOSFET的保护电路装置，其特征在于：
所述导电材料由导电金属板或导电焊料形成。
5.一种使用MOSFET的保护电路装置，在该保护电路装置中，连接2个MOSFET、由控制器IC对所述两个MOSFET进行开关控制，其特征在于：
设置埋入绝缘树脂中的所希望的图形的导电电路，在所希望的该导电电路上把在一个芯片上集成所述两个MOSFET的MOSFET芯片的各个栅电极与各个源电极固定，在所述MOSFET芯片的背面设置的共用漏电极上布置导电材料。
6.根据权利要求5的使用MOSFET的保护电路装置，其特征在于：
所述MOSFET芯片的各个栅电极和各个源电极分别相对于芯片的中心线呈线对称地设置。
7.根据权利要求5或6的使用MOSFET的保护电路装置，其特征在于：
所述MOSFET芯片的各个栅电极和各个源电极用金凸块形成。
8.根据权利要求5的使用MOSFET的保护电路装置，其特征在于：
所述导电材料由导电金属板或导电焊料形成。
9.一种制造使用MOSFET的保护电路装置的方法，其特征在于，包括：
准备导电箔，至少在除构成导电电路的区域以外的所述导电箔上形成比所述导电箔的厚度浅的分离沟来形成导电电路的步骤；
在所希望的所述导电电路上把在一个芯片上集成两个MOSFET的MOSFET芯片的各个栅电极与各个源电极固定的步骤；
在该MOSFET芯片的共用漏电极上布置导电材料的步骤；
覆盖所述MOSFET芯片，通过模压绝缘树脂而填充所述分离沟的步骤；
除去没有设置所述分离沟的较厚部分的所述导电箔的步骤。
10.一种制造使用MOSFET的保护电路装置的方法，其特征在于，包括：
准备导电箔，在该导电箔表面的至少成为导电电路的区域形成耐腐蚀性的导电覆盖膜的步骤；
至少在除构成导电电路的区域以外的所述导电箔上形成比所述导电箔的厚度浅的分离沟来形成导电电路的步骤；
在所希望的所述导电电路上把在一个芯片上集成两个MOSFET的MOSFET芯片的各个栅电极与各个源电极固定的步骤；
在该MOSFET芯片的共用漏电极上布置导电材料的步骤；
覆盖所述MOSFET芯片，通过模压绝缘树脂而填充所述分离沟的步骤；
除去没有设置所述分离沟的较厚部分的所述导电箔的步骤。
11.根据权利要求10的制造使用MOSFET的保护电路装置的方法，其特征在于：
所述导电覆盖膜由金或银电镀构成。
12.根据权利要求11的制造使用MOSFET的保护电路装置的方法，其特征在于：
把所述导电覆盖膜作为所述分离沟形成时的掩膜的一部分使用。
13.一种制造使用MOSFET的保护电路装置的方法，其特征在于，包括：
准备导电箔，至少在除构成导电电路的区域以外的所述导电箔上形成比所述导电箔的厚度浅的分离沟而形成具有多个搭载部的导电电路的步骤；
在各个搭载部的所希望的所述导电电路上把在一个芯片上集成两个MOSFET的MOSFET芯片的各个栅电极与各个源电极固定的步骤；
在该MOSFET芯片的共用漏电极上布置导电材料的步骤；
覆盖所述MOSFET芯片，通过模压绝缘树脂而填充所述分离沟的步骤；
除去没有设置所述分离沟的较厚部分的所述导电箔的步骤；
切断所述绝缘树脂在各个搭载部分上进行分离的步骤。
14.一种制造使用MOSFET的保护电路装置的方法，其特征在于，包括：
准备导电箔，至少在除构成导电电路的区域以外的所述导电箔上形成比所述导电箔的厚度浅的分离沟而形成导电电路的步骤；
在所希望的所述导电电路上把在一个芯片上集成两个MOSFET的MOSFET芯片的各个栅电极与各个源电极固定的步骤；
在该MOSFET芯片的共用漏电极上布置导电材料的步骤；
覆盖所述MOSFET芯片，通过模压绝缘树脂而填充所述分离沟的步骤；
将没有设置所述分离沟的较厚部分的所述导电箔从其背面均匀地除去使得所述导电电路的背面和所述分离沟之间的所述绝缘树脂实际上为平坦面的步骤。
15.一种制造使用MOSFET的保护电路装置的方法，其特征在于，包括：
准备导电箔，至少在除构成导电电路的区域以外的所述导电箔上形成比所述导电箔的厚度浅的分离沟而形成具有多个搭载部的导电电路的步骤；
在各搭载部的所希望的所述导电电路上把在一个芯片上集成两个MOSFET的MOSFET芯片的各个的栅电极与各个源电极固定的步骤；
在该MOSFET芯片的共用漏电极上布置导电材料的步骤；
覆盖所述MOSFET芯片，通过模压绝缘树脂而填充所述分离沟的步骤；
将没有设置所述分离沟的较厚部分的所述导电箔从其背面均匀地除去使得所述导电电路的背面和所述分离沟之间的所述绝缘树脂实际上为平坦面的步骤；
切断所述绝缘树脂在各个搭载部分上进行分离的步骤。
16.根据权利要求9、10、13～15的任何一项的制造使用MOSFET的保护电路装置的方法，其特征在于：
所述导电箔由铜、铝、铁、镍中的任何一种构成。
17.根据权利要求9、10、13～15的任何一项的制造使用MOSFET的保护电路装置的方法，其特征在于：
在所述导电箔上有选择地形成的所述分离沟通过化学或物理地蚀刻来形成。
18.根据权利要求9、10、13～15的任何一项的制造使用MOSFET的保护电路装置的方法，其特征在于：
所述导电材料通过导电金属板或导电焊料形成。
19.根据权利要求9、10、13～15的任何一项的制造使用MOSFET的保护电路装置的方法，其特征在于：
所述绝缘树脂通过转移模附着。
20.根据权利要求13或15的制造使用MOSFET的保护电路装置的方法，其特征在于：
通过切割在每个搭载部分上把所述绝缘树脂分离开。
CNB011119411A 2000-09-04 2001-02-15 使用金属氧化物半导体场效应晶体管的保护电路装置及其制造方法 Expired - Fee Related CN1199531C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP266709/00 2000-09-04
JP2000266709A JP3650008B2 (ja) 2000-09-04 2000-09-04 Ｍｏｓｆｅｔを用いた保護回路装置およびその製造方法
JP266709/2000 2000-09-04

Publications (2)

Publication Number Publication Date
CN1342037A CN1342037A (zh) 2002-03-27
CN1199531C true CN1199531C (zh) 2005-04-27

Family

ID=18753750

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB011119411A Expired - Fee Related CN1199531C (zh) 2000-09-04 2001-02-15 使用金属氧化物半导体场效应晶体管的保护电路装置及其制造方法

Country Status (7)

Country Link
US (2) US7211868B2 (zh)
EP (1) EP1184900B1 (zh)
JP (1) JP3650008B2 (zh)
KR (1) KR100366173B1 (zh)
CN (1) CN1199531C (zh)
DE (1) DE60121396T2 (zh)
TW (1) TW486923B (zh)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3650008B2 (ja) * 2000-09-04 2005-05-18 三洋電機株式会社 Ｍｏｓｆｅｔを用いた保護回路装置およびその製造方法
US8884361B2 (en) 2002-07-19 2014-11-11 Renesas Electronics Corporation Semiconductor device
US6963140B2 (en) 2003-03-17 2005-11-08 Analog Power Intellectual Properties Transistor having multiple gate pads
US7034344B2 (en) * 2003-07-08 2006-04-25 International Rectifier Corporation Integrated semiconductor power device for multiple battery systems
US8390131B2 (en) * 2004-06-03 2013-03-05 International Rectifier Corporation Semiconductor device with reduced contact resistance
TWI365516B (en) * 2005-04-22 2012-06-01 Int Rectifier Corp Chip-scale package
JP2007129068A (ja) * 2005-11-04 2007-05-24 Toshiba Corp 半導体装置とその製造方法、及びその製造に用いる基板
US8426960B2 (en) * 2007-12-21 2013-04-23 Alpha & Omega Semiconductor, Inc. Wafer level chip scale packaging
JP4804497B2 (ja) * 2008-03-24 2011-11-02 ルネサスエレクトロニクス株式会社 半導体装置
US8547068B2 (en) 2008-09-18 2013-10-01 Samsung Sdi Co., Ltd. Protection circuit module and secondary battery including the protection circuit module
US8723300B2 (en) * 2012-08-13 2014-05-13 Fairchild Semiconductor Corporation Multi-chip module power clip
JP2013070101A (ja) * 2013-01-10 2013-04-18 Renesas Electronics Corp 半導体装置
US20150132614A1 (en) * 2013-11-12 2015-05-14 Infineon Technologies Ag Sensor arrangement, energy system and method
US9614256B2 (en) * 2014-03-31 2017-04-04 Infineon Technologies Ag Lithium ion battery, integrated circuit and method of manufacturing a lithium ion battery
CN106158804B (zh) 2015-04-02 2018-11-16 台达电子工业股份有限公司 一种半导体封装结构及其半导体功率器件
WO2016203764A1 (ja) * 2015-06-17 2016-12-22 パナソニックＩｐマネジメント株式会社 半導体装置及びモジュール部品
JP2017130527A (ja) * 2016-01-19 2017-07-27 力祥半導體股▲フン▼有限公司ＵＢＩＱ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｃｏｒｐ． 半導体装置
JP7135636B2 (ja) * 2018-09-14 2022-09-13 富士電機株式会社 半導体装置
US11742267B2 (en) 2020-10-12 2023-08-29 Toyota Motor Engineering And Manufacturing North America, Inc. Power electronics assembly having flipped chip transistors

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60107866A (ja) * 1983-11-17 1985-06-13 Toshiba Corp 半導体装置
GB2207315B (en) 1987-06-08 1991-08-07 Philips Electronic Associated High voltage semiconductor with integrated low voltage circuitry
US4889962A (en) * 1988-08-19 1989-12-26 Northern Telecom Limited Circuit board with coaxial circuit and method therefor
US5179032A (en) * 1990-02-01 1993-01-12 Quigg Fred L Mosfet structure having reduced capacitance and method of forming same
JP3190057B2 (ja) * 1990-07-02 2001-07-16 株式会社東芝 複合集積回路装置
EP0591862B1 (en) * 1992-10-02 1999-05-26 Matsushita Electric Industrial Co., Ltd. A semiconductor device, an image sensor device, and methods for producing the same
JP3258764B2 (ja) * 1993-06-01 2002-02-18 三菱電機株式会社 樹脂封止型半導体装置の製造方法ならびに外部引出用電極およびその製造方法
JP3485655B2 (ja) 1994-12-14 2004-01-13 株式会社ルネサステクノロジ 複合型ｍｏｓｆｅｔ
JP3452678B2 (ja) 1995-03-03 2003-09-29 三菱電機株式会社 配線構成体の製造方法
JP3443238B2 (ja) 1996-06-20 2003-09-02 三洋電機株式会社 保護回路を備えるパック電池
JPH1032223A (ja) * 1996-07-15 1998-02-03 Mitsubishi Electric Corp 半導体装置
JPH10117443A (ja) 1996-08-20 1998-05-06 Shin Kobe Electric Mach Co Ltd 二次電池の過充電及び過放電防止装置
US5939753A (en) * 1997-04-02 1999-08-17 Motorola, Inc. Monolithic RF mixed signal IC with power amplification
JP3413569B2 (ja) * 1998-09-16 2003-06-03 株式会社日立製作所 絶縁ゲート型半導体装置およびその製造方法
US6269011B1 (en) * 1999-02-14 2001-07-31 Yazaki Corporation Power supply system having semiconductor active fuse
EP1122778A3 (en) * 2000-01-31 2004-04-07 Sanyo Electric Co., Ltd. Circuit device and manufacturing method of circuit device
US6396138B1 (en) * 2000-02-15 2002-05-28 International Rectifier Corporation Chip array with two-sided cooling
US6238952B1 (en) * 2000-02-29 2001-05-29 Advanced Semiconductor Engineering, Inc. Low-pin-count chip package and manufacturing method thereof
US6436734B1 (en) * 2000-08-22 2002-08-20 Charles W. C. Lin Method of making a support circuit for a semiconductor chip assembly
JP3650008B2 (ja) * 2000-09-04 2005-05-18 三洋電機株式会社 Ｍｏｓｆｅｔを用いた保護回路装置およびその製造方法

Also Published As

Publication number Publication date
CN1342037A (zh) 2002-03-27
EP1184900A2 (en) 2002-03-06
JP3650008B2 (ja) 2005-05-18
EP1184900B1 (en) 2006-07-12
EP1184900A3 (en) 2004-01-21
KR100366173B1 (ko) 2002-12-31
US20020053744A1 (en) 2002-05-09
US7211868B2 (en) 2007-05-01
JP2002076340A (ja) 2002-03-15
DE60121396T2 (de) 2007-07-05
DE60121396D1 (de) 2006-08-24
TW486923B (en) 2002-05-11
KR20020018930A (ko) 2002-03-09
US20050029588A1 (en) 2005-02-10

Similar Documents

Publication Publication Date Title
CN1199531C (zh) 使用金属氧化物半导体场效应晶体管的保护电路装置及其制造方法
CN1244258C (zh) 电路装置及其制造方法
CN1187806C (zh) 电路装置的制造方法
CN1258954C (zh) 电路器件的制造方法
CN1257550C (zh) 半导体装置及其制造方法
CN1441472A (zh) 半导体装置及其制造方法、电路板和电子仪器
JP3868777B2 (ja) 半導体装置
CN1198487C (zh) 模块衬底及其制造方法
CN1198332C (zh) 布线基片、半导体器件和布线基片的制造方法
US6465276B2 (en) Power semiconductor package and method for making the same
CN1241259C (zh) 电路装置的制造方法
CN1906984A (zh) 印刷电路板、印刷电路组件和电子设备
CN1233205C (zh) 电路装置的制造方法
US10096562B2 (en) Power module package
CN1592570A (zh) 小型无线电装置及其安装方法
CN1497717A (zh) 电路装置及其制造方法
CN1476100A (zh) 摄像机模块及其制造方法
CN1677665A (zh) 电路装置及其制造方法
CN1182654C (zh) 电子元件及其制造方法
CN1574319A (zh) 电路装置及其制造方法
CN1509134A (zh) 电路装置、电路模块及电路装置的制造方法
CN1254860C (zh) 电路装置的制造方法
US7602052B2 (en) Semiconductor device
CN109659294B (zh) 一种电力转换电路装置
JP2009071033A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20050427

Termination date: 20150215

EXPY Termination of patent right or utility model