CN1187806C - 电路装置的制造方法 - Google Patents

电路装置的制造方法 Download PDF

Info

Publication number
CN1187806C
CN1187806C CNB011379707A CN01137970A CN1187806C CN 1187806 C CN1187806 C CN 1187806C CN B011379707 A CNB011379707 A CN B011379707A CN 01137970 A CN01137970 A CN 01137970A CN 1187806 C CN1187806 C CN 1187806C
Authority
CN
China
Prior art keywords
mentioned
circuit arrangement
manufacture method
arrangement described
conductive foil
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB011379707A
Other languages
English (en)
Other versions
CN1348205A (zh
Inventor
坂本则明
小林义幸
阪本纯次
冈田幸夫
五十岚优助
前原荣寿
高桥幸嗣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2000301674A external-priority patent/JP2002110717A/ja
Priority claimed from JP2000301675A external-priority patent/JP3643764B2/ja
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Publication of CN1348205A publication Critical patent/CN1348205A/zh
Application granted granted Critical
Publication of CN1187806C publication Critical patent/CN1187806C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68345—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during the manufacture of self supporting substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68377—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support with parts of the auxiliary support remaining in the finished device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48464—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area also being a ball bond, i.e. ball-to-ball
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector involving a temporary auxiliary member not forming part of the bonding apparatus, e.g. removable or sacrificial coating, film or substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01059—Praseodymium [Pr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0058—Laminating printed circuit boards onto other substrates, e.g. metallic substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/20—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

本发明涉及电路装置的制造方法。先有技术有将陶瓷基板、柔性片等作为支撑基板来安装电路元件的电路装置。但是，在该电路装置中，存在未确立实现多层布线的批量生产性高的制造方法的问题。可实现下述的极为节省资源且适合于大量生产的电路装置的制造方法：在导电箔(30)上形成了被分离槽(31)分离的第1层导电图形(41)后，在其上形成多层导电图形(43)，制成多层布线结构，再安装电路元件(46)，用绝缘性树脂(50)进行模塑，对导电箔(30)的背面进行刻蚀而具有多层结构的导电图形(41、43)。

Description

电路装置的制造方法
技术领域
本发明涉及电路装置的制造方法，特别是涉及不需要支撑基板的多层布线的电路装置的制造方法。
背景技术
以往，由于将安装在电子装置中的电路装置用于携带电话机、携带用的计算机等，故要求小型化、薄型化、轻量化。
例如，如果作为电路装置以半导体装置为例来叙述，则作为一般的半导体装置，以往有利用通常的转移模塑密封了的封装型半导体装置。该半导体装置如图20所示，被安装在印刷基板PS上。
此外，该封装型半导体装置中，用树脂层3覆盖了半导体芯片2的周围，从该树脂层3的侧部导出了外部连接用的引线端子4。
但是，该封装型半导体装置1中，引线端子4从树脂层3向外引出，整体的尺寸较大，不满足小型化、薄型化、轻量化的要求。
因此，各公司为了实现小型化、薄型化和轻量化，竞相开发各种各样的结构，最近，开发了被称为CSP(芯片尺寸封装)的、与芯片的尺寸同等的晶片级CSP、或比芯片尺寸大一些的尺寸的CSP。
图21示出作为支撑基板采用了玻璃环氧基板5的比芯片尺寸大一些的尺寸的CSP6。在此，作为将晶体管芯片T安装在玻璃环氧基板5上的情况来说明。
在该玻璃环氧基板5的表面上形成了第1电极7、第2电极8和模片底座9，在背面上形成了第1背面电极10和第2背面电极11。而且，经通孔TH导电性地连接了上述第1电极7与第1背面电极10并导电性地连接了第2电极8与第2背面电极11。此外，将上述裸露的晶体管芯片T粘接到模片底座9上经金属细线12连接了晶体管的发射极与第1电极7、经金属细线12连接了晶体管的基极与第2电极8。再者，在玻璃环氧基板5上设置了树脂层3，使其覆盖晶体管芯片T。
上述CSP6采用玻璃环氧基板5，但与晶片级CSP不同，从芯片T到外部连接用的背面电极10、11的延伸结构是简单的，具有可廉价地制造的优点。
上述CSP6如图20所示，被安装在印刷基板PS上。在印刷基板PS上设置了构成电路的电极、布线，导电性地连接并粘接上述CSP6、封装型半导体装置1、片状电阻CR或片状电容器CC等。
然后，将用该印刷基板构成的电路安装在各种各样的装置中。
接着，一边参照图22和图23，一边说明该CSP的制造方法。
首先，准备玻璃环氧基板5作为基体材料(支撑基板)，在其两面上经绝缘性粘接剂压接Cu箔20、21(以上参照图22A)。
接着，在与第1电极7、第2电极8、模片底座9、第1背面电极10和第2背面电极11对应的Cu箔20、21上覆盖耐刻蚀性的抗蚀剂22，对Cu箔20、21进行构图。此外，也可在表面和背面上分开地进行构图(以上参照图22B)。
接着，利用钻孔或激光，在上述玻璃环氧基板上形成通孔TH用的孔，对该孔进行电镀，形成通孔TH。利用该通孔TH导电性地连接第1电极7与第1背面电极10并导电性地连接第2电极8与第2背面电极11(以上参照图22C)。
再者，在图面上进行了省略，但对成为键合柱的第1电极7、第2电极8进行Ni电镀，同时对成为模片键合柱的模片底座9进行Au电镀，以模片方式键合晶体管芯片T。
最后，经金属细线12连接了晶体管芯片T的发射极与第1电极7、晶体管芯片T的基极与第2电极8，用树脂层13进行了覆盖(以上参照图22D)。
利用以上的制造方法，完成采用了支撑基板5的CSP型的电元件。在该制造方法中，即使采用柔性片作为支撑基板，也是同样的。
另一方面，在图23的流程中示出采用了陶瓷基板的制造方法。在准备了作为支撑基板的陶瓷基板后，形成通孔，其后，使用导电膏印刷表面和背面的电极，进行了烧结。其后，到上述制造方法的覆盖树脂层为止，与图22的制造方法相同，但陶瓷基板非常脆，与柔性片或玻璃环氧基板不同，由于缺乏平直性，故存在不能进行使用金属模的模塑的问题。因此，在浇铸了密封树脂并进行了硬化后，进行使密封树脂平坦化的研磨，最后使用切割装置分离成各个小片。
发明内容
在图21中，晶体管芯片T、连接装置7～12和树脂层13是在与外部的导电性的连接、晶体管的保护方面必要的构成要素，但难以用这样的构成要素提供实现小型化、薄型化、轻量化的电路元件。
此外，成为支撑基板的玻璃环氧基板5，如上所述本来是不需要的。但是，为了在制造方法上贴合电极而采用了它作为支撑基板，不能没有该玻璃环氧基板5。
因此，由于采用该玻璃环氧基板5，成本上升了，再者，由于玻璃环氧基板5较厚，故作为电路元件而变厚，在小型化、薄型化、轻量化方面存在极限。
再者，在玻璃环氧基板或陶瓷基板中，为了实现多层布线，必须在这些基板内制成，因此，连接多层布线层的通孔形成工序是不可缺少的，也存在制造工序变长、不适于批量生产的问题。
本发明是鉴于上述多个问题而完成的，其特征在于，具备下述工序：准备导电箔、在除了第1层导电图形外的区域的上述导电箔上形成比上述导电箔的厚度浅的分离槽以形成第1层导电图形的工序；在上述第1层导电图形之上经层间绝缘膜形成多层导电图形的工序；将电路元件组装到所希望的上述导电图形上的工序；用绝缘性树脂覆盖上述电路元件、对整体进行模塑的工序；除去未设置上述分离槽的厚度部分的上述导电箔的工序；以及利用切割将上述绝缘性树脂分离成包含各自的上述电路元件的各个电路装置的工序。
在本发明中，形成导电图形的导电箔是起始的材料，由于到对绝缘性树脂进行模塑为止，导电箔具有支撑功能，在模塑后，绝缘性树脂具有支撑功能，故可实现不需要支撑基板的多层布线，可解决以往的问题。
再者，在本发明中，其特征在于，具备下述工序：准备导电箔、经层间绝缘膜形成多层导电图形的工序；将电路元件组装到所希望的上述导电图形上的工序；用绝缘性树脂覆盖上述电路元件、对整体进行模塑的工序；除去上述导电箔的工序；以及利用切割将上述绝缘性树脂分离成包含各自的上述电路元件的各个电路装置的工序。
再者，在本发明中，导电箔是起始的材料，由于到对绝缘性树脂进行模塑为止，导电箔具有支撑功能，在模塑后，绝缘性树脂具有支撑功能，故可实现不需要支撑基板的多层布线，可解决以往的问题。
附图说明
图1是说明本发明的第1实施例的制造流程的图。
图2是说明本发明的第1实施例的电路装置的制造方法的图。
图3是说明本发明的第1实施例的电路装置的制造方法的图。
图4是说明本发明的第1实施例的电路装置的制造方法的图。
图5是说明本发明的第1实施例的电路装置的制造方法的图。
图6是说明本发明的第1实施例的电路装置的制造方法的图。
图7是说明本发明的第1实施例的电路装置的制造方法的图。
图8是说明本发明的第1实施例的电路装置的制造方法的图。
图9是说明本发明的第1实施例的电路装置的制造方法的图。
图10是说明本发明的第1实施例的电路装置的制造方法的图。
图11是说明本发明的第2实施例的制造流程的图。
图12是说明本发明的第2实施例的电路装置的制造方法的图。
图13是说明本发明的第2实施例的电路装置的制造方法的图。
图14是说明本发明的第2实施例的电路装置的制造方法的图。
图15是说明本发明的第2实施例的电路装置的制造方法的图。
图16是说明本发明的第2实施例的电路装置的制造方法的图。
图17是说明本发明的第2实施例的电路装置的制造方法的图。
图18是说明本发明的第2实施例的电路装置的制造方法的图。
图19是说明本发明的第2实施例的电路装置的制造方法的图。
图20是说明现有的电路装置的安装结构的图。
图21是说明现有的电路装置的图。
图22是说明现有的电路装置的制造方法的图。
图23是说明现有的电路装置的制造方法的图。
具体实施方式
第1实施例
首先，一边参照图1，一边说明本发明的电路装置的制造方法。
本发明由下述工序构成：准备导电箔、在除了第1层导电图形外的区域的上述导电箔上形成比上述导电箔的厚度浅的分离槽以形成第1层导电图形的工序；在上述第1层导电图形之上经层间绝缘膜形成多层导电图形的工序；将电路元件组装到所希望的上述导电图形上的工序；用绝缘性树脂覆盖上述电路元件、对整体进行模塑的工序；除去未设置上述分离槽的厚度部分的上述导电箔的工序；以及利用切割将上述绝缘性树脂分离成各自的上述各个电路元件的工序。
图1中示出的流程与上述的工序不一致，但在Cu箔、半刻蚀这2个流程中形成第1层导电图形。在形成多层布线层的流程中在导电箔之上形成多层导电图形。在模片键合和引线键合这2个流程中进行电路元件在导电图形上的粘接和电路元件的电极与导电图形的连接。在转移模塑的流程中进行绝缘性树脂的模塑。在背面Cu箔除去的流程中进行没有分离槽的厚度部分的导电箔的刻蚀。在背面处理的流程中进行在背面上已露出的导电图形的电极处理。在切割的流程中切割绝缘性树脂、进行成为各个电路元件的分离。
以下，参照图2～10，说明本发明的各工序。
在本发明的第1工序中，如图2至图4中所示，准备导电箔、在除了第1层导电图形外的区域的上述导电箔上形成比上述导电箔的厚度浅的分离槽以形成第1层导电图形。
在本工序中，首先，如图2中所示，准备片状的导电箔30。关于该导电箔30，考虑与焊料的附着性、电镀性来选择其材料，作为材料，采用以Cu为主要材料的导电箔、以Al为主要材料的导电箔或由Fe-Ni等的合金构成的导电箔。
关于导电箔30的厚度，如果考虑以后的刻蚀，则最好约为10微米～300微米，在此，采用了70微米(2盎司)的铜箔。但是，300微米以上也好、10微米以下也好，基本上都是可以的。如后述那样，只要能形成比导电箔30的厚度浅的分离槽31即可。
此外，可以规定的宽度、例如45mm将片状的导电箔30卷绕成圆筒状而准备好，将其运送到后述的各工序中，也可准备被切成规定的大小的长方形的导电箔30，运送到后述的各工序中。
接着，形成第1层导电图形41。
首先，如图3中所示，在Cu箔30上形成光致抗蚀剂(耐刻蚀掩模)PR，对光致抗蚀剂PR进行构图，以便露出除了成为导电图形41外的区域的导电箔30。然后，如图4中所示，经光致抗蚀剂PR有选择地刻蚀导电箔30。
利用刻蚀形成的分离槽31的深度例如为50微米，由于其侧面为粗糙面，故提高了与绝缘性树脂50的粘接性。
此外，示意性地用直线图示了分离槽31的侧壁，但根据除去方法的不同而成为不同的结构。该除去工序可采用湿法刻蚀、干法刻蚀、由激光进行的蒸发、切割。在湿法刻蚀的情况下，刻蚀剂主要采用氯化亚铁或氯化亚铜，将上述导电箔浸渍于该刻蚀剂中，或用该刻蚀剂对其进行喷淋。在此，由于湿法刻蚀一般以非各向异性进行刻蚀，故侧面成为弯曲结构。
此外，在干法刻蚀的情况下，可以各向异性、非各向异性的方式进行刻蚀。在目前，可以说不可能用反应离子刻蚀来除去Cu，但可利用溅射将其除去。此外，根据溅射的条件的不同，可以各向异性、非各向异性的方式进行刻蚀。
此外，在激光中，可直接照射激光来形成分离槽31，此时，无论如何都以直线的方式形成分离槽31的侧面。
本发明的第2工序中，如图5A中所示，经层间绝缘膜42在第1层导电图形41之上形成多层导电图形43。
本工序成为本发明的特征，通过层叠层间绝缘膜42和导电图形43，实现多层布线结构。有使用非感光性的热硬化性树脂作为层间绝缘膜42的情况和使用感光性的抗蚀剂层作为层间绝缘膜42的情况。作为热硬化性树脂，已知有环氧树脂或聚酰亚胺树脂，以液状或干膜状来供给。作为抗蚀剂层，已知有感光性的环氧树脂、环氧丙烯酸树脂、聚酰亚胺树脂，同样以液状或干膜状来供给。
在本工序中，如图5B中所示，首先，对第1层导电图形41进行化学研磨，进行表面的清洗和表面粗糙化。其次，在第1层导电图形41之上用热硬化性树脂覆盖分离槽31和第1层导电图形41的整个面，使其加热硬化，形成具有平坦的表面的层间绝缘膜42。再者，在层间绝缘膜42中，使用二氧化碳气体激光器在所希望的第1层导电图形41之上形成直径约为100微米的通路孔44。其后，照射受激准分子激光，除去刻蚀残渣。接着，在层间绝缘膜42的整个面和通路孔44上形成铜电镀层45。首先，进行无电场铜电镀，在整个面上形成薄到0.5微米的电镀层，接着，利用电场电镀以约20微米的厚度来形成电镀层，使得该铜电镀层45不因通路孔44的台阶差而断线。使用光致抗蚀剂对该铜电镀层45进行构图，形成第2层导电图形43。
通过重复进行上述的工序，经层间绝缘膜42可在导电箔30之上层叠几层导电图形43。而且，由于该多层导电图形43被形成了第1层导电图形41的导电箔30支撑，故具有可在不使用玻璃环氧基板等的支撑基板的情况下形成多层布线结构的特征。
此外，在本工序中，在用感光性的抗蚀剂层形成层间绝缘膜42时，在众所周知的光致抗蚀剂工艺中，用乙醇类的溶剂除去已被感光的部分的层间绝缘膜42，形成通路孔44。其它的工序与用热硬化性树脂形成层间绝缘膜42时相同。
本发明的第3工序中，如图6中所示，将电路元件46组装到所希望的导电图形43上。
作为电路元件46，是晶体管、二极管、IC芯片等的半导体元件、片状电容器、片状电阻等的无源元件。此外，虽然厚度变厚，但也可安装CSP、BGA等的倒装的半导体元件。
在此，将裸露的晶体管芯片46A以模片方式键合到导电图形43A上，经金属细线47连接发射极与导电图形43B、基极与导电图形43B，上述金属细线47由因热压接得到的球键合或因超声波得到的楔键合等进行了粘接。此外，片状电容器等的无源元件46B由焊锡等的焊料或导电膏粘接到导电图形43上。
本发明的第4工序中，如图7中所示，用绝缘性树脂50覆盖电路元件46、对整体进行模塑。特别是，用1个金属模对设置在导电箔30上的多个电路装置进行共同的模塑。
在本工序中，绝缘性树脂50完全地覆盖电路元件46A、46B和导电图形43，利用绝缘性树脂50来支撑导电图形43。
此外，在本工序中，可利用转移模塑、喷墨模塑、浇铸或浸渍来实现。作为树脂材料，可用转移模塑或浇铸来实现环氧树脂等的热硬化性树脂，可用喷墨模塑来实现聚酰亚胺树脂、聚苯撑硫等的热可塑性树脂。
将覆盖导电图形43的表面的绝缘性树脂50的厚度调整为从电路元件46的金属细线47的最顶部算起覆盖约100微米。考虑到强度，该厚度可加厚、也可减薄。
本工序的特征是，到覆盖绝缘性树脂50为止，成为第1层导电图形41的导电箔30成为支撑基板。在以往，如图21中那样，采用本来不需要的支撑基板5，形成了导电路7～11，但在本发明中，成为支撑基板的导电箔30是作为电极材料所必要的材料。因此，具有可尽可能节省构成材料来进行作业的优点，也可实现降低成本。
此外，由于分离槽31形成得比导电箔30的厚度浅，故导电箔30没有作为第1层导电图形41而分离成各个部分。因而，作为片状的导电箔30以一体化的方式来处理，在对绝缘性树脂50进行模塑时，具有对于金属模的运送、对于金属模的安装的作业非常方便的特征。
本发明的第5工序中，如图8中所示，除去没有设置分离槽31的厚度部分的导电箔30。
本工序中，以化学的和/或物理的方式除去导电箔30的背面，作为导电图形51来分离。利用研磨、磨削、刻蚀、激光的金属蒸发等来进行该工序。
在实验中，利用研磨装置或磨削装置将整个面削去约30微米，从分离槽31露出了绝缘性树脂50。在图7中用点线示出了该露出的面。其结果，成为约40微米的厚度的第1层导电图形41而被分离。此外，也可到露出绝缘性树脂50之前，对导电箔30的整个面进行湿法刻蚀、其后利用研磨或磨削装置磨削整个面，使绝缘性树脂50露出。再者，也可在整个面上对导电箔30进行湿法刻蚀直到点线为止，使绝缘性树脂50露出。
其结果，成为在绝缘性树脂50上露出第1层导电图形41的背面的结构。即，成为在分离槽31中被充填的绝缘性树脂50的表面与第1层导电图形41的表面实质上一致的结构。因而，在本发明的电路装置中，由于不象图21中示出的现有的背面电极10、11那样设置台阶差，故具有在安装时利用焊锡等的表面张力按原样在水平方向上移动而能进行自对准的特征。
再者，进行导电箔30的背面处理，得到图9中示出的最终结构。即，根据需要，在已露出的导电图形41上覆盖焊锡等的导电材料，形成背面电极51，作为电路装置60而完成。再有，用环氧树脂类的抗蚀剂材料等的保护覆盖膜52覆盖不需要背面电极51的导电图形41即可。
本发明的第6工序中，如图10中所示，利用切割将绝缘性树脂50分离成包含各自的电路元件46的各个电路装置。
在本工序中，在导电箔30上以行列状形成多个电路装置60，涂黑的图形表示第1层导电图形41。白的部分表示导电图形41间和各电路装置60间的分离槽31。在该导电图形41之下，有多层导电图形43和层间绝缘膜42，在最上层的导电图形43之上安装电路元件46，被绝缘性树脂50所覆盖。即，成为将图9中示出的电路装置60反转了的状态。
在本工序中，将被绝缘性树脂50一体地支撑的多个电路装置60粘贴到切割片62上，用真空使其吸附在切割装置的放置台上，用切割刀片55沿各电路装置60间的切割线56切割分离槽31的绝缘性树脂50，分离成各个电路装置60。
在本工序中，切割刀片55完全地切断绝缘性树脂50，以到达切割片62表面的切削深度进行切割，完全地分离成各个电路装置60。在切割时，识别预先在上述的第1工序中设置的各块的周边的框状的图形57的内侧设置的位置重合标记61，以其为基准进行切割。虽然是众所周知的，但切割是这样进行的：在纵向上对全部的切割线56进行了切割后，使放置台旋转90度，按横向的切割线56进行切割。
此外，在本工序中，由于在切割线56上只存在在分离槽31中被充填的层间绝缘膜42和绝缘性树脂50，故切割刀片55不切断导电图形41、43，其磨损少，不发生毛刺，具有能以极为准确的外形进行切割的特征。
再者，即使在本工序后，在切割后也利用切割片62的作用，不会使电路装置60变得七零八落，在其后的用带卷绕工序中，也能高效率地进行作业。即，被切割片62一体化地支撑的电路装置60只识别合格品，利用吸附开口夹套能使其从切割片62脱离下来容纳在载带的容纳孔中。因此，具有下述特征：即使是微小的电路装置60，在用带卷绕之前也不会分离得七零八落。
第2实施例
首先，一边参照图11，一边说明本发明的电路装置的制造方法。
本发明由下述工序构成：准备导电箔、经层间绝缘膜形成多层导电图形的工序；将电路元件组装到所希望的上述导电图形上的工序；用绝缘性树脂覆盖上述电路元件、对整体进行模塑的工序；除去上述导电箔的工序；以及利用切割将上述绝缘性树脂分离成包含各自的上述电路元件的各个电路装置的工序。
图11中示出的流程与上述的工序不一致，但在Cu箔、Ag电镀这2个流程中准备支撑在其之上形成的多层布线层的导电箔。在形成多层布线层的流程中在导电箔之上形成多层导电图形。在模片键合和引线键合这2个流程中进行电路元件在导电图形上的粘接和电路元件的电极与导电图形的连接。在转移模塑的流程中进行绝缘性树脂的模塑。在Cu箔除去的流程中进行导电箔的刻蚀。在背面处理的流程中进行在背面上已露出的导电图形的电极处理。在切割的流程中切割绝缘性树脂、进行成为各个电路元件的分离。
以下，参照图12～19，说明本发明的各工序。
在本发明的第1工序中，如图12至图13中所示，准备导电箔130、利用电镀有选择地在成为背面电极的部分上附着导电覆盖膜131。
在本工序中，首先，如图12及图13那样，准备片状的导电箔130。关于该导电箔130，考虑焊料的附着性、电镀性来选择其材料，作为材料，采用以Cu为主要材料的导电箔、以Al为主要材料的导电箔或由Fe-Ni等的合金构成的导电箔。
关于导电箔130的厚度，如果考虑以后的刻蚀，则最好约为10微米～300微米，在此，采用了70微米(2ounce)的铜箔。但是，300微米以上也好、10微米以下也好，基本上都是可以的。
此外，可以规定的宽度、例如45mm将片状的导电箔130卷绕成圆筒状而准备好，将其运送到后述的各工序中，也可准备被切成规定的大小的长方形的导电箔130，运送到后述的各工序中。
接着，如图13中所示，在导电箔130的表面上有选择地形成导电覆盖膜131。即，留下成为背面电极的部分，用光致抗蚀剂PR覆盖导电箔130，利用电场电镀，在已露出的导电箔130的表面上形成金或银的导电覆盖膜131。其膜厚最好为1～10微米。由于该导电覆盖膜131作为已完成的各个电路装置的背面电极来使用，故与焊锡等的焊料的粘接性良好的金或银是合适的。
本发明的第2工序中，如图14A中所示，经层间绝缘膜142在导电箔130之上形成多层导电图形143。
本工序成为本发明的特征，通过层叠层间绝缘膜142和导电图形143，实现多层布线结构。有使用非感光性的热硬化性树脂作为层间绝缘膜142的情况和使用感光性的抗蚀剂层作为层间绝缘膜142的情况。作为热硬化性树脂，已知有环氧树脂或聚酰亚胺树脂，以液状或干膜状来供给。作为抗蚀剂层，已知有感光性的环氧树脂、环氧丙烯酸树脂、聚酰亚胺树脂，同样以液状或干膜状来供给。
在本工序中，如图14B中所示，首先，对导电箔130进行化学研磨，进行表面的清洗和表面粗糙化。其次，在导电箔130之上用热硬化性树脂覆盖导电覆盖膜131的整个面，使其加热硬化，形成具有平坦的表面的层间绝缘膜142。再者，在层间绝缘膜142中，使用二氧化碳气体激光器在导电覆盖膜131之上形成直径约为100微米的通路孔144。其后，照射受激准分子激光，除去刻蚀残渣。接着，在层间绝缘膜142的整个面和通路孔144上形成铜电镀层145。首先，进行无电场铜电镀，在整个面上形成薄到0.5微米的电镀层，接着，利用电场电镀以约20微米的厚度来形成电镀层，使得该铜电镀层145不因通路孔144的台阶差而断线。使用光致抗蚀剂对该铜电镀层145进行构图，形成第1层导电图形143。
通过重复进行上述的工序，经层间绝缘膜142可在导电箔130之上层叠几层导电图形143。而且，由于该多层导电图形143被导电箔130支撑，故具有可在不使用玻璃环氧基板等的支撑基板的情况下形成多层布线结构的特征。
此外，在本工序中，在用感光性的抗蚀剂层形成层间绝缘膜142时，在众所周知的光致抗蚀剂工艺中，用乙醇类的溶剂除去已被感光的部分的层间绝缘膜142，形成通路孔144。其它的工序与用热硬化性树脂形成层间绝缘膜142时相同。
本发明的第3工序中，如图15中所示，将电路元件146组装到所希望的导电图形143上。
作为电路元件146，是晶体管、二极管、IC芯片等的半导体元件、片状电容器、片状电阻等的无源元件。此外，虽然厚度变厚，但也可安装CSP、BGA等的倒装的半导体元件。
在此，将裸的晶体管芯片146A以模片方式键合到导电图形143A上，经金属细线147连接发射极与导电图形143B、基极与导电图形143B，上述金属细线147由因热压接得到的球键合或因超声波得到的楔键合等进行了粘接。此外，片状电容器等的无源元件146B由焊锡等的焊料或导电膏粘接到导电图形143上。
本发明的第4工序中，如图16中所示，用绝缘性树脂150覆盖电路元件146、对整体进行模塑。特别是，用1个金属模对设置在导电箔130上的多个电路装置进行共同的模塑。
在本工序中，绝缘性树脂150完全地覆盖电路元件146A、146B和导电图形143，利用绝缘性树脂150来支撑导电图形143。
此外，在本工序中，可利用转移模塑、喷墨模塑、浇铸或浸渍来实现。作为树脂材料，可用转移模塑或浇铸来实现环氧树脂等的热硬化性树脂，可用喷墨模塑来实现聚酰亚胺树脂、聚苯撑硫等的热可塑性树脂。
将覆盖导电图形143的表面的绝缘性树脂150的厚度调整为从电路元件146的金属细线147的最顶部算起覆盖约100微米。考虑到强度，该厚度可加厚、也可减薄。
本工序的特征是，到覆盖绝缘性树脂150为止，导电箔130成为支撑基板。在以往，如图21中那样，采用本来不需要的支撑基板5，形成了导电路7～11，但在本发明中，成为支撑基板的导电箔130是作为电极材料所必要的材料。因此，具有可尽可能节省构成材料来进行作业的优点，也可实现降低成本。因而，作为片状的导电箔130以一体化的方式来处理，在对绝缘性树脂150进行模塑时，具有对于金属模的运送、对于金属模的安装的作业非常方便的特征。
本发明的第5工序中，如图17中所示，除去导电箔130。
本工序中，以化学的和/或物理的方式除去全部导电箔130，使多层布线的导电图形143从导电箔130分离。利用研磨、磨削、刻蚀、激光的金属蒸发等来进行该工序。
即，利用研磨装置或磨削装置将导电箔130的整个面削去约50微米，利用湿法刻蚀以化学的方式除去留下的部分，露出了形成背面电极的导电覆盖膜131。此外，也可在整个面上对全部导电箔130进行湿法刻蚀、使形成背面电极的导电覆盖膜131露出。
其结果，成为在绝缘性树脂150上露出第1层导电图形143的背面的结构。因而，在本发明的电路装置中，由于不象图21中示出的现有的背面电极10、11那样设置台阶差，故具有在安装时利用焊锡等的表面张力按原样在水平方向上移动而能进行自对准的特征。
再者，进行导电箔130的背面处理，得到图18中示出的最终结构。即，根据需要，在已露出的导电覆盖膜131上覆盖焊锡等的导电材料，形成背面电极151，作为电路装置160而完成。再有，用环氧树脂类的抗蚀剂材料等的保护覆盖膜覆盖不需要背面电极151的导电图形141即可。
本发明的第6工序中，如图19中所示，利用切割将绝缘性树脂150分离成包含各自的电路元件146的各个电路装置。
在本工序中，在导电箔130上以行列状形成多个电路装置160，涂黑的图形表示第1层的导电图形143(实际上不能看到)。白的部分表示层间绝缘膜142。在该导电图形143之下，有多层导电图形143和层间绝缘膜142，在最上层的导电图形143之上安装电路元件146，被绝缘性树脂150所覆盖。即，成为将图18中示出的电路装置160反转了的状态。
在本工序中，将被绝缘性树脂150一体地支撑的多个电路装置160粘贴到切割片162上，用真空使其吸附在切割装置的放置台上，用切割刀片155沿各电路装置160间的切割线156切割绝缘性树脂150，分离成各个电路装置160。
在本工序中，切割刀片155完全地切断绝缘性树脂150，以到达切割片162表面的切削深度进行切割，完全地分离成各个电路装置160。在切割时，识别预先在上述的第1工序中设置的各块的周边的框状的图形157的内侧设置的位置重合标记161，以其为基准进行切割。虽然是众所周知的，但切割是这样进行的：在纵向上对全部的切割线156进行了切割后，使放置台旋转90度，按横向的切割线156进行切割。
此外，在本工序中，由于在切割线156上只存在层间绝缘膜142和绝缘性树脂150，故切割刀片155不切断导电图形143，其磨损少，不发生毛刺，具有能以极为准确的外形进行切割的特征。
再者，即使在本工序后，在切割后也利用切割片162的作用，不会使电路装置160变得七零八落，在其后的用带卷绕工序中，也能高效率地进行作业。即，被切割片162一体化地支撑的电路装置160只识别合格品，利用吸附开口夹套能使其从切割片162脱离下来容纳在载带的容纳孔中。因此，具有下述特征：即使是微小的电路装置160，在用带卷绕之前也不会分离得七零八落。
在本发明中，作为导电图形的材料的导电箔本身起到支撑基板的功能，在分离槽的形成时或电路元件的安装、绝缘性树脂的覆盖时之前，由导电箔支撑整体，此外，在将导电箔作为各导电图形而分离时，使绝缘性树脂起到支撑基板的功能。因而，能以电路元件、导电箔、绝缘性树脂的必要的最小限度来制造。不象在现有例中已说明的那样在构成电路装置方面需要支撑基板，在成本方面可实现廉价。
此外，在本发明中，成为导电图形的材料的导电箔本身起到支撑基板的功能，在电路元件的安装、绝缘性树脂的覆盖时之前，由导电箔支撑整体，此外，在除去导电箔时，使绝缘性树脂起到支撑基板的功能。因而，能以电路元件、导电箔、导电图形、绝缘性树脂的必要的最小限度来制造。不象在现有例中已说明的那样在构成电路装置方面需要支撑基板，在成本方面也可实现廉价。
此外，在本发明中，可在导电图形之上形成多层导电图形，而且，由于在制造工序中这些导电图形被导电箔或绝缘性树脂支撑，故可不需要现有的那样的支撑绝缘基板。其结果，即使是小型的电路装置，也可在其内部自建多层布线结构，由于也可不需要该支撑基板，故具有可大量地制造极薄的、小型的电路装置的特征。
再者，具有在切割工序中使用位置重合标记能快速地可靠地进行切割线的识别的优点，对于切割来说，只切断层间绝缘膜和绝缘性树脂层即可，由于不切断导电图形，故也可延长切割刀片的寿命，也没有在切断导电箔时发生的金属毛刺。
最后，从图23可明白，由于可省略通孔的形成工序、导体的印刷工序(在陶瓷基板的情况下)等，故与以往相比，可大幅度地缩短制造工序，具有能在内部完成全部工序的优点。此外，不需要一切框式金属模，是交货期极短的制造方法。

Claims (26)

1.一种电路装置的制造方法，其特征在于，具备下述工序：
准备导电箔、在除了第1层导电图形外的区域的上述导电箔上形成比上述导电箔的厚度浅的分离槽，以凸状形成第1层导电图形的工序；
在上述第1层导电图形之上经层间绝缘膜形成多层导电图形的工序；
将电路元件组装到所希望的上述导电图形上的工序；
用绝缘性树脂覆盖上述电路元件、对整体进行模塑的工序；以及
从背面除去上述导电箔直至填充到上述分离沟中的上述绝缘性树脂露出的工序。
2.一种电路装置的制造方法，其特征在于，具备下述工序：
准备导电箔、在除了第1层导电图形外的区域的上述导电箔上形成比上述导电箔的厚度浅的分离槽，以凸状形成第1层导电图形的工序；
在上述第1层导电图形之上经层间绝缘膜形成多层导电图形的工序；
将电路元件组装到所希望的上述导电图形上的工序；
用绝缘性树脂覆盖上述电路元件、对整体进行模塑的工序；
从背面除去上述导电箔直至填充到上述分离沟中的上述绝缘性树脂露出的工序；以及
利用切割将上述绝缘性树脂分离成包含各自的上述电路元件的各个电路装置的工序。
3.如权利要求1或2中所述的电路装置的制造方法，其特征在于：
上述导电箔由铜、铝、铁-镍的某一种构成。
4.如权利要求1或2中所述的电路装置的制造方法，其特征在于：
利用化学的或物理的刻蚀，形成在上述导电箔上有选择地被形成的上述分离槽。
5.如权利要求1或2中所述的电路装置的制造方法，其特征在于：
使用热硬化性树脂作为上述层间绝缘膜。
6.如权利要求5中所述的电路装置的制造方法，其特征在于：
利用激光在上述层间绝缘膜上形成通路孔。
7.如权利要求1或2中所述的电路装置的制造方法，其特征在于：
使用感光性抗蚀剂层作为上述层间绝缘膜。
8.如权利要求7中所述的电路装置的制造方法，其特征在于：
利用感光在上述层间绝缘膜上形成通路孔。
9.如权利要求1或2中所述的电路装置的制造方法，其特征在于：
用铜电镀层形成上述多层导电图形。
10.如权利要求9中所述的电路装置的制造方法，其特征在于：
利用无电场电镀和电场电镀形成上述铜电镀层。
11.如权利要求1或2中所述的电路装置的制造方法，其特征在于：
把半导体裸芯片、片状电路部件的某一种或两者作为上述电路元件而加以粘接。
12.如权利要求1或2中所述的电路装置的制造方法，其特征在于：
用转移模塑或浇铸对上述绝缘性树脂进行模塑。
13.一种电路装置的制造方法，其特征在于，具备下述工序：
准备由金属构成的导电箔的工序；
在上述金属箔的表面涂上绝缘层的工序；
以贯通上述绝缘层的方式穿通设置通路孔的工序；
在从上述通路孔的底部露出的上述导电箔的表面上，形成与上述金属箔的构成材料不同的材料所构成的导电覆盖膜的工序；
经层间绝缘膜形成多层导电图形的工序；
将电路元件组装到所希望的上述导电图形上的工序；
用绝缘性树脂覆盖上述电路元件、对整体进行模塑的工序；以及
除去上述导电箔的工序。
14.如权利要求13中所述的电路装置的制造方法，其特征在于，
上述导电图形由与上述导电覆盖膜的构成物质不同的导电金属构成，
并且上述制造方法还具备利用切割将上述绝缘性树脂分离成包含各自的上述电路元件的各个电路装置的工序。
15.如权利要求13或14中所述的电路装置的制造方法，其特征在于：
上述导电箔由铜、铝、铁-镍的某一种构成。
16.如权利要求13或14中所述的电路装置的制造方法，其特征在于：
在除去上述导电箔时，留下上述导电覆盖膜。
17.如权利要求16中所述的电路装置的制造方法，其特征在于：
上述导电覆盖膜由金或银电镀层形成。
18.如权利要求16中所述的电路装置的制造方法，其特征在于：
将上述导电覆盖膜作为背面电极来使用。
19.如权利要求13或14中所述的电路装置的制造方法，其特征在于：
使用热硬化性树脂作为上述层间绝缘膜。
20.如权利要求19中所述的电路装置的制造方法，其特征在于：
利用激光在上述层间绝缘膜上形成通路孔。
21.如权利要求13或14中所述的电路装置的制造方法，其特征在于：
使用感光性抗蚀剂层作为上述层间绝缘膜。
22.如权利要求21中所述的电路装置的制造方法，其特征在于：
利用感光在上述层间绝缘膜上形成通路孔。
23.如权利要求13或14中所述的电路装置的制造方法，其特征在于：
用铜电镀层形成上述多层导电图形。
24.如权利要求23中所述的电路装置的制造方法，其特征在于：
利用无电场电镀和电场电镀形成上述铜电镀层。
25.如权利要求13或14中所述的电路装置的制造方法，其特征在于：
把半导体裸芯片、片状电路部件的某一种或两者作为上述电路元件而加以粘接。
26.如权利要求13或14中所述的电路装置的制造方法，其特征在于：
用转移模塑或浇铸对上述绝缘性树脂进行模塑。
CNB011379707A 2000-10-02 2001-10-02 电路装置的制造方法 Expired - Fee Related CN1187806C (zh)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
JP301674/00 2000-10-02
JP301675/00 2000-10-02
JP2000301674A JP2002110717A (ja) 2000-10-02 2000-10-02 回路装置の製造方法
JP2000301675A JP3643764B2 (ja) 2000-10-02 2000-10-02 回路装置の製造方法
JP301674/2000 2000-10-02
JP301675/2000 2000-10-02

Publications (2)

Publication Number Publication Date
CN1348205A CN1348205A (zh) 2002-05-08
CN1187806C true CN1187806C (zh) 2005-02-02

Family

ID=26601324

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB011379707A Expired - Fee Related CN1187806C (zh) 2000-10-02 2001-10-02 电路装置的制造方法

Country Status (3)

Country Link
US (1) US6864121B2 (zh)
CN (1) CN1187806C (zh)
TW (1) TW511422B (zh)

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW575949B (en) * 2001-02-06 2004-02-11 Hitachi Ltd Mixed integrated circuit device, its manufacturing method and electronic apparatus
JP2004186362A (ja) * 2002-12-03 2004-07-02 Sanyo Electric Co Ltd 回路装置
JP4350366B2 (ja) * 2002-12-24 2009-10-21 パナソニック株式会社 電子部品内蔵モジュール
KR20040104144A (ko) * 2003-06-03 2004-12-10 삼성전기주식회사 솔더 레지스트 패턴 형성 방법
JP4135565B2 (ja) * 2003-06-06 2008-08-20 松下電器産業株式会社 電子回路装置およびその製造方法
JP4383257B2 (ja) * 2004-05-31 2009-12-16 三洋電機株式会社 回路装置およびその製造方法
JP2005347353A (ja) * 2004-05-31 2005-12-15 Sanyo Electric Co Ltd 回路装置およびその製造方法
JP2006019361A (ja) * 2004-06-30 2006-01-19 Sanyo Electric Co Ltd 回路装置およびその製造方法
CN100383920C (zh) * 2006-05-26 2008-04-23 江阴长电先进封装有限公司 芯片级硅穿孔散热方法及其结构
EP2082436B1 (en) 2006-10-12 2019-08-28 Cambrios Film Solutions Corporation Nanowire-based transparent conductors and method of making them
US8018568B2 (en) * 2006-10-12 2011-09-13 Cambrios Technologies Corporation Nanowire-based transparent conductors and applications thereof
JP5324051B2 (ja) * 2007-03-29 2013-10-23 新光電気工業株式会社 配線基板の製造方法及び半導体装置の製造方法及び配線基板
EP2141972B1 (en) * 2007-05-02 2014-04-02 Murata Manufacturing Co. Ltd. Component-incorporating module and its manufacturing method
DE102007049160B4 (de) * 2007-10-13 2010-01-28 Carl Baasel Lasertechnik Gmbh & Co. Kg Verfahren zum Vereinzeln von zu einer Gruppe zusammengefassten, einen Kunststoffvergusskörper aufweisenden Chipgehäusen
DE102008022733B4 (de) * 2008-05-05 2011-05-26 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Funktionseinheit und Verfahren zu deren Herstellung
US8035224B2 (en) * 2008-11-14 2011-10-11 Infineon Technologies Ag Semiconductor device
DE102010023343A1 (de) * 2010-06-10 2011-12-15 Osram Opto Semiconductors Gmbh Strahlungsemittierender Halbleiterkörper, Verfahren zur Herstellung eines strahlungsemittierenden Halbleiterkörpers und strahlungsemittierendes Halbleiterbauelement
US8581421B2 (en) * 2010-12-20 2013-11-12 Shinko Electric Industries Co., Ltd. Semiconductor package manufacturing method and semiconductor package
JP2013123014A (ja) * 2011-12-12 2013-06-20 Toyota Industries Corp 半導体装置
JP5987719B2 (ja) * 2013-02-13 2016-09-07 三菱電機株式会社 半導体装置
JP5842859B2 (ja) * 2013-04-15 2016-01-13 株式会社村田製作所 多層配線基板およびこれを備えるモジュール
WO2016179273A1 (en) * 2015-05-04 2016-11-10 Eoplex Limited Lead carrier with print formed package components and conductive path redistribution structures
KR20170023310A (ko) * 2015-08-20 2017-03-03 에스케이하이닉스 주식회사 임베디드 회로 패턴을 가지는 패키지 기판, 제조 방법 및 이를 포함하는 반도체 패키지
JP7396789B2 (ja) * 2018-08-10 2023-12-12 日東電工株式会社 配線回路基板、その製造方法および配線回路基板集合体シート
JP2021158304A (ja) * 2020-03-30 2021-10-07 富士電機株式会社 半導体装置及び半導体装置の製造方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57176746A (en) * 1981-04-21 1982-10-30 Nippon Telegr & Teleph Corp <Ntt> Semiconductor integrated circuit and manufacture thereof
JPS59200427A (ja) * 1983-04-28 1984-11-13 Toshiba Corp ハイブリツド集積回路
US4755415A (en) * 1985-10-03 1988-07-05 Fuji Photo Film Co., Ltd. Optical shutter array and method for making
US5049085A (en) * 1989-12-22 1991-09-17 Minnesota Mining And Manufacturing Company Anisotropically conductive polymeric matrix
US5366906A (en) * 1992-10-16 1994-11-22 Martin Marietta Corporation Wafer level integration and testing
US5976912A (en) 1994-03-18 1999-11-02 Hitachi Chemical Company, Ltd. Fabrication process of semiconductor package and semiconductor package
US6165907A (en) * 1996-05-20 2000-12-26 Kabushiki Kaisha Toshiba Plasma etching method and plasma etching apparatus
US6100112A (en) * 1998-05-28 2000-08-08 The Furukawa Electric Co., Ltd. Method of manufacturing a tape carrier with bump
EP1122778A3 (en) * 2000-01-31 2004-04-07 Sanyo Electric Co., Ltd. Circuit device and manufacturing method of circuit device
US6545364B2 (en) * 2000-09-04 2003-04-08 Sanyo Electric Co., Ltd. Circuit device and method of manufacturing the same
TW511401B (en) * 2000-09-04 2002-11-21 Sanyo Electric Co Method for manufacturing circuit device

Also Published As

Publication number Publication date
US6864121B2 (en) 2005-03-08
US20020052062A1 (en) 2002-05-02
CN1348205A (zh) 2002-05-08
TW511422B (en) 2002-11-21

Similar Documents

Publication Publication Date Title
CN1187806C (zh) 电路装置的制造方法
CN1258954C (zh) 电路器件的制造方法
CN1198332C (zh) 布线基片、半导体器件和布线基片的制造方法
CN1260789C (zh) 电路板,半导体装置制造方法,及电镀系统
CN1138302C (zh) 半导体器件的制造方法和半导体器件的封装
CN1208830C (zh) 半导体芯片与布线基板及制法、半导体晶片、半导体装置
CN1241259C (zh) 电路装置的制造方法
CN1244258C (zh) 电路装置及其制造方法
CN1491439A (zh) 多芯片电路模块及其制造方法
CN1705104A (zh) 电路装置及其制造方法
CN1700431A (zh) 电路装置及其制造方法、板状体
CN1722370A (zh) 半导体装置的制造方法
CN1497717A (zh) 电路装置及其制造方法
CN1674758A (zh) 电路装置及其制造方法
CN1750737A (zh) 其上安装有芯片封装模块的印刷电路板及其制造方法
CN1233205C (zh) 电路装置的制造方法
CN1674277A (zh) 电路装置
CN1449232A (zh) 电路部件内装模块及其制造方法
CN1797758A (zh) 具有半－刻蚀键合焊盘和切割电镀线的bga封装及其制造方法
CN1441472A (zh) 半导体装置及其制造方法、电路板和电子仪器
CN1199531C (zh) 使用金属氧化物半导体场效应晶体管的保护电路装置及其制造方法
CN1758430A (zh) 半导体器件和半导体器件的制造方法
CN1677665A (zh) 电路装置及其制造方法
CN1694603A (zh) 印制电路板的电解镀金方法
CN1191619C (zh) 电路装置及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20050202

Termination date: 20141002

EXPY Termination of patent right or utility model