JPS59200427A - ハイブリツド集積回路 - Google Patents

ハイブリツド集積回路

Info

Publication number
JPS59200427A
JPS59200427A JP7382183A JP7382183A JPS59200427A JP S59200427 A JPS59200427 A JP S59200427A JP 7382183 A JP7382183 A JP 7382183A JP 7382183 A JP7382183 A JP 7382183A JP S59200427 A JPS59200427 A JP S59200427A
Authority
JP
Japan
Prior art keywords
integrated circuit
conductive paste
circuit chip
base body
metallic base
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP7382183A
Other languages
English (en)
Inventor
Yoshiyuki Suda
良幸 須田
Tamio Saito
斎藤　民雄
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP7382183A priority Critical patent/JPS59200427A/ja
Publication of JPS59200427A publication Critical patent/JPS59200427A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/27011—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature
    • H01L2224/27013—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature for holding or confining the layer connector, e.g. solder flow barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29339—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3205—Shape
    • H01L2224/32057—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83009—Pre-treatment of the layer connector or the bonding area
    • H01L2224/83051—Forming additional members, e.g. dam structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8312—Aligning
    • H01L2224/83136—Aligning involving guiding structures, e.g. spacers or supporting members
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83385—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/0665—Epoxy resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Die Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［発明の技術分野］ 本発明は、複数個の集積回路チップを備えた・・イブリ
ッド集積回路に関する。
〔発明の技術的背景とその問題点コ 複数個の集積回路チップを回路パターンを有する一個の
基板上に固定し、ワイヤボンディング等で電気的に接続
するハイブリッド集積回路は、例えば大容量のメモリ、
サーマルヘッドの駆動回路部、密着センサ等の光電変換
器の駆動回路部等、多方面で利用されている。
ところで、複数個の集積回路チップを基板ｔに実装した
場合問題となるのが、接地用の配線であル。例えばサー
マルヘッド等においては、この接地用配線には数１０Ａ
程度の電流が流れるたＹ）、一般の信号伝送路に比べ大
面積の配線パターンを要する。従って接地用配線以外の
配線パターンの占める面積が限られてしまうという問題
点がある。
一方、電子機器の小型化に伴ない、配線パターンの高密
度化が要求されている。しかしながらこのように配線パ
ターンを形成し得る面積が限られているため高密度化に
は限界があっだっまだこのように大面積が接地用配線と
して必要であるため小型化にも限界があった。
［発明の目的］ 本発明は以上の点を考慮してなされたもので、高密度の
配線が可能な・・イブリッド集積回路を払。
供することを目的とする。
［発明の概要コ 本発明は、金属基体と、前記金属基体上に形成された絶
縁性樹脂層と、前記絶縁性樹脂層を貫通して前記金属基
体を露出するように形成された孔と、前記孔に充填され
前記金属基体と電気的接続を有する導電性ペーストと、
前記導電性ペーストを介して前記金属基板上に固着され
前記金属基体を接地用配線として用いる回路チップとを
具備したことを特徴とするノ・イブリッド集積回路であ
る。
本発明においては、金属基体としてアルミニウム板、鋼
板等を用いることができる０また絶縁性樹脂としては、
エポキシ樹脂、ポリイミド樹脂、ＢＴレジン等を用いる
ことができる。また導電性ペーストとしてはエポキシ系
Ａｇペースト、エポキシ系Ｎｉペースト等の樹脂系導電
性ペースト等を用いることができる。
本発明における絶縁性樹脂層を貫通する孔は、金属基体
上に絶縁性樹脂層をコーティングした後ドリル等の機械
的手段、レーザ光照射等によ多形成することができる。
またスクリーン印刷等の手段によりあらかじめ孔を有す
るパターンの絶縁性樹脂層を形成しても良い。
通常集積回路チップを接着すべき位置のパッドは集積回
路チップの大きさにあわせて、３〜６闘角の大きさに形
成されるため、孔径は製造上の誤差を考慮して０．３〜
１ｍ程度が好ましい。またあまシ孔径が大きすぎると集
積回路チップの固定が不安定と々ってしまう。
また絶縁性樹脂層上には、金箔等の導体箔をラミネート
して所望のパターンにエツチングしだシ導電性ペースト
を印刷したシして回路パターンを形成する。例えば導体
箔を形成する場合、前述の孔の形成は、ラミネートの前
後どちらでも行なうことができる。すなわち導体箔形成
後、導体箔、絶縁性樹脂ともに貫通するように孔を形成
しても良いし、あらかじめ孔を有する絶縁性樹脂層上に
導体箔をラミネートし、孔の部分の導体箔をエツチング
等によシ除去しても良い。
本発明においては、金属基体を接地用配線として用い、
集積回路チップの基板上への固定と、集積回路チップと
接地用配線の電気的接続を導電性ペーストによシ同時に
行なうことができる。
従って絶縁性樹脂層表面に接地用配線を形成する必要が
なくなり、ハイブリッド集積回路を小型にすることがで
きる。一般に金属基板上に絶縁性樹脂層を形成した金属
ベース基板は、熱放散性、熱伝導性の良いことが知られ
ているが、本発明では集積回路チップが絶縁性樹脂に比
べ熱伝導性の良い導電性ペーストを介して直接金属基体
に接続されているため、この集積回路チップからの熱放
散性が非常に良好となる。
まだボンディングワイヤ等による接続に比べ、導電性ペ
ーストによる接続は、接触面積が大きいため流し得る電
流容量も大きく安定性に優れている。さらに導電性ペー
ストによる接−続は電気的に良好であるため、集積回路
チップと接地用配線間における電圧降下を減少すること
ができる。従ってハイブリッド集積回路の消費電力を低
減することができる。また金属基体を接地用配線として
用いることによシ、絶縁性樹脂層上に形成された導体層
に比べ低抵抗であるため外部からのノイズに強く、流し
得る電流容量も大きい。
［発明の効果］ 以上説明したように本発明によれば、小型化、高密度化
可能な−・イブリッド集積回路を得ることができる。特
にサーマルヘッドの駆動回路部等の大電流が流れる機器
に用いると効果的である。
［発明の実施例］ 本発明の詳細な説明する。
第１図は本実施例を工程順に示す・・イブリッド集積回
路の断面図である。
厚さ１ｍのステンレス板る金属基体（１）として用い、
この金属基体（１）表面にエポキシ樹脂からなる絶縁性
樹脂層（２）を形成する。次にこの絶縁性樹脂層（２）
表面に金箔（３ンを熱圧着によシラミネートする。
続いてフォトエツチング工程を用い、金箔（３）を所望
形状とし、導体路パターンを形成する（第１図（→）０ 次に、孔（４）を形成する。この孔（４）は、数値制御
ボール盤を用い、金箔（３）、絶縁性樹脂層（２）を貫
通して、金属基体（１）が露出するように形成する（第
１図（ｂ））。このとき、金属基体（１）表面を少しけ
ずシとる程度に穴開けを行なうことが好ましい。孔（４
）径は０．５＋ｍとした。このように穴開けを行なうこ
とによシ金属基体（１）表面の酸化物等が除去されるた
め、導電性ペースト（５）との電気的接続が良好となる
。
このように形成された孔（４）に、導電性ペースト（５
）としてエポキシ系Ａｇペーストを充填し、金属基体（
１）との電気的接続をとる（第１図（Ｃ））。続いてと
（７）導電性ペースト（５）上に集積回路チップ（６）
　ｔ　配置し、１２０℃、加分間ベーキングすることに
ょシ導電性ペースト（５）を固化し、集積回路チップ（
６）を固定する。この導電性ペースト（５）の充填はス
クリーン印刷法、ディスペンサーを用いて行なう。また
この導電性ペースト（５どは、集積回路チップ（６）と
金属基体（１）との電気的接続手段及び基板上への集積
回路チップ（６）の固定手段を兼ねるため、金箔（３）
表面かられずかにもシあがる程度に充填することが好ま
しい。また前記孔（４）も金属基体（１）に凹部を形成
するように設け、この凹部に導電性ペースト（５）を充
填するようにすれば、集積回路チップ（６）の固着の安
定性が増す。集積回路チップ（６）からの配線はボンデ
ィングワイヤ（７）を接続することにより行なう（第１
図（ｄ））。
このように構成されたハイブリッド集積回路では、 ■金属基板を接地用配線として用いることにより大きい
電流容量を得ることが可能であり、また接地電位が安定
しており外部ノイズに対して強固である。
■導電性ペーストを介して直接集積回路チップを金属基
板に固定するため、熱放散性がより一層すぐれたものと
なる。また接地用配線としての金属基板との接続も安定
である。
■孔開けを機械的に行なうことができるため、製造上容
易である。
等の効果を得ることができる。
本実施例では一層の配線であったが、絶縁性樹脂層を導
体箔上に形成し多層配線を行なっても良い。さらに、多
層に配線したのち複数の絶縁性樹脂層を貫通するように
孔開けを行なうことも可能である。また金属基体を集積
回路チップ以外の素子の接地用配線として兼用すること
も可能である。
この場合、孔開け、導電性ペーストの充填を行なって導
体箔と金属基体との電気的導通を図ればよい０
【図面の簡単な説明】
第１図は本発明の詳細な説明するためのハイブリッド集
積回路の断面図。 １・・・金属基体、 ２・・・絶縁性樹脂層、 ３・・・金箔、　４・・・孔、 ５・・・導電性ペースト、 ６・・・集積回路チップ、 ７・・・ボンディングワイヤ。 代理人　弁理士　　則　近　憲　佑 （ほか１名） 第　　１　　図

Claims (1)

    【特許請求の範囲】
  1. 金属基体と、前記金属基体上に形成された絶縁性樹脂層
    と、前記絶縁性樹脂層を貫通して前記金属基体を露出す
    るように形成された孔と、前記孔に充填され前記金属基
    体と電気的接続を有する導電性ペーストと、前記導電性
    ペーストを介して前記金属基体上に固着され前記金属基
    体を接地用配線として用いる集積回路チップとを具備し
    −こきを特徴とするハイブリッド集積回路。
JP7382183A 1983-04-28 1983-04-28 ハイブリツド集積回路 Pending JPS59200427A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7382183A JPS59200427A (ja) 1983-04-28 1983-04-28 ハイブリツド集積回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7382183A JPS59200427A (ja) 1983-04-28 1983-04-28 ハイブリツド集積回路

Publications (1)

Publication Number Publication Date
JPS59200427A true JPS59200427A (ja) 1984-11-13

Family

ID=13529196

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7382183A Pending JPS59200427A (ja) 1983-04-28 1983-04-28 ハイブリツド集積回路

Country Status (1)

Country Link
JP (1) JPS59200427A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0834225B2 (ja) * 1989-05-01 1996-03-29 モトローラ・インコーポレーテッド 超高密度パッドアレイ・チップキャリアを接地する方法
US6864121B2 (en) * 2000-10-02 2005-03-08 Sanyo Electric Co., Ltd. Method of manufacturing circuit device
JP6163246B1 (ja) * 2016-12-06 2017-07-12 西村陶業株式会社 セラミックス基板の製造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0834225B2 (ja) * 1989-05-01 1996-03-29 モトローラ・インコーポレーテッド 超高密度パッドアレイ・チップキャリアを接地する方法
US6864121B2 (en) * 2000-10-02 2005-03-08 Sanyo Electric Co., Ltd. Method of manufacturing circuit device
JP6163246B1 (ja) * 2016-12-06 2017-07-12 西村陶業株式会社 セラミックス基板の製造方法
JP2018093100A (ja) * 2016-12-06 2018-06-14 西村陶業株式会社 セラミックス基板の製造方法

Similar Documents

Publication Publication Date Title
JP2755252B2 (ja) 半導体装置用パッケージ及び半導体装置
JP3670917B2 (ja) 半導体装置及びその製造方法
JP4271590B2 (ja) 半導体装置及びその製造方法
US8222747B2 (en) Multilayer wiring substrate mounted with electronic component and method for manufacturing the same
US7028400B1 (en) Integrated circuit substrate having laser-exposed terminals
JP5280309B2 (ja) 半導体装置及びその製造方法
JP2003031719A (ja) 半導体パッケージ及びその製造方法並びに半導体装置
US7399661B2 (en) Method for making an integrated circuit substrate having embedded back-side access conductors and vias
JPH0697225A (ja) 半導体装置
JP2011151185A (ja) 配線基板及び半導体装置
WO2004112135A1 (ja) 半導体装置用基板および半導体装置
JP5173758B2 (ja) 半導体パッケージの製造方法
JP2001176904A (ja) 半導体装置及びその製造方法
JP3937993B2 (ja) 配線板の製造方法
JP2004104048A (ja) チップ型固体電解コンデンサ
JP2001144245A (ja) 半導体パッケージ及びその製造方法並びに半導体装置
JP3907845B2 (ja) 半導体装置
JPH07106509A (ja) 多層構造半導体装置
JPS59200427A (ja) ハイブリツド集積回路
JP3105437B2 (ja) 半導体素子パッケージ及びその製造方法
JP4814129B2 (ja) 部品内蔵配線基板、配線基板内蔵用部品
JPH11163217A (ja) 半導体装置
JPH01175296A (ja) 多層印刷配線板装置
JP5066311B2 (ja) 配線基板
JPS58101080A (ja) サ−マルヘツドの製造方法