JP2000068322A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法

Info

Publication number
JP2000068322A
JP2000068322A JP10231373A JP23137398A JP2000068322A JP 2000068322 A JP2000068322 A JP 2000068322A JP 10231373 A JP10231373 A JP 10231373A JP 23137398 A JP23137398 A JP 23137398A JP 2000068322 A JP2000068322 A JP 2000068322A
Authority
JP
Japan
Prior art keywords
semiconductor device
circuit pattern
insulating layer
electrode
pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP10231373A
Other languages
English (en)
Other versions
JP3907845B2 (ja
Inventor
Shigeru Yamada
茂 山田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP23137398A priority Critical patent/JP3907845B2/ja
Priority to US09/241,402 priority patent/US6175153B1/en
Publication of JP2000068322A publication Critical patent/JP2000068322A/ja
Priority to US09/707,846 priority patent/US6387796B1/en
Priority to US10/124,595 priority patent/US6759316B2/en
Application granted granted Critical
Publication of JP3907845B2 publication Critical patent/JP3907845B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49572—Lead-frames or other flat leads consisting of thin flexible metallic tape with or without a film carrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/4824—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/49105—Connecting at different heights
    • H01L2224/49109—Connecting at different heights outside the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/86—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using tape automated bonding [TAB]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】 【課題】 良好な特性を得るとともに、放熱効果の向上
を図ることができる半導体装置及びその製造方法を提供
する。 【解決手段】 半導体素子１上の回路形成面に、第１の
絶縁層２が形成・接着され、その上面に第１の回路パタ
ーン３が形成されている。ここで第２の絶縁層６には第
１の外部電極導出用貫通穴９が形成されている。第１の
回路パターン３は半導体素子１上の電極４に接続され、
他端部は第１の回路パターン用外部電極５に接続されて
いる。同様に、第１の絶縁層２上には第１の回路パター
ン３を挟んで第２の絶縁層６が形成され、その上面に第
２の回路パターン７が形成されている。第２の回路パタ
ーン７は半導体素子１上の電極４に接続され、他端部は
第２の回路パターン用外部電極８に接続されている。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体装置の構造
及びその製造方法に関するものである。
【０００２】
【従来の技術】従来、このような分野の技術としては、
例えば、特開平９−２２３７５９号公報に開示されるも
のがあった。図１１は従来の半導体装置の断面図であ
る。この図に示すように、半導体素子４１の上面中央部
にはフィルム基板４２が両面接着フィルム４３を介して
接着されている。半導体素子４１のバンプ４４には第２
の接続電極４５が接続されている。第１の接続電極４６
上には半田バンプ４７が形成されている。半田バンプ４
７を形成する場合、半田ボールを第１の接続電極４６上
に配置し、ウェットバックを行う。この場合、半田ボー
ルを第１の接続電極４６上に直接接触させて配置するこ
とができ、ひいては半田バンプ４７を良好に形成するこ
とができる。
【０００３】
【発明が解決しようとする課題】しかしながら、上記し
た従来の半導体装置では、共通プレーンを形成できない
ため十分な特性が得られない。また、半導体素子の発熱
は裏面からの放熱のため十分な放熱効果が得られないと
いった問題があった。本発明は、上記問題点を除去し、
良好な特性を得るとともに、放熱効果の向上を図ること
ができる半導体装置及びその製造方法を提供することを
目的とする。
【０００４】
【課題を解決するための手段】本発明は、上記目的を達
成するために、 〔１〕半導体装置において、半導体素子上の回路面に絶
縁層と回路パターンを交互に形成し多層構造とするよう
にしたものである。 〔２〕上記〔１〕記載の半導体装置において、上段の絶
縁層に比較し下段の絶縁層を小さく形成するようにした
ものである。
【０００５】〔３〕上記〔１〕記載の半導体装置におい
て、下段の回路パターンをプレーン状の電源あるいはグ
ランドとするようにしたものである。 〔４〕半導体装置において、半導体素子上中央部にある
電極部を除く回路面に絶縁層と回路パターンを交互に形
成し多層構造とするようにしたものである。 〔５〕半導体装置において、半導体素子上の回路面に絶
縁層と回路パターンを交互に形成し多層構造とした下段
の回路パターンに貫通穴を充填して形成される第１の半
田ボールと、前記多層構造とした上段の回路パターンに
接続される第２の半田ボールとを備え、前記貫通穴を充
填して形成される第１の半田ボールの球形と前記第２の
半田ボールの球形とを略同じ大きさにするようにしたも
のである。
【０００６】〔６〕半導体装置の製造方法において、下
段の回路パターン外部電極用半田ボールを上段の回路パ
ターン外部電極用半田ボールより、下段の外部電極導出
用貫通穴のほぼ体積と等しい分だけ大きいものを使用す
るようにしたものである。 〔７〕半導体装置において、表面に複数の電極を有する
半導体素子と、前記表面上に形成された第１の絶縁層
と、この第１の絶縁層上に形成され、前記電極と接続さ
れた第１の配線パターンと、この第１の配線パターンの
一部を露出する開口部を有し、前記第１の絶縁層および
前記第１の配線パターン上に形成された第２の絶縁層
と、この第２の絶縁層上に形成され、前記第１の配線パ
ターンと接続される電極とは異なる前記電極と接続され
た第２の配線パターンとを有するようにしたものであ
る。
【０００７】〔８〕上記〔７〕記載の半導体装置におい
て、前記第１の配線パターンは実質的に前記第１の絶縁
層全面を覆っているようにしたものである。
〔９〕上記〔８〕記載の半導体装置において、前記第１
の配線パターンは、電源またはグランドに接続されてい
るようにしたものである。 〔１０〕上記〔７〕記載の半導体装置において、前記第
２の絶縁層および前記第２の配線パターンは、前記開口
部および前記第２の配線パターンの一部を露出して、樹
脂にて覆われるようにしたものである。
【０００８】
【発明の実施の形態】以下、本発明の実施の形態につい
て、詳細に説明する。図１は本発明の第１実施例を示す
半導体装置の断面図、図２はその半導体装置の平面図で
あり、図２（ａ）はその第１の回路パターンの平面図、
図２（ｂ）はその第２の回路パターンの平面図である。
【０００９】これらの図において、１は半導体素子、２
は第１の絶縁層（第１の絶縁膜）、３は第１の回路パタ
ーン、４は電極、５は第１の回路パターン用外部電極、
６は第２の絶縁層（第２の絶縁膜）、７は第２の回路パ
ターン、８は第２の回路パターン用外部電極、９は第１
の外部電極導出用貫通穴、１０は封止樹脂である。図１
に示すように、半導体素子１上の回路形成面に、第１の
絶縁層２が形成・接着され（絶縁層の両面は接着剤が塗
布されている）、その上面に第１の回路パターン３が形
成されている。ここで第２の絶縁層６には第１の外部電
極導出用貫通穴９が形成されている。そして、第１の回
路パターン３は半導体素子１上の電極４に接続され、他
端部は第１の回路パターン用外部電極５に接続されてい
る。
【００１０】同様に、第１の絶縁膜２上には第１の回路
パターン３を挟んで第２の絶縁層６が形成され、その上
面に第２の回路パターン７が形成されている。第２の回
路パターン７は半導体素子１上の電極４に接続され、他
端部は第２の回路パターン用外部電極８に接続されてい
る。上記した半導体装置の製造方法は、例えば、ポリイ
ミド等の絶縁材料を所定の形状に穴明け加工し、その全
面に銅箔等の金属膜を接着剤を用いて貼り付ける。
【００１１】その後、エッチングにより所定のパターン
を形成し、このパターンにメッキを施す。このパターン
の形成された絶縁材料を半導体素子上に固定し、絶縁材
料の端部から導出しているパターンを、半導体素子の電
極にボンディングツールで押し当て、荷重、熱、超音波
を加えて接合する。
【００１２】以下、その具体的な半導体装置の製造方法
について説明する。 （Ａ）まず、第１の回路パターン３の形成方法について
図３を参照しながら説明する。 （１）図３（ａ）に示すように、ポリイミド等の絶縁層
１０１を形成する。 （２）次に、図３（ｂ）に示すように、その絶縁層１０
１に所定形状の穴明加工を施し、穴１０２を形成する。
【００１３】（３）次に、図３（ｃ−１）や図３（ｃ−
２）に示すように、その上に接着剤層１０３により、金
属膜（銅箔、金箔など）１０４を貼り付ける。その後、
必要に応じてめっきを施す。 （Ｂ）次に、第２の回路パターン７の形成方法について
図４を参照しながら説明する。
【００１４】（１）図４（ａ）に示すように、下地層
（図示なし）上にポリイミド等の絶縁層２０１を形成す
る。 （２）次に、図４（ｂ）に示すように、その絶縁層２０
１の表面を蒸着などにより表面処理を行い蒸着膜２０２
を形成する。 （３）次に、図４（ｃ）に示すように、その表面処理が
実施された面上にレジスト膜２０３を形成する。
【００１５】（４）次に、図４（ｄ）に示すように、そ
のレジスト膜２０３を所定のパターンに除去する。 （５）次に、図４（ｅ）に示すように、銅や金等の金属
めっき２０４を行う。 （６）次いで、図４（ｆ）に示すように、不要なレジス
ト、蒸着膜、絶縁層をエッチングして所定のパターンを
形成する。
【００１６】（Ｃ）次に、半導体素子への接続方法につ
いて図５を参照しながら説明する。 （１）まず、図５（ａ）に示すように、半導体素子３０
１上には電極３１１が形成されるとともに、上記した回
路パターンが半導体素子３０１上に固定される。その回
路パターンは、接着層３０２を介して、絶縁層３０３が
形成され、更に、その絶縁層３０３上に接着層３０４を
介して回路パターン３０５が形成される。ここで、この
回路パターン３０５の端部は電極３１１にオーバーハン
グしている。
【００１７】（２）そこで、図５（ｂ）に示すように、
回路パターン３０５の端部を半導体素子３０１の電極３
１１にボンディングツール４０１で押し当て、荷重、
熱、超音波を加え接合する。上記のようにして得られた
半導体装置の動作について説明すると、第１の回路パタ
ーン用外部電極５、第１の回路パターン３を介し半導体
素子１上の電極４と電気的動作が行われる。また、第２
の回路パターン用外部電極８、第２の回路パターン７を
介し、半導体素子１上の電極４と電気的動作が行われ
る。
【００１８】以上のように、第１実施例によれば、多層
配線構造としたので、設計の自由度及び放熱効果が向上
し、電気特性の向上が期待できるとともに、多ピン化が
容易になる。また、図２（ａ）に示すように、半導体素
子１上の回路形成面に、第１の絶縁層２が形成・接着さ
れ、その上面に第１の回路パターン３が形成されてい
る。ここで第２の絶縁層６には第１の外部電極導出用貫
通穴９（図１参照）が形成されている。この第１の回路
パターン３はプレーン状に形成され電源あるいはグラン
ドの共通のパターンとなっている。第１の回路パターン
３は半導体素子１上の電源あるいはグランド電極４に接
続され、他端部は第１の回路パターン用外部電極５に接
続されている。
【００１９】同様に、第１の絶縁層２上には第１の回路
パターン３を挟んで第２の絶縁層６が形成され、その上
面に第２の回路パターン７が形成されている。第２の回
路パターン７は半導体素子１上の電極４に接続され、他
端部は第２の回路パターン用外部電極８に接続されてい
る。この半導体装置を動作させると、第１の回路パター
ン用外部電極５、第１の回路パターン３を介し、半導体
素子１上の電極４と電気的動作が行われる。また、第２
の回路パターン用外部電極８、第２の回路パターン７を
介し半導体素子１上の電極４と電気的動作が行われる。
【００２０】以上のように、第１実施例によれば、第１
の回路パターン３をプレーン状に形成し共通の電源ある
いはグランド面としたので電気特性の向上が期待でき
る。さらに、熱伝導の良いプレーンを形成してあるので
放熱特性の向上が期待できる。図６は本発明の第２実施
例を示す半導体装置の断面図、図７はその半導体装置の
平面図であり、図７（ａ）はその第１の回路パターンの
平面図、図７（ｂ）はその第２の回路パターンの平面図
である。
【００２１】第１実施例と比較すると、第２実施例では
第１の絶縁層を第２の絶縁層より小さくなるように形成
している。これらの図において、１１は半導体素子、１
２は第１の絶縁層、１３は第１の回路パターン、１４
Ａ，１４Ｂは電極、１５は第１の回路パターン用外部電
極、１６は第２の絶縁層、１７は第２の回路パターン、
１８は第２の回路パターン用外部電極、１９は第１の外
部電極導出用貫通穴、２０は封止樹脂である。
【００２２】これらの図に示すように、半導体素子１１
上に電極１４Ａと１４Ｂが千鳥状に形成されており、第
１の回路パターン１３は半導体素子１１の電極１４Ａ
（内側に配置された電極）に接続し、第２の回路パター
ン１７は半導体素子１１の電極１４Ｂ（外側に配置され
た電極）に接続されている。この半導体装置を動作させ
ると、第１の回路パターン用外部電極１５、第１の回路
パターン１３を介し、半導体素子１１上の電極１４Ａと
電気的動作が行われる。また、第２の回路パターン用外
部電極１８、第２の回路パターン１７を介し半導体素子
１１上の電極１４Ｂと電気的動作が行われる。
【００２３】以上のように、第２実施例によれば、第１
の絶縁層１２を第２の絶縁層１６より小さく形成するよ
うにしたので、特に、半導体素子上１１上の電極１４
Ａ，１４Ｂが千鳥状に配置される場合に、回路パターン
と電極の接続が容易になり、信頼性が向上する。図８は
本発明の第３実施例を示す半導体装置の断面図、図９は
その半導体装置の上面図である。
【００２４】これらの図において、２１は半導体素子、
２２は第１の絶縁層、２３は第１の回路パターン、２４
は電極、２５は第１の回路パターン用外部電極、２６は
第２の絶縁層、２７は第２の回路パターン、２８は第２
の回路パターン用外部電極、２９は第１の外部電極導出
用貫通穴、３０は封止樹脂である。半導体素子２１上の
回路形成面に、第１の絶縁層２２が半導体素子２１の中
央付近に設けられた電極２４を避けるように形成・接着
され、その上面に第１の回路パターン２３が形成されて
いる。ここで第２の絶縁層２６には第１の外部電極導出
用貫通穴２９が形成されている。そして、第１の回路パ
ターン２３は半導体素子２１上の電極２４に接続され、
他端部は第１の回路パターン用外部電極２５に接続され
ている。
【００２５】同様に、第１の絶縁層２２上には第１の回
路パターン２３を挟んで第２の絶縁層２６が形成され、
その上面に第２の回路パターン２７が形成されている。
第２の回路パターン２７は半導体素子２１上の電極２４
に接続され、他端部は第２の回路パターン用外部電極２
８に接続されている。上記構成の半導体装置を動作させ
ると、第１の回路パターン用外部電極２５、第１の外部
電極導出貫通穴２９、第１の回路パターン２３を介し半
導体素子２１上の電極２４と電気的動作が行われる。ま
た、第２の回路パターン用外部電極２８、第２の回路パ
ターン２７を介し半導体素子２１上の電極２４と電気的
動作が行われる。
【００２６】以上のように、第３実施例によれば、半導
体素子２１の中央部の絶縁層を除いてあり、かつ多層構
造にできるので中央電極構造の半導体素子２１に対応で
き、電気的特性の向上を図ることができる。図１０は本
発明の第４実施例を示す半導体装置の要部断面図であ
る。図１０（ａ）に示すように、予め第１の回路パター
ン３１、第１の絶縁膜３２、第２の回路パターン３３、
第１の外部電極導出用貫通穴３４が形成された必要個所
に半田ボール３５Ａ，３５Ｂを搭載し、熱を加えて半田
ボール３５Ａ，３５Ｂを溶融し、半田ボール３５Ａを第
１の回路パターン３１と、半田ボール３５Ｂを第２の回
路パターン３３と接続することにより、図１０（ｂ）に
示すように、第１の回路パターン用外部電極３６及び第
２の回路パターン用外部電極３７を形成する。この際、
第１の回路パターン用外部電極形成用の半田ボール３５
Ａは、第２の回路パターン用外部電極形成用の半田ボー
ル３５Ｂに比較し、大きいもの（３５Ａ＞３５Ｂ）を使
用する。大きさは、第１の外部電極導出用貫通穴３４の
体積とほぼ同等の分だけ大きくする。
【００２７】そこで、半田ボール３５Ａ，３５Ｂを溶融
し、外部電極を形成する際、第１の回路パターン用外部
電極３６形成用の半田ボール３５Ａは第１の外部電極導
出用貫通穴３４に入り込み、第１の回路パターン３１と
接続され、第２の回路パターン用外部電極３７と同等の
大きさとなる。以上のように、第４実施例によれば、第
１の回路パターン用外部電極形成用の半田ボール３５Ａ
は第２の回路パターン用外部電極形成用の半田ボール３
５Ｂに比較し、第１の外部電極導出用貫通穴３４の体積
とほぼ同等の分だけ大きくしたので、各外部電極の大き
さを等しくすることができ、安定した半導体装置の半田
付けを行うことができる。
【００２８】なお、本発明は上記実施例に限定されるも
のではなく、本発明の趣旨に基づき種々の変形が可能で
あり、それらを本発明の範囲から排除するものではな
い。
【００２９】
【発明の効果】以上、詳細に説明したように、本発明に
よれば、次のような効果を奏することができる。 （Ａ）多層配線構造としたので、設計の自由度及び放熱
効果が向上し、電気特性の向上が期待できるとともに、
多ピン化が容易になる。
【００３０】（Ｂ）第１の回路パターンをプレーン状に
形成し共通の電源あるいはグランド面としたので電気特
性の向上が期待できる。さらに、熱伝導の良いプレーン
を形成してあるので熱特性の向上が期待できる。 （Ｃ）第１の絶縁層を第２の絶縁層より小さく形成する
ようにしたので、特に、半導体素子上の電極が千鳥状に
配置される場合に、回路パターンと電極の接続が容易に
なり、信頼性が向上する。
【００３１】（Ｄ）半導体素子の中央部の絶縁層を除い
てあり、かつ多層構造にできるので中央電極構造の半導
体素子に対応でき、電気的特性の向上を図ることができ
る。 （Ｅ）第１の回路パターン用外部電極形成用の半田ボー
ルは第２の回路パターン用外部電極形成用の半田ボール
に比較し、第１の外部電極導出用貫通穴の体積とほぼ同
等の分だけ大きくしたので、各外部電極の大きさを等し
くすることができ、安定した半導体装置の半田付けを行
うことができる。
【図面の簡単な説明】
【図１】本発明の第１実施例を示す半導体装置の断面図
である。
【図２】本発明の第１実施例を示す半導体装置の平面図
である。
【図３】本発明の第１実施例を示す半導体装置の第１の
回路パターンの形成方法を示す工程図である。
【図４】本発明の第１実施例を示す半導体装置の第２の
回路パターンの形成方法を示す工程図である。
【図５】本発明の第１実施例を示す半導体装置の半導体
素子への接続方法を示す工程図である。
【図６】本発明の第２実施例を示す半導体装置の断面図
である。
【図７】本発明の第２実施例を示す半導体装置の平面図
である。
【図８】本発明の第３実施例を示す半導体装置の断面図
である。
【図９】本発明の第３実施例を示す半導体装置の上面図
である。
【図１０】本発明の第４実施例を示す半導体装置の要部
断面図である。
【図１１】従来の半導体装置の断面図である。
【符号の説明】
１，１１，２１ 半導体素子 ２，１２，２２，３２ 第１の絶縁層（第１の絶縁
膜） ３，１３，２３，３１ 第１の回路パターン ４，１４Ａ，１４Ｂ，２４ 電極 ５，１５，２５，３６ 第１の回路パターン用外部電
極 ６，１６，２６ 第２の絶縁層（第２の絶縁膜） ７，１７，２７，３３ 第２の回路パターン ８，１８，２８，３７ 第２の回路パターン用外部電
極 ９，１９，２９，３４ 第１の外部電極導出用貫通穴 １０，２０，３０ 封止樹脂 ３５Ａ，３５Ｂ 半田ボール

Claims (10)

    【特許請求の範囲】
  1. 【請求項１】 半導体素子上の回路面に絶縁層と回路パ
    ターンを交互に形成し多層構造としたことを特徴とする
    半導体装置。
  2. 【請求項２】 請求項１記載の半導体装置において、上
    段の絶縁層に比較し下段の絶縁層を小さく形成したこと
    を特徴とする半導体装置。
  3. 【請求項３】 請求項１記載の半導体装置において、下
    段の回路パターンをプレーン状の電源あるいはグランド
    としたことを特徴とする半導体装置。
  4. 【請求項４】 半導体素子上中央部にある電極部を除く
    回路面に絶縁層と回路パターンを交互に形成し多層構造
    としたことを特徴とする半導体装置。
  5. 【請求項５】（ａ）半導体素子上の回路面に絶縁層と回
    路パターンを交互に形成し多層構造とした下段の回路パ
    ターンに貫通穴を充填して形成される第１の半田ボール
    と、（ｂ）前記多層構造とした上段の回路パターンに接
    続される第２の半田ボールとを備え、（ｃ）前記貫通穴
    を充填して形成される第１の半田ボールの球形と前記第
    ２の半田ボールの球形とを略同じ大きさにすることを特
    徴とする半導体装置。
  6. 【請求項６】 下段の回路パターン外部電極用半田ボー
    ルを上段の回路パターン外部電極用半田ボールより、下
    段の外部電極導出用貫通穴のほぼ体積と等しい分だけ大
    きいものを使用することを特徴とする半導体装置の製造
    方法。
  7. 【請求項７】（ａ）表面に複数の電極を有する半導体素
    子と、（ｂ）前記表面上に形成された第１の絶縁層と、
    （ｃ）該第１の絶縁層上に形成され、前記電極と接続さ
    れた第１の配線パターンと、（ｄ）該第１の配線パター
    ンの一部を露出する開口部を有し、前記第１の絶縁層お
    よび前記第１の配線パターン上に形成された第２の絶縁
    層と、（ｅ）該第２の絶縁層上に形成され、前記第１の
    配線パターンと接続される電極とは異なる前記電極と接
    続された第２の配線パターンと、 を有することを特徴とする半導体装置。
  8. 【請求項８】 請求項７記載の半導体装置において、前
    記第１の配線パターンは実質的に前記第１の絶縁層全面
    を覆っていることを特徴とする半導体装置。
  9. 【請求項９】 請求項８記載の半導体装置において、前
    記第１の配線パターンは、電源またはグランドに接続さ
    れていることを特徴とする半導体装置。
  10. 【請求項１０】 請求項７記載の半導体装置において、
    前記第２の絶縁層および前記第２の配線パターンは、前
    記開口部および前記第２の配線パターンの一部を露出し
    て、樹脂にて覆われることを特徴とする半導体装置。
JP23137398A 1998-08-18 1998-08-18 半導体装置 Expired - Fee Related JP3907845B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP23137398A JP3907845B2 (ja) 1998-08-18 1998-08-18 半導体装置
US09/241,402 US6175153B1 (en) 1998-08-18 1999-02-02 Semiconductor device
US09/707,846 US6387796B1 (en) 1998-08-18 2000-11-08 Semiconductor device and method of manufacturing the same
US10/124,595 US6759316B2 (en) 1998-08-18 2002-04-18 Method of manufacturing a semiconductor chip

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP23137398A JP3907845B2 (ja) 1998-08-18 1998-08-18 半導体装置

Publications (2)

Publication Number Publication Date
JP2000068322A true JP2000068322A (ja) 2000-03-03
JP3907845B2 JP3907845B2 (ja) 2007-04-18

Family

ID=16922613

Family Applications (1)

Application Number Title Priority Date Filing Date
JP23137398A Expired - Fee Related JP3907845B2 (ja) 1998-08-18 1998-08-18 半導体装置

Country Status (2)

Country Link
US (3) US6175153B1 (ja)
JP (1) JP3907845B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100656229B1 (ko) * 2000-03-21 2006-12-12 후지쯔 가부시끼가이샤 반도체 장치 및 그의 제조 방법
KR100708044B1 (ko) * 2001-07-28 2007-04-16 앰코 테크놀로지 코리아 주식회사 다층 써킷테이프 및 그 제조 방법과 이를 이용한반도체패키지
US7215031B2 (en) 2004-11-10 2007-05-08 Oki Electric Industry Co., Ltd. Multi chip package

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW582100B (en) * 2002-05-30 2004-04-01 Fujitsu Ltd Semiconductor device having a heat spreader exposed from a seal resin
JP4010298B2 (ja) * 2003-12-17 2007-11-21 セイコーエプソン株式会社 半導体装置及びその製造方法、回路基板並びに電子機器
US7576443B2 (en) * 2006-12-15 2009-08-18 General Electric Company Method and apparatus for generating electric power
US8350382B2 (en) * 2007-09-21 2013-01-08 Infineon Technologies Ag Semiconductor device including electronic component coupled to a backside of a chip
KR101614856B1 (ko) * 2009-10-12 2016-04-22 삼성전자주식회사 반도체 칩의 실장 기판, 이를 갖는 반도체 패키지 및 반도체 패키지의 제조 방법
USD930870S1 (en) 2019-02-26 2021-09-14 Julio Aguirre Flashlight attachment
TWI750838B (zh) * 2020-10-08 2021-12-21 友達光電股份有限公司 顯示面板及其製造方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4783695A (en) * 1986-09-26 1988-11-08 General Electric Company Multichip integrated circuit packaging configuration and method
US5216278A (en) * 1990-12-04 1993-06-01 Motorola, Inc. Semiconductor device having a pad array carrier package
US5375041A (en) * 1992-12-02 1994-12-20 Intel Corporation Ra-tab array bump tab tape based I.C. package
JPH06291216A (ja) * 1993-04-05 1994-10-18 Sony Corp 基板及びセラミックパッケージ
US5679978A (en) * 1993-12-06 1997-10-21 Fujitsu Limited Semiconductor device having resin gate hole through substrate for resin encapsulation
JP2531464B2 (ja) * 1993-12-10 1996-09-04 日本電気株式会社 半導体パッケ―ジ
JPH07335783A (ja) * 1994-06-13 1995-12-22 Fujitsu Ltd 半導体装置及び半導体装置ユニット
JPH0846136A (ja) * 1994-07-26 1996-02-16 Fujitsu Ltd 半導体装置
JP2571024B2 (ja) * 1994-09-28 1997-01-16 日本電気株式会社 マルチチップモジュール
JPH08236586A (ja) * 1994-12-29 1996-09-13 Nitto Denko Corp 半導体装置及びその製造方法
US5567657A (en) * 1995-12-04 1996-10-22 General Electric Company Fabrication and structures of two-sided molded circuit modules with flexible interconnect layers
JP3743811B2 (ja) 1996-02-14 2006-02-08 カシオ計算機株式会社 半導体装置の製造方法
KR100231276B1 (ko) * 1996-06-21 1999-11-15 황인길 반도체패키지의 구조 및 제조방법
US5976974A (en) * 1997-04-22 1999-11-02 W. L. Gore & Associates, Inc. Method of forming redundant signal traces and corresponding electronic components
US5973391A (en) * 1997-12-11 1999-10-26 Read-Rite Corporation Interposer with embedded circuitry and method for using the same to package microelectronic units
US6087203A (en) * 1997-12-19 2000-07-11 Texas Instruments Incorporated Method for adhering and sealing a silicon chip in an integrated circuit package

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100656229B1 (ko) * 2000-03-21 2006-12-12 후지쯔 가부시끼가이샤 반도체 장치 및 그의 제조 방법
KR100708044B1 (ko) * 2001-07-28 2007-04-16 앰코 테크놀로지 코리아 주식회사 다층 써킷테이프 및 그 제조 방법과 이를 이용한반도체패키지
US7215031B2 (en) 2004-11-10 2007-05-08 Oki Electric Industry Co., Ltd. Multi chip package

Also Published As

Publication number Publication date
US6175153B1 (en) 2001-01-16
JP3907845B2 (ja) 2007-04-18
US6387796B1 (en) 2002-05-14
US6759316B2 (en) 2004-07-06
US20020115274A1 (en) 2002-08-22

Similar Documents

Publication Publication Date Title
JP3817453B2 (ja) 半導体装置
TWI273612B (en) Semiconductor device package and method of production and semiconductor device of same
JP2755252B2 (ja) 半導体装置用パッケージ及び半導体装置
TW201436130A (zh) 具有內建散熱座及增層電路之散熱增益型線路板
JPH08306820A (ja) 半導体装置、半導体装置用パッケージ及びその製造方法
JP4070470B2 (ja) 半導体装置用多層回路基板及びその製造方法並びに半導体装置
US6379996B1 (en) Package for semiconductor chip having thin recess portion and thick plane portion
JP2000068322A (ja) 半導体装置及びその製造方法
CN107210267A (zh) 半导体器件
JPH07106509A (ja) 多層構造半導体装置
TWI614855B (zh) 具有電磁屏蔽及散熱特性之半導體組體及製作方法
JPH1167963A (ja) 半導体装置
JP2003224228A (ja) 半導体装置用パッケージ並びに半導体装置及びその製造方法
JPH08330356A (ja) 導体層付異方性導電シートおよびこれを用いた配線基板
JPH10125721A (ja) 半導体装置
JP3959697B2 (ja) 半導体装置及び半導体装置の製造方法並びに配線基板
JPH09148482A (ja) 半導体装置
JPH09246416A (ja) 半導体装置
JP4122560B2 (ja) 半導体装置及び半導体装置の実装構造
JPH1131713A (ja) フィルムキャリアテープを用いたｂｇａ型半導体装置
JP4166097B2 (ja) 混成集積回路装置
JP3910937B2 (ja) 半導体装置
JP2000332155A (ja) 半導体装置及びその製造方法
JPH0982752A (ja) 半導体装置
JP3907002B2 (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050728

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20061024

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20061031

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061214

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070116

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070117

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100126

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100126

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110126

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120126

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120126

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130126

Year of fee payment: 6

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees