JP4122560B2 - 半導体装置及び半導体装置の実装構造 - Google Patents
半導体装置及び半導体装置の実装構造 Download PDFInfo
- Publication number
- JP4122560B2 JP4122560B2 JP9746298A JP9746298A JP4122560B2 JP 4122560 B2 JP4122560 B2 JP 4122560B2 JP 9746298 A JP9746298 A JP 9746298A JP 9746298 A JP9746298 A JP 9746298A JP 4122560 B2 JP4122560 B2 JP 4122560B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- conductive
- auxiliary substrate
- mounting structure
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
Landscapes
- Wire Bonding (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体装置、特にＢＧＡ（Ball Grid Array)と呼ばれる小型の半導体装置に関する。
近年、半導体装置の高集積化に伴い、半導体装置の寸法に比して多くの端子が配設されるようになっている。このように高集積化された半導体装置において半導体装置周縁部に端子を配設した場合、端子間のピッチが狭少化されることとなり、隣接する端子がショートする恐れがある。
【０００２】
そこで、印刷配線板の上面に半導体チップをオーバーモールドし、底面に半導体チップと導通する複数の半田ボールを十分なピッチで多数配設し、この半田ボールにより他の外部印刷配線板と導通を図るように構成したボールグリッドアレイ（以下ＢＧＡ）が使用されるようになってきた。
このような高集積の半導体装置は、更に複数をマザー基板上に実装することで処理能力や容量を増大させているが、ＢＧＡ型の半導体装置において、端子ピッチを変えることなく実装密度を高めることが求められている。
【０００３】
【従来の技術】
図９は、従来技術に係るＢＧＡ型の半導体装置及びその実装構造を示す図であり、図９（ａ）は実装状態断面図、図９（ｂ）は半導体装置を底面側から見た平面図である。
図９（ａ）に示すように、半導体装置７１は、配線板７２上に半導体チップ７５を搭載して、半導体チップ７５と配線板７２の接続パッドをワイヤー７６によって接続し、樹脂パッケージ７７により封止した構成である。配線板７２下面には、スルーホールを介して表面の接続パッドと接続される実装用の導電性ボール７８が設けられている。
【０００４】
導電性ボール７８は、図９（ｂ）の平面図から明らかなように、配線板７２の周辺部を除く中央領域に複数個が整列されて配設されている。
このような半導体装置７１は、図９（ａ）に示すとおり、マザー基板７９に複数が隣接するように実装される。
【０００５】
【発明が解決しようとする課題】
半導体装置７１における導電性ボール７８は、前述したように配線板７２の周辺部には形成されていない。これは、配線板７２の反りによる高さのばらつきを抑えると共に、導電性ボール７８を一定のエリア内に集中的に設けて信号経路を短くすることにより処理速度を速くするためである。
【０００６】
このような構造の半導体装置においては、図９（ａ）の如く複数をマザー基板７９に実装するような場合、導電性ボール７８が形成される領域に対して外形が大きくなるため、実装効率が悪くなる。導電性ボール７８のピッチを短くして更に中央部に集中させ、その分配線板７２を小さくするようなことも考えられるが、そのピッチにも限界があると共に、国内外の規格によりピッチが規定されてきており、変更のできない場合もある。
【０００７】
本発明は、上記課題を解決して、ピッチを変更することなく実装効率を高めて同面積における実装密度を向上させることを目的としている。
【０００８】
【課題を解決するための手段】
本発明の一観点によれば、表面に配線パターンを有するマザー基板上に、複数の導電性ボールを有するボールグリッドアレイ型の半導体装置を複数実装する半導体装置の実装構造において、補助基板を備える第１の半導体装置と、該第１の半導体装置に対して高さの低い第２の半導体装置とを交互に配置して、隣接する前記第１、第２の半導体装置のパッケージの一部が重複するように実装してなり、前記第１の半導体装置の導電性ボールは、該導電性ボールが存在する平面領域のみに対応する大きさであり、且つ、個々の導電性ボール毎に厚み方向に対する直線的な導通をとるための導通手段を有する補助基板に接続されている半導体装置の実装構造が提供される。
【０００９】
本発明の別の観点によれば、表面に配線パターンを有するマザー基板上に、複数の導電性ボールを有するボールグリッドアレイ型の半導体装置を複数実装する半導体装置の実装構造において、前記マザー基板は、前記半導体装置のパッケージ外形に対して小さい領域毎に凹部及び凸部を交互に有しており、該凹部及び凸部に、補助基板を有する半導体装置を配置して、隣接する半導体装置のパッケージの一部が重複するように実装してなり、前記導電性ボールは、該導電性ボールが存在する平面領域のみに対応する大きさであり、且つ、個々の導電性ボール毎に厚み方向に対する直線的な導通をとるための導通手段を有する補助基板に接続されている半導体装置の実装構造が提供される。
【００１０】
【発明の実施の形態】
以下、本発明の実施例を図面を参照しながら詳細に説明する。
図１〜図３は本発明の第１の実施形態を説明するための図であり、図１は第１実施形態に係る半導体装置断面図、図２は第１実施形態に係る補助基板の平面図及び断面図、図３は第１実施形態に係る実装状態を示す断面図である。
【００１１】
本実施形態に係る半導体装置１は、図１に示すように、表面に所定形状の配線パターン２ａを有し、その表面側と裏面側とをスルーホール３を介して電気的に接続するポリイミド等の絶縁材料からなる配線板２と、配線板２上に銀ペースト等の接着材を介して搭載される半導体チップ５と、半導体チップ５を封止保護する樹脂パッケージ７及び実装高さを調整する補助基板９とから構成される。
【００１２】
半導体チップ５上には、内部回路における電極の導出部となる接続パッド５ａが形成され、配線板２の配線パターン２ａとの間をワイヤー６によって接続されている。更に、配線パターン２ａはスルーホール３を介して配線板２裏面の導電性ボール８に電気的に接続されている。
補助基板９は、この導電性ボール８に接続されるものであり、複数の導電性ボール８に対応するように内壁に導電材１０ａが被着されたスルーホール１０と、実装部となる導電性ボール１１とを備えている。尚、図示していないが、補助基板９と配線板２との間の導電性ボール８を覆う領域には、接続部の保護及び機械的接続強度を高めるための樹脂材が塗布されている。
【００１３】
図２は、この補助基板９を単体で示す平面図及び断面図である。図２（ａ）に示すように、スルーホール１０は補助基板９の全面に一定の間隔で配設されている。補助基板９は、ガラスエポキシ樹脂等の絶縁材からなるものであり、スルーホール１０の内壁には導通をとるための銅等の導電材１０ａをメッキや蒸着、スパッタリング等の薄膜形成法により被着している。
【００１４】
上記ガラスエポキシ樹脂は、比較的安価であり所望の厚みを得ることができるため、本発明に係る補助基板９には好適である。また、同様な材料としてはセラミック等が考えられる。
また、図２（ｂ）に示すように、スルーホール１０の上端部にはテーパ１０ｂが設けられており、配線板２底面の導電性ボール８との接触面積を広くして確実な接続を可能にしている。図２（ａ）でスルーホール１０の周辺に見えている導電材１０ａはこのテーパ１０ｂの部分である。
【００１５】
一方、スルーホール１０の下端部には半田による導電性ボール１１がスルーホール１０内の導電材１０ａに接触するように形成されている。この導電性ボール１１も予め形成されるテーパ（符号なし）に接触するように接続されている。
補助基板９の配線板２底面への接続は、スルーホール１０のテーパ１０ｂに導電性ボール８を接触させた状態で導電性ボール８の溶解温度まで加熱することで行なう。導電性ボール８は半田等であり、容易に接続することができる。
【００１６】
尚、図１から明らかなように、補助基板９は導電性ボール８の形成領域のみを覆う大きさとしており、樹脂パッケージ７及び配線板２の外形に対しては、その周辺部を除く領域に納まる大きさとなっている。
以上説明した補助基板９を備える半導体装置１は、補助基板のない従来の半導体装置と併せてマザー基板上へ実装することによって、その実装密度を高めることが可能となる。
【００１７】
このような実装状態を図３の断面図に示している。本実施形態においては、図３に示すように、マザー基板１２上に、補助基板９を有する半導体装置１と補助基板のない通常の半導体装置１Ａとを交互に実装している。
マザー基板１２上には、所定の間隔で複数の接続用パッドが設けられており、この接続用パッドに各々導電性ボールが接触するように半導体装置１，１Ａが実装されている。交互に実装される半導体装置１，１Ａは、補助基板９の有無により高さが異なるが、導電性ボールのピッチは同一である。
【００１８】
以上のように、補助基板９を有する半導体装置１をマザー基板１２上に実装すると補助基板９の分高くなり、配線板２や樹脂パッケージ７の外形に対して表面積の小さい補助基板９の周辺部には空間ができる。従って、これに隣接して補助基板のない通常の半導体装置１Ａを実装すると、補助基板９の周辺部にできた空間に半導体装置１Ａの一部が納まることになる。
【００１９】
このことによって、隣接する半導体装置１，１Ａには、図３に示すように両者が重なる領域ａができ、その分実装密度を高めることが可能となる。
図４は本発明の第２の実施形態に係る半導体装置断面図であり、図１〜図３と同一構成部には同一符号を付している。
本実施形態に係る半導体装置２１は、配線板２の底面にスルーホール２３を有する絶縁フィルム２２ａ，２２ｂからなる補助基板２５を備えている。この補助基板２５のスルーホール２３内には、下部に設ける導電性ボール２４の一部が溶融することで充填されており、これによって配線板２の導電性ボール８との電気的な接続を行なっている。
【００２０】
本実施形態の補助基板２５における絶縁フィルム２２ａ，２２ｂは、ポリイミドシート表面に配線パターンが形成されたＴＡＢ (Tape Autmated Bonding)テープであり、所定の厚みを得るために２枚を重ね合わせた状態にしている。
ＴＡＢテープは、配線パターンを形成した長尺状態でリールに巻くことができるため、製造時においてリール送りによって連続的に供給することができる。従って、補助基板２５を効率良く製造することが可能となる。
【００２１】
図４では２枚の絶縁フィルム２２ａ，２２ｂを重ねて補助フィルム２５を構成しているが、使用する絶縁フィルムの枚数は必要な厚さに応じて適宜変更すれば良く、また絶縁フィルム１枚の厚さも変更することができる。
尚、図４は構造を明確に示すものであり、各部の厚み等の寸法関係は実際のものとは異なっている。つまり、配線板２を含む樹脂パッケージ７の厚さは１ｍｍ程度であり、数十μｍの絶縁フィルム２２ａ，２２ｂ底面に１ｍｍ前後の導電性ボール２４を設ける補助基板２５を形成し、これを配線板２の導電性ボール８に接続することで、所望の高さを得ることができる。
【００２２】
図５は本発明の第３の実施形態に係る半導体装置断面図であり、図１〜図３と同一構成部には同一符号を付している。
本実施形態に係る半導体装置３１は、導電性微粒子３２ａを含有する異方性導電膜３２からなる補助基板を配線板２の底面に備えている。異方性導電膜３２の下部には、配線板２の導電性ボール８に対向する位置に複数の導電性ボール３３が備えられている。
【００２３】
異方性導電膜３２は、所定以上の圧力が加わった部分のみ複数の導電性微粒子３２ａが接続されることで上下方向に導通されるものである。本実施形態では、異方性導電膜３２を挟むように備えられている一対の導電性ボール８，３３により、異方性導電膜３２が部分的に押圧され、その部分のみで導通がとられる。
本実施形態の如く異方性導電膜３２を高さを調整するための補助基板とすることにより、特にスルーホールや導電膜を形成することなく既製の材料の使用により、簡単に補助基板を構成することができる。
【００２４】
図６は本発明の第４の実施形態に係る補助基板の斜視図及び断面図である。
本実施形態の補助基板４０は、第１〜第３の実施形態における補助基板に共通的に適用することのできる複数の構成、即ち図６（ａ）（ｂ）に示すように、放熱用金属枠４１、位置決めピン４２、切欠き部４３及びガス抜き用穴４４を備えるものである。
【００２５】
放熱用金属枠４１は、補助基板４０の外側面に沿って張り付けられており、スルーホール４６内を伝達される電気信号によって補助基板４０に蓄えられる熱を逃がすものである。その材料は放熱性の良い銅等が望ましい。尚、図６（ａ）ではスルーホール４６を省略している。
位置決めピン４２は、補助基板４０の底面に導電性ボール４５よりも下方に突出した状態で形成されるものであり、マザー基板に実装する際の位置合わせを容易にしている。この場合、マザー基板側においても位置決めピン４２に対応する位置決め穴を設けておく必要がある。逆に補助基板４０に位置決め穴を、マザー基板に位置決めピンを設けても同様な効果を得られる。
【００２６】
切欠き部４３は、方向を確認するために補助基板４０の偏った位置に形成されるものである。半導体装置から導出される電極等が個々に異なる機能を有していて、導電性ボール４５の接続位置が個々に規定されるような場合、マザー基板上に実装する際に、簡単にその方向確認を可能にすることで誤実装を防止するものである。
【００２７】
ガス抜き用穴４４は、補助基板４０の中心付近を上下に貫通する穴であり、半導体チップ５を配線板２（図１参照）に搭載する際に用いる接着材、或いは補助基板４０と半導体装置本体とを接合する際に用いる樹脂材から発生するガスを外部へ排出するものである。このようなガスが内部に閉じ込められた場合、そのストレスによって樹脂パッケージ７（図１参照）にクラックが発生することがあるが、本実施形態の補助基板４０によりこれを防止することができる。
【００２８】
尚、半導体チップ１と配線板２との間の接着材から発生するガスを排出する場合には、配線板２にも貫通するガス抜き用穴を設けておく必要がある。
以上説明した本実施形態の補助基板４０における各構成は、それぞれ単独で存在しても有効となる。
図７（ａ）（ｂ）は、本発明の第５、第６の実施形態に係る実装状態を示す断面図である。
【００２９】
図７（ａ）に示す第５の実施形態は、異なる半導体装置を交互に実装する第１の実施形態とは異なり、補助基板５２を有する同一の半導体装置５１を複数実装するものであり、マザー基板５３の構造によって実装密度を高めている。
つまり、本実施形態におけるマザー基板５３は、凹部５３ａと凸部５３ｂとが所定間隔で交互に形成される凹凸形状になっており、凹部５３ａ内底面及び凸部５４ｂ表面には接続パッド５４が形成されている。これら凹部５３ａと凸部５３ｂとの段差は補助基板５２の高さに対応するように設けられている。
【００３０】
このような凹凸形状のマザー基板５３へ複数の半導体装置５１を実装することによって、隣接する半導体装置５１間に重なる領域ができるため、第１の実施形態と同様、実装密度を高めることが可能となる。
図７（ａ）においては、一対の凹部５３ａと凸部５３ｂにそれぞれ半導体装置５１が実装され、矢印のように別の凹部５３ａに半導体装置５１を実装しようとしている状態を示しているが、これはマザー基板５３の構造と半導体装置５１同士の重なる領域を明確にするための便宜的なもので、実際には全ての凹部５３ａ内に実装した後、凸部５３ｂに実装する。
【００３１】
図７（ｂ）に示す第６の実施形態は、前記第５の実施形態とは異なり、補助基板を備えていない通常の半導体装置５６を複数実装するものであり、マザー基板５８上に予め補助基板５７を交互に設置しておくことで実装密度を高めている。つまり、本実施形態におけるマザー基板５８は、所定間隔で接続パッド５９を有しており、この接続パッド５９上に予め補助基板５７を設置しておく。尚、補助基板５７は、半導体装置５６の実装位置に交互に設ける。
【００３２】
このように予め補助基板５７が設置されるマザー基板５８へ複数の半導体装置５６を実装することによって、隣接する半導体装置５６間に重なる領域ができるため、第５の実施形態と同様、実装密度を高めることが可能となる。
図７（ｂ）においても、既に実装されている一対の半導体装置５６に隣接する補助基板５７のないマザー基板５８上に矢印の如く半導体装置５６実装しようとしている状態を示しているが、実際には補助基板５７を設置していない全ての実装位置に実装した後、補助基板５７への実装を行なう。
【００３３】
図８は、本発明の第７の実施形態に係る実装状態を示す断面図である。図７に示す第７の実施形態は、前述した第５の実施形態の変形例であり、半導体装置６１を完全に収容できる凹部６３と、半導体装置の実装部分に対応する面積の凸部６４とを交互に備えるマザー基板６２に半導体装置６１を実装するものであり、特に補助基板を用いることなく、実装密度を高めることを可能にしている。
【００３４】
以上本発明は、補助基板を半導体装置やマザー基板に適宜設置することによって、また、マザー基板の形状を変更することによって、隣接する半導体装置の実装高さを異ならせるものである。これによって半導体装置同士の一部を立体的に重ね合わせて実装密度を高める。
【００３５】
【発明の効果】
本発明の半導体装置及び実装構造によれば、補助基板を有することから実装状態においてパッケージを実装面よりも高くすることができるため、直接実装される隣接の半導体基板の周辺部が重なる状態となるため、補助基板を有する半導体装置と通常の半導体装置とを交互に実装することで実装密度を高めることができる。
【図面の簡単な説明】
【図１】本発明の第１の実施形態に係る半導体装置断面図である。
【図２】 本発明の第１の実施形態に係る補助基板平面図及び断面図である。
【図３】本発明の第１の実施形態に係る実装状態を示す断面図である。
【図４】本発明の第２の実施形態に係る半導体装置断面図である。
【図５】本発明の第３の実施形態に係る半導体装置断面図である。
【図６】本発明の第４の実施形態に係る補助基板斜視図及び断面図である。
【図７】本発明の第５、第６の実施形態に係る実装状態を示す断面図である。
【図８】本発明の第７の実施形態に係る実装状態を示す断面図である。
【図９】従来技術に係る半導体装置及びその実装構造を示す図である。
【符号の説明】
１，２１，３１ 半導体装置
２ 配線板
５ 半導体チップ
８ 導電性ボール
９，２５，４０ 補助基板
３２ 異方性導電膜（補助基板）
１１，２４，３３，４５ 導電性ボール（補助基板側）
１２，５３，５８ マザー基板
【発明の属する技術分野】
本発明は、半導体装置、特にＢＧＡ（Ball Grid Array)と呼ばれる小型の半導体装置に関する。
近年、半導体装置の高集積化に伴い、半導体装置の寸法に比して多くの端子が配設されるようになっている。このように高集積化された半導体装置において半導体装置周縁部に端子を配設した場合、端子間のピッチが狭少化されることとなり、隣接する端子がショートする恐れがある。
【０００２】
そこで、印刷配線板の上面に半導体チップをオーバーモールドし、底面に半導体チップと導通する複数の半田ボールを十分なピッチで多数配設し、この半田ボールにより他の外部印刷配線板と導通を図るように構成したボールグリッドアレイ（以下ＢＧＡ）が使用されるようになってきた。
このような高集積の半導体装置は、更に複数をマザー基板上に実装することで処理能力や容量を増大させているが、ＢＧＡ型の半導体装置において、端子ピッチを変えることなく実装密度を高めることが求められている。
【０００３】
【従来の技術】
図９は、従来技術に係るＢＧＡ型の半導体装置及びその実装構造を示す図であり、図９（ａ）は実装状態断面図、図９（ｂ）は半導体装置を底面側から見た平面図である。
図９（ａ）に示すように、半導体装置７１は、配線板７２上に半導体チップ７５を搭載して、半導体チップ７５と配線板７２の接続パッドをワイヤー７６によって接続し、樹脂パッケージ７７により封止した構成である。配線板７２下面には、スルーホールを介して表面の接続パッドと接続される実装用の導電性ボール７８が設けられている。
【０００４】
導電性ボール７８は、図９（ｂ）の平面図から明らかなように、配線板７２の周辺部を除く中央領域に複数個が整列されて配設されている。
このような半導体装置７１は、図９（ａ）に示すとおり、マザー基板７９に複数が隣接するように実装される。
【０００５】
【発明が解決しようとする課題】
半導体装置７１における導電性ボール７８は、前述したように配線板７２の周辺部には形成されていない。これは、配線板７２の反りによる高さのばらつきを抑えると共に、導電性ボール７８を一定のエリア内に集中的に設けて信号経路を短くすることにより処理速度を速くするためである。
【０００６】
このような構造の半導体装置においては、図９（ａ）の如く複数をマザー基板７９に実装するような場合、導電性ボール７８が形成される領域に対して外形が大きくなるため、実装効率が悪くなる。導電性ボール７８のピッチを短くして更に中央部に集中させ、その分配線板７２を小さくするようなことも考えられるが、そのピッチにも限界があると共に、国内外の規格によりピッチが規定されてきており、変更のできない場合もある。
【０００７】
本発明は、上記課題を解決して、ピッチを変更することなく実装効率を高めて同面積における実装密度を向上させることを目的としている。
【０００８】
【課題を解決するための手段】
本発明の一観点によれば、表面に配線パターンを有するマザー基板上に、複数の導電性ボールを有するボールグリッドアレイ型の半導体装置を複数実装する半導体装置の実装構造において、補助基板を備える第１の半導体装置と、該第１の半導体装置に対して高さの低い第２の半導体装置とを交互に配置して、隣接する前記第１、第２の半導体装置のパッケージの一部が重複するように実装してなり、前記第１の半導体装置の導電性ボールは、該導電性ボールが存在する平面領域のみに対応する大きさであり、且つ、個々の導電性ボール毎に厚み方向に対する直線的な導通をとるための導通手段を有する補助基板に接続されている半導体装置の実装構造が提供される。
【０００９】
本発明の別の観点によれば、表面に配線パターンを有するマザー基板上に、複数の導電性ボールを有するボールグリッドアレイ型の半導体装置を複数実装する半導体装置の実装構造において、前記マザー基板は、前記半導体装置のパッケージ外形に対して小さい領域毎に凹部及び凸部を交互に有しており、該凹部及び凸部に、補助基板を有する半導体装置を配置して、隣接する半導体装置のパッケージの一部が重複するように実装してなり、前記導電性ボールは、該導電性ボールが存在する平面領域のみに対応する大きさであり、且つ、個々の導電性ボール毎に厚み方向に対する直線的な導通をとるための導通手段を有する補助基板に接続されている半導体装置の実装構造が提供される。
【００１０】
【発明の実施の形態】
以下、本発明の実施例を図面を参照しながら詳細に説明する。
図１〜図３は本発明の第１の実施形態を説明するための図であり、図１は第１実施形態に係る半導体装置断面図、図２は第１実施形態に係る補助基板の平面図及び断面図、図３は第１実施形態に係る実装状態を示す断面図である。
【００１１】
本実施形態に係る半導体装置１は、図１に示すように、表面に所定形状の配線パターン２ａを有し、その表面側と裏面側とをスルーホール３を介して電気的に接続するポリイミド等の絶縁材料からなる配線板２と、配線板２上に銀ペースト等の接着材を介して搭載される半導体チップ５と、半導体チップ５を封止保護する樹脂パッケージ７及び実装高さを調整する補助基板９とから構成される。
【００１２】
半導体チップ５上には、内部回路における電極の導出部となる接続パッド５ａが形成され、配線板２の配線パターン２ａとの間をワイヤー６によって接続されている。更に、配線パターン２ａはスルーホール３を介して配線板２裏面の導電性ボール８に電気的に接続されている。
補助基板９は、この導電性ボール８に接続されるものであり、複数の導電性ボール８に対応するように内壁に導電材１０ａが被着されたスルーホール１０と、実装部となる導電性ボール１１とを備えている。尚、図示していないが、補助基板９と配線板２との間の導電性ボール８を覆う領域には、接続部の保護及び機械的接続強度を高めるための樹脂材が塗布されている。
【００１３】
図２は、この補助基板９を単体で示す平面図及び断面図である。図２（ａ）に示すように、スルーホール１０は補助基板９の全面に一定の間隔で配設されている。補助基板９は、ガラスエポキシ樹脂等の絶縁材からなるものであり、スルーホール１０の内壁には導通をとるための銅等の導電材１０ａをメッキや蒸着、スパッタリング等の薄膜形成法により被着している。
【００１４】
上記ガラスエポキシ樹脂は、比較的安価であり所望の厚みを得ることができるため、本発明に係る補助基板９には好適である。また、同様な材料としてはセラミック等が考えられる。
また、図２（ｂ）に示すように、スルーホール１０の上端部にはテーパ１０ｂが設けられており、配線板２底面の導電性ボール８との接触面積を広くして確実な接続を可能にしている。図２（ａ）でスルーホール１０の周辺に見えている導電材１０ａはこのテーパ１０ｂの部分である。
【００１５】
一方、スルーホール１０の下端部には半田による導電性ボール１１がスルーホール１０内の導電材１０ａに接触するように形成されている。この導電性ボール１１も予め形成されるテーパ（符号なし）に接触するように接続されている。
補助基板９の配線板２底面への接続は、スルーホール１０のテーパ１０ｂに導電性ボール８を接触させた状態で導電性ボール８の溶解温度まで加熱することで行なう。導電性ボール８は半田等であり、容易に接続することができる。
【００１６】
尚、図１から明らかなように、補助基板９は導電性ボール８の形成領域のみを覆う大きさとしており、樹脂パッケージ７及び配線板２の外形に対しては、その周辺部を除く領域に納まる大きさとなっている。
以上説明した補助基板９を備える半導体装置１は、補助基板のない従来の半導体装置と併せてマザー基板上へ実装することによって、その実装密度を高めることが可能となる。
【００１７】
このような実装状態を図３の断面図に示している。本実施形態においては、図３に示すように、マザー基板１２上に、補助基板９を有する半導体装置１と補助基板のない通常の半導体装置１Ａとを交互に実装している。
マザー基板１２上には、所定の間隔で複数の接続用パッドが設けられており、この接続用パッドに各々導電性ボールが接触するように半導体装置１，１Ａが実装されている。交互に実装される半導体装置１，１Ａは、補助基板９の有無により高さが異なるが、導電性ボールのピッチは同一である。
【００１８】
以上のように、補助基板９を有する半導体装置１をマザー基板１２上に実装すると補助基板９の分高くなり、配線板２や樹脂パッケージ７の外形に対して表面積の小さい補助基板９の周辺部には空間ができる。従って、これに隣接して補助基板のない通常の半導体装置１Ａを実装すると、補助基板９の周辺部にできた空間に半導体装置１Ａの一部が納まることになる。
【００１９】
このことによって、隣接する半導体装置１，１Ａには、図３に示すように両者が重なる領域ａができ、その分実装密度を高めることが可能となる。
図４は本発明の第２の実施形態に係る半導体装置断面図であり、図１〜図３と同一構成部には同一符号を付している。
本実施形態に係る半導体装置２１は、配線板２の底面にスルーホール２３を有する絶縁フィルム２２ａ，２２ｂからなる補助基板２５を備えている。この補助基板２５のスルーホール２３内には、下部に設ける導電性ボール２４の一部が溶融することで充填されており、これによって配線板２の導電性ボール８との電気的な接続を行なっている。
【００２０】
本実施形態の補助基板２５における絶縁フィルム２２ａ，２２ｂは、ポリイミドシート表面に配線パターンが形成されたＴＡＢ (Tape Autmated Bonding)テープであり、所定の厚みを得るために２枚を重ね合わせた状態にしている。
ＴＡＢテープは、配線パターンを形成した長尺状態でリールに巻くことができるため、製造時においてリール送りによって連続的に供給することができる。従って、補助基板２５を効率良く製造することが可能となる。
【００２１】
図４では２枚の絶縁フィルム２２ａ，２２ｂを重ねて補助フィルム２５を構成しているが、使用する絶縁フィルムの枚数は必要な厚さに応じて適宜変更すれば良く、また絶縁フィルム１枚の厚さも変更することができる。
尚、図４は構造を明確に示すものであり、各部の厚み等の寸法関係は実際のものとは異なっている。つまり、配線板２を含む樹脂パッケージ７の厚さは１ｍｍ程度であり、数十μｍの絶縁フィルム２２ａ，２２ｂ底面に１ｍｍ前後の導電性ボール２４を設ける補助基板２５を形成し、これを配線板２の導電性ボール８に接続することで、所望の高さを得ることができる。
【００２２】
図５は本発明の第３の実施形態に係る半導体装置断面図であり、図１〜図３と同一構成部には同一符号を付している。
本実施形態に係る半導体装置３１は、導電性微粒子３２ａを含有する異方性導電膜３２からなる補助基板を配線板２の底面に備えている。異方性導電膜３２の下部には、配線板２の導電性ボール８に対向する位置に複数の導電性ボール３３が備えられている。
【００２３】
異方性導電膜３２は、所定以上の圧力が加わった部分のみ複数の導電性微粒子３２ａが接続されることで上下方向に導通されるものである。本実施形態では、異方性導電膜３２を挟むように備えられている一対の導電性ボール８，３３により、異方性導電膜３２が部分的に押圧され、その部分のみで導通がとられる。
本実施形態の如く異方性導電膜３２を高さを調整するための補助基板とすることにより、特にスルーホールや導電膜を形成することなく既製の材料の使用により、簡単に補助基板を構成することができる。
【００２４】
図６は本発明の第４の実施形態に係る補助基板の斜視図及び断面図である。
本実施形態の補助基板４０は、第１〜第３の実施形態における補助基板に共通的に適用することのできる複数の構成、即ち図６（ａ）（ｂ）に示すように、放熱用金属枠４１、位置決めピン４２、切欠き部４３及びガス抜き用穴４４を備えるものである。
【００２５】
放熱用金属枠４１は、補助基板４０の外側面に沿って張り付けられており、スルーホール４６内を伝達される電気信号によって補助基板４０に蓄えられる熱を逃がすものである。その材料は放熱性の良い銅等が望ましい。尚、図６（ａ）ではスルーホール４６を省略している。
位置決めピン４２は、補助基板４０の底面に導電性ボール４５よりも下方に突出した状態で形成されるものであり、マザー基板に実装する際の位置合わせを容易にしている。この場合、マザー基板側においても位置決めピン４２に対応する位置決め穴を設けておく必要がある。逆に補助基板４０に位置決め穴を、マザー基板に位置決めピンを設けても同様な効果を得られる。
【００２６】
切欠き部４３は、方向を確認するために補助基板４０の偏った位置に形成されるものである。半導体装置から導出される電極等が個々に異なる機能を有していて、導電性ボール４５の接続位置が個々に規定されるような場合、マザー基板上に実装する際に、簡単にその方向確認を可能にすることで誤実装を防止するものである。
【００２７】
ガス抜き用穴４４は、補助基板４０の中心付近を上下に貫通する穴であり、半導体チップ５を配線板２（図１参照）に搭載する際に用いる接着材、或いは補助基板４０と半導体装置本体とを接合する際に用いる樹脂材から発生するガスを外部へ排出するものである。このようなガスが内部に閉じ込められた場合、そのストレスによって樹脂パッケージ７（図１参照）にクラックが発生することがあるが、本実施形態の補助基板４０によりこれを防止することができる。
【００２８】
尚、半導体チップ１と配線板２との間の接着材から発生するガスを排出する場合には、配線板２にも貫通するガス抜き用穴を設けておく必要がある。
以上説明した本実施形態の補助基板４０における各構成は、それぞれ単独で存在しても有効となる。
図７（ａ）（ｂ）は、本発明の第５、第６の実施形態に係る実装状態を示す断面図である。
【００２９】
図７（ａ）に示す第５の実施形態は、異なる半導体装置を交互に実装する第１の実施形態とは異なり、補助基板５２を有する同一の半導体装置５１を複数実装するものであり、マザー基板５３の構造によって実装密度を高めている。
つまり、本実施形態におけるマザー基板５３は、凹部５３ａと凸部５３ｂとが所定間隔で交互に形成される凹凸形状になっており、凹部５３ａ内底面及び凸部５４ｂ表面には接続パッド５４が形成されている。これら凹部５３ａと凸部５３ｂとの段差は補助基板５２の高さに対応するように設けられている。
【００３０】
このような凹凸形状のマザー基板５３へ複数の半導体装置５１を実装することによって、隣接する半導体装置５１間に重なる領域ができるため、第１の実施形態と同様、実装密度を高めることが可能となる。
図７（ａ）においては、一対の凹部５３ａと凸部５３ｂにそれぞれ半導体装置５１が実装され、矢印のように別の凹部５３ａに半導体装置５１を実装しようとしている状態を示しているが、これはマザー基板５３の構造と半導体装置５１同士の重なる領域を明確にするための便宜的なもので、実際には全ての凹部５３ａ内に実装した後、凸部５３ｂに実装する。
【００３１】
図７（ｂ）に示す第６の実施形態は、前記第５の実施形態とは異なり、補助基板を備えていない通常の半導体装置５６を複数実装するものであり、マザー基板５８上に予め補助基板５７を交互に設置しておくことで実装密度を高めている。つまり、本実施形態におけるマザー基板５８は、所定間隔で接続パッド５９を有しており、この接続パッド５９上に予め補助基板５７を設置しておく。尚、補助基板５７は、半導体装置５６の実装位置に交互に設ける。
【００３２】
このように予め補助基板５７が設置されるマザー基板５８へ複数の半導体装置５６を実装することによって、隣接する半導体装置５６間に重なる領域ができるため、第５の実施形態と同様、実装密度を高めることが可能となる。
図７（ｂ）においても、既に実装されている一対の半導体装置５６に隣接する補助基板５７のないマザー基板５８上に矢印の如く半導体装置５６実装しようとしている状態を示しているが、実際には補助基板５７を設置していない全ての実装位置に実装した後、補助基板５７への実装を行なう。
【００３３】
図８は、本発明の第７の実施形態に係る実装状態を示す断面図である。図７に示す第７の実施形態は、前述した第５の実施形態の変形例であり、半導体装置６１を完全に収容できる凹部６３と、半導体装置の実装部分に対応する面積の凸部６４とを交互に備えるマザー基板６２に半導体装置６１を実装するものであり、特に補助基板を用いることなく、実装密度を高めることを可能にしている。
【００３４】
以上本発明は、補助基板を半導体装置やマザー基板に適宜設置することによって、また、マザー基板の形状を変更することによって、隣接する半導体装置の実装高さを異ならせるものである。これによって半導体装置同士の一部を立体的に重ね合わせて実装密度を高める。
【００３５】
【発明の効果】
本発明の半導体装置及び実装構造によれば、補助基板を有することから実装状態においてパッケージを実装面よりも高くすることができるため、直接実装される隣接の半導体基板の周辺部が重なる状態となるため、補助基板を有する半導体装置と通常の半導体装置とを交互に実装することで実装密度を高めることができる。
【図面の簡単な説明】
【図１】本発明の第１の実施形態に係る半導体装置断面図である。
【図２】 本発明の第１の実施形態に係る補助基板平面図及び断面図である。
【図３】本発明の第１の実施形態に係る実装状態を示す断面図である。
【図４】本発明の第２の実施形態に係る半導体装置断面図である。
【図５】本発明の第３の実施形態に係る半導体装置断面図である。
【図６】本発明の第４の実施形態に係る補助基板斜視図及び断面図である。
【図７】本発明の第５、第６の実施形態に係る実装状態を示す断面図である。
【図８】本発明の第７の実施形態に係る実装状態を示す断面図である。
【図９】従来技術に係る半導体装置及びその実装構造を示す図である。
【符号の説明】
１，２１，３１ 半導体装置
２ 配線板
５ 半導体チップ
８ 導電性ボール
９，２５，４０ 補助基板
３２ 異方性導電膜（補助基板）
１１，２４，３３，４５ 導電性ボール（補助基板側）
１２，５３，５８ マザー基板
Claims (4)
- 表面に配線パターンを有するマザー基板上に、複数の導電性ボールを有するボールグリッドアレイ型の半導体装置を複数実装する半導体装置の実装構造において、
補助基板を備える第１の半導体装置と、該第１の半導体装置に対して高さの低い第２の半導体装置とを交互に配置して、隣接する前記第１、第２の半導体装置のパッケージの一部が重複するように実装してなり、
前記第１の半導体装置の導電性ボールは、該導電性ボールが存在する平面領域のみに対応する大きさであり、且つ、個々の導電性ボール毎に厚み方向に対する直線的な導通をとるための導通手段を有する補助基板に接続されていることを特徴とする半導体装置の実装構造。 - 表面に配線パターンを有するマザー基板上に、複数の導電性ボールを有するボールグリッドアレイ型の半導体装置を複数実装する半導体装置の実装構造において、
前記マザー基板は、前記半導体装置のパッケージ外形に対して小さい領域毎に凹部及び凸部を交互に有しており、該凹部及び凸部に、補助基板を有する半導体装置を配置して、隣接する半導体装置のパッケージの一部が重複するように実装してなり、前記導電性ボールは、該導電性ボールが存在する平面領域のみに対応する大きさであり、且つ、個々の導電性ボール毎に厚み方向に対する直線的な導通をとるための導通手段を有する補助基板に接続されていることを特徴とする半導体装置の実装構造。 - 前記補助基板は、絶縁材料からなり、内部に導電材が連続的に形成されるスルーホールが個々の導電性ボール毎に配設されるものであることを特徴とする請求項１又は２記載の半導体装置の実装構造。
- 前記補助基板は、導電性微粒子が内部に点在して、一定以上の圧力が印加された部分のみ厚み方向に導通する異方性導電膜であることを特徴とする請求項１又は２記載の半導体装置の実装構造。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9746298A JP4122560B2 (ja) | 1998-04-09 | 1998-04-09 | 半導体装置及び半導体装置の実装構造 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9746298A JP4122560B2 (ja) | 1998-04-09 | 1998-04-09 | 半導体装置及び半導体装置の実装構造 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11297905A JPH11297905A (ja) | 1999-10-29 |
| JP4122560B2 true JP4122560B2 (ja) | 2008-07-23 |
Family
ID=14192976
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9746298A Expired - Fee Related JP4122560B2 (ja) | 1998-04-09 | 1998-04-09 | 半導体装置及び半導体装置の実装構造 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4122560B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6657134B2 (en) * | 2001-11-30 | 2003-12-02 | Honeywell International Inc. | Stacked ball grid array |
| WO2023189209A1 (ja) * | 2022-03-31 | 2023-10-05 | 株式会社村田製作所 | 高周波モジュール及び高周波モジュールの製造方法 |
-
1998
- 1998-04-09 JP JP9746298A patent/JP4122560B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH11297905A (ja) | 1999-10-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3176307B2 (ja) | 集積回路装置の実装構造およびその製造方法 | |
| KR970004217B1 (ko) | 반도체장치 | |
| US6646335B2 (en) | Flexible tape carrier with external terminals formed on interposers | |
| US7667312B2 (en) | Semiconductor device including a heat-transmitting and electromagnetic-noise-blocking substance and method of manufacturing the same | |
| JP2002510148A (ja) | 複数の基板層と少なくとも１つの半導体チップを有する半導体構成素子及び当該半導体構成素子を製造する方法 | |
| JP2000232180A (ja) | 配線基板および半導体装置 | |
| KR100271656B1 (ko) | 비지에이 반도체 패키지 및 그 제조방법 | |
| JP2001085603A (ja) | 半導体装置 | |
| CN101419957B (zh) | 半导体器件及其制造方法 | |
| US5946195A (en) | Semiconductor device, method of making the same and mounting the same, circuit board and flexible substrate | |
| JP2000068322A (ja) | 半導体装置及びその製造方法 | |
| JP4122560B2 (ja) | 半導体装置及び半導体装置の実装構造 | |
| JPH07106509A (ja) | 多層構造半導体装置 | |
| JP3656861B2 (ja) | 半導体集積回路装置及び半導体集積回路装置の製造方法 | |
| KR100658120B1 (ko) | 필름 기판을 사용한 반도체 장치 제조 방법 | |
| JP3587043B2 (ja) | Ｂｇａ型半導体装置及び該装置に用いるスティフナー | |
| JPH1167963A (ja) | 半導体装置 | |
| JP2620611B2 (ja) | 電子部品搭載用基板 | |
| JP2001007252A (ja) | 半導体装置およびその製造方法 | |
| JP2004087936A (ja) | 半導体装置及び半導体装置の製造方法並びに電子機器 | |
| JP2722451B2 (ja) | 半導体装置 | |
| JP3630713B2 (ja) | 表面実装用パッケージ及びパッケージ実装装置 | |
| JP2000068436A (ja) | 半導体装置および半導体装置用フレーム | |
| JP2012227320A (ja) | 半導体装置 | |
| JP2947563B2 (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050201 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071211 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080208 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080408 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080421 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110516 Year of fee payment: 3 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110516 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |