JP3630713B2 - 表面実装用パッケージ及びパッケージ実装装置 - Google Patents

表面実装用パッケージ及びパッケージ実装装置 Download PDF

Info

Publication number
JP3630713B2
JP3630713B2 JP02901494A JP2901494A JP3630713B2 JP 3630713 B2 JP3630713 B2 JP 3630713B2 JP 02901494 A JP02901494 A JP 02901494A JP 2901494 A JP2901494 A JP 2901494A JP 3630713 B2 JP3630713 B2 JP 3630713B2
Authority
JP
Japan
Prior art keywords
mounting
bonding wire
hole
package
semiconductor element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP02901494A
Other languages
English (en)
Other versions
JPH07221427A (ja
Inventor
利民 香村
保宏 堀場
賢朗 木俣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ibiden Co Ltd
Original Assignee
Ibiden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ibiden Co Ltd filed Critical Ibiden Co Ltd
Priority to JP02901494A priority Critical patent/JP3630713B2/ja
Publication of JPH07221427A publication Critical patent/JPH07221427A/ja
Application granted granted Critical
Publication of JP3630713B2 publication Critical patent/JP3630713B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H01L2224/48228—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item the bond pad being disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/49105—Connecting at different heights
    • H01L2224/49109—Connecting at different heights outside the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Landscapes

  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Combinations Of Printed Boards (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Description

【０００１】
【産業上の利用分野】
本発明は、表面実装用パッケージ及びパッケージ実装装置に関し、更に詳しくは、薄型でしかもリールツウリール方式にて製造可能な表面実装用パッケージ及びこれを用いた薄型のパッケージ実装装置に関する。
【０００２】
【従来の技術】
従来の表面実装用パッケージとしては、半田接合用のピンＰを備えるパッドグリッドアレイ（図１２）及びこれを半田Ｈによりプリント配線基板に接合して製作されたパッケージ実装装置（図１３）〔特公平５−１９９８５号公報〕、基板の側方にはみ出た表面パターンを有する半導体素子搭載用両面フィルムキャリア（特公平５−１７７０４号公報）及びＩＣモジュール用キヤリア要素（特公昭６３−５４２１９号公報）が知られている。
【０００３】
【発明が解決しようとする課題】
しかし、上記特公平５−１９９８５号公報に係るパッドグリッドアレイは、半田接合用のピンＰを備えるので、厚くなるし、このピンを挿入するスルーホールの内面をメッキする必要もあり、更にリールトウリールにて製造することも困難となる。また、所謂ピングリッドアレイにおいても厚くなるという欠点を同様に有する。上記特公平５−１７７０４号公報に係る半導体素子搭載用両面フィルムキャリアにおいては、基板の側方にはみ出た表面パターンが実装用の接続端子となり、これを介して表面実装することとなり、そのためボンディングワイヤーと接続される端子部が実装用の接続端子とならないので、横長となり且つ簡便な構造とならないし、リールトウリールにて製造することも困難となる。所謂、フラットパッケージも同様な欠点を有する。また、上記特公昭６３−５４２１９号公報に係るＩＣモジュール用キヤリア要素においては、外側端子部が半導体素子の下方に位置しているし、フィルム片の上に半導体素子が搭載されているので、厚くなる。
【０００４】
本発明は、上記問題点を解決するためになされたものであり、薄型で、ボンディングワイヤー用貫通孔の内周面のメッキを不要とする表面実装用パッケージ及びこれを用いた薄型のパッケージ実装装置を提供することを目的とする。更に、リールツウリール方式にて製造可能な、半導体素子の搭載位置からより離れた位置においてプリント配線基板と接合可能とした、又は放熱効果に優れた表面実装用パッケージ及びこれを用いたパッケージ実装装置を提供することを目的とする。
【０００５】
【課題を解決するための手段】
本第１発明の表面実装用パッケージは、送り用孔を両端側に形成させた長尺状基材が所定の大きさに切断されて半導体素子搭載用貫通孔及び該半導体素子搭載用貫通孔の周辺に配置された複数のボンディングワイヤー用貫通孔を有する樹脂製基材と、該半導体素子搭載用貫通孔を塞ぐように該樹脂製基材の一方の面上に形成される導電層と、該導電層上に接着剤層を介して接着され且つ搭載される半導体素子と、上記ボンディングワイヤー用貫通孔を塞ぐように上記樹脂製基材の上記一方の面上に形成される実装用端子部と、該実装用端子部と上記半導体素子とを上記ボンディングワイヤー用貫通孔を介して電気的に接合するボンディングワイヤーと、該ボンディングワイヤー及び上記半導体素子を封止する樹脂製封止部とからなることを特徴とする。
【０００６】
本第２発明の表面実装用パッケージは、送り用孔を両端側に形成させた長尺状基材が所定の大きさに切断されて複数のボンディングワイヤー用貫通孔を有する樹脂製基材と、上記ボンディングワイヤー用貫通孔を塞ぐように上記樹脂製基材の上記一方の面上に形成される実装用端子部と、該樹脂製基材の他方の面上であって上記ボンディングワイヤー用貫通孔に取り囲まれるように搭載される半導体素子と、上記実装用端子部と上記半導体素子とを上記ボンディングワイヤー用貫通孔を介して電気的に接合するボンディングワイヤーと、該ボンディングワイヤー及び上記半導体素子を封止する樹脂製封止部とからなることを特徴とする。
【０００７】
本第３発明の表面実装用パッケージは、上記第１又は第２発明の表面実装用パッケージにおいて、上記実装用端子部と上記半導体素子とを上記ボンディングワイヤー用貫通孔を介してボンディングワイヤーを用いて電気的に接合する場合、上記樹脂製基材の上記他方の面上に他の導電層が形成され、上記半導体素子と該他の導電層とをボンディングワイヤーを用いて電気的に接合するとともに、該他の導電層と上記実装用端子部とを他のボンディングワイヤーを用いて電気的に接合することを特徴とする。
【０００８】
上記発明において、第４発明に示すように、上記ボンディングワイヤー用貫通孔は、上記半導体素子を直線状に取り囲むのではなく、千鳥状若しくは波状に配置されることによって、より多数の配置を確保したものとすることができる。
【０００９】
上記発明において、第５発明に示すように、ボンディングワイヤーが挿通される上記ボンディングワイヤー用貫通孔以外に、電子部品搭載用貫通孔を備え、該電子部品搭載用貫通孔には電子部品を配置し、且つ該電子部品に接合されるとともに該電子部品搭載用貫通孔を塞ぐように上記樹脂製基材の上記一方の面上に形成される、少なくとも２分割された電子部品用端子部を備えたものとすることができる。
【００１０】
上記において、第６発明に示すように、表面実装用パッケージが、該表面実装用パッケージの上記実装用端子部に対向する位置に接合用端子部を備えるプリント配線基板の表面に、該実装用端子部と該接合用端子部とを接合することにより実装されてなるものとすることができる。
【００１１】
上記において、第７発明に示すように、表面実装用パッケージを構成する上記樹脂製基材の上記一方の面上であって且つ上記半導体素子が搭載される下方側には、放熱体が形成され、該放熱体がプリント配線基板に形成された放熱体収納用貫通孔内に収容されるものとすることができる。また、上記において、第８発明に示すように、上記プリント配線基板には、放熱用貫通孔を備えるものとすることができる。
【００１２】
【実施例】
以下、実施例及び比較例により本発明を具体的に説明する。
実施例１
本実施例の表面実装用パッケージは、図１及び図２に示すように、樹脂製基材１に設けられた半導体素子搭載用貫通孔１１内に、半導体素子４を収納したものである。即ち、本パッケージは、樹脂製基材１と導電層２と半導体素子４と実装用端子部５とボンディングワイヤー６と樹脂製封止部７とからなる。
【００１３】
この樹脂性基材１は、図２に示すように、正方形（縦３５ｍｍ、横３３ｍｍ、厚さ０．１ｍｍ）であるが、同図（一部平面図）の一点鎖線に示すように、長尺状であって、そのリールトウリール方式にて搬送が可能なように、送り用孔１３を両端側に形成させたものでもよい。尚、この正方形の基材は、この長尺状基材を所定の大きさに切断して得たものである。この基材１は、ガラスエポキシからなるが、他にポリエステル、ポリイミド等からなってもよい。また、この基材１には、その中央に半導体素子搭載用貫通孔１１が形成され、その周辺に全部で１３個のボンディングワイヤー用貫通孔１２が形成されており、これが一対を構成している。尚、長尺状基材の場合には、この対が多数、搬送方向に並列されている。また、この対が短手方向にも複数列（例えば２列、３列若しくは４列等）連続されており、各列毎に切断した場合、図２の長尺状のものとなる。
【００１４】
上記導電層（銅箔製）２は、半導体素子搭載用貫通孔１１を塞ぐとともにこれよりも大きな面積でもって、この樹脂製基材１の一方の面（下面）上に形成されている。これは通常実施されるエッチングにより形成され、またこの表面にはこれを保護するためのメッキ層（ニッケル、金、半田等）が形成さている。そして、半導体素子（５ｍｍ×５ｍｍ×０．３ｍｍ（厚さ））４が、この導電層２の上に接着剤層３を介して接着され且つ搭載されている。
【００１５】
上記実装用端子部５は、各ボンディングワイヤー用貫通孔１２を塞ぐとともにこれよりも大きな面積（円形、尚円形以外に四角状等としてもよい。）でもって、樹脂製基材１の下面上に形成されている。これは上記導電層２と同様の構成であり、同様に形成されるとともに、これらを一回のエッチング処理により同時に形成される。また、この端子部５は、図３に示すように、各ボンディングワイヤー用貫通孔を塞ぐ部分（四角形、尚、丸形状等でもよい。）等）５１と、これを他領域に導いてその他端に形成される端部（四角形、尚、丸形状等でもよい。）５２とその両者を接続する中間帯部５３とからなるものとすることができる。このようにすることにより、適宜の位置にあるプリント配線基板８の上面に形成された各接合用端子部８２とを適宜接続でき、接続の自由度が増大する。
この実装用端子部５は、図１に示すように、プリント配線基板（尚、基材は８１を示す。）８の上面に形成されている各接合用端子部８２に電気的に接合される。
【００１６】
上記ボンディングワイヤー６は、各実装用端子部５と半導体素子４とをボンディングワイヤー用貫通孔１２を介して、超音波ボンディング等により電気的に接合されている。更に、これらのボンディングワイヤー６及び半導体素子４を封止するための樹脂製封止部７が、ポッティング法、トランスファーモールド法等により形成されている。
尚、一般的に知られるように、上記樹脂製基材１の下面には、半田等により接合しない部分や半田によるショートを防ぐ目的でソルダーレジスト（永久レジスト）１４等を施しても良い。
【００１７】
また、上記ボンディングワイヤー用貫通孔１２は、半導体素子の外形線に沿って直線状一列に周辺配置されているが、これに限らず、例えば、図４に示すように千鳥配置（２列状のジグザグ配列）でもよいし、図５に示すように３列状のジグザグ配列、図６に示すように３列状の平行配列、更には４列以上の列のジグザグ配列等であってもよい。これらの場合は、半導体素子の短い外形線の領域において多数のボンディングワイヤーを取り付けることができる。 以上より、本実施例の表面実装用パッケージは、薄型とすることができ、リールトウリール方式にて、孔開け、エッチング、メッキ処理、半導体素子の搭載等を連続的に行うことができる。また、各実装用端子部５は半導体素子の下方位置よりも外側に位置し、更にこの実装用端子部５及び接合相手の各接合用端子部８２ともに薄膜の平面的なもののため、その接合の信頼性が高い。
【００１８】
実施例２
本実施例の表面実装用パッケージは、図７に示すように、樹脂製基材１には実施例１で設けられていた半導体素子搭載用貫通孔がなく、半導体素子４が樹脂製基材１の上面上に搭載されているものである。また、樹脂製封止部７はダム７１によりせき止められている。その他の構成は、実施例１と同じである。
本パッケージは、厚さがやや厚くなるものの、リールトウリール方式にて製造できること、各実装用端子部は半導体素子の下面よりも外側に位置すること、及び接合の信頼性が高いことは同様である。
【００１９】
実施例３
本実施例の表面実装用パッケージは、図８に示すように、実装用端子部５と半導体素子４とをボンディングワイヤー用貫通孔を介してボンディングワイヤーを用いて電気的に接合する場合、樹脂製基材１の上面上に他の導電層６１が形成され、半導体素子４とこの他の導電層６１とをボンディングワイヤー６ａを用いて電気的に接合するとともに、この他の導電層６１と実装用端子部５とを他のボンディングワイヤー６ｂを用いて、二段階にて電気的に接合するものである。尚、図８では、二段階接合は右側の実装用端子部５においてのみ示されているが、これに限らず、左側に示す実装用端子部において利用してもよいし、他の端子部において利用してもよい。即ち、複数の端子部のうち、所望の端子部の１又は２以上をこのように二段階接合してもよいし、更に３段階以上の接合方式としてもよい。
このような二段階又は三段階以上の接合方式によれば、長いボンディングワイヤーを用いることもなく、離れた位置にある接合用導電層に安定的に接合できる。
【００２０】
実施例４
本実施例の表面実装用パッケージは、図９に示すように、ボンディングワイヤー６が挿通されるボンディングワイヤー用貫通孔１２以外に、電子部品搭載用貫通孔１２ａを備え、この電子部品搭載用貫通孔１２ａには電子部品９が配置される。そして、この電子部品（例えばキャパシタ等）９の左側部及び右側部は、２分割された電子部品用端子部９ａ及び９ｂの一方にて接合される。尚、２分割以外にも３分割若しくは４以上の分割方法とすることもできる。
以上より、半導体素子のみならず、この電子部品９をも搭載できる。しかも、これが収納される電子部品搭載用貫通孔１２ａは、他のボンディングワイヤー用貫通孔１２と同時に孔開け形成されるので、製造工程の複雑さはない。
【００２１】
実施例５
本実施例は、図１０に例示されるようにパッケージ実装装置を示すものである。即ち、実施例１にて示す表面実装用パッケージ（図１及び図２に図示）が、この表面実装用パッケージの実装用端子部５に対向する位置に接合用端子部８２を備えるプリント配線基板８の表面に、半田８３により、これらの両端子部（５及び８２）を接合することにより実装されてなるものである。これは簡便な構造であるとともに、薄型であり、また端子部同志が平面接合のため接合の信頼性も高い。尚、一般的に知られるように、半田等により接合しない部分や半田によるショートを防ぐ目的でソルダーレジスト（永久レジスト）１４等を施しても良い。
【００２２】
また、実施例２にて示す表面実装用パッケージ（図７に図示）が、同図に示すプリント配線基板８の表面に接合されたものとすることもできる。これはやや厚くなるものの、簡便な構造であるとともに、同様に接合の信頼性が高い。
【００２３】
実施例６
本実施例は、図１１に例示されるように放熱性に優れたパッケージ実装装置を示すものである。即ち、表面実装用パッケージを構成する樹脂製基材の下面上であって且つ半導体素子４が搭載される下方側には、放熱体１０が接着剤等により形成され、この放熱体１０がプリント配線基板８に形成された放熱体収納用貫通孔８４内に収納されている。この放熱体１０は同図に示すように、半導体素子用貫通孔及び基材の下側には接着剤層１７を介して銅箔層１８が形成され、この下に接着剤層１９を介して接着されている。尚、この銅箔層１８及び接着剤層１９を用いずに、直接に基材に接着剤層を介して接着した構成としてもよい。この放熱体１０は、銅や銅タングステン等により構成されている。更に、この貫通孔（例えば四角状等）８４の周辺には、複数（例えば６〜１２個、特に好ましくは８個）の放熱用貫通孔８５が形成されている。以上より、放熱性に優れるので、半導体素子等の寿命、信頼性を向上させることができる。
尚、同図においてプリント配線基板８を接着する前の表面実装用パッケージ、即ち同図に示すような基材に放熱体１０を接着した構成のものも、本発明の表面実装用パッケージの一例とすることができる。
また、上記実施例では放熱体１０及び放熱用貫通孔８５の両方が備わっているが、この一方のみを備えた構成としてもよい。
【００２４】
尚、本発明においては、前記具体的実施例に示すものに限られず、目的、用途に応じて本発明の範囲内で種々変更した実施例とすることができる。即ち、樹脂製基材の大きさ（縦、横）、厚さ、これが長尺状の場合はその長さ、また半導体素子搭載用貫通孔、ボンディングワイヤー用貫通孔及び電子部品搭載用貫通孔の大きさ、配置数、取り囲む用に配置する場合のその配置方法等は、上記実施例に示すものに限定されない。上記実装用端子部及び接合用端子部の平面形状（丸型、四角型、楕円型、所定場所に引き出された所定パターン形状等）、その大きさ等も限定されず、種々選択される。また、上記実施例１〜４にて示す各表面実装用パッケージを、所定のプリント配線基板に接合して各種のパッケージ実装装置とすることもできる。
【００２５】
更に、参考例として、図７に示す樹脂製基材の上に半導体素子を配置した場合、この基材を介してその下面であって且つこの半導体素子の下方に位置する場所に放熱体を取り付け、これを上記実施例６にて示すプリント配線基板の所定孔内に収納配置したものとすることもできる。この場合は、パッケージ実装装置の厚さがやや厚くなるものの、簡便な構造であるとともに、同様に接合の信頼性が高い。
【００２６】
【発明の効果】
本第１発明の表面実装用パッケージは、薄型とすることができ、リールトウリール方式にて、孔開け、エッチング及びメッキ処理等を連続的に行うことができ、また、実装用端子部と接合相手の各接合用端子部との接合が平面接合のため、その接合の信頼性が高い。
本第２発明の表面実装用パッケージは、厚さがやや厚くなるものの、リールトウリール方式にて製造でき、また接合の信頼性も高い。
本第３発明の表面実装用パッケージは、実装用端子部と半導体素子とを複数段階にて電気的に接合するので、長いボンディングワイヤーを用いることもなく、離れた位置にある接合用導電層と安定的に接合できる。
【００２７】
本第４発明の表面実装用パッケージにおいては、ボンディングワイヤー用貫通孔の配列がジグザグの千鳥配置又は他の波状形状のため、半導体素子の短い外形線の領域において多数のボンディングワイヤーを互いに接触しないように容易に取り付けることができる。本第５発明の表面実装用パッケージは、所定のスルーホールに電子部品が配置されので、１枚の樹脂製基材に半導体素子のみならずキャパシタ等の電子部品をも、複雑な工程を必要とせずに搭載できる。
【００２８】
本第６発明のパッケージ実装装置は、簡便な構造であるとともに、薄型であり、また平面接合のため接合の信頼性も高い。本第７発明のパッケージ実装装置においては、半導体素子が搭載される下方側に放熱体が形成されているので、また本第８発明のパッケージ実装装置においては、放熱用貫通孔が形成されているので、いずれも放熱性に優れ、そのため半導体素子等の寿命を向上させることができる。
【図面の簡単な説明】
【図１】主として実施例１に係る表面実装用パッケージを説明する縦断面図である。
【図２】実施例１に係る表面実装用パッケージの平面図である。
【図３】表面実装用パッケージにおいて実装用端子部の平面形状を変えた場合を示す説明図である。
【図４】ボンディングワイヤー用貫通孔の配列が千鳥配置（２列状のジグザグ配列）の状態を示す説明図である。
【図５】ボンディングワイヤー用貫通孔の配列が３列状のジグザグ配列の状態を示す説明図である。
【図６】ボンディングワイヤー用貫通孔の配列が３列状の波型平行配列の状態を示す説明図である。
【図７】主として実施例２に係る表面実装用パッケージの縦断面図である。
【図８】実施例３に係る表面実装用パッケージの縦断面図である。
【図９】主として実施例４に係る表面実装用パッケージの縦断面図である。
【図１０】実施例５に係るパッケージ実装装置の縦断面図である。
【図１１】実施例６に係る放熱性に優れるパッケージ実装装置の縦断面図である。
【図１２】従来の表面実装用パッケージの一例を示す縦断面図である。
【図１３】図１２に示す表面実装用パッケージを用いた製作したパッケージ実装装置の縦断面図である。
【符号の説明】
１；樹脂製基材、１１；半導体素子搭載用貫通孔、１２；ボンディングワイヤー用貫通孔、１２ａ；電子部品搭載用貫通孔、２；導電層、３；接着層、４；半導体素子、５；実装用端子部、６；ボンディングワイヤー、６１；他の導電層、７；樹脂製封止部、７１；ダム、８；プリント配線基板、８２；接合用端子部、８４；放熱体収納用貫通孔、８５；放熱用貫通孔、９；電子部品、９ａ、９ｂ；電子部品用端子部、１０；放熱体。

Claims (8)

  1. 送り用孔を両端側に形成させた長尺状基材が所定の大きさに切断されて半導体素子搭載用貫通孔及び該半導体素子搭載用貫通孔の周辺に配置された複数のボンディングワイヤー用貫通孔を有する樹脂製基材と、該半導体素子搭載用貫通孔を塞ぐように該樹脂製基材の一方の面上に形成される導電層と、該導電層上に接着剤層を介して接着され且つ搭載される半導体素子と、上記ボンディングワイヤー用貫通孔を塞ぐように上記樹脂製基材の上記一方の面上に形成される実装用端子部と、該実装用端子部と上記半導体素子とを上記ボンディングワイヤー用貫通孔を介して電気的に接合するボンディングワイヤーと、該ボンディングワイヤー及び上記半導体素子を封止する樹脂製封止部とからなることを特徴とする表面実装用パッケージ。
  2. 送り用孔を両端側に形成させた長尺状基材が所定の大きさに切断されて複数のボンディングワイヤー用貫通孔を有する樹脂製基材と、上記ボンディングワイヤー用貫通孔を塞ぐように上記樹脂製基材の上記一方の面上に形成される実装用端子部と、該樹脂製基材の他方の面上であって上記ボンディングワイヤー用貫通孔に取り囲まれるように搭載される半導体素子と、上記実装用端子部と上記半導体素子とを上記ボンディングワイヤー用貫通孔を介して電気的に接合するボンディングワイヤーと、該ボンディングワイヤー及び上記半導体素子を封止する樹脂製封止部とからなることを特徴とする表面実装用パッケージ。
  3. 請求項１又は２記載の表面実装用パッケージにおいて、上記実装用端子部と上記半導体素子とを上記ボンディングワイヤー用貫通孔を介してボンディングワイヤーを用いて電気的に接合する場合、上記樹脂製基材の上記他方の面上に他の導電層が形成され、上記半導体素子と該他の導電層とをボンディングワイヤーを用いて電気的に接合するとともに、該他の導電層と上記実装用端子部とを他のボンディングワイヤーを用いて電気的に接合することを特徴とする表面実装用パッケージ。
  4. 上記ボンディングワイヤー用貫通孔は、上記半導体素子を直線状に取り囲むのではなく、千鳥状若しくは波状に配置されることによって、より多数の配置を確保した請求項１〜３記載の表面実装用パッケージ。
  5. 請求項１〜４記載の表面実装用パッケージにおいて、ボンディングワイヤーが挿通される上記ボンディングワイヤー用貫通孔及び半導体素子搭載用貫通孔以外に、電子部品搭載用貫通孔を備え、該電子部品搭載用貫通孔には電子部品を配置し、且つ該電子部品に接合されるとともに該電子部品搭載用貫通孔を塞ぐように上記樹脂製基材の上記一方の面上に形成される、少なくとも２分割された電子部品用端子部を備える請求項１〜４記載の表面実装用パッケージ。
  6. 請求項１〜５記載の表面実装用パッケージが、該表面実装用パッケージの上記実装用端子部に対向する位置に接合用端子部を備えるプリント配線基板の表面に、該実装用端子部と該接合用端子部とを接合することにより実装されてなることを特徴とするパッケージ実装装置。
  7. 上記表面実装用パッケージを構成する上記樹脂製基材の上記一方の面上であって且つ上記半導体素子が搭載される下方側には、放熱体が形成され、該放熱体がプリント配線基板に形成された放熱体収納用貫通孔内に収納される請求項６記載のパッケージ実装装置。
  8. 上記プリント配線基板には、放熱用貫通孔を備える請求項７記載のパッケージ実装装置。
JP02901494A 1994-01-31 1994-01-31 表面実装用パッケージ及びパッケージ実装装置 Expired - Fee Related JP3630713B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP02901494A JP3630713B2 (ja) 1994-01-31 1994-01-31 表面実装用パッケージ及びパッケージ実装装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP02901494A JP3630713B2 (ja) 1994-01-31 1994-01-31 表面実装用パッケージ及びパッケージ実装装置

Publications (2)

Publication Number Publication Date
JPH07221427A JPH07221427A (ja) 1995-08-18
JP3630713B2 true JP3630713B2 (ja) 2005-03-23

Family

ID=12264561

Family Applications (1)

Application Number Title Priority Date Filing Date
JP02901494A Expired - Fee Related JP3630713B2 (ja) 1994-01-31 1994-01-31 表面実装用パッケージ及びパッケージ実装装置

Country Status (1)

Country Link
JP (1) JP3630713B2 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1075074A (ja) * 1996-08-30 1998-03-17 Tdk Corp Ｍｉｄパッケージを用いた電子部品
JP6010333B2 (ja) * 2012-04-26 2016-10-19 京セラ株式会社 配線基板および電子装置
US9530749B2 (en) * 2015-04-28 2016-12-27 Invensas Corporation Coupling of side surface contacts to a circuit platform
JP2021197261A (ja) * 2020-06-12 2021-12-27 株式会社オートネットワーク技術研究所 基板の接続構造、および、車両用配線モジュール

Also Published As

Publication number Publication date
JPH07221427A (ja) 1995-08-18

Similar Documents

Publication Publication Date Title
US4677526A (en) Plastic pin grid array chip carrier
US4147889A (en) Chip carrier
US5376588A (en) Method for making high pin count package for semiconductor device
US5420460A (en) Thin cavity down ball grid array package based on wirebond technology
US5311407A (en) Printed circuit based for mounted semiconductors and other electronic components
US4949225A (en) Circuit board for mounting electronic components
US7049687B2 (en) Tape carrier package having stacked semiconductor elements, and short and long leads
US5061990A (en) Semiconductor device and the manufacture thereof
JPH07335783A (ja) 半導体装置及び半導体装置ユニット
KR20010034154A (ko) 다수의 기판층과 적어도 하나의 반도체 칩을 가진 반도체소자 및 그의 제조 방법
US5233131A (en) Integrated circuit die-to-leadframe interconnect assembly system
EP0563264B1 (en) Leadless pad array chip carrier
US5949651A (en) Quad flat pack integrated circuit package
JP3437477B2 (ja) 配線基板および半導体装置
JP3630713B2 (ja) 表面実装用パッケージ及びパッケージ実装装置
US5099395A (en) Circuit board for mounting electronic components
US5946195A (en) Semiconductor device, method of making the same and mounting the same, circuit board and flexible substrate
US6444494B1 (en) Process of packaging a semiconductor device with reinforced film substrate
US6057594A (en) High power dissipating tape ball grid array package
KR100474193B1 (ko) 비지에이패키지및그제조방법
JPH02343A (ja) 電子部品搭載用基板
JPH10321670A (ja) 半導体装置
KR19980063740A (ko) 몰딩된 패키지용 다층 리드프레임
JPH07122701A (ja) 半導体装置およびその製造方法ならびにｐｇａ用リードフレーム
JP4122560B2 (ja) 半導体装置及び半導体装置の実装構造

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040810

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20041008

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20041008

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20041207

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20041215

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071224

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081224

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091224

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091224

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101224

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101224

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111224

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111224

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121224

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131224

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees