JP3630713B2 - 表面実装用パッケージ及びパッケージ実装装置 - Google Patents

表面実装用パッケージ及びパッケージ実装装置 Download PDF

Info

Publication number
JP3630713B2
JP3630713B2 JP02901494A JP2901494A JP3630713B2 JP 3630713 B2 JP3630713 B2 JP 3630713B2 JP 02901494 A JP02901494 A JP 02901494A JP 2901494 A JP2901494 A JP 2901494A JP 3630713 B2 JP3630713 B2 JP 3630713B2
Authority
JP
Japan
Prior art keywords
mounting
bonding wire
hole
package
semiconductor element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP02901494A
Other languages
English (en)
Other versions
JPH07221427A (ja
Inventor
利民 香村
保宏 堀場
賢朗 木俣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ibiden Co Ltd
Original Assignee
Ibiden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ibiden Co Ltd filed Critical Ibiden Co Ltd
Priority to JP02901494A priority Critical patent/JP3630713B2/ja
Publication of JPH07221427A publication Critical patent/JPH07221427A/ja
Application granted granted Critical
Publication of JP3630713B2 publication Critical patent/JP3630713B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H01L2224/48228Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item the bond pad being disposed in a recess of the surface of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491Disposition
    • H01L2224/49105Connecting at different heights
    • H01L2224/49109Connecting at different heights outside the semiconductor or solid-state body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491Disposition
    • H01L2224/4911Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491Disposition
    • H01L2224/4912Layout
    • H01L2224/49171Fan-out arrangements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491Disposition
    • H01L2224/4912Layout
    • H01L2224/49175Parallel arrangements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191Disposition
    • H01L2924/19101Disposition of discrete passive components
    • H01L2924/19107Disposition of discrete passive components off-chip wires

Landscapes

  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Combinations Of Printed Boards (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Description

【0001】
【産業上の利用分野】
本発明は、表面実装用パッケージ及びパッケージ実装装置に関し、更に詳しくは、薄型でしかもリールツウリール方式にて製造可能な表面実装用パッケージ及びこれを用いた薄型のパッケージ実装装置に関する。
【0002】
【従来の技術】
従来の表面実装用パッケージとしては、半田接合用のピンPを備えるパッドグリッドアレイ(図12)及びこれを半田Hによりプリント配線基板に接合して製作されたパッケージ実装装置(図13)〔特公平5−19985号公報〕、基板の側方にはみ出た表面パターンを有する半導体素子搭載用両面フィルムキャリア(特公平5−17704号公報)及びICモジュール用キヤリア要素(特公昭63−54219号公報)が知られている。
【0003】
【発明が解決しようとする課題】
しかし、上記特公平5−19985号公報に係るパッドグリッドアレイは、半田接合用のピンPを備えるので、厚くなるし、このピンを挿入するスルーホールの内面をメッキする必要もあり、更にリールトウリールにて製造することも困難となる。また、所謂ピングリッドアレイにおいても厚くなるという欠点を同様に有する。上記特公平5−17704号公報に係る半導体素子搭載用両面フィルムキャリアにおいては、基板の側方にはみ出た表面パターンが実装用の接続端子となり、これを介して表面実装することとなり、そのためボンディングワイヤーと接続される端子部が実装用の接続端子とならないので、横長となり且つ簡便な構造とならないし、リールトウリールにて製造することも困難となる。所謂、フラットパッケージも同様な欠点を有する。また、上記特公昭63−54219号公報に係るICモジュール用キヤリア要素においては、外側端子部が半導体素子の下方に位置しているし、フィルム片の上に半導体素子が搭載されているので、厚くなる。
【0004】
本発明は、上記問題点を解決するためになされたものであり、薄型で、ボンディングワイヤー用貫通孔の内周面のメッキを不要とする表面実装用パッケージ及びこれを用いた薄型のパッケージ実装装置を提供することを目的とする。更に、リールツウリール方式にて製造可能な、半導体素子の搭載位置からより離れた位置においてプリント配線基板と接合可能とした、又は放熱効果に優れた表面実装用パッケージ及びこれを用いたパッケージ実装装置を提供することを目的とする。
【0005】
【課題を解決するための手段】
本第1発明の表面実装用パッケージは、送り用孔を両端側に形成させた長尺状基材が所定の大きさに切断されて半導体素子搭載用貫通孔及び該半導体素子搭載用貫通孔の周辺に配置された複数のボンディングワイヤー用貫通孔を有する樹脂製基材と、該半導体素子搭載用貫通孔を塞ぐように該樹脂製基材の一方の面上に形成される導電層と、該導電層上に接着剤層を介して接着され且つ搭載される半導体素子と、上記ボンディングワイヤー用貫通孔を塞ぐように上記樹脂製基材の上記一方の面上に形成される実装用端子部と、該実装用端子部と上記半導体素子とを上記ボンディングワイヤー用貫通孔を介して電気的に接合するボンディングワイヤーと、該ボンディングワイヤー及び上記半導体素子を封止する樹脂製封止部とからなることを特徴とする。
【0006】
本第2発明の表面実装用パッケージは、送り用孔を両端側に形成させた長尺状基材が所定の大きさに切断されて複数のボンディングワイヤー用貫通孔を有する樹脂製基材と、上記ボンディングワイヤー用貫通孔を塞ぐように上記樹脂製基材の上記一方の面上に形成される実装用端子部と、該樹脂製基材の他方の面上であって上記ボンディングワイヤー用貫通孔に取り囲まれるように搭載される半導体素子と、上記実装用端子部と上記半導体素子とを上記ボンディングワイヤー用貫通孔を介して電気的に接合するボンディングワイヤーと、該ボンディングワイヤー及び上記半導体素子を封止する樹脂製封止部とからなることを特徴とする。
【0007】
本第3発明の表面実装用パッケージは、上記第1又は第2発明の表面実装用パッケージにおいて、上記実装用端子部と上記半導体素子とを上記ボンディングワイヤー用貫通孔を介してボンディングワイヤーを用いて電気的に接合する場合、上記樹脂製基材の上記他方の面上に他の導電層が形成され、上記半導体素子と該他の導電層とをボンディングワイヤーを用いて電気的に接合するとともに、該他の導電層と上記実装用端子部とを他のボンディングワイヤーを用いて電気的に接合することを特徴とする。
【0008】
上記発明において、第4発明に示すように、上記ボンディングワイヤー用貫通孔は、上記半導体素子を直線状に取り囲むのではなく、千鳥状若しくは波状に配置されることによって、より多数の配置を確保したものとすることができる。
【0009】
上記発明において、第5発明に示すように、ボンディングワイヤーが挿通される上記ボンディングワイヤー用貫通孔以外に、電子部品搭載用貫通孔を備え、該電子部品搭載用貫通孔には電子部品を配置し、且つ該電子部品に接合されるとともに該電子部品搭載用貫通孔を塞ぐように上記樹脂製基材の上記一方の面上に形成される、少なくとも2分割された電子部品用端子部を備えたものとすることができる。
【0010】
上記において、第6発明に示すように、表面実装用パッケージが、該表面実装用パッケージの上記実装用端子部に対向する位置に接合用端子部を備えるプリント配線基板の表面に、該実装用端子部と該接合用端子部とを接合することにより実装されてなるものとすることができる。
【0011】
上記において、第発明に示すように、表面実装用パッケージを構成する上記樹脂製基材の上記一方の面上であって且つ上記半導体素子が搭載される下方側には、放熱体が形成され、該放熱体がプリント配線基板に形成された放熱体収納用貫通孔内に収容されるものとすることができる。また、上記において、第発明に示すように、上記プリント配線基板には、放熱用貫通孔を備えるものとすることができる。
【0012】
【実施例】
以下、実施例及び比較例により本発明を具体的に説明する。
実施例1
本実施例の表面実装用パッケージは、図1及び図2に示すように、樹脂製基材1に設けられた半導体素子搭載用貫通孔11内に、半導体素子4を収納したものである。即ち、本パッケージは、樹脂製基材1と導電層2と半導体素子4と実装用端子部5とボンディングワイヤー6と樹脂製封止部7とからなる。
【0013】
この樹脂性基材1は、図2に示すように、正方形(縦35mm、横33mm、厚さ0.1mm)であるが、同図(一部平面図)の一点鎖線に示すように、長尺状であって、そのリールトウリール方式にて搬送が可能なように、送り用孔13を両端側に形成させたものでもよい。尚、この正方形の基材は、この長尺状基材を所定の大きさに切断して得たものである。この基材1は、ガラスエポキシからなるが、他にポリエステル、ポリイミド等からなってもよい。また、この基材1には、その中央に半導体素子搭載用貫通孔11が形成され、その周辺に全部で13個のボンディングワイヤー用貫通孔12が形成されており、これが一対を構成している。尚、長尺状基材の場合には、この対が多数、搬送方向に並列されている。また、この対が短手方向にも複数列(例えば2列、3列若しくは4列等)連続されており、各列毎に切断した場合、図2の長尺状のものとなる。
【0014】
上記導電層(銅箔製)2は、半導体素子搭載用貫通孔11を塞ぐとともにこれよりも大きな面積でもって、この脂製基材1の一方の面(下面)上に形成されている。これは通常実施されるエッチングにより形成され、またこの表面にはこれを保護するためのメッキ層(ニッケル、金、半田等)が形成さている。そして、半導体素子(5mm×5mm×0.3mm(厚さ))4が、この導電層2の上に接着剤層3を介して接着され且つ搭載されている。
【0015】
上記実装用端子部5は、各ボンディングワイヤー用貫通孔12を塞ぐとともにこれよりも大きな面積(円形、尚円形以外に四角状等としてもよい。)でもって、樹脂製基材1の下面上に形成されている。これは上記導電層2と同様の構成であり、同様に形成されるとともに、これらを一回のエッチング処理により同時に形成される。また、この端子部5は、図3に示すように、各ボンディングワイヤー用貫通孔を塞ぐ部分(四角形、尚、丸形状等でもよい。)等)51と、これを他領域に導いてその他端に形成される端部(四角形、尚、丸形状等でもよい。)52とその両者を接続する中間帯部53とからなるものとすることができる。このようにすることにより、適宜の位置にあるプリント配線基板8の上面に形成された各接合用端子部82とを適宜接続でき、接続の自由度が増大する。
この実装用端子部5は、図1に示すように、プリント配線基板(尚、基材は81を示す。)8の上面に形成されている各接合用端子部82に電気的に接合される。
【0016】
上記ボンディングワイヤー6は、各実装用端子部5と半導体素子4とをボンディングワイヤー用貫通孔12を介して、超音波ボンディング等により電気的に接合されている。更に、これらのボンディングワイヤー6及び半導体素子4を封止するための樹脂製封止部7が、ポッティング法、トランスファーモールド法等により形成されている。
尚、一般的に知られるように、上記樹脂製基材1の下面には、半田等により接合しない部分や半田によるショートを防ぐ目的でソルダーレジスト(永久レジスト)14等を施しても良い。
【0017】
また、上記ボンディングワイヤー用貫通孔12は、半導体素子の外形線に沿って直線状一列に周辺配置されているが、これに限らず、例えば、図4に示すように千鳥配置(2列状のジグザグ配列)でもよいし、図5に示すように3列状のジグザグ配列、図6に示すように3列状の平行配列、更には4列以上の列のジグザグ配列等であってもよい。これらの場合は、半導体素子の短い外形線の領域において多数のボンディングワイヤーを取り付けることができる。 以上より、本実施例の表面実装用パッケージは、薄型とすることができ、リールトウリール方式にて、孔開け、エッチング、メッキ処理、半導体素子の搭載等を連続的に行うことができる。また、各実装用端子部5は半導体素子の下方位置よりも外側に位置し、更にこの実装用端子部5及び接合相手の各接合用端子部82ともに薄膜の平面的なもののため、その接合の信頼性が高い。
【0018】
実施例2
本実施例の表面実装用パッケージは、図7に示すように、樹脂製基材1には実施例1で設けられていた半導体素子搭載用貫通孔がなく、半導体素子4が樹脂製基材1の上面上に搭載されているものである。また、樹脂製封止部7はダム71によりせき止められている。その他の構成は、実施例1と同じである。
本パッケージは、厚さがやや厚くなるものの、リールトウリール方式にて製造できること、各実装用端子部は半導体素子の下面よりも外側に位置すること、及び接合の信頼性が高いことは同様である。
【0019】
実施例3
本実施例の表面実装用パッケージは、図8に示すように、実装用端子部5と半導体素子4とをボンディングワイヤー用貫通孔を介してボンディングワイヤーを用いて電気的に接合する場合、樹脂製基材1の上面上に他の導電層61が形成され、半導体素子4とこの他の導電層61とをボンディングワイヤー6aを用いて電気的に接合するとともに、この他の導電層61と実装用端子部5とを他のボンディングワイヤー6bを用いて、二段階にて電気的に接合するものである。尚、図8では、二段階接合は右側の実装用端子部5においてのみ示されているが、これに限らず、左側に示す実装用端子部において利用してもよいし、他の端子部において利用してもよい。即ち、複数の端子部のうち、所望の端子部の1又は2以上をこのように二段階接合してもよいし、更に3段階以上の接合方式としてもよい。
このような二段階又は三段階以上の接合方式によれば、長いボンディングワイヤーを用いることもなく、離れた位置にある接合用導電層に安定的に接合できる。
【0020】
実施例4
本実施例の表面実装用パッケージは、図9に示すように、ボンディングワイヤー6が挿通されるボンディングワイヤー用貫通孔12以外に、電子部品搭載用貫通孔12aを備え、この電子部品搭載用貫通孔12aには電子部品9が配置される。そして、この電子部品(例えばキャパシタ等)9の左側部及び右側部は、2分割された電子部品用端子部9a及び9bの一方にて接合される。尚、2分割以外にも3分割若しくは4以上の分割方法とすることもできる。
以上より、半導体素子のみならず、この電子部品9をも搭載できる。しかも、これが収納される電子部品搭載用貫通孔12aは、他のボンディングワイヤー用貫通孔12と同時に孔開け形成されるので、製造工程の複雑さはない。
【0021】
実施例5
本実施例は、図10に例示されるようにパッケージ実装装置を示すものである。即ち、実施例1にて示す表面実装用パッケージ(図1及び図2に図示)が、この表面実装用パッケージの実装用端子部5に対向する位置に接合用端子部82を備えるプリント配線基板8の表面に、半田83により、これらの両端子部(5及び82)を接合することにより実装されてなるものである。これは簡便な構造であるとともに、薄型であり、また端子部同志が平面接合のため接合の信頼性も高い。尚、一般的に知られるように、半田等により接合しない部分や半田によるショートを防ぐ目的でソルダーレジスト(永久レジスト)14等を施しても良い。
【0022】
また、実施例2にて示す表面実装用パッケージ(図7に図示)が、同図に示すプリント配線基板8の表面に接合されたものとすることもできる。これはやや厚くなるものの、簡便な構造であるとともに、同様に接合の信頼性が高い。
【0023】
実施例6
本実施例は、図11に例示されるように放熱性に優れたパッケージ実装装置を示すものである。即ち、表面実装用パッケージを構成する樹脂製基材の下面上であって且つ半導体素子4が搭載される下方側には、放熱体10が接着剤等により形成され、この放熱体10がプリント配線基板8に形成された放熱体収納用貫通孔84内に収納されている。この放熱体10は同図に示すように、半導体素子用貫通孔及び基材の下側には接着剤層17を介して銅箔層18が形成され、この下に接着剤層19を介して接着されている。尚、この銅箔層18及び接着剤層19を用いずに、直接に基材に接着剤層を介して接着した構成としてもよい。この放熱体10は、銅や銅タングステン等により構成されている。更に、この貫通孔(例えば四角状等)84の周辺には、複数(例えば6〜12個、特に好ましくは8個)の放熱用貫通孔85が形成されている。以上より、放熱性に優れるので、半導体素子等の寿命、信頼性を向上させることができる。
尚、同図においてプリント配線基板8を接着する前の表面実装用パッケージ、即ち同図に示すような基材に放熱体10を接着した構成のものも、本発明の表面実装用パッケージの一例とすることができる。
また、上記実施例では放熱体10及び放熱用貫通孔85の両方が備わっているが、この一方のみを備えた構成としてもよい。
【0024】
尚、本発明においては、前記具体的実施例に示すものに限られず、目的、用途に応じて本発明の範囲内で種々変更した実施例とすることができる。即ち、樹脂製基材の大きさ(縦、横)、厚さ、これが長尺状の場合はその長さ、また半導体素子搭載用貫通孔、ボンディングワイヤー用貫通孔及び電子部品搭載用貫通孔の大きさ、配置数、取り囲む用に配置する場合のその配置方法等は、上記実施例に示すものに限定されない。上記実装用端子部及び接合用端子部の平面形状(丸型、四角型、楕円型、所定場所に引き出された所定パターン形状等)、その大きさ等も限定されず、種々選択される。また、上記実施例1〜4にて示す各表面実装用パッケージを、所定のプリント配線基板に接合して各種のパッケージ実装装置とすることもできる。
【0025】
更に、参考例として、図7に示す樹脂製基材の上に半導体素子を配置した場合、この基材を介してその下面であって且つこの半導体素子の下方に位置する場所に放熱体を取り付け、これを上記実施例6にて示すプリント配線基板の所定孔内に収納配置したものとすることもできる。この場合は、パッケージ実装装置の厚さがやや厚くなるものの、簡便な構造であるとともに、同様に接合の信頼性が高い。
【0026】
【発明の効果】
本第1発明の表面実装用パッケージは、薄型とすることができ、リールトウリール方式にて、孔開け、エッチング及びメッキ処理等を連続的に行うことができ、また、実装用端子部と接合相手の各接合用端子部との接合が平面接合のため、その接合の信頼性が高い。
本第2発明の表面実装用パッケージは、厚さがやや厚くなるものの、リールトウリール方式にて製造でき、また接合の信頼性も高い。
本第3発明の表面実装用パッケージは、実装用端子部と半導体素子とを複数段階にて電気的に接合するので、長いボンディングワイヤーを用いることもなく、離れた位置にある接合用導電層と安定的に接合できる。
【0027】
本第4発明の表面実装用パッケージにおいては、ボンディングワイヤー用貫通孔の配列がジグザグの千鳥配置又は他の波状形状のため、半導体素子の短い外形線の領域において多数のボンディングワイヤーを互いに接触しないように容易に取り付けることができる。本第5発明の表面実装用パッケージは、所定のスルーホールに電子部品が配置されので、1枚の樹脂製基材に半導体素子のみならずキャパシタ等の電子部品をも、複雑な工程を必要とせずに搭載できる
【0028】
本第発明のパッケージ実装装置は、簡便な構造であるとともに、薄型であり、また平面接合のため接合の信頼性も高い。本第発明のパッケージ実装装置においては、半導体素子が搭載される下方側に放熱体が形成されているので、また本第発明のパッケージ実装装置においては、放熱用貫通孔が形成されているので、いずれも放熱性に優れ、そのため半導体素子等の寿命を向上させることができる。
【図面の簡単な説明】
【図1】主として実施例1に係る表面実装用パッケージを説明する縦断面図である。
【図2】実施例1に係る表面実装用パッケージの平面図である。
【図3】表面実装用パッケージにおいて実装用端子部の平面形状を変えた場合を示す説明図である。
【図4】ボンディングワイヤー用貫通孔の配列が千鳥配置(2列状のジグザグ配列)の状態を示す説明図である。
【図5】ボンディングワイヤー用貫通孔の配列が3列状のジグザグ配列の状態を示す説明図である。
【図6】ボンディングワイヤー用貫通孔の配列が3列状の波型平行配列の状態を示す説明図である。
【図7】主として実施例2に係る表面実装用パッケージの縦断面図である。
【図8】実施例3に係る表面実装用パッケージの縦断面図である。
【図9】主として実施例4に係る表面実装用パッケージの縦断面図である。
【図10】実施例5に係るパッケージ実装装置の縦断面図である。
【図11】実施例6に係る放熱性に優れるパッケージ実装装置の縦断面図である。
【図12】従来の表面実装用パッケージの一例を示す縦断面図である。
【図13】図12に示す表面実装用パッケージを用いた製作したパッケージ実装装置の縦断面図である。
【符号の説明】
1;樹脂製基材、11;半導体素子搭載用貫通孔、12;ボンディングワイヤー用貫通孔、12a;電子部品搭載用貫通孔、2;導電層、3;接着層、4;半導体素子、5;実装用端子部、6;ボンディングワイヤー、61;他の導電層、7;樹脂製封止部、71;ダム、8;プリント配線基板、82;接合用端子部、84;放熱体収納用貫通孔、85;放熱用貫通孔、9;電子部品、9a、9b;電子部品用端子部、10;放熱体。

Claims (8)

  1. 送り用孔を両端側に形成させた長尺状基材が所定の大きさに切断されて半導体素子搭載用貫通孔及び該半導体素子搭載用貫通孔の周辺に配置された複数のボンディングワイヤー用貫通孔を有する樹脂製基材と、該半導体素子搭載用貫通孔を塞ぐように該樹脂製基材の一方の面上に形成される導電層と、該導電層上に接着剤層を介して接着され且つ搭載される半導体素子と、上記ボンディングワイヤー用貫通孔を塞ぐように上記樹脂製基材の上記一方の面上に形成される実装用端子部と、該実装用端子部と上記半導体素子とを上記ボンディングワイヤー用貫通孔を介して電気的に接合するボンディングワイヤーと、該ボンディングワイヤー及び上記半導体素子を封止する樹脂製封止部とからなることを特徴とする表面実装用パッケージ。
  2. 送り用孔を両端側に形成させた長尺状基材が所定の大きさに切断されて複数のボンディングワイヤー用貫通孔を有する樹脂製基材と、上記ボンディングワイヤー用貫通孔を塞ぐように上記樹脂製基材の上記一方の面上に形成される実装用端子部と、該樹脂製基材の他方の面上であって上記ボンディングワイヤー用貫通孔に取り囲まれるように搭載される半導体素子と、上記実装用端子部と上記半導体素子とを上記ボンディングワイヤー用貫通孔を介して電気的に接合するボンディングワイヤーと、該ボンディングワイヤー及び上記半導体素子を封止する樹脂製封止部とからなることを特徴とする表面実装用パッケージ。
  3. 請求項1又は2記載の表面実装用パッケージにおいて、上記実装用端子部と上記半導体素子とを上記ボンディングワイヤー用貫通孔を介してボンディングワイヤーを用いて電気的に接合する場合、上記樹脂製基材の上記他方の面上に他の導電層が形成され、上記半導体素子と該他の導電層とをボンディングワイヤーを用いて電気的に接合するとともに、該他の導電層と上記実装用端子部とを他のボンディングワイヤーを用いて電気的に接合することを特徴とする表面実装用パッケージ。
  4. 上記ボンディングワイヤー用貫通孔は、上記半導体素子を直線状に取り囲むのではなく、千鳥状若しくは波状に配置されることによって、より多数の配置を確保した請求項1〜3記載の表面実装用パッケージ。
  5. 請求項1〜4記載の表面実装用パッケージにおいて、ボンディングワイヤーが挿通される上記ボンディングワイヤー用貫通孔及び半導体素子搭載用貫通孔以外に、電子部品搭載用貫通孔を備え、該電子部品搭載用貫通孔には電子部品を配置し、且つ該電子部品に接合されるとともに該電子部品搭載用貫通孔を塞ぐように上記樹脂製基材の上記一方の面上に形成される、少なくとも2分割された電子部品用端子部を備える請求項1〜4記載の表面実装用パッケージ。
  6. 請求項1〜5記載の表面実装用パッケージが、該表面実装用パッケージの上記実装用端子部に対向する位置に接合用端子部を備えるプリント配線基板の表面に、該実装用端子部と該接合用端子部とを接合することにより実装されてなることを特徴とするパッケージ実装装置。
  7. 上記表面実装用パッケージを構成する上記樹脂製基材の上記一方の面上であって且つ上記半導体素子が搭載される下方側には、放熱体が形成され、該放熱体がプリント配線基板に形成された放熱体収納用貫通孔内に収納される請求項6記載のパッケージ実装装置。
  8. 上記プリント配線基板には、放熱用貫通孔を備える請求項7記載のパッケージ実装装置。
JP02901494A 1994-01-31 1994-01-31 表面実装用パッケージ及びパッケージ実装装置 Expired - Fee Related JP3630713B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP02901494A JP3630713B2 (ja) 1994-01-31 1994-01-31 表面実装用パッケージ及びパッケージ実装装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP02901494A JP3630713B2 (ja) 1994-01-31 1994-01-31 表面実装用パッケージ及びパッケージ実装装置

Publications (2)

Publication Number Publication Date
JPH07221427A JPH07221427A (ja) 1995-08-18
JP3630713B2 true JP3630713B2 (ja) 2005-03-23

Family

ID=12264561

Family Applications (1)

Application Number Title Priority Date Filing Date
JP02901494A Expired - Fee Related JP3630713B2 (ja) 1994-01-31 1994-01-31 表面実装用パッケージ及びパッケージ実装装置

Country Status (1)

Country Link
JP (1) JP3630713B2 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1075074A (ja) * 1996-08-30 1998-03-17 Tdk Corp Midパッケージを用いた電子部品
JP6010333B2 (ja) * 2012-04-26 2016-10-19 京セラ株式会社 配線基板および電子装置
US9530749B2 (en) * 2015-04-28 2016-12-27 Invensas Corporation Coupling of side surface contacts to a circuit platform
JP2021197261A (ja) * 2020-06-12 2021-12-27 株式会社オートネットワーク技術研究所 基板の接続構造、および、車両用配線モジュール

Also Published As

Publication number Publication date
JPH07221427A (ja) 1995-08-18

Similar Documents

Publication Publication Date Title
US4677526A (en) Plastic pin grid array chip carrier
US4147889A (en) Chip carrier
US5376588A (en) Method for making high pin count package for semiconductor device
US5420460A (en) Thin cavity down ball grid array package based on wirebond technology
US5311407A (en) Printed circuit based for mounted semiconductors and other electronic components
US7049687B2 (en) Tape carrier package having stacked semiconductor elements, and short and long leads
US5061990A (en) Semiconductor device and the manufacture thereof
US4949225A (en) Circuit board for mounting electronic components
JPH07335783A (ja) 半導体装置及び半導体装置ユニット
KR20010034154A (ko) 다수의 기판층과 적어도 하나의 반도체 칩을 가진 반도체소자 및 그의 제조 방법
US5233131A (en) Integrated circuit die-to-leadframe interconnect assembly system
US5949651A (en) Quad flat pack integrated circuit package
JP3437477B2 (ja) 配線基板および半導体装置
CN101419957B (zh) 半导体器件及其制造方法
JP3630713B2 (ja) 表面実装用パッケージ及びパッケージ実装装置
US5946195A (en) Semiconductor device, method of making the same and mounting the same, circuit board and flexible substrate
US6444494B1 (en) Process of packaging a semiconductor device with reinforced film substrate
US6057594A (en) High power dissipating tape ball grid array package
KR100474193B1 (ko) 비지에이패키지및그제조방법
US20030080418A1 (en) Semiconductor device having power supply pads arranged between signal pads and substrate edge
JPH02343A (ja) 電子部品搭載用基板
JPH10321670A (ja) 半導体装置
KR19980063740A (ko) 몰딩된 패키지용 다층 리드프레임
JPH07122701A (ja) 半導体装置およびその製造方法ならびにpga用リードフレーム
JP4122560B2 (ja) 半導体装置及び半導体装置の実装構造

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040810

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20041008

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20041008

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20041207

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20041215

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071224

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081224

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091224

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091224

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101224

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101224

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111224

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111224

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121224

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131224

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees