JP3587043B2 - Ｂｇａ型半導体装置及び該装置に用いるスティフナー - Google Patents
Ｂｇａ型半導体装置及び該装置に用いるスティフナー Download PDFInfo
- Publication number
- JP3587043B2 JP3587043B2 JP01919998A JP1919998A JP3587043B2 JP 3587043 B2 JP3587043 B2 JP 3587043B2 JP 01919998 A JP01919998 A JP 01919998A JP 1919998 A JP1919998 A JP 1919998A JP 3587043 B2 JP3587043 B2 JP 3587043B2
- Authority
- JP
- Japan
- Prior art keywords
- stiffener
- flexible wiring
- solder balls
- wiring board
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/12—Mountings, e.g. non-detachable insulating substrates
- H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
- H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01004—Beryllium [Be]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、半田ボールにより基板実装を行なうＢＧＡ（Ball Grid Array ）型半導体装置及び該装置に用いるスティフナーに関するものである。
【０００２】
【従来の技術】
近年、電子機器の小型化、高機能化が進展し、これを支えるためＬＳＩの高機能化に伴うパッケージの高密度化、多ピン化が進んでいる。これに対応して、実装基板とパッケージとの接続リードとしてボールバンプを用いるべく、パッケージ裏面に格子状に半田ボールを配置したＢＧＡ型半導体装置の実用化が盛んに進められている。
【０００３】
このＢＧＡ型半導体装置の特徴は、パッケージの平面全面で基板との電気的接続が可能となるため、ＱＦＰ（Quad Flat Package ）等パッケージの各辺で接続するものと比較して、リード間ピッチを狭くすることなく多ピン化を図ることができる点である。また、この利点を生かしパッケ−ジの小型化が可能となることである。
【０００４】
一方、このＢＧＡ型半導体装置では、半導体チップの高集積化に伴って半導体チップの発熱量が増えてきていることから、放熱性のよい構造であることが要求される。また、ＢＧＡ型半導体装置の特徴は、パッケージの平面全体に半田ボールを付けたことにより、これを電気的外部接続端子として、比較的広いピッチのまま多ピン化が可能となることにあるが、従来技術では、半導体チップの電極と半田ボールとを接続するために、ガラスエポキシ樹脂またはポリイミド樹脂等を基材とした多層配線基板を用いなければならい。この多層配線基板として、ポリイミド樹脂等、剛性の弱い材料を基材としたフレキシブル配線基板を用いる場合には、パッケージの組立及び実装でパッケージにおける半田ボール面での平坦性が問題となる。そこで、パッケージの半田ボール面での平坦性を確保するため及び放熱性を良くするために、パッケージ本体の頂面にスティフナーを貼るのが普通である。
【０００５】
スティフナーを設けた従来のＢＧＡ型半導体装置の構造を図３に示す。図中、（ａ）はそのＢＧＡ型半導体装置の上面図、そして（ｂ）は断面図である。
【０００６】
所定の高い熱伝導率の金属板から成るスティフナー１の下面中央部に段差をもって半導体チップ搭載用の凹部が形成され、該凹部の底面中央部にＡｇペースト１０を介して半導体チップ７が直接固定されている。また、この凹部周囲において、スティフナー１の下面には、絶縁性及び高熱伝導性の接着剤４を介してフレキシブル配線基板であるＴＡＢ（Tape Automated Bonding）テープ５が固着されている。
【０００７】
ＴＡＢテープ５には図示してない複数のスルーホールが設けられ、その両面及びスルーホール内に銅箔などの配線パターンが形成され、このスルーホールを覆うように半田ボール６が設けられている。半導体チップ７上の端子とＴＡＢテープ５上の回路パターン（端子）とは、Ａｕワイヤ８でボンディングされ、また、半導体チップ７を含むスティフナー１の凹部は、封止樹脂９で覆われている。
【０００８】
上記のように構成された半導体装置では、半導体チップ７が発生する熱はスティフナー１に伝わり、ここから放熱される。また、外部接続用バンプとしてＴＡＢテープ５に設けた半田ボール６により実装基板との電気的接続がなされる。
【０００９】
【発明が解決しようとする課題】
ところで、上記スティフナーには、通常、パッケージの平坦性（剛性）の確保及び放熱性の確保を目的として、銅またはステンレスなどの熱伝導率の高い金属板が用いられる。
【００１０】
しかしながら、これら銅またはステンレスなどの金属板は、実装基板との熱膨張が合わず、かつ半田ボールの部分はＱＦＰ等リードフレームを使用したパッケージのリードに比べてバネ性（弾性）が小さい。このため、基板実装時及び実使用時には、スティフナーと実装基板の熱膨張の差によって半田ボールに相当な応力がかかることになり、半田ボールと実装基板との間、または半田ボールとＢＧＡパッケージ本体との間で、剥がれが生じる可能性があり問題である。
【００１１】
そこで、本発明の目的は、上記課題を解決し、基板実装時及び実使用時に半田ボールにかかる応力を小さくし、半田ボールと実装基板との間、または半田ボールとＢＧＡパッケージ本体との間に剥がれが生じないＢＧＡ型半導体装置の構造及び該装置に用いるスティフナーを提供することにある。
【００１２】
【課題を解決するための手段】
本発明の要旨は、半田ボールの直上に位置するスティフナー部分を除去して、その半田ボールの直径より大きなディンプルを形成することにあり、これによって、半田ボールとＢＧＡパッケージの本体との間にフレキシブル配線基板を介して弾性を持たせ、基板実装時及び実使用時において、ＢＧＡパッケージ本体と実装基板の間の熱膨張による応力緩和を図るものである。
【００１３】
具体的に説明すると、上記目的を達成するため、請求項１のＢＧＡ型半導体装置は、フレキシブル配線基板上にスティフナーを配設したパッケージの下面に、外部接続端子となる半田ボールを格子状に配列し、該半田ボールを使用して基板実装を行なうＢＧＡ型半導体装置において、前記スティフナーのフレキシブル配線基板側の面に関し、その少なくとも半田ボールの直上に位置するスティフナー部分を除去して半田ボールの直径より大きな開口部を有するディンプルを形成し、これによって半田ボールとスティフナーとの間にフレキシブル配線基板を介して弾性を持たせたものである。
【００１４】
また、請求項２のＢＧＡ型半導体装置は、前記ディンプルが、半田ボールの配列ピッチと同一の配列ピッチで設けられ、かつそのディンプル内に高弾性樹脂が充填されているものである。
【００１５】
請求項３のＢＧＡ型半導体装置は、前記スティフナーが、その前記フレキシブル配線基板側の面に、半導体チップ搭載用の凹部を有し、その凹部の周囲における前記フレキシブル配線基板側の面に前記ディンプルが配設されている構成のものである。
【００１６】
上記ＢＧＡ型半導体装置において、スティフナーは、半導体チップ回避用の穴の開いたスティフナーであっても良いし、半導体チップ回避用の穴の開いていないスティフナーであっても良い。後者には、スティフナーの配線基板側の面に半導体チップ搭載用の凹部を有し、その凹部の周囲における前記配線基板側の面に前記ディンプル又は貫通孔が配設された形態が含まれる。
【００１７】
次に、請求項４に記載のスティフナーは、フレキシブル配線基板上に配設されるスティフナーであって、フレキシブル配線基板下面に格子状に配列された半田ボールにより基板実装を行うＢＧＡ型半導体装置用のスティフナーにおいて、スティフナーの前記フレキシブル配線基板側の面に、そのフレキシブル配線基板を挟んで前記半田ボールと１対１で対向するように前記半田ボール側に、半田ボールの直径より大きな開口部を持つディンプルを設けたものである。
【００１８】
また、請求項５に記載のスティフナ―は、前記ディンプルが、半田ボールの配列ピッチと同一の配列ピッチで設けられ、かつそのディンプル内に高弾性樹脂が充填されている構成である。
【００１９】
更に、請求項６に記載のスティフナーは、その前記フレキシブル配線基板側の面に、半導体チップ搭載用の凹部を有し、その凹部の周囲における前記フレキシブル配線基板側の面に前記ディンプルが配設されている構成としたものである。
【００２０】
このスティフナーも、半導体チップ回避用の穴の開いたスティフナーであってもよいし、又は、半導体チップ回避用の穴の開いていないスティフナーであってもよい。後者には、スティフナーの配線基板側の面に半導体チップ搭載用の凹部を有し、その凹部の周囲における前記配線基板側の面に前記ディンプル又は貫通孔が配設された形態が含まれる。
【００２１】
本発明のＢＧＡ型半導体装置及び該装置に用いるスティフナーは、その半田ボールの接合部位と対向する部分つまり半田ボールの直上に位置するスティフナー部分を除去して、ディンプル、貫通孔といった空間部を形成し、これによって半田ボールとスティフナーとの間に弾性を持たせ、半田ボールを半固定化した構成であるので、半田ボールは空間部側に変位して半田ボールにかかる応力を逃がすことができる。従って、基板実装時及び実使用時においてスティフナーと実装基板の熱膨張の差によって発生する半田ボールへの応力が緩和され、先の従来技術で問題となっていた半田ボールと実装基板の間または半田ボールとＢＧＡパッケージ本体との間での剥がれが防止され、実装（接合）の高い信頼性を確保することが可能となる。
【００２２】
【発明の実施の形態】
以下、本発明を図示の実施形態に基づいて説明する。
【００２３】
図１は本発明の一実施形態に係るＢＧＡ型半導体装置の上面及び断面を示したものである。
【００２４】
同図において、半導体装置は所定の高い熱伝導率の材質から成るスティフナー１を有する。スティフナー１には、その片側の面つまり下面の中央部に、半導体チップ７を搭載するための凹部が設けられ、更にこの半導体チップ搭載用の凹部の周囲におけるスティフナー下面には、半田ボール６の接合部位に対向する位置に、従ってその面の拡がり方向に見た半田ボール６の配置位置に相当する位置に、空間部としてのディンプル（窪み）２が形成されている。このディンプル２は、それぞれスティフナー１の配線基板側となる面に開口部を有する半円球状断面に形成され、半田ボール６の配列ピッチと同一の配列ピッチで設けられている。
【００２５】
スティフナー１の材質には、パッケージの平坦性を確保するための剛性と良好な熱伝導性とを考慮し、銅を用いた。しかし、スティフナー１は所定の高い熱伝導率を有する材質のものであれば良く、例えば、スティフナー１はアルミニウム等の高熱伝導性金属で構成することができる。金属以外にも、アルミナ、ＡｌＮ、ＳｉＣ、ＳｉＷなどのセラミックを用いてスティフナー１を構成してもよい。
【００２６】
ディンプル２の大きさは半田ボール６の直径よりも大きいものとし、深さは半田ボール６の半径と同一とした。これは、スティフナー１のフレキシブル配線基板側の面に関し、その少なくとも半田ボール６の直上に位置するスティフナー部分を除去して空間部を形成し、これによって半田ボール６とスティフナー１との間に弾性を持たせ半固定化した構成とするためである。
【００２７】
上記の如く構成されたスティフナー１には、フレキシブル配線基板であるＴＡＢテープ５が、絶縁性及び高熱伝導性の接着剤４によって接着されている。ディンプル２の中にはシリコン樹脂等の高弾性樹脂２ａが充填されている。ＴＡＢテープ５には図示してない複数のスルーホールが設けられ、その両面及びスルーホール内に銅箔などの配線パターンが形成され、このスルーホールを覆うように半田ボール６が設けられている。
【００２８】
スティフナー１の下面中央部に段差をもって形成された凹部の底面中央部には、ｌＣチップ等の半導体チップ７が直接固定されている。半導体チップ７はＡｇペースト１０等でスティフナー１に接合されており、半導体チップ７上の端子とＴＡＢテープ５上の図示してない配線パターン（端子）とは、Ａｕワイヤ８によってボンディングされ、電気的に接続されている。
【００２９】
また、半導体チップ７を含むスティフナー１の凹部において、半導体チップ７の回路面側、並びに、半導体チップ７とＴＡＢテープ５との空隙部分は、封止樹脂９によって覆われて保護されている。
【００３０】
上記構成の半導体装置は、半田ボール面を実装面として、図示してない実装基板に接合され実装される。その際、スティフナー１を備えているため所望の剛性を有し、半田ボール面側の平坦性が確保される。このため、図３で説明した従来技術の如くスティフナー１の下面側が平坦のままである場合、つまり半導体ボール６の接合配置位置に対応するスティフナー部分が平坦のままでありディンプル２のような空間部がない場合には、スティフナー１と実装基板との熱膨張の差によって、半田ボール６に相当な応力がかかると予想される。
【００３１】
しかし、この実施形態では、スティフナー１の下面において半田ボールの接合部位に対向する位置にディンプル２を設けたので、半田ボール６は、ディンプル２の空間、正確には高弾性樹脂２ａ内に変位して、半田ボール６にかかる応力を逃がすことができる。この意味で、半田ボール６とスティフナー１との間には弾性が与えられ、半田ボール６は半固定化されている。従って、この実施形態によれば、基板実装時及び実使用時においてスティフナーと実装基板の熱膨張の差によって発生する半田ボール６への応力が緩和され、先の従来技術で問題となっていた半田ボール６と実装基板との間において、または半田ボール６とＢＧＡパッケージ本体との間において、剥がれの発生を防止し、高い実装（接合）の信頼性を確保することができる。
【００３２】
図２は、本発明の参考例である半導体装置の上面及び断面を示したものである。
【００３３】
この参考例は、図１のディンプル２を貫通孔３に代えたものである。即ち、スティフナー１の下面にディンプル２を設ける代わりに、各半田ボール６の接合部位に対向する位置に、スティフナー１を上下方向に貫く貫通孔３を設けたものである。この貫通孔３の配列ピッチは半田ボール６の配列ピッチと同じである。
【００３４】
従って、この参考例のスティフナー１においては、その下面の半導体チップ搭載用の凹部の周辺には、半田ボールの接合部位に対向する貫通孔３が、半田ボール６と同じ配列ピッチで網目状に配列されている。その他の構成は図１の実施形態と同じである。
【００３５】
この参考例の場合、貫通孔３は断面が長方形をした同一断面形状のものから成り、図２（ａ）の上面図から見て、それらの長方形が規則正しい網目状（メッシュ形状）に配列されている。しかし、貫通孔３の断面形状や配置の仕方には制約がなく、半田ボール６の配置や大きさに対応して設ければ足りる。また、これらの貫通孔３の大きさは半田ボール６の直径よりも大きめに定める。
【００３６】
図２の参考例も図１の実施形態の場合と同様に、半田ボール６の直上に当たるスティフナー１部分には剛体部分が存在せず、半田ボール６が応力に応じて変位し得るようにするための空間部が貫通孔３により形成されている。このため、基板実装時及び実使用時のスティフナー１と実装基板の熱膨張の差によって発生する半田ボールへの応力の緩和が可能である。
【００３７】
上記実施形態では、半導体チップ回避用の穴の開いていないスティフナーを例にして説明したが、スティフナーは半導体チップ回避用の穴の開いたスティフナーであってもよい。
【００３８】
【発明の効果】
以上説明したように本発明によれば、次のような優れた効果が得られる。
【００３９】
（１）請求項１、２又は３に記載のＢＧＡ型半導体装置によれば、スティフナーのフレキシブル配線基板側の面に関し、その少なくとも半田ボールの直上に位置するスティフナー部分を除去して、そこに半田ボールの直径より大きなディンプルを形成し、これによって半田ボールとスティフナーとの間に弾性を持たせ、半田ボールを半固定化した構成としたので、基板実装時及び実使用時においてスティフナーと実装基板の熱膨張の差によって発生する半田ボールへの応力を緩和し、従来技術で問題となっていた半田ボールと実装基板の間または半田ボールとＢＧＡパッケージ本体の間での剥がれの発生を防止し、高い実装の信頼性を確保することができる。
【００４０】
（２）請求項４、５又は６に記載のスティフナーによれば、そのフレキシブル配線基板側の面に、そのフレキシブル配線基板を挟んで前記半田ボールと１対１で対向するように半田ボール側に、半田ボールの直径より大きな開口部を持つディンプルを有するため、配線基板上に配設してＢＧＡ型半導体装置を構成し、基板実装を行った場合、スティフナーと実装基板との熱膨張の差によって、パッケージの下面に格子状に配列された半田ボールに応力が発生したときにも、半田ボールの直上に当たるスティフナー部分には、剛体部分が存在しないため、半田ボールにかかる応力を緩和することができる。またパッケージの下面の剛性は、スティフナー自体により所望の強さに保持されるので、パッケージの剛性を弱めることもない。
【図面の簡単な説明】
【図１】本発明の一実施態様に係るＢＧＡ型半導体装置の構造を示した図であり、（ａ）はその上面図そして（ｂ）は断面図である。
【図２】本発明の参考例であるＢＧＡ型半導体装置の構造を示した図であり、（ａ）はその上面図そして（ｂ）は断面図である。
【図３】従来技術によるＢＧＡ型半導体装置の構造を示した図であり、（ａ）はその上面図そして（ｂ）は断面図である。
【符号の説明】
１ スティフナー
２ ディンプル（空間部）
２ａ 高弾性樹脂
３ 貫通孔（空間部）
４ 接着剤
５ ＴＡＢテープ（配線基板）
６ 半田ボール
７ 半導体チップ
８ Ａｕワイヤ
９ 封止樹脂
１０ Ａｇペースト
【発明の属する技術分野】
本発明は、半田ボールにより基板実装を行なうＢＧＡ（Ball Grid Array ）型半導体装置及び該装置に用いるスティフナーに関するものである。
【０００２】
【従来の技術】
近年、電子機器の小型化、高機能化が進展し、これを支えるためＬＳＩの高機能化に伴うパッケージの高密度化、多ピン化が進んでいる。これに対応して、実装基板とパッケージとの接続リードとしてボールバンプを用いるべく、パッケージ裏面に格子状に半田ボールを配置したＢＧＡ型半導体装置の実用化が盛んに進められている。
【０００３】
このＢＧＡ型半導体装置の特徴は、パッケージの平面全面で基板との電気的接続が可能となるため、ＱＦＰ（Quad Flat Package ）等パッケージの各辺で接続するものと比較して、リード間ピッチを狭くすることなく多ピン化を図ることができる点である。また、この利点を生かしパッケ−ジの小型化が可能となることである。
【０００４】
一方、このＢＧＡ型半導体装置では、半導体チップの高集積化に伴って半導体チップの発熱量が増えてきていることから、放熱性のよい構造であることが要求される。また、ＢＧＡ型半導体装置の特徴は、パッケージの平面全体に半田ボールを付けたことにより、これを電気的外部接続端子として、比較的広いピッチのまま多ピン化が可能となることにあるが、従来技術では、半導体チップの電極と半田ボールとを接続するために、ガラスエポキシ樹脂またはポリイミド樹脂等を基材とした多層配線基板を用いなければならい。この多層配線基板として、ポリイミド樹脂等、剛性の弱い材料を基材としたフレキシブル配線基板を用いる場合には、パッケージの組立及び実装でパッケージにおける半田ボール面での平坦性が問題となる。そこで、パッケージの半田ボール面での平坦性を確保するため及び放熱性を良くするために、パッケージ本体の頂面にスティフナーを貼るのが普通である。
【０００５】
スティフナーを設けた従来のＢＧＡ型半導体装置の構造を図３に示す。図中、（ａ）はそのＢＧＡ型半導体装置の上面図、そして（ｂ）は断面図である。
【０００６】
所定の高い熱伝導率の金属板から成るスティフナー１の下面中央部に段差をもって半導体チップ搭載用の凹部が形成され、該凹部の底面中央部にＡｇペースト１０を介して半導体チップ７が直接固定されている。また、この凹部周囲において、スティフナー１の下面には、絶縁性及び高熱伝導性の接着剤４を介してフレキシブル配線基板であるＴＡＢ（Tape Automated Bonding）テープ５が固着されている。
【０００７】
ＴＡＢテープ５には図示してない複数のスルーホールが設けられ、その両面及びスルーホール内に銅箔などの配線パターンが形成され、このスルーホールを覆うように半田ボール６が設けられている。半導体チップ７上の端子とＴＡＢテープ５上の回路パターン（端子）とは、Ａｕワイヤ８でボンディングされ、また、半導体チップ７を含むスティフナー１の凹部は、封止樹脂９で覆われている。
【０００８】
上記のように構成された半導体装置では、半導体チップ７が発生する熱はスティフナー１に伝わり、ここから放熱される。また、外部接続用バンプとしてＴＡＢテープ５に設けた半田ボール６により実装基板との電気的接続がなされる。
【０００９】
【発明が解決しようとする課題】
ところで、上記スティフナーには、通常、パッケージの平坦性（剛性）の確保及び放熱性の確保を目的として、銅またはステンレスなどの熱伝導率の高い金属板が用いられる。
【００１０】
しかしながら、これら銅またはステンレスなどの金属板は、実装基板との熱膨張が合わず、かつ半田ボールの部分はＱＦＰ等リードフレームを使用したパッケージのリードに比べてバネ性（弾性）が小さい。このため、基板実装時及び実使用時には、スティフナーと実装基板の熱膨張の差によって半田ボールに相当な応力がかかることになり、半田ボールと実装基板との間、または半田ボールとＢＧＡパッケージ本体との間で、剥がれが生じる可能性があり問題である。
【００１１】
そこで、本発明の目的は、上記課題を解決し、基板実装時及び実使用時に半田ボールにかかる応力を小さくし、半田ボールと実装基板との間、または半田ボールとＢＧＡパッケージ本体との間に剥がれが生じないＢＧＡ型半導体装置の構造及び該装置に用いるスティフナーを提供することにある。
【００１２】
【課題を解決するための手段】
本発明の要旨は、半田ボールの直上に位置するスティフナー部分を除去して、その半田ボールの直径より大きなディンプルを形成することにあり、これによって、半田ボールとＢＧＡパッケージの本体との間にフレキシブル配線基板を介して弾性を持たせ、基板実装時及び実使用時において、ＢＧＡパッケージ本体と実装基板の間の熱膨張による応力緩和を図るものである。
【００１３】
具体的に説明すると、上記目的を達成するため、請求項１のＢＧＡ型半導体装置は、フレキシブル配線基板上にスティフナーを配設したパッケージの下面に、外部接続端子となる半田ボールを格子状に配列し、該半田ボールを使用して基板実装を行なうＢＧＡ型半導体装置において、前記スティフナーのフレキシブル配線基板側の面に関し、その少なくとも半田ボールの直上に位置するスティフナー部分を除去して半田ボールの直径より大きな開口部を有するディンプルを形成し、これによって半田ボールとスティフナーとの間にフレキシブル配線基板を介して弾性を持たせたものである。
【００１４】
また、請求項２のＢＧＡ型半導体装置は、前記ディンプルが、半田ボールの配列ピッチと同一の配列ピッチで設けられ、かつそのディンプル内に高弾性樹脂が充填されているものである。
【００１５】
請求項３のＢＧＡ型半導体装置は、前記スティフナーが、その前記フレキシブル配線基板側の面に、半導体チップ搭載用の凹部を有し、その凹部の周囲における前記フレキシブル配線基板側の面に前記ディンプルが配設されている構成のものである。
【００１６】
上記ＢＧＡ型半導体装置において、スティフナーは、半導体チップ回避用の穴の開いたスティフナーであっても良いし、半導体チップ回避用の穴の開いていないスティフナーであっても良い。後者には、スティフナーの配線基板側の面に半導体チップ搭載用の凹部を有し、その凹部の周囲における前記配線基板側の面に前記ディンプル又は貫通孔が配設された形態が含まれる。
【００１７】
次に、請求項４に記載のスティフナーは、フレキシブル配線基板上に配設されるスティフナーであって、フレキシブル配線基板下面に格子状に配列された半田ボールにより基板実装を行うＢＧＡ型半導体装置用のスティフナーにおいて、スティフナーの前記フレキシブル配線基板側の面に、そのフレキシブル配線基板を挟んで前記半田ボールと１対１で対向するように前記半田ボール側に、半田ボールの直径より大きな開口部を持つディンプルを設けたものである。
【００１８】
また、請求項５に記載のスティフナ―は、前記ディンプルが、半田ボールの配列ピッチと同一の配列ピッチで設けられ、かつそのディンプル内に高弾性樹脂が充填されている構成である。
【００１９】
更に、請求項６に記載のスティフナーは、その前記フレキシブル配線基板側の面に、半導体チップ搭載用の凹部を有し、その凹部の周囲における前記フレキシブル配線基板側の面に前記ディンプルが配設されている構成としたものである。
【００２０】
このスティフナーも、半導体チップ回避用の穴の開いたスティフナーであってもよいし、又は、半導体チップ回避用の穴の開いていないスティフナーであってもよい。後者には、スティフナーの配線基板側の面に半導体チップ搭載用の凹部を有し、その凹部の周囲における前記配線基板側の面に前記ディンプル又は貫通孔が配設された形態が含まれる。
【００２１】
本発明のＢＧＡ型半導体装置及び該装置に用いるスティフナーは、その半田ボールの接合部位と対向する部分つまり半田ボールの直上に位置するスティフナー部分を除去して、ディンプル、貫通孔といった空間部を形成し、これによって半田ボールとスティフナーとの間に弾性を持たせ、半田ボールを半固定化した構成であるので、半田ボールは空間部側に変位して半田ボールにかかる応力を逃がすことができる。従って、基板実装時及び実使用時においてスティフナーと実装基板の熱膨張の差によって発生する半田ボールへの応力が緩和され、先の従来技術で問題となっていた半田ボールと実装基板の間または半田ボールとＢＧＡパッケージ本体との間での剥がれが防止され、実装（接合）の高い信頼性を確保することが可能となる。
【００２２】
【発明の実施の形態】
以下、本発明を図示の実施形態に基づいて説明する。
【００２３】
図１は本発明の一実施形態に係るＢＧＡ型半導体装置の上面及び断面を示したものである。
【００２４】
同図において、半導体装置は所定の高い熱伝導率の材質から成るスティフナー１を有する。スティフナー１には、その片側の面つまり下面の中央部に、半導体チップ７を搭載するための凹部が設けられ、更にこの半導体チップ搭載用の凹部の周囲におけるスティフナー下面には、半田ボール６の接合部位に対向する位置に、従ってその面の拡がり方向に見た半田ボール６の配置位置に相当する位置に、空間部としてのディンプル（窪み）２が形成されている。このディンプル２は、それぞれスティフナー１の配線基板側となる面に開口部を有する半円球状断面に形成され、半田ボール６の配列ピッチと同一の配列ピッチで設けられている。
【００２５】
スティフナー１の材質には、パッケージの平坦性を確保するための剛性と良好な熱伝導性とを考慮し、銅を用いた。しかし、スティフナー１は所定の高い熱伝導率を有する材質のものであれば良く、例えば、スティフナー１はアルミニウム等の高熱伝導性金属で構成することができる。金属以外にも、アルミナ、ＡｌＮ、ＳｉＣ、ＳｉＷなどのセラミックを用いてスティフナー１を構成してもよい。
【００２６】
ディンプル２の大きさは半田ボール６の直径よりも大きいものとし、深さは半田ボール６の半径と同一とした。これは、スティフナー１のフレキシブル配線基板側の面に関し、その少なくとも半田ボール６の直上に位置するスティフナー部分を除去して空間部を形成し、これによって半田ボール６とスティフナー１との間に弾性を持たせ半固定化した構成とするためである。
【００２７】
上記の如く構成されたスティフナー１には、フレキシブル配線基板であるＴＡＢテープ５が、絶縁性及び高熱伝導性の接着剤４によって接着されている。ディンプル２の中にはシリコン樹脂等の高弾性樹脂２ａが充填されている。ＴＡＢテープ５には図示してない複数のスルーホールが設けられ、その両面及びスルーホール内に銅箔などの配線パターンが形成され、このスルーホールを覆うように半田ボール６が設けられている。
【００２８】
スティフナー１の下面中央部に段差をもって形成された凹部の底面中央部には、ｌＣチップ等の半導体チップ７が直接固定されている。半導体チップ７はＡｇペースト１０等でスティフナー１に接合されており、半導体チップ７上の端子とＴＡＢテープ５上の図示してない配線パターン（端子）とは、Ａｕワイヤ８によってボンディングされ、電気的に接続されている。
【００２９】
また、半導体チップ７を含むスティフナー１の凹部において、半導体チップ７の回路面側、並びに、半導体チップ７とＴＡＢテープ５との空隙部分は、封止樹脂９によって覆われて保護されている。
【００３０】
上記構成の半導体装置は、半田ボール面を実装面として、図示してない実装基板に接合され実装される。その際、スティフナー１を備えているため所望の剛性を有し、半田ボール面側の平坦性が確保される。このため、図３で説明した従来技術の如くスティフナー１の下面側が平坦のままである場合、つまり半導体ボール６の接合配置位置に対応するスティフナー部分が平坦のままでありディンプル２のような空間部がない場合には、スティフナー１と実装基板との熱膨張の差によって、半田ボール６に相当な応力がかかると予想される。
【００３１】
しかし、この実施形態では、スティフナー１の下面において半田ボールの接合部位に対向する位置にディンプル２を設けたので、半田ボール６は、ディンプル２の空間、正確には高弾性樹脂２ａ内に変位して、半田ボール６にかかる応力を逃がすことができる。この意味で、半田ボール６とスティフナー１との間には弾性が与えられ、半田ボール６は半固定化されている。従って、この実施形態によれば、基板実装時及び実使用時においてスティフナーと実装基板の熱膨張の差によって発生する半田ボール６への応力が緩和され、先の従来技術で問題となっていた半田ボール６と実装基板との間において、または半田ボール６とＢＧＡパッケージ本体との間において、剥がれの発生を防止し、高い実装（接合）の信頼性を確保することができる。
【００３２】
図２は、本発明の参考例である半導体装置の上面及び断面を示したものである。
【００３３】
この参考例は、図１のディンプル２を貫通孔３に代えたものである。即ち、スティフナー１の下面にディンプル２を設ける代わりに、各半田ボール６の接合部位に対向する位置に、スティフナー１を上下方向に貫く貫通孔３を設けたものである。この貫通孔３の配列ピッチは半田ボール６の配列ピッチと同じである。
【００３４】
従って、この参考例のスティフナー１においては、その下面の半導体チップ搭載用の凹部の周辺には、半田ボールの接合部位に対向する貫通孔３が、半田ボール６と同じ配列ピッチで網目状に配列されている。その他の構成は図１の実施形態と同じである。
【００３５】
この参考例の場合、貫通孔３は断面が長方形をした同一断面形状のものから成り、図２（ａ）の上面図から見て、それらの長方形が規則正しい網目状（メッシュ形状）に配列されている。しかし、貫通孔３の断面形状や配置の仕方には制約がなく、半田ボール６の配置や大きさに対応して設ければ足りる。また、これらの貫通孔３の大きさは半田ボール６の直径よりも大きめに定める。
【００３６】
図２の参考例も図１の実施形態の場合と同様に、半田ボール６の直上に当たるスティフナー１部分には剛体部分が存在せず、半田ボール６が応力に応じて変位し得るようにするための空間部が貫通孔３により形成されている。このため、基板実装時及び実使用時のスティフナー１と実装基板の熱膨張の差によって発生する半田ボールへの応力の緩和が可能である。
【００３７】
上記実施形態では、半導体チップ回避用の穴の開いていないスティフナーを例にして説明したが、スティフナーは半導体チップ回避用の穴の開いたスティフナーであってもよい。
【００３８】
【発明の効果】
以上説明したように本発明によれば、次のような優れた効果が得られる。
【００３９】
（１）請求項１、２又は３に記載のＢＧＡ型半導体装置によれば、スティフナーのフレキシブル配線基板側の面に関し、その少なくとも半田ボールの直上に位置するスティフナー部分を除去して、そこに半田ボールの直径より大きなディンプルを形成し、これによって半田ボールとスティフナーとの間に弾性を持たせ、半田ボールを半固定化した構成としたので、基板実装時及び実使用時においてスティフナーと実装基板の熱膨張の差によって発生する半田ボールへの応力を緩和し、従来技術で問題となっていた半田ボールと実装基板の間または半田ボールとＢＧＡパッケージ本体の間での剥がれの発生を防止し、高い実装の信頼性を確保することができる。
【００４０】
（２）請求項４、５又は６に記載のスティフナーによれば、そのフレキシブル配線基板側の面に、そのフレキシブル配線基板を挟んで前記半田ボールと１対１で対向するように半田ボール側に、半田ボールの直径より大きな開口部を持つディンプルを有するため、配線基板上に配設してＢＧＡ型半導体装置を構成し、基板実装を行った場合、スティフナーと実装基板との熱膨張の差によって、パッケージの下面に格子状に配列された半田ボールに応力が発生したときにも、半田ボールの直上に当たるスティフナー部分には、剛体部分が存在しないため、半田ボールにかかる応力を緩和することができる。またパッケージの下面の剛性は、スティフナー自体により所望の強さに保持されるので、パッケージの剛性を弱めることもない。
【図面の簡単な説明】
【図１】本発明の一実施態様に係るＢＧＡ型半導体装置の構造を示した図であり、（ａ）はその上面図そして（ｂ）は断面図である。
【図２】本発明の参考例であるＢＧＡ型半導体装置の構造を示した図であり、（ａ）はその上面図そして（ｂ）は断面図である。
【図３】従来技術によるＢＧＡ型半導体装置の構造を示した図であり、（ａ）はその上面図そして（ｂ）は断面図である。
【符号の説明】
１ スティフナー
２ ディンプル（空間部）
２ａ 高弾性樹脂
３ 貫通孔（空間部）
４ 接着剤
５ ＴＡＢテープ（配線基板）
６ 半田ボール
７ 半導体チップ
８ Ａｕワイヤ
９ 封止樹脂
１０ Ａｇペースト
Claims (6)
- フレキシブル配線基板上にスティフナーを配設したパッケージの下面に、外部接続端子となる半田ボールを格子状に配列し、該半田ボールを使用して基板実装を行なうＢＧＡ型半導体装置において、前記スティフナーの前記フレキシブル配線基板側の面に関し、その少なくとも半田ボールの直上に位置するスティフナー部分を除去して半田ボールの直径より大きな開口部を有するディンプルを形成し、これによって半田ボールとスティフナーとの間に前記フレキシブル配線基板を介して弾性を持たせたことを特徴とするＢＧＡ型半導体装置。
- 前記ディンプルが、半田ボールの配列ピッチと同一の配列ピッチで設けられ、かつそのディンプル内に高弾性樹脂が充填されていることを特徴とする請求項１記載のＢＧＡ型半導体装置。
- 前記スティフナーは、その前記フレキシブル配線基板側の面に、半導体チップ搭載用の凹部を有し、その凹部の周囲における前記フレキシブル配線基板側の面に前記ディンプルが配設されていることを特徴とする請求項１又は２記載のＢＧＡ型半導体装置。
- フレキシブル配線基板上に配設されるスティフナーであって、前記フレキシブル配線基板下面に格子状に配列された半田ボールにより基板実装を行うＢＧＡ型半導体装置用のスティフナーにおいて、前記スティフナーの前記フレキシブル配線基板側の面に、そのフレキシブル配線基板を挟んで前記半田ボールと１対１で対向するように前記半田ボール側に、半田ボールの直径より大きな開口部を持つディンプルを設けたことを特徴とするスティフナー。
- 前記ディンプルが、半田ボールの配列ピッチと同一の配列ピッチで設けられ、かつそのディンプル内に高弾性樹脂が充填されていることを特徴とする請求項４記載のスティフナー。
- 前記スティフナーは、その前記フレキシブル配線基板側の面に、半導体チップ搭載用の凹部を有し、その凹部の周囲における前記フレキシブル配線基板側の面に前記ディンプルが配設されていることを特徴とする請求項４又は５記載のスティフナー。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP01919998A JP3587043B2 (ja) | 1998-01-30 | 1998-01-30 | Ｂｇａ型半導体装置及び該装置に用いるスティフナー |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP01919998A JP3587043B2 (ja) | 1998-01-30 | 1998-01-30 | Ｂｇａ型半導体装置及び該装置に用いるスティフナー |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11220055A JPH11220055A (ja) | 1999-08-10 |
| JP3587043B2 true JP3587043B2 (ja) | 2004-11-10 |
Family
ID=11992694
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP01919998A Expired - Fee Related JP3587043B2 (ja) | 1998-01-30 | 1998-01-30 | Ｂｇａ型半導体装置及び該装置に用いるスティフナー |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3587043B2 (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3442721B2 (ja) | 2000-05-24 | 2003-09-02 | 沖電気工業株式会社 | 半導体装置 |
| US6906414B2 (en) * | 2000-12-22 | 2005-06-14 | Broadcom Corporation | Ball grid array package with patterned stiffener layer |
| JP4629082B2 (ja) * | 2002-08-23 | 2011-02-09 | 新光電気工業株式会社 | 半導体パッケージ |
| CN101112134B (zh) | 2005-02-02 | 2010-06-16 | 富士通株式会社 | 封装安装模块 |
| JP4846019B2 (ja) * | 2007-02-27 | 2011-12-28 | 富士通株式会社 | プリント基板ユニットおよび半導体パッケージ |
| US7998797B2 (en) | 2008-12-09 | 2011-08-16 | Infineon Technologies Ag | Semiconductor device |
| JP5363384B2 (ja) * | 2010-03-11 | 2013-12-11 | 新光電気工業株式会社 | 配線基板及びその製造方法 |
-
1998
- 1998-01-30 JP JP01919998A patent/JP3587043B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH11220055A (ja) | 1999-08-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5583377A (en) | Pad array semiconductor device having a heat sink with die receiving cavity | |
| KR100698526B1 (ko) | 방열층을 갖는 배선기판 및 그를 이용한 반도체 패키지 | |
| JPH11307689A (ja) | 半導体装置、半導体装置用基板及びこれらの製造方法並びに電子機器 | |
| WO2006132151A1 (ja) | インタポーザおよび半導体装置 | |
| JPH0917919A (ja) | 半導体装置 | |
| JP3587043B2 (ja) | Ｂｇａ型半導体装置及び該装置に用いるスティフナー | |
| JP3460559B2 (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| JP2007059486A (ja) | 半導体装置及び半導体装置製造用基板 | |
| JP3764214B2 (ja) | プリント回路基板およびこれを備えた電子機器 | |
| JPH09326450A (ja) | 半導体装置およびその製造方法 | |
| JP3519285B2 (ja) | 半導体装置 | |
| JPH11260962A (ja) | ボールグリッドアレイ型半導体装置 | |
| US6437430B2 (en) | Semiconductor apparatus and frame used for fabricating the same | |
| JP2768315B2 (ja) | 半導体装置 | |
| JP3450477B2 (ja) | 半導体装置及びその製造方法 | |
| JPH09331004A (ja) | 半導体装置 | |
| JPH10321670A (ja) | 半導体装置 | |
| JP3684517B2 (ja) | 半導体装置 | |
| JP3576228B2 (ja) | 表面実装型半導体装置 | |
| JP2000183275A (ja) | 半導体装置 | |
| JPH10154768A (ja) | 半導体装置及びその製造方法 | |
| JP2001267460A (ja) | 半導体装置 | |
| JP3714808B2 (ja) | 半導体装置 | |
| JP3910937B2 (ja) | 半導体装置 | |
| JP3275874B2 (ja) | 半導体装置及びスティフナー |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040420 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040621 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040720 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040802 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080820 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090820 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |