JP3275874B2 - 半導体装置及びスティフナー - Google Patents

半導体装置及びスティフナー

Info

Publication number
JP3275874B2
JP3275874B2 JP09062099A JP9062099A JP3275874B2 JP 3275874 B2 JP3275874 B2 JP 3275874B2 JP 09062099 A JP09062099 A JP 09062099A JP 9062099 A JP9062099 A JP 9062099A JP 3275874 B2 JP3275874 B2 JP 3275874B2
Authority
JP
Japan
Prior art keywords
stiffener
semiconductor device
metal plates
semiconductor element
tab tape
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP09062099A
Other languages
English (en)
Other versions
JP2000286363A (ja
Inventor
洋 小泉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP09062099A priority Critical patent/JP3275874B2/ja
Publication of JP2000286363A publication Critical patent/JP2000286363A/ja
Application granted granted Critical
Publication of JP3275874B2 publication Critical patent/JP3275874B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18High density interconnect [HDI] connectors; Manufacturing methods related thereto

Landscapes

  • Wire Bonding (AREA)

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】この発明は、半導体素子のパ
ッケージに関し、特に、TapeBGAタイプのパッケ
ージを有する半導体装置に関する。
【0002】
【従来の技術】半導体素子の高集積化に伴って、半導体
素子上に形成される電極間のピッチが狭くなり、従来の
金属細線を接続手段として使用することが困難になって
きた。このため、金属細線の代わりに、TABテープを
接続手段として使用する半導体パッケージが開発され、
実用化されるようになった。
【0003】しかし、TABテープを使用した半導体装
置は、他の装置と接続する際に、新たなリード線が必要
となるため、半導体素子の高集積化によって生じる多ピ
ン化への対応には限界がある。この多ピン化に対応する
ために、TAB(Tape Automatic Bonding)テープを使
用したBGA(Boll Grid Array)タイプの半導体装置
(TapeBGA)が開発された。
【0004】TapeBGAタイプの半導体装置は、半
田ボールから構成される外部接続端子(ハンダボール)
と、半導体素子と、外部接続端子と半導体素子の電極と
を接続するTABテープとで構成される。しかし、この
構成では、半導体素子とハンダボールとがTABテープ
のみで接続されているため、ハンダボール形成部の機械
的強度が不十分である。TABテープの機械的強度を補
ってTABテープの平坦性を維持するために、補強板、
即ち、スティフナーを備える半導体装置が開発された。
【0005】従来のスティフナーの平面図を図5(A)
に示す。図示するように、両面接着剤12を一面に貼り
付けた金属板を切り取り、更に、切り取った金属板の中
央にICチップを搭載するための穴18Aを切り取って
スティフナー13を生成している。このように生成した
スティフナー13のD−D’部の断面図を図5(B)に
示す。このスティフナー13に半導体素子を搭載し、T
ABテープに固定する事により、機械的強度が向上する
と共に、TABテープの平坦性を維持することができ
る。
【0006】
【発明が解決しようとする課題】しかし、この製造方法
でスティフナー13を製造すると、金属板を外形サイズ
に切る工程と、ICチップ搭載用の穴18Aを切る工程
とが必要になり、また、ICチップ搭載用の穴のサイズ
に切り取った金属板が無駄になってしまう。
【0007】この発明は、上記実情に鑑みてなされたも
ので、十分な強度を備え、また、材料を無駄なく有効に
利用して生成したスティフナー及びそのスティフナーを
備える半導体装置を提供することを目的とする。
【0008】
【課題を解決するための手段】上記目的を達成するた
め、この発明の第1の観点にかかる半導体装置は、電極
を備える半導体素子と、該半導体素子の電極に一端が電
気的に接続された配線パターンが形成された接続部材
と、前記接続部材の前記配線パターンの他端に電気的に
接続されている外部接続端子と、前記接続部材の一面に
前記半導体素子を取り囲んで形成された剛性の補強板
と、から構成される半導体装置であって、前記補強板
は、前記半導体素子搭載用のスペースを備え、そのスペ
ースを取り囲んで、口の字型に組み合わせた4枚の長方
形の金属板から構成されている、ことを特徴とする。
【0009】このように、補強板は、半導体素子搭載用
のスペースを取り囲んで長方形の金属板を組み合わせて
形成するため、半導体素子を搭載するための穴を切り取
る必要がない。従って、無駄な金属板を生成することが
ない。
【0010】前記補強板は、前記口の字型に組み合わさ
れた長方形の金属板が、互い違いに複数段重ねて形成さ
れるようにしてもよい。このように補強板を複数段重ね
ることにより、補強板が1段のときより強度を増すこと
ができ、また、平坦性を維持することができる。
【0011】前記口の字型に配置されている長方形の金
属板は、互いに接触しないように間隙を設けて配置され
るようにしてもよい。このような構成とすることによ
り、半導体装置の実装時に発生するガスを外部に排出す
ることができる。
【0012】上記目的を達成するため、この発明の第2
の観点にかかるスティフナーは、TABテープを補強す
るためのスティフナーであって、中央に半導体素子挿入
用のスペースを形成するように口の字型に組み合わされ
た4枚の長方形の金属板から構成されている、ことを特
徴とする。
【0013】前記スティフナーは、前記口の字型に組み
合わされた長方形の金属板が、互い違いに複数段重ねて
形成されるようにしてもよい。
【0014】前記口の字型に配置されている長方形の金
属板は、互いに接触しないように間隙を設けて配置され
るようにしてもよい。
【0015】
【発明の実施の形態】以下、この発明の実施の形態にか
かる半導体装置(TapeBGA)について説明する。
【0016】この実施の形態のTapeBGAの断面図
を図1に示す。図示するように、このTapeBGA
は、TABテープ1と、両面接着剤シート2と、スティ
フナー3と、封入樹脂4と、ハンダボール5と、接着剤
6と、放熱板7と、ICチップ8と、から構成されてい
る。
【0017】TABテープ1は、ポリイミド等の絶縁性
可撓性部材から構成されるTABテープ・カプトン1A
と、TABテープ・カプトン1Aの一面に、接着剤等に
よって貼り付けられた銅箔等の導電部材から構成される
TABテープ・配線1Bと、から構成される。
【0018】スティフナー3は、銅等の金属板から構成
され、両面接着剤シート2により、TABテープ・カプ
トン1AのTABテープ・配線1Bが形成されていない
面に接着され、TABテープ1の強度を補強する。この
スティフナー3は、図2(A)に示すように、4枚の同
形の長方形のスティフナー片3A〜3Dから構成されて
いる。この4枚のスティフナー片3A〜3Dを、中央に
ICチップ8を搭載するためのスペースをあけて口字型
に配置する。この4枚のスティフナー片3A〜3Dで取
り囲まれたスペースを、ICチップ搭載用穴8Aとす
る。
【0019】封入樹脂4は、絶縁性の樹脂であり、TA
Bテープ1とスティフナー3に形成されたICチップ搭
載用穴8A内に搭載されたIC8との接続部を封止し
て、接続部を保護する。ハンダボール5は、半導体装置
の外部接続端子であり、TABテープ・配線1Bに接続
された球形の半田から構成される。
【0020】接着剤6は、絶縁性の接着剤であり、ステ
ィフナー3の一面及びICチップ8の一面に塗布され、
弾力性と絶縁性を与えてICチップ8を保護する。封入
樹脂4と接着剤6により、ICチップ8は封入されてい
る。放熱板7は、接着剤6により、スティフナー3とI
Cチップ8とに固定され、ICチップ8から発せられる
熱を外部に放散させる。
【0021】次に、このTapeBGAの製造方法を説
明する。
【0022】まず、スティフナー3の製造方法について
説明する。金属板から、同形の長方形を4枚切り取り、
スティフナー片3A〜3Dを生成する。スティフナー片
3A〜3Dを、図2(A)に示すように、中央にICチ
ップ8を搭載するためのICチップ搭載用穴8Aをあけ
て、口字型に配置してスティフナー3を形成する。その
後、形成したスティフナー3を両面接着剤2上に載置し
て、スティフナー3の一面と両面接着剤2の一面とを接
着させる。スティフナー3の外形サイズに合わせて両面
接着剤2を切断する。このようにして生成したスティフ
ナー3のA−A’部の断面図を図2(B)に示す。
【0023】次に、一端がハンダボール5を形成してい
るTABテープ・配線1Bの他端と、ICチップ8の電
極とを、電気的に接続して、TABテープ1に実装す
る。このTABテープ1に実装しているICチップ8
を、スティフナー3のICチップ搭載用穴8Aに載置
し、両面接着剤2とTABテープ1のTABテープ・カ
プトン1Aとを接着させる。その後、ICチップ8の電
極とTABテープ・配線1Bの接続部分を封入樹脂4で
封止(モールディング)する。封入樹脂4によって封止
されていない側のICチップ8と、両面接着剤2が塗布
されていない側のスティフナー3とに接着剤6を塗布し
て、放熱板7と接続する。このような方法で、Tape
BGA構造のパッケージを有する半導体装置を生成す
る。
【0024】以上説明したように、この半導体装置のス
ティフナー3は、スティフナー片3A〜3Dを、ICチ
ップ8を搭載するためのスペースをあけて組み合わせて
いる。このため、ICチップ搭載用穴8Aをスティフナ
ー3から切り取る工程が不要になると共に、無駄になる
金属板を生成することがなく有効に金属板を利用するこ
とができる。
【0025】例えば、スティフナー3の外形が40mm
×40mmであり、ICチップ搭載用穴8Aのサイズが
15mm×15mmであるとする。この場合、従来のス
ティフナー製造方法では、金属板を40mm×40mm
に切り取り、切り取った金属板の中央を15mm×15
mmに切り取る。このため、スティフナーの14パーセ
ントに相当する金属板が無駄になっていた。しかし、上
述のスティフナー製造方法では、金属板から12.5m
m×17.5mmのスティフナー片を4枚切り取り、口
字型に組み合わせる。このため、スティフナーは、少量
の金属板から生成することができると共に、無駄な金属
板を生成することがない。
【0026】なお、この発明は、上記実施の形態に限定
されず、種々の変形及び応用が可能である。
【0027】例えば、スティフナー3を複数段(層)重
ねる構成としてもよい。この構成は、図3(A)に示す
ように、組み合わせているスティフナー片3A〜3Dが
互い違いになるように、スティフナー3を複数段重ね
る。図3(A)に示すスティフナーを2段重ね構成のス
ティフナーの図中B−B’部の断面図を、図3(B)に
示す。図示するように、スティフナー片3A〜3Dの接
続部の位置は、段(層)毎に異なっている。このような
構成とすることにより、スティフナーの強度及び平坦性
を向上することができる。
【0028】また、スティフナー3にガス抜き穴を形成
するようにしてもよい。この構成は、図4(A)に示す
ように、スティフナー片3A〜3Dの各接触している部
分に、発生するガスを放出するためのガス抜き穴9用の
間隙を設けて、スティフナーを形成し、ガス抜き穴9が
重ならずに互い違いになるように、複数段重ねる。図4
(A)に示すスティフナーを、例えば2段重ねたとし
て、図中C−C’部の断面図を、図4(B)に示す。こ
のような構成とすることにより、実装等の高温加熱時に
封入樹脂4等から発生するガスを外部に排出することが
できるため、TapeBGAへの加熱による負担(熱ス
トレス)が減少して信頼性、実装性が向上する。
【0029】なお、スティフナーの材質は、金属板に限
定されず、剛性と一定の強度を有する任意の材料を使用
することができる。
【0030】また、スティフナーは、実質的に同一サイ
ズの4枚のスティフナー片を使用して生成することが望
ましいが、上述の構成を実現することが可能であれば、
必ずしも同一サイズのスティフナー片を使用しなくても
よい。
【0031】
【発明の効果】以上説明したように、この発明によれ
ば、少量の材料でスティフナーを生成することができ
る。
【図面の簡単な説明】
【図1】本発明の実施の形態のTapeBGAの断面図
である。
【図2】(A)は本発明の実施の形態のスティフナーの
構成を示す平面図であり、(B)は(A)中に示すA−
A’部の断面図である。
【図3】(A)は本発明の実施の形態の2段に重ねたス
ティフナーの構成を示す平面図であり、(B)は(A)
中に示すB−B’部の断面図である。
【図4】(A)は本発明の実施の形態のガス抜き穴を設
けたスティフナーの構成を示す平面図であり、(B)は
(A)中に示すC−C’部の断面図である。
【図5】(A)は従来のスティフナーの構成を示す平面
図であり、(B)は(A)中に示すD−D’部の断面図
である。
【符号の説明】
1 TABテープ 1A TABテープ・カプトン 1B TABテープ・配線 2、12 両面接着剤シート 3、13 スティフナー 3A、3B、3C、3D スティフナー片 4 封入樹脂 5 ハンダボール 6 接着剤 7 放熱板 8 ICチップ 8A、18A ICチップ搭載用穴 9 ガス抜き穴

Claims (6)

    (57)【特許請求の範囲】
  1. 【請求項1】電極を備える半導体素子と、該半導体素子
    の電極に一端が電気的に接続された配線パターンが形成
    された接続部材と、前記接続部材の前記配線パターンの
    他端に電気的に接続されている外部接続端子と、前記接
    続部材の一面に前記半導体素子を取り囲んで形成された
    剛性の補強板と、から構成される半導体装置であって、 前記補強板は、前記半導体素子搭載用のスペースを備
    え、そのスペースを取り囲んで、口の字型に組み合わせ
    た4枚の長方形の金属板から構成されている、 ことを特徴とする半導体装置。
  2. 【請求項2】前記補強板は、前記口の字型に組み合わさ
    れた長方形の金属板が、互い違いに複数段重ねて形成さ
    れている、ことを特徴とする請求項1に記載の半導体装
    置。
  3. 【請求項3】前記口の字型に配置されている長方形の金
    属板は、互いに接触しないように間隙を設けて配置され
    ている、ことを特徴とする請求項2に記載の半導体装
    置。
  4. 【請求項4】TABテープを補強するためのスティフナ
    ーであって、 中央に半導体素子挿入用のスペースを形成するように口
    の字型に組み合わされた4枚の長方形の金属板から構成
    されている、 ことを特徴とするスティフナー。
  5. 【請求項5】前記スティフナーは、前記口の字型に組み
    合わされた長方形の金属板が、互い違いに複数段重ねて
    形成されている、ことを特徴とする請求項4に記載のス
    ティフナー。
  6. 【請求項6】前記口の字型に配置されている長方形の金
    属板は、互いに接触しないように間隙を設けて配置され
    ている、ことを特徴とする請求項5に記載のスティフナ
    ー。
JP09062099A 1999-03-31 1999-03-31 半導体装置及びスティフナー Expired - Fee Related JP3275874B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP09062099A JP3275874B2 (ja) 1999-03-31 1999-03-31 半導体装置及びスティフナー

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP09062099A JP3275874B2 (ja) 1999-03-31 1999-03-31 半導体装置及びスティフナー

Publications (2)

Publication Number Publication Date
JP2000286363A JP2000286363A (ja) 2000-10-13
JP3275874B2 true JP3275874B2 (ja) 2002-04-22

Family

ID=14003543

Family Applications (1)

Application Number Title Priority Date Filing Date
JP09062099A Expired - Fee Related JP3275874B2 (ja) 1999-03-31 1999-03-31 半導体装置及びスティフナー

Country Status (1)

Country Link
JP (1) JP3275874B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004068581A1 (ja) * 2003-01-30 2004-08-12 Fujitsu Limited 半導体装置及び支持板

Also Published As

Publication number Publication date
JP2000286363A (ja) 2000-10-13

Similar Documents

Publication Publication Date Title
JP4322844B2 (ja) 半導体装置および積層型半導体装置
JP4703980B2 (ja) 積層型ボールグリッドアレイパッケージ及びその製造方法
US7829995B2 (en) Semiconductor device and method of fabrication
JPH07221218A (ja) 半導体装置
JP2002110898A (ja) 半導体装置
KR960012647B1 (ko) 반도체장치 및 그 제조방법
JPH0777258B2 (ja) 半導体装置
US20090108438A1 (en) Semiconductor device and method of manufacturing the same
JPH09326450A (ja) 半導体装置およびその製造方法
JP3569585B2 (ja) 半導体装置
JP3275874B2 (ja) 半導体装置及びスティフナー
JP3587043B2 (ja) Bga型半導体装置及び該装置に用いるスティフナー
US6911721B2 (en) Semiconductor device, method for manufacturing semiconductor device and electronic equipment
JP3611957B2 (ja) 積層型実装体
JP2000156460A (ja) 半導体装置
JP2000188359A (ja) 半導体パッケージ
JP4364181B2 (ja) 半導体装置の製造方法
JPH09330994A (ja) 半導体装置
JP3206545B2 (ja) 積層可能な半導体装置およびモジュール
JP2008010512A (ja) 積層型半導体装置
JP4166097B2 (ja) 混成集積回路装置
JP3589093B2 (ja) 放熱板兼補強板付きtabテープ及び半導体装置
KR20060004302A (ko) 열 배출 효율이 증대된 멀티 칩 패키지 및 그 제조방법
CN113506779A (zh) 一种具有增强散热结构的集成式功率模块
JPH0969588A (ja) 半導体装置

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees