JP2008010512A - 積層型半導体装置 - Google Patents

積層型半導体装置 Download PDF

Info

Publication number
JP2008010512A
JP2008010512A JP2006177123A JP2006177123A JP2008010512A JP 2008010512 A JP2008010512 A JP 2008010512A JP 2006177123 A JP2006177123 A JP 2006177123A JP 2006177123 A JP2006177123 A JP 2006177123A JP 2008010512 A JP2008010512 A JP 2008010512A
Authority
JP
Japan
Prior art keywords
semiconductor chip
wiring layer
semiconductor
chip
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006177123A
Other languages
English (en)
Inventor
Toshiaki Taki
俊明 瀧
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Electronics Corp
Original Assignee
NEC Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Electronics Corp filed Critical NEC Electronics Corp
Priority to JP2006177123A priority Critical patent/JP2008010512A/ja
Publication of JP2008010512A publication Critical patent/JP2008010512A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48095—Kinked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Wire Bonding (AREA)

Abstract

【課題】 パッケージの更なる薄型化を図ることができ、熱サイクル時に前記突起電極の剥がれを生ずる等の信頼性上の問題を解決できる積層型半導体装置を提供する。
【解決手段】 共通配線基板４と、一主面に設けられた突起電極５を介して共通配線基板４にフリップチップ接続される第１の半導体チップ２と、第１の半導体チップ２上に搭載された第２の半導体チップ３と、を備え、第１の半導体チップ２が第１の半導体チップ２の一主面と対向する他の主面側に第１の半導体チップ２と一体化されて設けられた裏面配線層１を有し、第２の半導体チップ３が第２の半導体チップ３の一主面に設けられた突起電極５を介して裏面配線層１にフリップチップ接続され、裏面配線層１に設けられた外部接続用パッドがワイヤ７を介して共通配線基板４のパッドに接続されている。
【選択図】 図１

Description

本発明は、複数の半導体チップを積層した積層型半導体装置に関し、特に、積層型半導体装置の薄型化、半導体チップ間の接続の信頼性の改善に関するものである。
電子機器の小型化薄型化の要求から、テープ状配線基板を用いてパッケージングを行うテープＢＧＡ（Ｔａｐｅ Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）が一般化しているが、さらに集積度を上げるため、半導体チップを積層した積層型半導体装置（スタックドパッケージ）も実用化されている。
一般的な積層型半導体装置は、図７に示すように、テープ状配線基板等の共通配線基板４上に第１の半導体チップ２が搭載され、第１の半導体チップ２の図示しない電極をワイヤ７を介して前記共通配線基板４のパッドに接続した後、第２の半導体チップ３をスペーサ１６を介して前記第１の半導体チップ２上に搭載し、第２の半導体チップ３の図示しない電極をワイヤ７を介して前記共通配線基板４のパッドに接続して製造される。その後、封止樹脂９による樹脂封止、半田ボール等の外部電極８の搭載が行われパッケージとして完成する。
しかし、前述の図７を用いて説明した積層型半導体装置には、次のような問題点があった。すなわち、第２の半導体チップ３の上部にワイヤ７のワイヤリングスペースが必要なためパッケージが厚くなる。また、第２の半導体チップ３のワイヤボンディングの際印加される超音波エネルギがスペーサ１６から逃げ、ワイヤボンディングの信頼性が悪化する。また、第１の半導体チップ２のワイヤボンディング後に第２の半導体チップ３の搭載とワイヤボンディングを行うため、第１の半導体チップ２のワイヤ変形によるショート不良発生の恐れがある。さらに、工程が煩雑でコスト高になるといった問題があった。
これに対し、図８に示すように、あらかじめ第１の半導体チップ２の突起電極５を有する面と反対側の面に接着剤１８を介して配線フィルム１７が接着された第１の半導体チップ２を、突起電極５を介して共通配線基板４上に搭載し、前記配線フィルム１７上に突起電極５を介して第２の半導体チップ３を搭載した後、前記配線フィルム１７に形成されたパッドをワイヤ７を介して前記共通配線基板４のパッドに接続した積層型半導体装置の構造が開示されている。（特許文献１参照）
これにより、第２の半導体チップ３がフリップチップ接続であるため、ワイヤ７のワイヤリングスペースが不要となりパッケージが薄くできると共に、第２の半導体チップ３のワイヤボンディングの信頼性の問題も無くなる。また、第２の半導体チップ３の搭載後にワイヤボンディングを行うため、ワイヤ変形によるショート不良発生の恐れがなく、工程が簡略化される。
特開２００１−２２３３２６号公報（第３〜４頁、第１図）
しかしながら、前述の図７及び８を用いて説明した積層型半導体装置には、次のような残された問題点があった。すなわち、第１の半導体チップと第２の半導体チップの間にスペーサ又は配線フィルムと接着剤を用いているため、それらの厚さがパッケージの更なる薄型化の障害となっていた。また、前述の図８を用いて説明した積層型半導体装置は、第１の半導体チップと第２の半導体チップの間にシリコンと線膨張率の異なる配線フィルムと接着剤が介在するため、熱サイクル時に前記突起電極の剥がれを生ずる等の信頼性上の問題を生じていた。
本発明の課題は、パッケージの更なる薄型化を図ることができ、熱サイクル時に前記突起電極の剥がれを生ずる等の信頼性上の問題を解決できる積層型半導体装置を提供することである。
本発明の請求項１に記載の半導体装置は、共通配線基板と、一主面に設けられた突起電極を介して前記共通配線基板にフリップチップ接続される第１の半導体チップと、前記第１の半導体チップ上に搭載された第２の半導体チップと、を備え、前記第１の半導体チップが前記第１の半導体チップの前記一主面に対向する他の主面側に前記第１の半導体チップと一体化して設けられた裏面配線層を有し、前記第２の半導体チップが前記第２の半導体チップの一主面に設けられた突起電極を介して前記裏面配線層にフリップチップ接続され、前記裏面配線層に設けられた外部接続用パッドがワイヤを介して前記共通配線基板のパッドに接続されている。
本発明の半導体装置によれば、第１の半導体チップが第１の半導体チップの他の主面側に第１の半導体チップと一体化されて設けられた裏面配線層を有し、第２の半導体チップが第２の半導体チップの一主面に設けられた突起電極を介して前記裏面配線層にフリップチップ接続されているため、第２の半導体チップを配線フィルムと接着剤を用いて搭載する場合に比べて裏面配線層がより薄く形成でき、パッケージ全体を更に薄型化することができる。また、第１の半導体チップの厚さに比べ裏面配線層が非常に薄いため、第１の半導体チップの線膨張率はシリコンの線膨張率にほぼ等しくなり第２の半導体チップと線膨張率の差が無くなるので、熱サイクル時に前記突起電極の剥がれを生ずることが無いという優れた産業上の効果が得られる。
以下、本発明の実施の形態を添付図面を参照し、従来例と同一物には同一の符号を用いて説明する。
本発明の第１の実施形態である半導体装置は、本発明の基本となるもので、共通配線基板上にフリップチップ接続された第１の半導体チップの裏面配線層に第２の半導体チップが搭載された半導体装置に関するものである。
本発明の第１の実施形態である半導体装置は、図１に示すように、第１の半導体チップ２の一主面が突起電極５を介してフリップチップ接続された共通配線基板４を有する半導体装置において、前記第１の半導体チップ２が前記第１の半導体チップ２の他の主面側にあらかじめウエハ工程で一体に形成された裏面配線層１を有し、第２の半導体チップ３の一主面が突起電極５を介して前記裏面配線層１にフリップチップ接続され、前記裏面配線層１に形成された外部接続用パッド（図示せず）がワイヤ７（例えば、金線）を介して前記共通配線基板４のパッド（図示せず）に接続されている。その後、封止樹脂９による樹脂封止、半田ボール等の外部電極８の搭載が行われパッケージとして完成する。
前記第１の半導体チップ２が前記第１の半導体チップ２の他の主面側にあらかじめウエハ工程で一体に形成された裏面配線層１を有する点が、本発明の第１の実施形態である半導体装置の特徴である。
前記第２の半導体チップ３の前記裏面配線層１への搭載は、部分斜視図である図２に示すように、第１の半導体チップ２の裏面側にあらかじめウエハ工程で一体に裏面配線層１が形成されており、前記裏面配線層１には、図中二点鎖線で示す第２の半導体チップ３の搭載予定領域内に内部接続用パッド１１が、第２の半導体チップ３の搭載予定領域周囲に外部接続用パッド１０が、それぞれ複数個形成されている。第２の半導体チップ３の一主面には、前記第１の半導体チップ２の前記内部接続用パッド１１に対応する位置に内部接続用パッド１１が形成されており、図中一点鎖線で示すように、対応する内部接続用パッド１１同士が図示しない突起電極を介して接続される。
前記裏面配線層１は、図１の要部拡大図である図３に示すように、第１の半導体チップ２の突起電極５搭載面と反対側の面に、あらかじめウエハ工程で絶縁層１２、配線層１３、絶縁層１２の順に形成されており、最表面の絶縁層には第２の半導体チップ３の突起電極５を搭載するための開口部と図示しない共通配線基板へ配線するワイヤ７のための開口部が設けられている。前記絶縁層１２はシリコン酸化膜が、前記配線層１３はＡｌ合金膜が一般的であるが、これに限定されるものではない。このように、あらかじめウエハ工程で前記裏面配線層１を形成することにより、従来技術では数１０μｍ必要であった配線層の厚さが数μｍの厚さにすることができる。
また、第１の半導体チップ２がその裏面側からの電気的接続を必要とする場合には、図１の要部拡大図である図４に示すように、第１の半導体チップ２の突起電極５搭載面と反対側の面に、あらかじめウエハ工程で裏面電極１４、絶縁層１２、配線層１３、絶縁層１２の順に形成される。裏面電極１４の直上の絶縁層１２には図示しない共通配線基板へ配線するワイヤ７のための開口部が設けられている。裏面電極１４は、貴金属を含む多層膜が一般的であるが、これに限定されるものではない。
また、前記裏面配線層１は、前記配線層１３を複数有する多層配線層であっても良い。この場合、第２の半導体チップ３のパッド数が多い場合であっても前記裏面配線層１の配線の引き回しが容易になる。
本発明の第１の実施形態の半導体装置によれば、第１の半導体チップが第１の半導体チップの他の主面側にあらかじめウエハ工程で一体に形成された裏面配線層を有し、第２の半導体チップの一主面が突起電極を介して前記裏面配線層にフリップチップ接続されているため、第２の半導体チップを配線フィルムと接着剤を用いて搭載する場合に比べて裏面配線層がより薄く形成でき、パッケージ全体を更に薄型化することができる。また、第１の半導体チップの厚さに比べ裏面配線層が非常に薄いため、第１の半導体チップの線膨張率はシリコンの線膨張率にほぼ等しくなり第２の半導体チップと線膨張率の差が無くなるので、熱サイクル時に前記突起電極の剥がれを生ずることが無いという優れた産業上の効果が得られる。
本発明の第２の実施形態である半導体装置は、第１の半導体チップ上に複数の第２の半導体チップが搭載された半導体装置に関するものである。
本発明の第２の実施形態である半導体装置は、図５に示すように、第１の実施形態である半導体装置に加え、さらに１つ以上の第２の半導体チップ３ａが突起電極５を介して前記第１の半導体チップ２の前記裏面配線層１にフリップチップ接続されている。
第１の実施形態である半導体装置の特徴に加え、第１の半導体チップ２上に複数の第２の半導体チップ３、３ａが搭載されている点が第２の実施形態である半導体装置の特徴である。
本実施形態である半導体装置によれば、第１の実施形態である半導体装置で説明した効果に加え、異なる機能を有する複数の半導体チップの集積化が容易に実現できる。
本発明の第３の実施形態である半導体装置は、第２の半導体チップ上にさらに第３の半導体チップが搭載された半導体装置に関するものである。
本発明の第３の実施形態である半導体装置は、図６に示すように、第１の実施形態である半導体装置に加え、第２の半導体チップ３ｂが前記第２の半導体チップ３ｂの他の主面側にあらかじめウエハ工程で一体に形成された裏面配線層１を有し、第３の半導体チップ１５の一主面が突起電極５を介して前記第２の半導体チップ３ｂの前記裏面配線層１にフリップチップ接続されている。
第１の実施形態である半導体装置の特徴に加え、第２の半導体チップ３ｂの他の主面側にあらかじめウエハ工程で一体に裏面配線層１が形成され、前記裏面配線層１上に第３の半導体チップ１５が搭載されている点が第３の実施形態である半導体装置の特徴である。
本実施形態である半導体装置によれば、第１の実施形態である半導体装置で説明した効果に加え、半導体装置の更なる集積化が容易に実現できる。
このように、本発明の半導体装置によれば、第１の半導体チップが第１の半導体チップの他の主面側にあらかじめウエハ工程で一体に形成された裏面配線層を有し、第２の半導体チップの一主面が突起電極を介して前記裏面配線層にフリップチップ接続されているため、第２の半導体チップを配線フィルムと接着剤を用いて搭載する場合に比べて裏面配線層がより薄く形成でき、パッケージ全体を更に薄型化することができる。また、第１の半導体チップの厚さに比べ裏面配線層が非常に薄いため、第１の半導体チップの線膨張率はシリコンの線膨張率にほぼ等しくなり第２の半導体チップと線膨張率の差が無くなるので、熱サイクル時に前記突起電極の剥がれを生ずることが無いという優れた産業上の効果が得られる。
尚、本発明の半導体装置は、上記の実施例に限定されるものではなく、例えば、樹脂封止に代えて樹脂のポッティングを行ったり、外部電極として半田ボールに代えて平面電極を用いたＬＧＡ（Ｌａｎｄ Ｇｒｉｄ Ａｒｒａｙ）やピン形状の電極を用いたＰＧＡ（Ｐｉｎ Ｇｒｉｄ Ａｒｒａｙ）への適用も可能である。また、共通配線基板上に複数の第１の半導体チップを搭載したり、第２の半導体チップ上に複数の第３の半導体チップを搭載する等、本発明の要旨を逸脱しない範囲内において種々変更を加え得る。
本発明の第１の実施形態の半導体装置を示す断面図。 本発明の第１の実施形態の半導体装置の製造方法を説明する部分斜視図。 本発明の第１の実施形態の半導体装置の要部拡大断面図。 本発明の第１の実施形態の別の半導体装置の要部拡大断面図。 本発明の第２の実施形態の半導体装置を示す断面図。 本発明の第３の実施形態の半導体装置を示す断面図。 従来の実施形態の半導体装置を示す断面図。 従来の別の実施形態の半導体装置を示す断面図。
符号の説明
１ 裏面配線層
２ 第１の半導体チップ
３、３ａ、３ｂ 第２の半導体チップ
４ 共通配線基板
５ 突起電極
６ アンダーフィル材
７ ワイヤ
８ 外部電極
９ 封止樹脂
１０ 外部接続用パッド
１１ 内部接続用パッド
１２ 絶縁層
１３ 配線層
１４ 裏面電極
１５ 第３の半導体チップ
１６ スペーサ
１７ 配線フィルム
１８ 接着剤

Claims (5)

  1. 共通配線基板と、一主面に設けられた突起電極を介して前記共通配線基板にフリップチップ接続される第１の半導体チップと、前記第１の半導体チップ上に搭載された第２の半導体チップと、を備え、前記第１の半導体チップが前記第１の半導体チップの前記一主面に対向する他の主面側に前記第１の半導体チップと一体化して設けられた裏面配線層を有し、前記第２の半導体チップが前記第２の半導体チップの一主面に設けられた突起電極を介して前記裏面配線層にフリップチップ接続され、前記裏面配線層に設けられた外部接続用パッドがワイヤを介して前記共通配線基板のパッドに接続されていることを特徴とする半導体装置。
  2. 請求項１に記載の半導体装置において、さらに前記第１の半導体チップ上に搭載された１つ以上の半導体チップを備え、前記１つ以上の半導体チップが前記１つ以上の半導体チップの一主面に設けられた突起電極を介して前記第１の半導体チップの前記裏面配線層にフリップチップ接続されていることを特徴とする半導体装置。
  3. 請求項１に記載の半導体装置において、さらに前記第２の半導体チップ上に搭載された第３の半導体チップを備え、前記第２の半導体チップが前記第２の半導体チップの前記一主面に対向する面側に前記第２の半導体チップと一体化されて設けられた裏面配線層を有し、前記第３の半導体チップが前記第３の半導体チップの一主面に設けられた突起電極を介して前記第２の半導体チップの前記裏面配線層にフリップチップ接続されていることを特徴とする半導体装置。
  4. 請求項１乃至３に記載の半導体装置において、前記裏面配線層の直下に裏面電極が形成され、前記裏面電極がワイヤを介して前記共通配線基板のパッドに接続されていることを特徴とする半導体装置。
  5. 請求項１乃至４に記載の半導体装置において、前記裏面配線層が多層配線層であることを特徴とする半導体装置。
JP2006177123A 2006-06-27 2006-06-27 積層型半導体装置 Pending JP2008010512A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006177123A JP2008010512A (ja) 2006-06-27 2006-06-27 積層型半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006177123A JP2008010512A (ja) 2006-06-27 2006-06-27 積層型半導体装置

Publications (1)

Publication Number Publication Date
JP2008010512A true JP2008010512A (ja) 2008-01-17

Family

ID=39068478

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006177123A Pending JP2008010512A (ja) 2006-06-27 2006-06-27 積層型半導体装置

Country Status (1)

Country Link
JP (1) JP2008010512A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102064163A (zh) * 2010-04-02 2011-05-18 日月光半导体制造股份有限公司 堆栈封装组件

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06177213A (ja) * 1992-12-09 1994-06-24 Mitsubishi Electric Corp 半導体装置
JP2002110902A (ja) * 2000-10-04 2002-04-12 Toshiba Corp 半導体素子及び半導体装置
JP2002118198A (ja) * 2000-10-10 2002-04-19 Toshiba Corp 半導体装置
JP2006005260A (ja) * 2004-06-21 2006-01-05 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
JP2006108520A (ja) * 2004-10-08 2006-04-20 Sharp Corp 半導体装置及び半導体装置の製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06177213A (ja) * 1992-12-09 1994-06-24 Mitsubishi Electric Corp 半導体装置
JP2002110902A (ja) * 2000-10-04 2002-04-12 Toshiba Corp 半導体素子及び半導体装置
JP2002118198A (ja) * 2000-10-10 2002-04-19 Toshiba Corp 半導体装置
JP2006005260A (ja) * 2004-06-21 2006-01-05 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
JP2006108520A (ja) * 2004-10-08 2006-04-20 Sharp Corp 半導体装置及び半導体装置の製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102064163A (zh) * 2010-04-02 2011-05-18 日月光半导体制造股份有限公司 堆栈封装组件
CN102064163B (zh) * 2010-04-02 2014-08-27 日月光半导体制造股份有限公司 堆栈封装组件

Similar Documents

Publication Publication Date Title
TWI330872B (en) Semiconductor device
JP2006060128A (ja) 半導体装置
JP2002110898A (ja) 半導体装置
JP2000077563A (ja) 半導体装置およびその製造方法
JP2007088453A (ja) スタックダイパッケージを製造する方法
JP2006196709A (ja) 半導体装置およびその製造方法
JP2001223326A (ja) 半導体装置
US8441115B2 (en) Semiconductor device with exposed thermal conductivity part
JP2001298147A (ja) 半導体装置及びその製造方法
US20070054439A1 (en) Multi-chip stack structure
JP2006086149A (ja) 半導体装置
JP3402086B2 (ja) 半導体装置およびその製造方法
JP4175138B2 (ja) 半導体装置
US7893539B2 (en) Semiconductor apparatus and mobile apparatus
JP2002329836A (ja) 半導体装置および配線フィルム
JP2007221045A (ja) マルチチップ構造を採用した半導体装置
JP2023165032A (ja) 半導体装置、その製造方法、及びモジュール
JP4322189B2 (ja) 半導体装置
JP4602223B2 (ja) 半導体装置とそれを用いた半導体パッケージ
JPH11214448A (ja) 半導体装置および半導体装置の製造方法
JP2010087403A (ja) 半導体装置
TWI409933B (zh) 晶片堆疊封裝結構及其製法
JP2008211188A (ja) 半導体装置および携帯機器
JP2008187076A (ja) 回路装置およびその製造方法
JP2008277457A (ja) 積層型半導体装置および実装体

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090210

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090706

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20100426

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110719

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20120117