JP2002118198A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JP2002118198A JP2002118198A JP2000309764A JP2000309764A JP2002118198A JP 2002118198 A JP2002118198 A JP 2002118198A JP 2000309764 A JP2000309764 A JP 2000309764A JP 2000309764 A JP2000309764 A JP 2000309764A JP 2002118198 A JP2002118198 A JP 2002118198A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- semiconductor
- connection terminal
- chip
- connection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L25/0657—Stacked arrangements of devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/12—Mountings, e.g. non-detachable insulating substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/023—Redistribution layers [RDL] for bonding areas
- H01L2224/0237—Disposition of the redistribution layers
- H01L2224/02372—Disposition of the redistribution layers connecting to a via connection in the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/1302—Disposition
- H01L2224/13024—Disposition the bump connector being disposed on a redistribution layer on the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/1302—Disposition
- H01L2224/13025—Disposition the bump connector being disposed on a via connection of the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/48145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73257—Bump and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/06506—Wire or wire-like electrical connections between devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/0651—Wire or wire-like electrical connections from device to substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
- H01L2225/06568—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking the devices decreasing in size, e.g. pyramidical stack
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/06582—Housing for the assembly, e.g. chip scale package [CSP]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/06582—Housing for the assembly, e.g. chip scale package [CSP]
- H01L2225/06586—Housing with external bump or bump-like connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/06589—Thermal management, e.g. cooling
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01004—Beryllium [Be]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1204—Optical Diode
- H01L2924/12041—LED
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1515—Shape
- H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1517—Multilayer substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
- H01L2924/1815—Shape
- H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
- H01L2924/18161—Exposing the passive side of the semiconductor or solid-state body of a flip chip
Abstract
体チップ内部での電圧降下も抑制できる半導体装置を提
供することを目的としている。 【解決手段】半導体チップ1を、素子形成面2を配線基
板7に対向させて配置し、チップの全域に分散されて形
成した導電性バンプ4により配線基板に搭載する。配線
基板におけるチップの搭載面側には、バンプに対応する
位置に配線層7Bを形成する。この配線層は、実装基板
に接続するための導電性バンプ13と電気的に接続す
る。チップの外周部には導電性部材15を埋設した貫通
穴3を設け、チップ裏面の導電性部材15上に接続端子
5を形成する。そして、この接続端子5と配線基板の配
線層とを、ボンディングワイヤー6によって接続したこ
とを特徴とする。接続端子をチップの両面に設けたの
で、接続密度を増大させずに、接続端子数を増加させる
ことができる。
Description
導電性部材を埋設した貫通穴を形成し、半導体素子の形
成面側とその裏面側から配線を導出するパッケージ構造
の半導体装置に関し、特に電源を強化した高性能半導体
装置に好適なものである。
の低電圧化や、回路規模の増大による半導体チップサイ
ズの増大が進むにつれ、半導体チップ内部での電圧降下
の問題が顕在化してきている。その対策として、半導体
チップ表面の全域に渡って接続端子を設け、多層配線基
板にフェイスダウンで接続するフリップチップ構造のパ
ッケージが主流となってきている。
の概略構成を示す断面図である。図29において、21
は半導体チップ、22は半導体素子の形成面、23は半
導体素子の形成面22に設けた接続端子(導電性バン
プ)、24は微細配線基板である。半導体チップ21
は、半導体素子の形成面22を下にして配置され、当該
半導体チップ21中の半導体素子に電気的に接続された
導電性バンプ23により微細配線基板24上に搭載され
ている。この微細配線基板24は、樹脂等からなる絶縁
性の基板24Aの両面と内部にそれぞれ配線層(多層配
線)24Bが形成されており、上記半導体チップ21の
搭載面側には、上記バンプ23に対応する位置に配線層
が形成されている。この配線層は、上記基板24A中に
設けられた配線層部を介して裏面側に導出され、実装基
板に接続するための接続端子(導電性バンプ)25に電
気的に接続されている。
体装置を実現するためには、半導体チップ21に接続さ
れる多数の信号線を微細配線基板24中で引き回さなけ
ればならないため、微細なパターニングが必要となり、
極めて高額なものになってしまっていた。
伝送するため、半導体チップの回路形成面同士を対向さ
せて配置した状態で実装することにより、最短距離で多
数の接続端子同士を接続する構造のパッケージも提案さ
れている。
には、電源の補強を行おうとすると、各半導体チップの
回路形成面が対向しているため、チップ外周部からしか
電源を与えることができないため、半導体チップ内部で
の電圧降下の問題は解決できない。
導体装置は、電源電圧の低電圧化や半導体チップ内部で
の電圧降下の問題が顕在化してきているが、これらの問
題を解決しようとするとコストが高くなるという問題が
あった。
造の半導体装置が提案されているが、半導体チップ内部
での電圧降下の問題が解決できない。
れたもので、その目的とするところは、必要な機能を最
小限のコストで実現できる半導体装置を提供することに
ある。
回路の微細化による電源電圧の低電圧化や、回路規模の
増大により半導体チップサイズが拡大しても、半導体チ
ップ内部での電圧降下を抑制できる半導体装置を提供す
ることである。
廉価なパッケージ構造を有する半導体装置を提供するこ
とにある。
載した半導体装置は、半導体素子が形成された第1の半
導体チップと、上記第1の半導体チップにおける半導体
素子の形成面側に設けられ、当該半導体素子に電気的に
接続された第1の接続端子と、上記第1の半導体チップ
を貫通する貫通穴内に埋設された導電性部材と、上記第
1の半導体チップにおける半導体素子の形成面の裏面側
に設けられ、上記導電性部材を介して上記半導体素子に
電気的に接続された第2の接続端子と、上記第1の半導
体チップが搭載される配線基板と、少なくとも一部が上
記配線基板における、上記第1の接続端子及び第2の接
続端子のいずれか一方に対応する位置に形成され、第1
の接続端子または第2の接続端子に電気的に接続される
第3の接続端子とを具備することを特徴としている。
は、半導体素子が形成された第1の半導体チップと、上
記第1の半導体チップにおける半導体素子の形成面側に
設けられ、当該半導体素子に電気的に接続された第1の
接続端子と、上記第1の半導体チップを貫通する貫通穴
内に埋設された導電性部材と、上記第1の半導体チップ
における半導体素子の形成面の裏面側に設けられ、上記
導電性部材を介して上記半導体素子に電気的に接続され
た第2の接続端子と、上記第1の半導体チップが搭載さ
れ、上記第1の接続端子及び第2の接続端子のうちの一
方に対向する位置にあって、少なくとも一部が電気的に
接続されているリードフレームと、上記リードフレーム
のインナーリード部及び上記第1の半導体チップを封止
するパッケージとを具備することを特徴としている。
体素子が形成された第1の半導体チップと、上記第1の
半導体チップにおける半導体素子の形成面側に設けら
れ、当該半導体素子に電気的に接続された第1の接続端
子と、上記第1の半導体チップを貫通する貫通穴内に埋
設された導電性部材と、上記第1の半導体チップにおけ
る半導体素子の形成面の裏面側に設けられ、上記導電性
部材を介して上記半導体素子に電気的に接続された第2
の接続端子とを具備し、上記第1の接続端子あるいは第
2の接続端子を、実装基板に接続して実装することを特
徴としている。
は、半導体素子が形成された半導体チップと、上記半導
体チップにおける半導体素子の形成面側に設けられ、当
該半導体素子に電気的に接続された複数の第1の接続端
子と、上記半導体チップを貫通する複数の貫通穴内にそ
れぞれ埋設された導電性部材と、上記半導体チップにお
ける半導体素子の形成面の裏面側に設けられ、上記導電
性部材を介して上記半導体素子に電気的に接続された複
数の第2の接続端子とを具備し、上記複数の第1の接続
端子を配置する平均密度を、上記複数の第2の接続端子
を配置する平均密度よりも高くしたことを特徴としてい
る。
は、半導体素子が形成された半導体チップと、上記半導
体チップにおける半導体素子の形成面側に設けられ、当
該半導体素子に電気的に接続された第1の接続端子と、
上記半導体チップを貫通した貫通穴内に埋設された導電
性部材と、上記半導体チップにおける半導体素子の形成
面の裏面側に設けられ、上記導電性部材を介して上記半
導体素子に電気的に接続された第2の接続端子とを具備
し、上記第1の接続端子あるいは第2の接続端子の少な
くともいずれか一方の一部を、上記半導体チップの全域
に分散配置するとともに、電源電位あるいはグランド電
位を印加することを特徴としている。
半導体装置において、前記第1の半導体チップにおける
前記第1の接続端子あるいは第2の接続端子のうち、前
記配線基板との対向接続に用いなかった方の接続端子の
少なくとも一部と、前記配線基板上に形成された前記第
3の接続端子とを接続するボンディングワイヤーを更に
具備することを特徴とする。
半導体装置において、前記第1の半導体チップにおける
第1の接続端子あるいは第2の接続端子のうち、リード
フレームとの対向接続に用いなかった方の接続端子の少
なくとも一部と、前記リードフレームのインナーリード
部とを接続するボンディングワイヤーと、前記リードフ
レームのインナーリード部及び前記第1の半導体チップ
を封止するパッケージとを更に具備することを特徴とす
る。
半導体装置において、前記第1の半導体チップ上に積層
される第2の半導体チップを更に具備し、前記第1の半
導体チップにおける第1の接続端子あるいは第2の接続
端子のうち、前記配線基板との対向接続に用いなかった
方の接続端子の少なくとも一部を、上記第2の半導体チ
ップに接続することを特徴とする。
半導体装置において、前記第1の半導体チップ上に積層
される第2乃至第n(nは3以上の正の整数)の半導体
チップを更に具備し、前記第1の半導体チップにおける
第1の接続端子あるいは第2の接続端子のうち、前記配
線基板との対向接続に用いなかった方の接続端子の少な
くとも一部を、上記第2乃至第nの半導体チップに接続
することを特徴とする。
の半導体装置において、前記第1の半導体チップ上に積
層される第2の半導体チップを更に具備し、前記第1の
半導体チップにおける第1の接続端子あるいは第2の接
続端子のうち、前記リードフレームとの対向接続に用い
なかった方の接続端子の少なくとも一部を、上記第2の
半導体チップに接続することを特徴とする。
の半導体装置において、前記第1の半導体チップ上に積
層される第2乃至第n(nは3以上の正の整数)の半導
体チップを更に具備し、前記第1の半導体チップにおけ
る第1の接続端子あるいは第2の接続端子のうち、前記
リードフレームとの対向接続に用いられなかった方の接
続端子の少なくとも一部を、上記第2乃至第nの半導体
チップに接続することを特徴とする。
の半導体装置において、前記第1の半導体チップ上に積
層される第2の半導体チップを更に具備し、前記第1の
半導体チップにおける第1の接続端子あるいは第2の接
続端子を実装基板に実装し、これらの接続端子のうち、
上記実装基板との外部接続に用いなかった方の接続端子
の少なくとも一部を、上記第2の半導体チップに接続す
ることを特徴とする。
の半導体装置において、前記第1の半導体チップ上に積
層される第2乃至第n(nは3以上の正の整数)の半導
体チップを更に具備し、前記第1の半導体チップにおけ
る第1の接続端子あるいは第2の接続端子を実装基板に
実装し、これらの接続端子のうち、上記実装基板との外
部接続に用いなかった方の接続端子の少なくとも一部
を、上記第2乃至第nの半導体チップに接続することを
特徴とする。
3いずれか1つの項に記載の半導体装置において、前記
積層される複数の半導体チップ間の少なくとも一部を接
続するボンディングワイヤーを更に具備することを特徴
とする。
3いずれか1つの項に記載の半導体装置において、前記
積層される複数の半導体チップ間の少なくとも一部を接
続する導電性のバンプを更に具備することを特徴とす
る。
載の半導体装置において、前記複数の半導体チップのう
ち、少なくとも2つの隣り合った半導体チップ同士は、
半導体素子の形成面同士を対向して接続することを特徴
とする。
導体装置は、半導体素子が形成された第1の半導体チッ
プと、上記第1の半導体チップにおける半導体素子の形
成面側に設けられ、当該半導体素子に電気的に接続され
た第1の接続端子と、上記第1の半導体チップを貫通す
る貫通穴内に埋設された導電性部材と、上記第1の半導
体チップにおける半導体素子の形成面の裏面側に設けら
れ、上記導電性部材を介して上記半導体素子に電気的に
接続された第2の接続端子と、上記第1の半導体チップ
に積層された第2の半導体チップと、上記第2の半導体
チップにおける半導体素子の形成面側のみに設けられた
第3の接続端子とを具備し、上記第1の半導体チップに
おける第1の接続端子及び第2の接続端子のいずれか一
方を、上記第2の半導体チップにおける第3の接続端子
と対向する位置に設け、当該対向する接続端子同士を介
して上記第1の半導体チップと第2の半導体チップを電
気的に接続したことを特徴としている。
載の半導体装置において、前記第2の半導体チップは、
前記第1の半導体チップよりも厚いことを特徴とする。
は18に記載の半導体装置において、前記第2の半導体
チップは、前記第1の半導体チップよりも大きいことを
特徴とする。
19のいずれか1つの項に記載の半導体装置において、
前記第1の半導体チップと第2の半導体チップとの間の
接続点を含む隙間に設けられた充填樹脂を更に具備する
ことを特徴とする。
導体装置は、半導体素子が形成された半導体チップと、
上記半導体チップにおける半導体素子の形成面側に設け
られ、当該半導体素子に電気的に接続された第1の接続
端子と、上記半導体チップを貫通する貫通穴内に埋設さ
れた導電性部材と、上記半導体チップにおける半導体素
子の形成面の裏面側に設けられ、上記導電性部材を介し
て上記半導体素子に電気的に接続された第2の接続端子
と、上記半導体チップが搭載された配線基板と、上記配
線基板上に形成され、一部が上記半導体チップの第1の
接続端子に対向する位置に配置され、上記半導体チップ
と電気的に接続された第3の接続端子と、上記半導体チ
ップにおける第2の接続端子のうちの少なくとも一部
と、上記配線基板上に形成された上記第3の接続端子と
を接続するボンディングワイヤーと、上記ボンディング
ワイヤーと上記半導体チップを含む配線基板の上面に設
けられた封止樹脂と、実装基板に接続するために、上記
配線基板の上記半導体チップが搭載された面の裏面側に
設けられ、上記第3の接続端子と電気的に接続された第
4の接続端子とを具備し、上記第1の接続端子は、主に
電源電位とグランド電位を印加するために用いられ、上
記第2の接続端子は、主に信号系に用いられることを特
徴としている。
た半導体装置は、半導体素子が形成された半導体チップ
と、上記半導体チップにおける半導体素子の形成面側の
外周部に沿って設けられ、当該半導体素子に電気的に接
続された第1の接続端子と、上記半導体チップの全域に
分散して形成された貫通穴内にそれぞれ埋設された導電
性部材と、上記半導体チップにおける半導体素子の形成
面の裏面側に設けられ、上記導電性部材をそれぞれ介し
て上記半導体素子に電気的に接続された第2の接続端子
と、上記半導体チップが搭載された配線基板と、上記半
導体チップにおける第2の接続端子に対向する位置に形
成され、上記半導体チップと電気的に接続された第3の
接続端子と、上記半導体チップにおける第1の接続端子
のうちの少なくとも一部と、上記配線基板上に形成され
た第3の接続端子とを接続するボンディングワイヤー
と、上記ボンディングワイヤーと上記半導体チップを含
む配線基板の上面に設けられた封止樹脂と、実装基板に
接続するために、上記配線基板の上記半導体チップが搭
載された面の裏面側に設けられ、上記第3の接続端子と
電気的に接続された第4の接続端子とを具備し、上記第
2の接続端子は、主に電源電位とグランド電位を印加す
るために用いられ、上記第1の接続端子は、主に信号系
に用いられることを特徴としている。
ることができる。
ば、接続端子の配置位置を増加できるため、接続密度を
増大させずに、接続端子数を増加することが可能であ
る。
チップをリードフレームに搭載するので、請求項1に示
した配線基板を用いる場合よりも、より廉価な半導体装
置を提供することができる。
度を増大させずに、接続端子数を増加させたCSPを実
現することができ、実装効率を大幅に向上できる。
チップに形成する貫通穴によるチップサイズの増大を抑
えることができる。
子を半導体チップ表面の全域に分散して配置するので、
接続密度を増大させずに半導体チップ内の電圧降下を低
減することができる。
微細配線基板を用いることなく接続端子数を増加させる
ことができるので、必要な機能を最小限のコストで実現
できる。
チップを配線基板よりも低コストなリードフレームに搭
載するので、請求項6に示す半導体装置よりも、更に廉
価な半導体装置を実現できる。
ば、高価な微細配線基板を用いることなく接続端子数を
増加することができ、且つ複数の半導体チップ間を最短
距離で信号伝達させることが可能となり、半導体装置の
高性能化が図れる。
請求項8乃至16に記載の半導体装置の効果に加えて、
複数の半導体チップ間で多数の接続点を形成することが
可能となる。
ば、貫通穴を設けた薄い第1の半導体チップを第2の半
導体チップで補強できるので、第1の半導体チップが破
損する危険を大幅に低減できる。
ば、高価な微細配線基板を用いることなく接続端子数を
増加することが可能であり、且つ半導体チップ内の電圧
降下を低減することができる。
埋設した貫通穴を設けた半導体チップを種々の形態で実
装するものであり、少数しか必要ないが半導体チップ表
面の全域に分散させる必要がある電源系やグランド系の
配線の接続、あるいは必ずしも半導体チップ表面の全域
に分散させる必要がないものの多数必要な信号系の配線
の接続を、貫通穴に埋設した導電性部材を介して半導体
チップの裏面側に導出することにより、半導体チップの
両面に再配置するものである。
実装する場合は、貫通穴を電源系とグランド系に割り当
て、半導体素子の形成面の裏面からダイレクトに電源の
補強を行う。一方、微細な接続が必要な信号線には、半
導体素子の形成面の外周部に設けたパッドからワイヤー
ボンディングを行って導出する。この組み合わせによ
り、高価な微細配線基板を用いることなく電源を強化し
た高性能半導体装置を実現できる。
装する場合には、半導体素子の形成面上に電源パッドや
グランドパッドを二次元的に配置してフリップチップ接
続する。微細接続が必要な信号線は、半導体素子の外周
部に形成した貫通穴を介して半導体素子の形成面の裏面
に導出し、裏面側からワイヤーボンディングで引き出
す。この組み合わせの場合も、前記同様に高価な微細配
線基板を用いずに電源を強化した高性能半導体装置を実
現できる。
ップ上に別の半導体チップを積層することも可能とな
る。特に、2つの半導体チップ間の接続密度が高い場合
には、下の半導体チップをフェイスアップにすることに
より、高価な配線基板を介さずに多端子接続が実現でき
る。
て図面を参照して詳述する。
はそれぞれ、この発明の第1の実施の形態に係る半導体
装置について説明するためのもので、(a)図は概略断
面図、(b)図は(a)図の一部の拡大断面図である。
(a)図に示す如く、半導体チップ1は、半導体素子
(内部回路)の形成面2を配線基板7に対向して(フェ
イスダウン)搭載されている。半導体素子の形成面2に
は、接続端子(導電性バンプ)4が全域に分散(例えば
アレイ状)されて形成されており、この接続端子4を介
して配線基板7の配線層7Bとの電気的な接続を行って
いる。上記配線基板7は、樹脂等からなる絶縁性の基板
7Aの両面と内部にそれぞれ配線層(多層配線)7Bが
形成されており、上記半導体チップ1の搭載面側には、
上記バンプ4に対応する位置に配線層が配置されてい
る。この配線層7Bは、上記基板7A中に設けられた配
線層部を介して裏面側に導出され、実装基板に接続する
ための接続端子(導電性バンプ)13に電気的に接続さ
れている。
電性の部材が埋め込まれた貫通穴3が形成されており、
この貫通穴3内に埋設された導電性部材のチップ裏面上
に接続端子(パッド)5がそれぞれ形成されている。上
記接続端子5と配線基板7は、ボンディングワイヤー6
によって接続されている。そして、上記配線基板7上の
半導体チップ1及びボンディングワイヤー6が、樹脂や
セラミック等からなるパッケージ9に封止されている。
(b)図に示すようになっている。半導体チップ1に形
成された貫通穴3の側壁には絶縁膜14が形成され、こ
の貫通穴3内に上記チップ1とは絶縁された状態で埋め
込み金属(導電性部材)15が設けられている。上記チ
ップ1における半導体素子の形成面2側には、例えば銅
やアルミニウム等からなり、一端が上記導電性部材15
と電気的に接続されたチップ内配線17が設けられてい
る。このチップ内配線17の他端は、半導体素子(内部
回路)に電気的に接続される。そして、上記チップ内配
線17を含むチップ1の半導体素子形成面2の全面が層
間絶縁膜及び表面保護膜16で被覆されている。一方、
上記チップ1における素子形成面の裏面側の導電性部材
15上には、ボンディングパッド(接続端子)5が設け
られており、このボンディングパッド5にボンディング
ワイヤー6の一端がボールボンディングされている。更
に、上記貫通穴3の近傍を除くチップ1の裏面には、裏
面絶縁膜18が形成されている。
クBGAパッケージにおいて接続可能な全領域、すなわ
ち半導体チップ1の配線基板7に対向する面の全域及び
その裏面の外周部のいずれにも接続端子4,5が分散配
置できることであり、実質的な接続密度を増大させるこ
となく、接続点の数を増加させることが可能となる。
いる接続端子4を電源系とグランド系に割り当てること
により、本構造の利便性を最大限に活用できる。一般に
電源系とグランド系の接続端子は、半導体チップ1の全
面に分散配置することが重要であり、必ずしも多数の接
続点が必要なわけではない。これに対し、信号系の接続
は当然のことながら多数の接続点数が必要となるが、そ
の反面必ずしも半導体チップ1の全面に分散している必
要はない。従って、面配置された接続端子4は端子数も
少なく、廉価な配線基板7を用いて引き回すことが可能
となる。しかも、多数の信号端子は、チップの外周部か
らボンディングワイヤー6によって、更に外周へ広げら
れた状態で配置されるため、こちらも廉価な配線基板7
で十分引き回すことが可能となっている。
体装置によれば、必要な機能を最小限のコストで実現で
きる。また、半導体集積回路の微細化による電源電圧の
低下や、回路規模の増大により半導体チップサイズが拡
大しても、半導体チップ内部での電圧降下を抑制でき
る。更に、高性能かつ廉価なパッケージ構造を有する半
導体装置が得られる。
はそれぞれ、この発明の第2の実施の形態に係る半導体
装置について説明するためのもので、(a)図は概略断
面図、(b)図は(a)図の一部の拡大断面図である。
本第2の実施の形態においては、半導体チップ1は半導
体素子の形成面2の裏面を配線基板7に対向させて(フ
ェイスアップ)搭載されている。導電性部材15が埋設
された貫通穴3は、半導体チップ1の全域に分散配置さ
れ、この貫通穴3を介してチップ1の裏面に形成された
接続端子(導電性バンプ)5を用いて配線基板7との接
続がなされている。また、半導体チップ1の半導体素子
の形成面2の外周部には、一般的な半導体装置と同様な
接続端子(パッド)4が形成されており、この接続端子
4からワイヤーボンディングによって配線基板7の配線
層7Bと電気的に接続されている。
傍は、(b)図に示すようになっている。半導体チップ
1に形成された貫通穴3の側壁には絶縁膜14が形成さ
れ、この貫通穴3内に上記チップ1とは絶縁された状態
で導電性部材15が埋設されている。上記チップ1にお
ける半導体素子の形成面2側には、一端が上記導電性部
材15と電気的に接続されたチップ内配線17が設けら
れ、このチップ内配線17の他端は、半導体素子(内部
回路)に電気的に接続される。上記チップ内配線17を
含むチップ1の半導体素子の形成面2の全面が層間絶縁
膜及び表面保護膜16で被覆され、裏面側の導電性部材
15には、導電性バンプ(接続端子)5が設けられてい
る。このバンプ5には、配線基板7の配線層7Bが接続
される。更に、上記貫通穴3の近傍を除くチップ1の裏
面は、裏面絶縁膜18で被覆されている。
に、接続に適した位置に接続端子4,5が分散される特
徴を持っているため、実質的な接続密度を増大させるこ
となく接続点の数を増加させることが可能である。ま
た、本構造の場合、電源系やグランド系の配置は、上記
第1の実施の形態と同様の理由から、バンプ5に割り当
てるのが好ましい。
はそれぞれ、この発明の第3及び第4の実施の形態に係
る半導体装置について説明するための概略断面図であ
り、上述した第1及び第2の実施の形態に係る半導体装
置の変形例である。これら第3及び第4の実施の形態に
おいては、配線基板7の代わりに低コストなリードフレ
ーム8を用いている。他の基本的な構成は、第1及び第
2の実施の形態と同様であるので、図3及び図4におい
て、図1及び図2と同一構成部分には同じ符号を付して
その詳細な説明は省略する。
1を搭載する場合には、配線基板7を用いる場合のよう
な電源・グランドプレーンを形成することができないた
め、電源補強の点で若干不利になる。しかしながら、本
実施の形態に係る半導体装置では、電源・グランドは全
て半導体チップ1の直下からダイレクトに供給されるた
め、実質的に十分な性能を確保することができる。
はそれぞれ、この発明の第5及び第6の実施の形態に係
る半導体装置について説明するための概略断面図であ
り、上述した第1及び第2の実施の形態に係る半導体装
置の他の変形例である。これら第5及び第6の実施の形
態においては、ヒートスラグ10上に半導体チップ1と
配線基板7を搭載している。上記ヒートスラグ10は、
金属層あるいは金属配線を形成したセラミック板、ある
いは金属板であり、上記金属部は、電源あるいはグラン
ドに接続されている。
トスラグ10上に、半導体チップ1が半導体素子の形成
面2を下にして搭載されている。上記半導体チップ1の
半導体素子の形成面2に設けられた接続端子(導電性バ
ンプ)4は、上記ヒートスラグ10上の金属部に接続さ
れる。また、半導体チップ1を取り囲むように、配線基
板7が配置されている。この配線基板7の上面には、実
装用の接続端子13が設けられている。上記半導体チッ
プ1の接続端子(パッド)5と配線基板7の配線7B
は、ボンディングワイヤー6によって電気的に接続され
る。そして、上記半導体チップ1、ボンディングワイヤ
ー6及び上記配線基板7のチップ1近傍の領域が樹脂等
からなるパッケージ9に封止されている。
形成面2に分散配置されている接続端子4は、電源系と
グランド系に割り当てており、半導体チップ1の素子形
成面2側から接続端子4を介して上記ヒートスラグ10
上の金属配線層に接続される。また、半導体素子の形成
面2の裏面側のチップ外周部に沿って配置されている接
続端子5は、信号系に割り当てており、半導体チップ1
の素子形成面2側から貫通穴3内の導電性部材15、接
続端子5、ボンディングワイヤー6、及び配線基板7中
の配線7Bをそれぞれ介して上記接続端子13に接続さ
れる。
スラグ10上には、半導体チップ1が半導体素子の形成
面2を上にして搭載されている。上記半導体チップ1の
裏面側に貫通穴3を介して設けられた接続端子(導電性
バンプ)5は、上記ヒートスラグ10上の金属配線層に
接続される。また、半導体チップ1を取り囲むように、
配線基板7が配置されており、この配線基板7の上面に
は、実装用の接続端子13が設けられている。そして、
上記半導体チップ1における半導体素子の形成面2側に
設けられた接続端子(パッド)4と配線基板7の配線7
Bとが、ボンディングワイヤー6によって電気的に接続
される。上記半導体チップ1、ボンディングワイヤー6
及び上記配線基板7のチップ1近傍の領域は、樹脂等か
らなるパッケージ9に封止されている。
形成面2の裏面側に分散配置されている接続端子5は、
電源系とグランド系に割り当てており、半導体チップ1
の素子形成面2側から接続端子5を介して上記ヒートス
ラグ10上の金属配線層に接続される。また、半導体素
子の形成面2側のチップ外周部に沿って配置されている
接続端子4は、信号系に割り当てており、この接続端子
4、ボンディングワイヤー6、及び配線基板7中の配線
7Bをそれぞれ介して上記接続端子13に接続される。
はそれぞれ、この発明の第7及び第8の実施の形態に係
る半導体装置について説明するための概略断面図であ
り、上述した第5及び第6の実施の形態に係る半導体装
置の変形例である。これら第7及び第8の実施の形態
は、図5及び図6におけるヒートスラグ10と半導体チ
ップ1との間に高放熱樹脂層11を介在させたものであ
る。
体チップ1の半導体素子の形成面2に設けた接続端子4
を、上記ヒートスラグ10上の金属部に接続し、この半
導体チップ1とヒートスラグ10との間隙を高放熱樹脂
層11で埋め込んでいる。
チップ1の裏面側に貫通穴3を介して設けた接続端子5
を、上記ヒートスラグ10上の金属部に接続し、この半
導体チップ1とヒートスラグ10との間隙を高放熱樹脂
層11で埋め込んでいる。
実施の形態に係る半導体装置に比べてより放熱性を高め
ることができる。
とヒートスラグ10との間を、接続端子4または5を用
いて個々に接続する場合を例にとって説明したが、接続
端子4または5を電源系やグランド系に用いる場合に
は、高放熱樹脂層11に導電性の高い樹脂を用いること
により、一括して接続してしまっても構わない。
10はそれぞれ、この発明の第9及び第10の実施の形
態に係る半導体装置について説明するための概略断面図
であり、上述した第7及び第8の実施の形態に係る半導
体装置の変形例である。これら第9及び第10の実施の
形態においては、ワイヤーボンディング技術に代えて、
TAB技術を用いるものである。
トスラグ10上に、半導体チップ1が半導体素子の形成
面2を下にして搭載されている。上記半導体チップ1の
半導体素子の形成面2に設けられた接続端子4は、上記
ヒートスラグ10上の金属配線層に接続される。上記半
導体チップ1の素子形成面2とヒートスラグ10との間
隙には、高放熱樹脂層11が充填されている。また、上
記半導体チップ1は、TABテープ7’のデバイスホー
ル内に配置されており、この半導体チップ1を取り囲む
ように設けられたヒートスラグ10A上に固着されてい
る。このTABテープ7’の上面に形成されているリー
ドには、実装用の接続端子13が設けられている。上記
TABテープ7’上に設けられたビームリード12は、
上記半導体チップ1の接続端子5に接続される。上記半
導体チップ1、ビームリード12及び上記TABテープ
7’のチップ1近傍の領域は、例えばポッティング樹脂
を滴下して形成したパッケージ9’に封止されている。
形成面2に分散配置されている接続端子4は、電源系あ
るいはグランド系に割り当てており、半導体チップ1の
素子形成面2側から接続端子4を介して上記ヒートスラ
グ10上の金属部に接続される。また、半導体素子の形
成面2の裏面側の接続端子5は、信号系に割り当ててお
り、半導体チップ1の素子形成面2側から貫通穴3内の
導電性部材15、接続端子5、ビームリード12及び配
線基板7中の配線7Bをそれぞれ介して上記接続端子1
3に接続される。
トスラグ10上に、半導体チップ1が半導体素子の形成
面2を上にして搭載されている。上記半導体チップ1の
裏面側に貫通穴3を介して設けられた接続端子5は、上
記ヒートスラグ10上の金属配線層に接続される。上記
半導体チップ1の裏面とヒートスラグ10との間隙に
は、高放熱樹脂層11が充填されている。また、上記半
導体チップ1は、TABテープ7’のデバイスホール内
に配置されており、この半導体チップ1を取り囲むよう
に設けられたヒートスラグ10A上に固着されている。
このTABテープ7’の上面のリード上には、実装用の
接続端子13が設けられている。TABテープ7’のビ
ームリードは、上記半導体チップ1における半導体素子
の形成面2側に設けられた接続端子4に接続される。上
記半導体チップ1、ビームリード12及び上記TABテ
ープ7’のチップ1近傍の領域は、例えばポッティング
樹脂を滴下して形成したパッケージ9’に封止されてい
る。
形成面2の裏面に分散配置されている接続端子5は、電
源系あるいはグランド系に割り当てており、半導体チッ
プ1の素子形成面2側から接続端子5を介して上記ヒー
トスラグ10上の金属配線層に接続される。また、半導
体素子の形成面2側の接続端子4は、信号系に割り当て
ており、この接続端子4、ビームリード12及び配線基
板7中の配線7Bをそれぞれ介して上記接続端子13に
接続される。
第5及び第6の実施の形態に係る半導体装置に比べてよ
り放熱性を高めつつ、この発明をTAB技術を用いる半
導体装置にも適用できる。
あったとしても、接続端子4または5によってヒートス
ラグ10との間を接続しているため、単に断熱樹脂で貼
り付けた場合に比べれば、高い放熱性が得られる。
1とヒートスラグ10との間を、接続端子4または5を
用いて個々に接続する場合を例にとって説明したが、第
7及び第8の実施の形態と同様に、高放熱樹脂層11に
導電性の高い樹脂を用いれば、一括して接続しても構わ
ない。
び図12はそれぞれ、この発明の第11及び第12の実
施の形態に係る半導体装置について説明するための概略
断面図であり、上述した第1及び第2の実施の形態に係
る半導体装置の変形例である。これら第11及び第12
の実施の形態では、パッケージ9の半導体チップ1上に
放熱板を設けている。ここでは、放熱板としてヒートス
ラグ10を用いており、このヒートスラグ10の表面は
樹脂コートされずに露出している。
0は放熱のみに用いるので、電位を印加する必要はな
い。従って、必ずしも導体である必要はなく、配線を持
たない単なるセラミックであっても一向に構わない。勿
論、金属であっても構わない。
を高めることができ、発熱量の多い半導体チップ1を用
いるのに好適である。
び図14はそれぞれ、この発明の第13及び第14の実
施の形態に係る半導体装置について説明するための概略
断面図であり、上述した第3及び第4の実施の形態に係
る半導体装置の変形例である。これら第13及び第14
の実施の形態は、上記第11及び第12の実施の形態と
同様に、パッケージ9の半導体チップ1上に放熱板を設
けるものである。ここでは、放熱板としてヒートスラグ
10を設けており、このヒートスラグ10の表面は樹脂
コートされずに露出している。
0は放熱のみに用いるので、電位を印加する必要はな
い。従って、必ずしも導体である必要はなく、配線を持
たない単なるセラミックであっても一向に構わない。勿
論、金属であっても構わない。
を高めることができ、発熱量の多い半導体チップ1をリ
ードフレーム8上に搭載するのに好適である。
乃至図18はそれぞれ、この発明の第15乃至第18の
実施の形態を示す概略断面図であり、前述した第1及び
第2の実施の形態の発展例である。第15及び第17の
実施の形態は、第1の実施の形態における半導体チップ
1−1上に別の半導体チップ1−2を積層したものであ
り、第16及び第18の実施の形態は、第2の実施の形
態における半導体チップ1−1上に別の半導体チップ1
−2を積層したものである。第15及び第16の実施の
形態は、上に搭載した半導体チップ1−2からの接続に
ボンディングワイヤー6を用いた例であり、第17及び
第18の実施の形態は、上に搭載した半導体チップ1−
2からの接続に導電性バンプ4−2を用いた例である。
は、いずれの実施の形態においても下に搭載される半導
体チップ1−1は、チップ全域に分散配置された接続端
子4−1または5を持っているため、チップ内部の電圧
降下に対して敏感な素子を下に配置して搭載することに
より、半導体装置としての性能を向上できる。
場合には、チップ1−1を貫通して(貫通穴3を介し
て)上のチップ1−2へ電源電位やグランド電位を供給
をすることも可能であり、より高性能な半導体装置を実
現できる。
態では、各半導体チップ1−1,1−2と配線基板7の
間、半導体チップ1−1,1−2同士の間のいずれも接
続した例を示したが、全ての組み合わせが接続されてい
なくても構わないことは勿論である。また、積層する半
導体チップの数も本実施の形態に示す2つに限らず、3
つ以上であっても構わない。更に、本実施の形態では、
上に積層した半導体チップ1−2は貫通穴3を持たない
通常の半導体チップを例にとって説明したが、導電性部
材を埋設した貫通穴3を有する半導体チップを積層して
も良いのは勿論である。
び図20はそれぞれ、この発明の第19及び第20の実
施の形態に係る半導体装置を示す概略断面図である。こ
れら第19及び第20の実施の形態は、上記第15及び
第16の実施の形態に係る半導体装置の放熱性を高める
ために、パッケージ9の半導体チップ1−2上に放熱板
を設けたものである。ここでは、放熱板としてヒートス
ラグ10を設けており、このヒートスラグ10の表面は
樹脂コートされずに露出している。この構造において
は、ヒートスラグ10の金属あるいは金属配線に電位を
印加する必要はない。
高めることができ、半導体チップ1−1,1−2を積層
することによって増加した発熱量を効果的に低減でき
る。
では、上記第15及び第16の実施の形態に係る半導体
装置の放熱性を高めるために、ヒートスラグ10を設け
る場合を例にとって説明したが、同様な構造は図17及
び図18に示した第17及び第18の実施の形態にも適
用可能なのは勿論である。
び図22はそれぞれ、この発明の第21及び第22の実
施の形態に係る半導体装置を示す概略断面図である。こ
れら第21及び第22の実施の形態は、上記第17及び
第18の実施の形態に係る半導体装置の放熱性を高める
ために、パッケージ9の上面に半導体チップ1−2を露
出させるものである。
めることができ、半導体チップ1−1,1−2を積層す
ることによって増加した発熱量を効果的に低減できる。
び図24はそれぞれ、この発明の第23及び第24の実
施の形態に係る半導体装置を示す概略断面図である。本
実施の形態では、2つの半導体チップ1−1,1−2を
導電性バンプ4−2と5、または導電性バンプ4−1を
介在して対向接続したものである。また、半導体チップ
1−1,1−2の間隙は、樹脂充填によって補強されて
いる。
は、貫通穴3の深さの制約のために必然的に薄いものと
なってしまう。従って、当該貫通穴3を有する半導体チ
ップ1−1の強度不足を補強するためにも、対向する貫
通穴を持たない半導体チップ1−2を厚く、且つ大きく
設計することがより好ましい。
−1における半導体チップ1−2との積層面の裏面側に
形成した接続端子(図23の場合は4−1、図24の場
合は5)を、実装基板との外部接続端子として用いるこ
とにより、CSP(Chip Scale Package)としている。
しかしながら、これらの接続端子をパッケージ用配線基
板やリードフレームに接続してパッケージあるいはモジ
ュールを形成しても良い。
及び図26はそれぞれ、この発明の第25及び第26の
実施の形態に係る半導体装置を示す概略断面図である。
これらの実施の形態は、上記図23及び図24に示した
第23及び第24の実施の形態に係る半導体装置をそれ
ぞれ配線基板7に搭載するとともに、半導体チップ1−
1と1−2間及び半導体チップ1と配線基板7間に封止
樹脂を注入してパッケージ化あるいはモジュール化した
ものである。図25及び図26において、図23及び図
24と同一構成部には同じ符号を付してその詳細な説明
は省略する。
−1,1−2の両方が薄厚化されている場合にも強度不
足の問題はなく、且つ使い勝手も向上できる。
は、半導体チップ1−1における半導体チップ1−2と
の積層面の裏面側に形成した接続端子(図23の場合は
4−1、図24の場合は5)の数が増大して高密度化し
てしまうと、実装基板では引き回すことが困難になって
しまうが、本実施の形態の場合には、配線基板7を用い
て外部接続端子13のピッチを緩めることができるた
め、多数の外部接続端子を持つ場合に有効である。
及び図28はそれぞれ、この発明の第27及び第28の
実施の形態に係る半導体装置を示す概略断面図である。
これらの実施の形態は、上記図25及び図26に示した
第25及び第26の実施の形態に係る半導体装置におけ
る半導体チップ1−2に、ヒートスラグ10を高放熱樹
脂11を用いて貼り付けたものである。
とともに半導体チップ1−2の露出を避けてチップ1−
2を保護することもできる。
てこの発明の説明を行ったが、この発明は上記各実施の
形態に限定されるものではなく、実施段階ではその要旨
を逸脱しない範囲で種々に変形することが可能である。
また、上記各実施の形態には種々の段階の発明が含まれ
ており、開示される複数の構成要件の適宜な組み合わせ
により種々の発明が抽出され得る。例えば各実施の形態
に示される全構成要件からいくつかの構成要件が削除さ
れても、発明が解決しようとする課題の欄で述べた課題
の少なくとも1つが解決でき、発明の効果の欄で述べら
れている効果の少なくとも1つが得られる場合には、こ
の構成要件が削除された構成が発明として抽出され得
る。
ば、必要な機能を最小限のコストで実現できる半導体装
置が得られる。
電圧の低電圧化や、回路規模の増大により半導体チップ
サイズが拡大しても、半導体チップ内部での電圧降下を
抑制できる半導体装置が得られる。
有する半導体装置が得られる。
について説明するためのもので、(a)図は概略構成を
示す断面図、(b)図は(a)図の一部の拡大断面図。
について説明するための断面図、(a)図は概略構成を
示す断面図、(b)図は(a)図の一部の拡大断面図。
について説明するための概略断面図。
について説明するための概略断面図。
について説明するための概略断面図。
について説明するための概略断面図。
について説明するための概略断面図。
について説明するための概略断面図。
について説明するための概略断面図。
装置について説明するための概略断面図。
装置について説明するための概略断面図。
装置について説明するための概略断面図。
装置について説明するための概略断面図。
装置について説明するための概略断面図。
装置について説明するための概略断面図。
装置について説明するための概略断面図。
装置について説明するための概略断面図。
装置について説明するための概略断面図。
装置について説明するための概略断面図。
装置について説明するための概略断面図。
装置について説明するための概略断面図。
装置について説明するための概略断面図。
装置について説明するための概略断面図。
装置について説明するための概略断面図。
装置について説明するための概略断面図。
装置について説明するための概略断面図。
装置について説明するための概略断面図。
装置について説明するための概略断面図。
略断面図。
Claims (22)
- 【請求項1】 半導体素子が形成された第1の半導体チ
ップと、 上記第1の半導体チップにおける半導体素子の形成面側
に設けられ、当該半導体素子に電気的に接続された第1
の接続端子と、 上記第1の半導体チップを貫通する貫通穴内に埋設され
た導電性部材と、 上記第1の半導体チップにおける半導体素子の形成面の
裏面側に設けられ、上記導電性部材を介して上記半導体
素子に電気的に接続された第2の接続端子と、 上記第1の半導体チップが搭載される配線基板と、 少なくとも一部が上記配線基板における、上記第1の接
続端子及び第2の接続端子のいずれか一方に対応する位
置に形成され、第1の接続端子または第2の接続端子に
電気的に接続される第3の接続端子とを具備することを
特徴とする半導体装置。 - 【請求項2】 半導体素子が形成された第1の半導体チ
ップと、 上記第1の半導体チップにおける半導体素子の形成面側
に設けられ、当該半導体素子に電気的に接続された第1
の接続端子と、 上記第1の半導体チップを貫通する貫通穴内に埋設され
た導電性部材と、 上記第1の半導体チップにおける半導体素子の形成面の
裏面側に設けられ、上記導電性部材を介して上記半導体
素子に電気的に接続された第2の接続端子と、 上記第1の半導体チップが搭載され、上記第1の接続端
子及び第2の接続端子のうちの一方に対向する位置にあ
って、少なくとも一部が電気的に接続されているリード
フレームと、 上記リードフレームのインナーリード部及び上記第1の
半導体チップを封止するパッケージとを具備することを
特徴とする半導体装置。 - 【請求項3】 半導体素子が形成された第1の半導体チ
ップと、 上記第1の半導体チップにおける半導体素子の形成面側
に設けられ、当該半導体素子に電気的に接続された第1
の接続端子と、 上記第1の半導体チップを貫通する貫通穴内に埋設され
た導電性部材と、 上記第1の半導体チップにおける半導体素子の形成面の
裏面側に設けられ、上記導電性部材を介して上記半導体
素子に電気的に接続された第2の接続端子とを具備し、 上記第1の接続端子あるいは第2の接続端子を、実装基
板に接続して実装することを特徴とする半導体装置。 - 【請求項4】 半導体素子が形成された半導体チップ
と、 上記半導体チップにおける半導体素子の形成面側に設け
られ、当該半導体素子に電気的に接続された複数の第1
の接続端子と、 上記半導体チップを貫通する複数の貫通穴内にそれぞれ
埋設された導電性部材と、 上記半導体チップにおける半導体素子の形成面の裏面側
に設けられ、上記導電性部材を介して上記半導体素子に
電気的に接続された複数の第2の接続端子とを具備し、 上記複数の第1の接続端子を配置する平均密度を、上記
複数の第2の接続端子を配置する平均密度よりも高くし
たことを特徴とする半導体装置。 - 【請求項5】 半導体素子が形成された半導体チップ
と、 上記半導体チップにおける半導体素子の形成面側に設け
られ、当該半導体素子に電気的に接続された第1の接続
端子と、 上記半導体チップを貫通した貫通穴内に埋設された導電
性部材と、 上記半導体チップにおける半導体素子の形成面の裏面側
に設けられ、上記導電性部材を介して上記半導体素子に
電気的に接続された第2の接続端子とを具備し、 上記第1の接続端子あるいは第2の接続端子の少なくと
もいずれか一方の一部を、上記半導体チップの全域に分
散配置するとともに、電源電位あるいはグランド電位を
印加することを特徴とする半導体装置。 - 【請求項6】 前記第1の半導体チップにおける前記第
1の接続端子あるいは第2の接続端子のうち、前記配線
基板との対向接続に用いなかった方の接続端子の少なく
とも一部と、前記配線基板上に形成された前記第3の接
続端子とを接続するボンディングワイヤーを更に具備す
ることを特徴とする請求項1に記載の半導体装置。 - 【請求項7】 前記第1の半導体チップにおける第1の
接続端子あるいは第2の接続端子のうち、リードフレー
ムとの対向接続に用いなかった方の接続端子の少なくと
も一部と、前記リードフレームのインナーリード部とを
接続するボンディングワイヤーと、前記リードフレーム
のインナーリード部及び前記第1の半導体チップを封止
するパッケージとを更に具備することを特徴とする請求
項2に記載の半導体装置。 - 【請求項8】 前記第1の半導体チップ上に積層される
第2の半導体チップを更に具備し、前記第1の半導体チ
ップにおける第1の接続端子あるいは第2の接続端子の
うち、前記配線基板との対向接続に用いなかった方の接
続端子の少なくとも一部を、上記第2の半導体チップに
接続することを特徴とする請求項1に記載の半導体装
置。 - 【請求項9】 前記第1の半導体チップ上に積層される
第2乃至第n(nは3以上の正の整数)の半導体チップ
を更に具備し、前記第1の半導体チップにおける第1の
接続端子あるいは第2の接続端子のうち、前記配線基板
との対向接続に用いなかった方の接続端子の少なくとも
一部を、上記第2乃至第nの半導体チップに接続するこ
とを特徴とする請求項1に記載の半導体装置。 - 【請求項10】 前記第1の半導体チップ上に積層され
る第2の半導体チップを更に具備し、前記第1の半導体
チップにおける第1の接続端子あるいは第2の接続端子
のうち、前記リードフレームとの対向接続に用いなかっ
た方の接続端子の少なくとも一部を、上記第2の半導体
チップに接続することを特徴とする請求項2に記載の半
導体装置。 - 【請求項11】 前記第1の半導体チップ上に積層され
る第2乃至第n(nは3以上の正の整数)の半導体チッ
プを更に具備し、前記第1の半導体チップにおける第1
の接続端子あるいは第2の接続端子のうち、前記リード
フレームとの対向接続に用いられなかった方の接続端子
の少なくとも一部を、上記第2乃至第nの半導体チップ
に接続することを特徴とする請求項2に記載の半導体装
置。 - 【請求項12】 前記第1の半導体チップ上に積層され
る第2の半導体チップを更に具備し、前記第1の半導体
チップにおける第1の接続端子あるいは第2の接続端子
を実装基板に実装し、これらの接続端子のうち、上記実
装基板との外部接続に用いなかった方の接続端子の少な
くとも一部を、上記第2の半導体チップに接続すること
を特徴とする請求項3に記載の半導体装置。 - 【請求項13】 前記第1の半導体チップ上に積層され
る第2乃至第n(nは3以上の正の整数)の半導体チッ
プを更に具備し、前記第1の半導体チップにおける第1
の接続端子あるいは第2の接続端子を実装基板に実装
し、これらの接続端子のうち、上記実装基板との外部接
続に用いなかった方の接続端子の少なくとも一部を、上
記第2乃至第nの半導体チップに接続することを特徴と
する請求項3に記載の半導体装置。 - 【請求項14】 前記積層される複数の半導体チップ間
の少なくとも一部を接続するボンディングワイヤーを更
に具備することを特徴とする請求項8乃至13いずれか
1つの項に記載の半導体装置。 - 【請求項15】 前記積層される複数の半導体チップ間
の少なくとも一部を接続する導電性のバンプを更に具備
することを特徴とする請求項8乃至13いずれか1つの
項に記載の半導体装置。 - 【請求項16】 前記複数の半導体チップのうち、少な
くとも2つの隣り合った半導体チップ同士は、半導体素
子の形成面同士を対向して接続することを特徴とする請
求項15に記載の半導体装置。 - 【請求項17】 半導体素子が形成された第1の半導体
チップと、 上記第1の半導体チップにおける半導体素子の形成面側
に設けられ、当該半導体素子に電気的に接続された第1
の接続端子と、 上記第1の半導体チップを貫通する貫通穴内に埋設され
た導電性部材と、 上記第1の半導体チップにおける半導体素子の形成面の
裏面側に設けられ、上記導電性部材を介して上記半導体
素子に電気的に接続された第2の接続端子と、 上記第1の半導体チップに積層された第2の半導体チッ
プと、 上記第2の半導体チップにおける半導体素子の形成面側
のみに設けられた第3の接続端子とを具備し、 上記第1の半導体チップにおける第1の接続端子及び第
2の接続端子のいずれか一方を、上記第2の半導体チッ
プにおける第3の接続端子と対向する位置に設け、当該
対向する接続端子同士を介して上記第1の半導体チップ
と第2の半導体チップを電気的に接続したことを特徴と
する半導体装置。 - 【請求項18】 前記第2の半導体チップは、前記第1
の半導体チップよりも厚いことを特徴とする請求項17
に記載の半導体装置。 - 【請求項19】 前記第2の半導体チップは、前記第1
の半導体チップよりも大きいことを特徴とする請求項1
7または18に記載の半導体装置。 - 【請求項20】 前記第1の半導体チップと第2の半導
体チップとの間の接続点を含む隙間に設けられた充填樹
脂を更に具備することを特徴とする請求項17乃至19
のいずれか1つの項に記載の半導体装置。 - 【請求項21】 半導体素子が形成された半導体チップ
と、 上記半導体チップにおける半導体素子の形成面側に設け
られ、当該半導体素子に電気的に接続された第1の接続
端子と、 上記半導体チップを貫通する貫通穴内に埋設された導電
性部材と、 上記半導体チップにおける半導体素子の形成面の裏面側
に設けられ、上記導電性部材を介して上記半導体素子に
電気的に接続された第2の接続端子と、 上記半導体チップが搭載された配線基板と、 上記配線基板上に形成され、一部が上記半導体チップの
第1の接続端子に対向する位置に配置され、上記半導体
チップと電気的に接続された第3の接続端子と、 上記半導体チップにおける第2の接続端子のうちの少な
くとも一部と、上記配線基板上に形成された上記第3の
接続端子とを接続するボンディングワイヤーと、 上記ボンディングワイヤーと上記半導体チップを含む配
線基板の上面に設けられた封止樹脂と、 実装基板に接続するために、上記配線基板の上記半導体
チップが搭載された面の裏面側に設けられ、上記第3の
接続端子と電気的に接続された第4の接続端子とを具備
し、 上記第1の接続端子は、主に電源電位とグランド電位を
印加するために用いられ、上記第2の接続端子は、主に
信号系に用いられることを特徴とする半導体装置。 - 【請求項22】 半導体素子が形成された半導体チップ
と、 上記半導体チップにおける半導体素子の形成面側の外周
部に沿って設けられ、当該半導体素子に電気的に接続さ
れた第1の接続端子と、 上記半導体チップの全域に分散して形成された貫通穴内
にそれぞれ埋設された導電性部材と、 上記半導体チップにおける半導体素子の形成面の裏面側
に設けられ、上記導電性部材をそれぞれ介して上記半導
体素子に電気的に接続された第2の接続端子と、 上記半導体チップが搭載された配線基板と、 上記半導体チップにおける第2の接続端子に対向する位
置に形成され、上記半導体チップと電気的に接続された
第3の接続端子と、 上記半導体チップにおける第1の接続端子のうちの少な
くとも一部と、上記配線基板上に形成された第3の接続
端子とを接続するボンディングワイヤーと、 上記ボンディングワイヤーと上記半導体チップを含む配
線基板の上面に設けられた封止樹脂と、 実装基板に接続するために、上記配線基板の上記半導体
チップが搭載された面の裏面側に設けられ、上記第3の
接続端子と電気的に接続された第4の接続端子とを具備
し、 上記第2の接続端子は、主に電源電位とグランド電位を
印加するために用いられ、上記第1の接続端子は、主に
信号系に用いられることを特徴とする半導体装置。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000309764A JP3854054B2 (ja) | 2000-10-10 | 2000-10-10 | 半導体装置 |
KR1020010062109A KR100574727B1 (ko) | 2000-10-10 | 2001-10-09 | 반도체 장치 |
TW090124954A TW518742B (en) | 2000-10-10 | 2001-10-09 | Semiconductor device |
US09/972,855 US20020041027A1 (en) | 2000-10-10 | 2001-10-10 | Semiconductor device |
CNB01145444XA CN1197153C (zh) | 2000-10-10 | 2001-10-10 | 半导体器件 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000309764A JP3854054B2 (ja) | 2000-10-10 | 2000-10-10 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2002118198A true JP2002118198A (ja) | 2002-04-19 |
JP3854054B2 JP3854054B2 (ja) | 2006-12-06 |
Family
ID=18789861
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000309764A Expired - Lifetime JP3854054B2 (ja) | 2000-10-10 | 2000-10-10 | 半導体装置 |
Country Status (5)
Country | Link |
---|---|
US (1) | US20020041027A1 (ja) |
JP (1) | JP3854054B2 (ja) |
KR (1) | KR100574727B1 (ja) |
CN (1) | CN1197153C (ja) |
TW (1) | TW518742B (ja) |
Cited By (32)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE10233607A1 (de) * | 2002-07-24 | 2004-02-12 | Siemens Ag | Anordnung mit einem Halbleiterchip und einem mit einer Durchkontaktierung versehenen Träger sowie einem ein Anschlusspad des Halbleiterchips mit der Durchkontaktierung verbindenden Draht und Verfahren zum Herstellen einer solchen Anordnung |
JP2005026469A (ja) * | 2003-07-02 | 2005-01-27 | Matsushita Electric Ind Co Ltd | 半導体装置およびその製造方法 |
JP2005285877A (ja) * | 2004-03-26 | 2005-10-13 | Nec Semicon Package Solutions Ltd | 半導体装置およびその製造方法 |
US6982487B2 (en) | 2003-03-25 | 2006-01-03 | Samsung Electronics Co., Ltd. | Wafer level package and multi-package stack |
JP2006019363A (ja) * | 2004-06-30 | 2006-01-19 | Sanyo Electric Co Ltd | 半導体装置およびその製造方法 |
JP2007194444A (ja) * | 2006-01-20 | 2007-08-02 | Elpida Memory Inc | 積層型半導体装置 |
JP2008010512A (ja) * | 2006-06-27 | 2008-01-17 | Nec Electronics Corp | 積層型半導体装置 |
JPWO2005119776A1 (ja) * | 2004-06-04 | 2008-04-03 | 株式会社ザイキューブ | 三次元積層構造を持つ半導体装置及びその製造方法 |
JP2008294367A (ja) * | 2007-05-28 | 2008-12-04 | Nec Electronics Corp | 半導体装置およびその製造方法 |
JP2009506539A (ja) * | 2005-08-24 | 2009-02-12 | マイクロン テクノロジー, インク. | マイクロ電子デバイスおよびマイクロ電子支持デバイスならびに関連するアセンブリおよび方法 |
JP2009231556A (ja) * | 2008-03-24 | 2009-10-08 | Nippon Telegr & Teleph Corp <Ntt> | 半導体素子の実装構造および半導体素子の実装方法 |
JP2009277970A (ja) * | 2008-05-16 | 2009-11-26 | Fujikura Ltd | 回路配線基板実装体 |
JP2009289858A (ja) * | 2008-05-28 | 2009-12-10 | Panasonic Corp | 半導体装置 |
JP2011061205A (ja) * | 2009-09-11 | 2011-03-24 | Taiwan Semiconductor Manufacturing Co Ltd | 集積回路構造及びその形成方法 |
JP2012015225A (ja) * | 2010-06-30 | 2012-01-19 | Hitachi Ltd | 半導体装置 |
JP2012502470A (ja) * | 2008-09-09 | 2012-01-26 | エルエスアイ コーポレーション | ビアを介して電力供給及び接地されるパッケージ |
WO2013098929A1 (ja) * | 2011-12-26 | 2013-07-04 | 株式会社ザイキューブ | 半導体チップ及びそれを搭載した半導体モジュール |
WO2013118426A1 (ja) * | 2012-02-09 | 2013-08-15 | パナソニック株式会社 | 半導体装置及びその製造方法 |
JP2014511510A (ja) * | 2011-02-28 | 2014-05-15 | ジョンソン・アンド・ジョンソン・ビジョン・ケア・インコーポレイテッド | 眼用レンズのための媒体基材を形成する方法、及び眼用レンズのための媒体基材 |
JP2017183643A (ja) * | 2016-03-31 | 2017-10-05 | 古河電気工業株式会社 | 電子デバイスパッケージ、電子デバイスパッケージの製造方法、および電子デバイスパッケージ用テープ |
US10345620B2 (en) | 2016-02-18 | 2019-07-09 | Johnson & Johnson Vision Care, Inc. | Methods and apparatus to form biocompatible energization elements incorporating fuel cells for biomedical devices |
US10361405B2 (en) | 2014-08-21 | 2019-07-23 | Johnson & Johnson Vision Care, Inc. | Biomedical energization elements with polymer electrolytes |
US10361404B2 (en) | 2014-08-21 | 2019-07-23 | Johnson & Johnson Vision Care, Inc. | Anodes for use in biocompatible energization elements |
US10367233B2 (en) | 2014-08-21 | 2019-07-30 | Johnson & Johnson Vision Care, Inc. | Biomedical energization elements with polymer electrolytes and cavity structures |
US10374216B2 (en) | 2014-08-21 | 2019-08-06 | Johnson & Johnson Vision Care, Inc. | Pellet form cathode for use in a biocompatible battery |
US10381687B2 (en) | 2014-08-21 | 2019-08-13 | Johnson & Johnson Vision Care, Inc. | Methods of forming biocompatible rechargable energization elements for biomedical devices |
US10386656B2 (en) | 2014-08-21 | 2019-08-20 | Johnson & Johnson Vision Care, Inc. | Methods and apparatus to form separators for biocompatible energization elements for biomedical devices |
US10451897B2 (en) | 2011-03-18 | 2019-10-22 | Johnson & Johnson Vision Care, Inc. | Components with multiple energization elements for biomedical devices |
US10558062B2 (en) | 2014-08-21 | 2020-02-11 | Johnson & Johnson Vision Care, Inc. | Methods and apparatus to form biocompatible energization primary elements for biomedical device |
US10598958B2 (en) | 2014-08-21 | 2020-03-24 | Johnson & Johnson Vision Care, Inc. | Device and methods for sealing and encapsulation for biocompatible energization elements |
US10627651B2 (en) | 2014-08-21 | 2020-04-21 | Johnson & Johnson Vision Care, Inc. | Methods and apparatus to form biocompatible energization primary elements for biomedical devices with electroless sealing layers |
WO2023032774A1 (ja) * | 2021-08-31 | 2023-03-09 | 株式会社村田製作所 | 複合電子部品 |
Families Citing this family (35)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI282158B (en) * | 2002-10-11 | 2007-06-01 | Siliconware Precision Industries Co Ltd | Semiconductor package with ground-enhancing chip and fabrication method thereof |
KR100618812B1 (ko) * | 2002-11-18 | 2006-09-05 | 삼성전자주식회사 | 향상된 신뢰성을 가지는 적층형 멀티 칩 패키지 |
JP2004296613A (ja) * | 2003-03-26 | 2004-10-21 | Renesas Technology Corp | 半導体装置 |
CN100365798C (zh) * | 2003-06-20 | 2008-01-30 | 皇家飞利浦电子股份有限公司 | 电子器件、组件及制造电子器件的方法 |
JP2005259848A (ja) * | 2004-03-10 | 2005-09-22 | Toshiba Corp | 半導体装置及びその製造方法 |
JP4360240B2 (ja) * | 2004-03-22 | 2009-11-11 | 日立化成工業株式会社 | 半導体装置と半導体装置用多層基板 |
JP5010275B2 (ja) * | 2004-03-25 | 2012-08-29 | 日本電気株式会社 | チップ積層型半導体装置 |
JP2005277114A (ja) * | 2004-03-25 | 2005-10-06 | Sanyo Electric Co Ltd | 半導体装置 |
JP4108643B2 (ja) * | 2004-05-12 | 2008-06-25 | 日本電気株式会社 | 配線基板及びそれを用いた半導体パッケージ |
CN100447966C (zh) * | 2004-05-12 | 2008-12-31 | 库利克和索夫工业公司 | 集成球与过孔的封装和形成工艺 |
WO2006008679A2 (en) * | 2004-07-13 | 2006-01-26 | Koninklijke Philips Electronics N.V. | Electronic device comprising an integrated circuit |
US7462925B2 (en) * | 2004-11-12 | 2008-12-09 | Macronix International Co., Ltd. | Method and apparatus for stacking electrical components using via to provide interconnection |
JP4237160B2 (ja) * | 2005-04-08 | 2009-03-11 | エルピーダメモリ株式会社 | 積層型半導体装置 |
JP4910512B2 (ja) | 2006-06-30 | 2012-04-04 | 富士通セミコンダクター株式会社 | 半導体装置および半導体装置の製造方法 |
US20080001271A1 (en) * | 2006-06-30 | 2008-01-03 | Sony Ericsson Mobile Communications Ab | Flipped, stacked-chip IC packaging for high bandwidth data transfer buses |
JP2008016630A (ja) * | 2006-07-06 | 2008-01-24 | Matsushita Electric Ind Co Ltd | プリント配線板およびその製造方法 |
JP2008160017A (ja) * | 2006-12-26 | 2008-07-10 | Toshiba Corp | 半導体パッケージ及びその製造方法 |
US9955582B2 (en) * | 2008-04-23 | 2018-04-24 | Skyworks Solutions, Inc. | 3-D stacking of active devices over passive devices |
JP2009295958A (ja) * | 2008-05-09 | 2009-12-17 | Panasonic Corp | 半導体装置 |
JP2010040862A (ja) * | 2008-08-06 | 2010-02-18 | Fujikura Ltd | 半導体装置 |
US9675443B2 (en) | 2009-09-10 | 2017-06-13 | Johnson & Johnson Vision Care, Inc. | Energized ophthalmic lens including stacked integrated components |
JP2010192680A (ja) * | 2009-02-18 | 2010-09-02 | Elpida Memory Inc | 半導体装置 |
JP5185186B2 (ja) * | 2009-04-23 | 2013-04-17 | 株式会社東芝 | 半導体装置 |
US20100327419A1 (en) * | 2009-06-26 | 2010-12-30 | Sriram Muthukumar | Stacked-chip packages in package-on-package apparatus, methods of assembling same, and systems containing same |
US8803305B2 (en) * | 2009-11-18 | 2014-08-12 | Qualcomm Incorporated | Hybrid package construction with wire bond and through silicon vias |
TWI470460B (zh) * | 2009-12-30 | 2015-01-21 | Synopsys Inc | 覆晶封裝之繞線方法及其電腦化裝置 |
FR2967814A1 (fr) * | 2010-11-23 | 2012-05-25 | St Microelectronics Grenoble 2 | Dispositif semi-conducteur a puce sur plaque support |
US9698129B2 (en) | 2011-03-18 | 2017-07-04 | Johnson & Johnson Vision Care, Inc. | Stacked integrated component devices with energization |
US9889615B2 (en) | 2011-03-18 | 2018-02-13 | Johnson & Johnson Vision Care, Inc. | Stacked integrated component media insert for an ophthalmic device |
US9804418B2 (en) | 2011-03-21 | 2017-10-31 | Johnson & Johnson Vision Care, Inc. | Methods and apparatus for functional insert with power layer |
US8857983B2 (en) | 2012-01-26 | 2014-10-14 | Johnson & Johnson Vision Care, Inc. | Ophthalmic lens assembly having an integrated antenna structure |
JP5966653B2 (ja) * | 2012-06-20 | 2016-08-10 | 富士通株式会社 | 半導体装置及び半導体装置の製造方法 |
US8759956B2 (en) * | 2012-07-05 | 2014-06-24 | Infineon Technologies Ag | Chip package and method of manufacturing the same |
US10319694B2 (en) | 2016-08-10 | 2019-06-11 | Qualcomm Incorporated | Semiconductor assembly and method of making same |
CN114063229B (zh) * | 2021-09-30 | 2023-06-16 | 上海曦智科技有限公司 | 半导体装置 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5424245A (en) * | 1994-01-04 | 1995-06-13 | Motorola, Inc. | Method of forming vias through two-sided substrate |
US6150724A (en) * | 1998-03-02 | 2000-11-21 | Motorola, Inc. | Multi-chip semiconductor device and method for making the device by using multiple flip chip interfaces |
JP4239310B2 (ja) * | 1998-09-01 | 2009-03-18 | ソニー株式会社 | 半導体装置の製造方法 |
TW523838B (en) * | 1998-12-16 | 2003-03-11 | Seiko Epson Corp | Semiconductor device, electrical circuit board, electronic machine and their manufacturing method, and semiconductor chip manufacturing method |
US6429509B1 (en) * | 1999-05-03 | 2002-08-06 | United Microelectronics Corporation | Integrated circuit with improved interconnect structure and process for making same |
US6239484B1 (en) * | 1999-06-09 | 2001-05-29 | International Business Machines Corporation | Underfill of chip-under-chip semiconductor modules |
US6278181B1 (en) * | 1999-06-28 | 2001-08-21 | Advanced Micro Devices, Inc. | Stacked multi-chip modules using C4 interconnect technology having improved thermal management |
JP4405024B2 (ja) * | 2000-01-18 | 2010-01-27 | 株式会社ルネサステクノロジ | 半導体装置 |
-
2000
- 2000-10-10 JP JP2000309764A patent/JP3854054B2/ja not_active Expired - Lifetime
-
2001
- 2001-10-09 KR KR1020010062109A patent/KR100574727B1/ko not_active IP Right Cessation
- 2001-10-09 TW TW090124954A patent/TW518742B/zh not_active IP Right Cessation
- 2001-10-10 CN CNB01145444XA patent/CN1197153C/zh not_active Expired - Fee Related
- 2001-10-10 US US09/972,855 patent/US20020041027A1/en not_active Abandoned
Cited By (47)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7053489B2 (en) | 2002-07-24 | 2006-05-30 | Siemens Aktiengesellschaft | Arrangement with a semiconductor chip and support therefore and method for a bonded wire connection |
DE10233607B4 (de) * | 2002-07-24 | 2005-09-29 | Siemens Ag | Anordnung mit einem Halbleiterchip und einem mit einer Durchkontaktierung versehenen Träger sowie einem ein Anschlusspad des Halbleiterchips mit der Durchkontaktierung verbindenden Draht und Verfahren zum Herstellen einer solchen Anordnung |
DE10233607A1 (de) * | 2002-07-24 | 2004-02-12 | Siemens Ag | Anordnung mit einem Halbleiterchip und einem mit einer Durchkontaktierung versehenen Träger sowie einem ein Anschlusspad des Halbleiterchips mit der Durchkontaktierung verbindenden Draht und Verfahren zum Herstellen einer solchen Anordnung |
US6982487B2 (en) | 2003-03-25 | 2006-01-03 | Samsung Electronics Co., Ltd. | Wafer level package and multi-package stack |
US7335592B2 (en) | 2003-03-25 | 2008-02-26 | Samsung Electronics Co., Ltd. | Wafer level package, multi-package stack, and method of manufacturing the same |
JP2005026469A (ja) * | 2003-07-02 | 2005-01-27 | Matsushita Electric Ind Co Ltd | 半導体装置およびその製造方法 |
JP4585216B2 (ja) * | 2004-03-26 | 2010-11-24 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
JP2005285877A (ja) * | 2004-03-26 | 2005-10-13 | Nec Semicon Package Solutions Ltd | 半導体装置およびその製造方法 |
JPWO2005119776A1 (ja) * | 2004-06-04 | 2008-04-03 | 株式会社ザイキューブ | 三次元積層構造を持つ半導体装置及びその製造方法 |
JP5052130B2 (ja) * | 2004-06-04 | 2012-10-17 | カミヤチョウ アイピー ホールディングス | 三次元積層構造を持つ半導体装置及びその製造方法 |
JP2006019363A (ja) * | 2004-06-30 | 2006-01-19 | Sanyo Electric Co Ltd | 半導体装置およびその製造方法 |
JP4522167B2 (ja) * | 2004-06-30 | 2010-08-11 | 三洋電機株式会社 | 半導体装置およびその製造方法 |
US9129862B2 (en) | 2005-08-24 | 2015-09-08 | Micron Technology, Inc. | Microelectronic devices and microelectronic support devices, and associated assemblies and methods |
JP2009506539A (ja) * | 2005-08-24 | 2009-02-12 | マイクロン テクノロジー, インク. | マイクロ電子デバイスおよびマイクロ電子支持デバイスならびに関連するアセンブリおよび方法 |
US8174101B2 (en) | 2005-08-24 | 2012-05-08 | Micron Technology, Inc. | Microelectronic devices and microelectronic support devices, and associated assemblies and methods |
US8778732B2 (en) | 2005-08-24 | 2014-07-15 | Micron Technology, Inc. | Microelectronic devices and microelectronic support devices, and associated assemblies and methods |
US7968369B2 (en) | 2005-08-24 | 2011-06-28 | Micron Technology, Inc. | Microelectronic devices and microelectronic support devices, and associated assemblies and methods |
JP2007194444A (ja) * | 2006-01-20 | 2007-08-02 | Elpida Memory Inc | 積層型半導体装置 |
JP2008010512A (ja) * | 2006-06-27 | 2008-01-17 | Nec Electronics Corp | 積層型半導体装置 |
JP2008294367A (ja) * | 2007-05-28 | 2008-12-04 | Nec Electronics Corp | 半導体装置およびその製造方法 |
JP2009231556A (ja) * | 2008-03-24 | 2009-10-08 | Nippon Telegr & Teleph Corp <Ntt> | 半導体素子の実装構造および半導体素子の実装方法 |
JP2009277970A (ja) * | 2008-05-16 | 2009-11-26 | Fujikura Ltd | 回路配線基板実装体 |
JP4580004B2 (ja) * | 2008-05-28 | 2010-11-10 | パナソニック株式会社 | 半導体装置 |
JP2009289858A (ja) * | 2008-05-28 | 2009-12-10 | Panasonic Corp | 半導体装置 |
JP2012502470A (ja) * | 2008-09-09 | 2012-01-26 | エルエスアイ コーポレーション | ビアを介して電力供給及び接地されるパッケージ |
JP2013085007A (ja) * | 2008-09-09 | 2013-05-09 | Lsi Corp | ビアを介して電力供給及び接地されるパッケージ |
JP2011061205A (ja) * | 2009-09-11 | 2011-03-24 | Taiwan Semiconductor Manufacturing Co Ltd | 集積回路構造及びその形成方法 |
JP2012015225A (ja) * | 2010-06-30 | 2012-01-19 | Hitachi Ltd | 半導体装置 |
JP2014511510A (ja) * | 2011-02-28 | 2014-05-15 | ジョンソン・アンド・ジョンソン・ビジョン・ケア・インコーポレイテッド | 眼用レンズのための媒体基材を形成する方法、及び眼用レンズのための媒体基材 |
US10451897B2 (en) | 2011-03-18 | 2019-10-22 | Johnson & Johnson Vision Care, Inc. | Components with multiple energization elements for biomedical devices |
WO2013098929A1 (ja) * | 2011-12-26 | 2013-07-04 | 株式会社ザイキューブ | 半導体チップ及びそれを搭載した半導体モジュール |
US9917066B2 (en) | 2012-02-09 | 2018-03-13 | Panasonic Corporation | Semiconductor device having stacked chips, a re-distribution layer, and penetration electrodes |
WO2013118426A1 (ja) * | 2012-02-09 | 2013-08-15 | パナソニック株式会社 | 半導体装置及びその製造方法 |
JPWO2013118426A1 (ja) * | 2012-02-09 | 2015-05-11 | パナソニック株式会社 | 半導体装置及びその製造方法 |
US10381687B2 (en) | 2014-08-21 | 2019-08-13 | Johnson & Johnson Vision Care, Inc. | Methods of forming biocompatible rechargable energization elements for biomedical devices |
US10361405B2 (en) | 2014-08-21 | 2019-07-23 | Johnson & Johnson Vision Care, Inc. | Biomedical energization elements with polymer electrolytes |
US10361404B2 (en) | 2014-08-21 | 2019-07-23 | Johnson & Johnson Vision Care, Inc. | Anodes for use in biocompatible energization elements |
US10367233B2 (en) | 2014-08-21 | 2019-07-30 | Johnson & Johnson Vision Care, Inc. | Biomedical energization elements with polymer electrolytes and cavity structures |
US10374216B2 (en) | 2014-08-21 | 2019-08-06 | Johnson & Johnson Vision Care, Inc. | Pellet form cathode for use in a biocompatible battery |
US10386656B2 (en) | 2014-08-21 | 2019-08-20 | Johnson & Johnson Vision Care, Inc. | Methods and apparatus to form separators for biocompatible energization elements for biomedical devices |
US10558062B2 (en) | 2014-08-21 | 2020-02-11 | Johnson & Johnson Vision Care, Inc. | Methods and apparatus to form biocompatible energization primary elements for biomedical device |
US10598958B2 (en) | 2014-08-21 | 2020-03-24 | Johnson & Johnson Vision Care, Inc. | Device and methods for sealing and encapsulation for biocompatible energization elements |
US10627651B2 (en) | 2014-08-21 | 2020-04-21 | Johnson & Johnson Vision Care, Inc. | Methods and apparatus to form biocompatible energization primary elements for biomedical devices with electroless sealing layers |
US10345620B2 (en) | 2016-02-18 | 2019-07-09 | Johnson & Johnson Vision Care, Inc. | Methods and apparatus to form biocompatible energization elements incorporating fuel cells for biomedical devices |
WO2017168824A1 (ja) * | 2016-03-31 | 2017-10-05 | 古河電気工業株式会社 | 電子デバイスパッケージ、電子デバイスパッケージの製造方法、および電子デバイスパッケージ用テープ |
JP2017183643A (ja) * | 2016-03-31 | 2017-10-05 | 古河電気工業株式会社 | 電子デバイスパッケージ、電子デバイスパッケージの製造方法、および電子デバイスパッケージ用テープ |
WO2023032774A1 (ja) * | 2021-08-31 | 2023-03-09 | 株式会社村田製作所 | 複合電子部品 |
Also Published As
Publication number | Publication date |
---|---|
KR20020028812A (ko) | 2002-04-17 |
US20020041027A1 (en) | 2002-04-11 |
JP3854054B2 (ja) | 2006-12-06 |
CN1197153C (zh) | 2005-04-13 |
KR100574727B1 (ko) | 2006-04-28 |
TW518742B (en) | 2003-01-21 |
CN1359154A (zh) | 2002-07-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3854054B2 (ja) | 半導体装置 | |
JP3762844B2 (ja) | 対向マルチチップ用パッケージ | |
EP1256980B1 (en) | Ball grid array package with a heat spreader and method for making the same | |
KR101277429B1 (ko) | 스택 다이 bga 또는 lga 컴포넌트 어셈블리 | |
US6525942B2 (en) | Heat dissipation ball grid array package | |
US6507098B1 (en) | Multi-chip packaging structure | |
US7656015B2 (en) | Packaging substrate having heat-dissipating structure | |
US7034388B2 (en) | Stack type flip-chip package | |
KR100692441B1 (ko) | 반도체 장치 및 반도체 장치의 제조 방법 | |
CN103811356A (zh) | 将cpu/gpu/逻辑芯片嵌入堆叠式封装结构的衬底的方法 | |
JP2004200316A (ja) | 半導体装置 | |
US20100314730A1 (en) | Stacked hybrid interposer through silicon via (TSV) package | |
KR20220134721A (ko) | 반도체 패키지 | |
KR20100120006A (ko) | 전력 모듈 패키지 | |
TW200411865A (en) | Thermal- enhance MCM package | |
KR102041635B1 (ko) | 반도체 패키지 | |
JP2000156460A (ja) | 半導体装置 | |
JP4083376B2 (ja) | 半導体モジュール | |
JP3093278B2 (ja) | 向上したパッド設計による電子パッケージ | |
JPH04184962A (ja) | 半導体集積回路装置 | |
JP2005228901A (ja) | 半導体装置 | |
KR20150140977A (ko) | 반도체 패키지 장치 및 그 제조방법 | |
KR20200055555A (ko) | 패키지 구조물 | |
CN117320459A (zh) | 堆叠式半导体封装 | |
CN117153805A (zh) | 电子封装件及其制法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040825 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060310 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060322 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060522 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060620 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060630 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060725 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060811 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060905 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060907 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090915 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100915 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110915 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110915 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120915 Year of fee payment: 6 |