JP4585216B2 - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法 Download PDF

Info

Publication number
JP4585216B2
JP4585216B2 JP2004093895A JP2004093895A JP4585216B2 JP 4585216 B2 JP4585216 B2 JP 4585216B2 JP 2004093895 A JP2004093895 A JP 2004093895A JP 2004093895 A JP2004093895 A JP 2004093895A JP 4585216 B2 JP4585216 B2 JP 4585216B2
Authority
JP
Japan
Prior art keywords
semiconductor chip
chip
semiconductor
adhesive
package
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004093895A
Other languages
English (en)
Other versions
JP2005285877A (ja
Inventor
直人 木村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to JP2004093895A priority Critical patent/JP4585216B2/ja
Publication of JP2005285877A publication Critical patent/JP2005285877A/ja
Application granted granted Critical
Publication of JP4585216B2 publication Critical patent/JP4585216B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Description

本発明は、チップ積層型半導体パッケージに関する。
樹脂封入を行った半導体装置にリード線が鉛フリー対応のめっきが施されていると、実装基板に溶融接合させるとき、鉛含有めっきの場合よりも３０℃から４０℃高温で行う必要がある。そのため、アイランドとチップの間や、アイランドと下面樹脂の間の密着性が低下し、信頼性不良が生じていた。この理由として、半導体装置を構成する樹脂、チップおよびアイランドのそれぞれの線膨張係数が異なるために、それぞれの接合面に熱応力が発生し、それぞれの接合面で剥離が生じることがあるからである。
上記課題を解決するために、特許文献１記載の技術においては、図５に示すように、半導体素子５２２〜５２４、封止樹脂５２６、ワイヤ５５５〜５５７、基板５３３、及び半田ボール５３５等により構成された半導体装置５００において、半導体素子と基板との間および各半導体素子間を、それぞれフィルム状の同じ絶縁性接着剤５３８ａ〜５３８ｃにより接着された構成とすることで、接合面の剥離を抑制しようとしている。
また、特許文献２記載の技術においては、図６に示すように、接着剤５０４により半導体素子５０３が固着されたリードフレーム５０１の素子搭載部の裏面に、熱膨張率の低い金属板５１０が接着剤５１１により固着され、封止樹脂５０８ａ、封止樹脂５０８ｂで封止された半導体装置６００において、リードフレーム５０１の下に金属板５１０を固着することで、接合面の剥離を抑制しようとしている。
また、基板上に２個の半導体チップが積層された特許文献３記載の技術においては、基板と、基板と接する半導体チップとの間の第１接着層、下部半導体チップと上部半導体チップとの間の第２接着層に、銀エポキシ接着剤またはエポキシ系の樹脂からなるフィルム型接着テープが用いられている。
特開２００１−１１８８７７号公報 特開平３−２８３５５１号公報 特開２００３−７８１０６号公報
しかし、特許文献１記載の技術においては、各接着部に同じ絶縁性接着剤が用いられているため、積層チップパッケージ全体が、不必要に軟らかくなり、ワイヤボンディングによる接合の信頼性が低下するという課題を有していた。
また、特許文献２記載の技術においては、リードフレームの下に熱膨張率の低い金属板を接合することで、リードフレームと半導体素子との熱膨張係数の差に起因して発生する熱応力を、この金属板とリードフレームとの熱膨張係数の差に起因して発生する熱応力により相殺することで、接合面の剥離を抑制しようとしているが、接着剤として特許文献１記載の接着剤と同じような接着剤を用いていたため、熱応力の緩和の面で依然課題を有していた。
また、特許文献３記載の技術においては、下部半導体チップの活性面に対して、銀エポキシ接着剤またはエポキシ系の樹脂からなるフィルム型接着テープが用いられている。そのため、下部半導体チップの活性面の接着に銀エポキシ接着剤が用いられた場合には、銀エポキシ接着剤が下部半導体チップの活性面に影響を及ぼすことによって、回路の信頼性の面で課題を有していた。
本発明は上記事情に鑑みなされたものであって、信頼性の高い半導体装置を提供することを目的とする。
本発明によれば、リードフレームにより構成された基材と、前記基材上に積層された複数の半導体素子と、最上層の前記半導体素子の上に積層された固定板とを含み、前記基材と、前記基材と接する前記半導体素子との間に、銀ペーストを含む接着剤により構成される接着層を備え、前記半導体素子間に、絶縁性接着剤により構成される接着層を備え、最上層の前記半導体素子と前記固定板との間に、絶縁性接着剤により構成される接着層を備え、前記基材、前記複数の半導体素子、前記固定板、前記銀ペーストを含む接着剤により構成される前記接着層、前記半導体素子間の前記接着層、及び、最上層の前記半導体素子と前記固定板との間の前記接着層を封止する、エポキシ樹脂により構成される封止樹脂を備え、前記封止樹脂が前記固定板の側面及び上面を覆っていることを特徴とする半導体装置が提供される。
本発明によれば、基材と、基材と接する半導体素子との間を銀ペーストを含む接着剤により接着し、半導体素子間および最上層の半導体素子と固定板との間を絶縁性接着剤により接着することで基材および半導体素子間に生じる熱応力による影響を緩和することができる。あわせて、固定板を配置することにより、基材と複数の半導体素子を拘束することによって、基材と複数の半導体素子の反りを抑制することができる。したがって、各部材間の密着性を向上させることができ、信頼性の高い半導体装置を提供することができる。
また、固定板は金属片であってもよいし、シリコン片であってもよい。
以上、本発明の構成について説明したが、これらの構成を任意に組み合わせたものも本発明の態様として有効である。また、本発明の表現を他のカテゴリーに変換したものもまた本発明の態様として有効である。
本発明によれば、信頼性の高い半導体装置を提供することができる。
以下、本発明の実施形態について図面を参照して説明する。なお、すべての図面において、同様の構成要素には同一の符号を付し、以下の説明において詳細な説明を適宜省略する。
実施の形態
図１は、本実施形態に係るチップ積層型パッケージ１００の構成を説明するための断面図である。
チップ積層型パッケージ１００は、基板となるアイランド１０２の上に、銀ペースト系接着剤１１０で接着された半導体チップ１０４、その上にテープ接着剤１１２ａで接着された半導体チップ１０８、さらにその上にテープ接着剤１１２ｂで接着された金属片１０６が積層され、封止樹脂１２４により封止されている。
半導体チップ１０４は、その上面に回路面を有している。また、金ボール１１４ａ、金ボール１１４ｂ、ワイヤ１１８ａ、ワイヤ１１８ｂを介して、リード１２２ａ、リード１２２ｂと電気的に接続されている。
半導体チップ１０４は、金バンプ１１７ａ、金バンプ１１７ｂ、ワイヤ１２０ａ、ワイヤ１２０ｂ、金バンプ１１６ａ、金バンプ１１６ｂを介して、半導体チップ１０８と電気的に接続されている。
半導体チップ１０８は、その上面に回路面を有している。
金属片１０６は、チップなどとは電気的に接続されていない。ここで、金属片１０６を構成する材料としては、たとえば、銅、アルミニウムなど剛性の高い金属が好ましく用いられる。金属片１０６は、その下に位置するアイランド１０２、半導体チップ１０４、半導体チップ１０８を固着する機能を有する。
アイランド１０２は、リードフレームを構成する一部分であり、アイランド１０２を構成する材料としてはメタルなどが用いられる。
銀ペースト系接着剤１１０は、銀を含有し、他にエポキシ樹脂などから構成される接着性を有するペーストである。
半導体チップ１０４および半導体チップ１０８の例としては、たとえば、トランジスタ、ＩＣチップなどが挙げられる。
テープ接着剤１１２ａおよびテープ接着剤１１２ｂは、基材と接着層とから構成されている。テープ接着剤は、半導体チップ１０４と半導体チップ１０８との間、半導体チップ１０８と金属片１０６との間を接着する機能を有する。ここで、基材に用いる材料としては、たとえば、フィルム状に成型したポリオレフィン系樹脂、ポリエステル系樹脂などが用いられる。また、接着剤としては、絶縁性の接着剤であればよく、熱硬化性樹脂、熱可塑性樹脂、紫外線硬化性樹脂のいずれでも良い。たとえば、エポキシ樹脂、フェノール樹脂、ポリアミド樹脂、フッ素樹脂、シリコーン樹脂、アクリル樹脂等を用いることができる。
封止樹脂１２４としては、たとえば、エポキシ樹脂などが用いられ、トランスファーモールド成型などを用いて、アイランド１０２、半導体チップ１０４、半導体チップ１０８、金属片１０６などを封止している。
ワイヤ１１８ａ、１１８ｂ、１２０ａ、１２０ｂを構成する材料としては、金などの導電性の高い材料が用いられ、ワイヤボンディング装置を用いて配置される。
次に、チップ積層型パッケージ１００の製造工程を説明する。
図２〜図４は、チップ積層型パッケージ１００の製造工程を説明するための断面図である。
まず、基板となるアイランド１０２上に、銀ペースト系接着剤１１０を塗布し、その上に半導体チップ１０４を載せることで、アイランド１０２と半導体チップ１０４とを接着する。次に、半導体チップ１０４上に、テープ接着剤１１２ａを貼付し、その上に半導体チップ１０８を載せることで、半導体チップ１０４と半導体チップ１０８とを接着する。ついで、半導体チップ１０８上に、テープ接着剤１１２ｂを貼付し、その上に金属片１０６を圧着することで、半導体チップ１０８と金属片１０６とを接着する（図２）。
次に、半導体チップ１０４および半導体チップ１０８に設けられたパッドに金ボールまたは金バンプが形成され、金ボール１１４ａ、１１４ｂ、金バンプ１１６ａ、１１６ｂ、１１７ａ、１１７ｂとなる。つづいて、半導体チップ１０４に設けられた金ボール１１４ａおよび１１４ｂと、リード１２２ａおよび１２２ｂとを、ワイヤ１１８ａおよび１１８ｂを用いてワイヤボンディング接続することにより、半導体チップ１０４は、リード１２２ａおよび１２２ｂと導通する。また、半導体チップ１０４に設けられた金バンプ１１７ａと１１７ｂと、半導体チップ１０８に設けられた金バンプ１１６ａおよび１１６ｂとを、ワイヤ１２０ａおよび１２０ｂを用いてリバースワイヤボンディング接続することにより、半導体チップ１０４と半導体チップ１０８とが導通する（図３）。
つづいて、金型を用いて、アイランド１０２、半導体チップ１０４、半導体チップ１０８、金属片１０６などを封止成型する。封止成型の方法としては、トランスファー成型などが用いられる。その後、リードフレームからリード１２２ａおよび１２２ｂを切断し、所定の形状にリードを成型する（図４）。
以上のプロセスにより、チップ積層型パッケージ１００が形成される。
次に、チップ積層型パッケージ１００の効果を説明する。
前述の特許文献１記載の技術においては、基板と各チップとを全て絶縁性接着剤で接着していた。このため、チップ間の接合部のみならず基板（アイランド１０２）とチップ間の接合部も軟化する。この結果、基板に対するチップの相対的位置がずれやすくなり、ワイヤボンディング箇所の接続不良が発生する等の課題を有していた。一方、本実施形態においては、チップ積層型パッケージ１００は、基板（アイランド１０２）と半導体チップ１０４との間は銀ペースト系接着剤１１０で接着されるとともに、半導体チップ１０４とテープ接着剤１１２ａとの間は、テープ接着剤１１２ａで接着されている。さらに、半導体チップ１０８の上にテープ接着剤１１２ｂで接着された金属片１０６を有している。このため、基板に対するチップの相対的位置のずれが抑制され、ワイヤボンディング箇所の接続不良を効果的に抑制できる。
また、半導体チップ１０８の上に、剛性の高い金属片１０６が設けられているため、チップ積層体の全体の変形を効果的に抑制することができる。鉛フリーハンダなどを用いて、チップ積層型パッケージ１００を実装基板に接合する際には、パッケージが２４０℃前後の高温に晒されることとなるが、本実施形態に係る構成によれば、こうした状況下にあっても、金属片１０６の変形抑止機能により、各半導体チップの反り等が抑制され、半導体チップ間の密着性低下、ワイヤボンディング箇所の接続不良等を効果的に抑制することができる。
また、本実施形態においては、アイランド１０２と半導体チップ１０４との接着に銀ペースト系接着剤１１０が用いられている。ここで、アイランド１０２などの基板から、半導体チップ１０４などの素子へ銅イオンが移動すると、半導体チップの特性に影響を及ぼすと考えられる。また、特許文献１、特許文献２などに代表される技術においては、絶縁性接着剤が用いられていたため、基板からチップへの銅イオンの移動を抑制することが困難であった。一方、本実施形態においては、アイランド１０２と半導体チップ１０４との接着に銀ペースト系接着剤１１０が用いられている。このため、銀ペースト系接着剤１１０に含有される銀イオンが銅イオンを吸着することによって、アイランド１０２から半導体チップ１０４への銅イオンの移動を抑制することができるものと考えられる。したがって、信頼性の高いチップ積層型パッケージ１００を実現することができる。
また、本実施形態においては、アイランド１０２と半導体チップ１０４との接着には銀ペースト系接着剤１１０が用いられているが、半導体チップ１０４と半導体チップ１０８との接着および半導体チップ１０８と金属片１０６との接着にはテープ接着剤１１２ａ、１１２ｂが用いられている。ここで、半導体チップ１０４と半導体チップ１０８との接着面、半導体チップ１０８と金属片１０６との接着面は半導体チップの回路面である。そのため、上記２箇所について銀ペースト系接着剤を用いて接着すると、銀ペースト系接着剤に含まれているフィラーにより、半導体チップの回路面に対して影響を及ぼし、チップ積層型パッケージの信頼性向上の妨げとなる。一方、本実施形態においては、銀ペースト系接着剤が用いられているのは、アイランド１０２と半導体チップ１０４との接着面のみであり、半導体チップ１０４と半導体チップ１０８との間、半導体チップ１０８と金属片１０６との間には絶縁性接着剤が用いられている。つまり、半導体チップの回路面の接着には銀ペースト系接着剤ではなく、絶縁性接着剤を用いている。この結果、各接着部の熱応力を緩和しつつ、信頼性のより高いチップ積層型パッケージ１００を実現することができる。
以上、発明の好適な実施の形態を説明した。しかし、本発明は上述の実施の形態に限定されず、当業者が本発明の範囲内で上述の実施形態を変形可能なことはもちろんである。
たとえば、上記実施形態においては、固定板として金属片１０６を用いた構成について説明したが、シリコン片などを用いてもよい。この場合、シリコン基板を有する半導体チップと、シリコン製固定板との間の線膨張率差が低減され、両者の界面に発生する熱応力を効果的に低減できる。これにより、チップ間密着性やワイヤボンディング部の信頼性を向上することができる。
また、上記実施形態においては、アイランド１０２の上に、半導体チップ１０４、半導体チップ１０８および金属片１０６を積層する形態について説明したが、半導体チップを３層以上積層し、その上に金属片やシリコン片等の固定板を積層してもよい。
本発明の実施形態に係るチップ積層型パッケージの構造を説明するための断面図である。 本発明の実施形態に係るチップ積層型パッケージの製造工程を説明するための断面図である。 本発明の実施形態に係るチップ積層型パッケージの製造工程を説明するための断面図である。 本発明の実施形態に係るチップ積層型パッケージの製造工程を説明するための断面図である。 従来のチップ積層型パッケージの構造を説明するための断面図である。 従来のチップ積層型パッケージの構造を説明するための断面図である。
符号の説明
１００ チップ積層型パッケージ
１０２ アイランド
１０４ 半導体チップ
１０６ 金属片
１０８ 半導体チップ
１１０ 銀ペースト系接着剤
１１２ａ テープ接着剤
１１２ｂ テープ接着剤
１１４ａ 金ボール
１１４ｂ 金ボール
１１６ａ 金バンプ
１１６ｂ 金バンプ
１１７ａ 金バンプ
１１７ｂ 金バンプ
１１８ａ ワイヤ
１１８ｂ ワイヤ
１２０ａ ワイヤ
１２０ｂ ワイヤ
１２２ａ リード
１２２ｂ リード
１２４ 封止樹脂

Claims (3)

  1. リードフレームにより構成された基材と、
    前記基材上に積層された複数の半導体素子と、
    最上層の前記半導体素子の上に積層された固定板とを含み、
    前記基材と、前記基材と接する前記半導体素子との間に、銀ペーストを含む接着剤により構成される接着層を備え、
    前記半導体素子間に、絶縁性接着剤により構成される接着層を備え、
    最上層の前記半導体素子と前記固定板との間に、絶縁性接着剤により構成される接着層を備え、
    前記基材、前記複数の半導体素子、前記固定板、前記銀ペーストを含む接着剤により構成される前記接着層、前記半導体素子間の前記接着層、及び、最上層の前記半導体素子と前記固定板との間の前記接着層を封止する、エポキシ樹脂により構成される封止樹脂を備え、
    前記封止樹脂が前記固定板の側面及び上面を覆っていることを特徴とする半導体装置。
  2. 請求項１に記載の半導体装置において、
    前記固定板が金属片であることを特徴とする半導体装置。
  3. 請求項１に記載の半導体装置において、
    前記固定板がシリコン片であることを特徴とする半導体装置。
JP2004093895A 2004-03-26 2004-03-26 半導体装置およびその製造方法 Expired - Fee Related JP4585216B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004093895A JP4585216B2 (ja) 2004-03-26 2004-03-26 半導体装置およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004093895A JP4585216B2 (ja) 2004-03-26 2004-03-26 半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
JP2005285877A JP2005285877A (ja) 2005-10-13
JP4585216B2 true JP4585216B2 (ja) 2010-11-24

Family

ID=35183968

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004093895A Expired - Fee Related JP4585216B2 (ja) 2004-03-26 2004-03-26 半導体装置およびその製造方法

Country Status (1)

Country Link
JP (1) JP4585216B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013232495A (ja) 2012-04-27 2013-11-14 Mitsubishi Electric Corp 半導体装置

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0582672A (ja) * 1991-09-20 1993-04-02 Fujitsu Ltd 半導体装置及びその製造方法
JP2000137781A (ja) * 1998-10-30 2000-05-16 Hitachi Ltd カード型電子回路基板及びその製造方法
JP2000294723A (ja) * 1999-04-09 2000-10-20 Matsushita Electronics Industry Corp 積層型半導体装置およびその製造方法
JP2001118877A (ja) * 1999-10-19 2001-04-27 Fujitsu Ltd 半導体装置及びその製造方法
JP2002118198A (ja) * 2000-10-10 2002-04-19 Toshiba Corp 半導体装置
JP2002141459A (ja) * 2000-10-31 2002-05-17 Sony Corp 半導体装置および製造方法
JP2003318360A (ja) * 2002-04-19 2003-11-07 Hitachi Ltd 半導体装置およびその製造方法
JP2005197438A (ja) * 2004-01-07 2005-07-21 Renesas Technology Corp Ｂｇａ型半導体装置
JP2005209805A (ja) * 2004-01-21 2005-08-04 Renesas Technology Corp 半導体装置およびその製造方法

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0582672A (ja) * 1991-09-20 1993-04-02 Fujitsu Ltd 半導体装置及びその製造方法
JP2000137781A (ja) * 1998-10-30 2000-05-16 Hitachi Ltd カード型電子回路基板及びその製造方法
JP2000294723A (ja) * 1999-04-09 2000-10-20 Matsushita Electronics Industry Corp 積層型半導体装置およびその製造方法
JP2001118877A (ja) * 1999-10-19 2001-04-27 Fujitsu Ltd 半導体装置及びその製造方法
JP2002118198A (ja) * 2000-10-10 2002-04-19 Toshiba Corp 半導体装置
JP2002141459A (ja) * 2000-10-31 2002-05-17 Sony Corp 半導体装置および製造方法
JP2003318360A (ja) * 2002-04-19 2003-11-07 Hitachi Ltd 半導体装置およびその製造方法
JP2005197438A (ja) * 2004-01-07 2005-07-21 Renesas Technology Corp Ｂｇａ型半導体装置
JP2005209805A (ja) * 2004-01-21 2005-08-04 Renesas Technology Corp 半導体装置およびその製造方法

Also Published As

Publication number Publication date
JP2005285877A (ja) 2005-10-13

Similar Documents

Publication Publication Date Title
US9130065B2 (en) Power module having stacked flip-chip and method for fabricating the power module
US11239223B2 (en) Semiconductor device and manufacturing method thereof
JPWO2007023852A1 (ja) 半導体装置及びその製造方法
JP2008166527A (ja) 半導体装置およびその製造方法
WO2014054451A1 (ja) 半導体装置及びその製造方法
JP2010010301A (ja) 半導体装置及びその製造方法
US20100140786A1 (en) Semiconductor power module package having external bonding area
JP2002299523A (ja) 半導体パッケージ
KR20060101385A (ko) 반도체 장치 및 그 제조 방법
TW200939409A (en) Package structure of integrated circuit device and manufacturing method thereof
US7573131B2 (en) Die-up integrated circuit package with grounded stiffener
JP2012009655A (ja) 半導体パッケージおよび半導体パッケージの製造方法
JP6128993B2 (ja) 積層型半導体装置、プリント回路板、電子機器及び積層型半導体装置の製造方法
JP4585216B2 (ja) 半導体装置およびその製造方法
JP4972968B2 (ja) 半導体装置及びその製造方法
JP2007116030A (ja) 半導体装置とそれを用いた半導体パッケージ
KR101418399B1 (ko) 플립-칩 방식의 적층형 파워 모듈 및 그 파워 모듈의 제조방법
JP4823662B2 (ja) 半導体装置
JP6028908B2 (ja) 半導体装置
JP2013012570A (ja) 半導体装置および半導体装置の製造方法
JP4652428B2 (ja) 半導体装置およびその製造方法
KR20050079324A (ko) 스택 칩 패키지
KR101708870B1 (ko) 적층형 반도체 패키지 및 이의 제조방법
JP4668729B2 (ja) 半導体装置の製造方法
JP2011124604A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20060817

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20060818

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20061004

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080402

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090616

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090730

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100608

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100705

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100831

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100903

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130910

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees