KR101418399B1 - 플립-칩 방식의 적층형 파워 모듈 및 그 파워 모듈의 제조방법 - Google Patents

플립-칩 방식의 적층형 파워 모듈 및 그 파워 모듈의 제조방법 Download PDF

Info

Publication number
KR101418399B1
KR101418399B1 KR1020140037250A KR20140037250A KR101418399B1 KR 101418399 B1 KR101418399 B1 KR 101418399B1 KR 1020140037250 A KR1020140037250 A KR 1020140037250A KR 20140037250 A KR20140037250 A KR 20140037250A KR 101418399 B1 KR101418399 B1 KR 101418399B1
Authority
KR
South Korea
Prior art keywords
chip
lead frame
substrate
medium substrate
power
Prior art date
Application number
KR1020140037250A
Other languages
English (en)
Other versions
KR20140047063A (ko
Inventor
임승원
전오섭
손준서
이근혁
최윤화
Original Assignee
페어차일드코리아반도체 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 페어차일드코리아반도체 주식회사 filed Critical 페어차일드코리아반도체 주식회사
Priority to KR1020140037250A priority Critical patent/KR101418399B1/ko
Publication of KR20140047063A publication Critical patent/KR20140047063A/ko
Application granted granted Critical
Publication of KR101418399B1 publication Critical patent/KR101418399B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

본 발명은 종래 와이어 본딩을 이용한 파워 모듈 패키지 구조의 단점을 개선하여, 파워 모듈의 전체 사이즈를 축소시킬 수 있고, 축소된 사이즈를 기반으로 소자의 동작특성을 향상시킬 수 있는 적층형 파워 모듈 및 그 파워 모듈의 제조방법을 제공한다. 그 적층형 파워 모듈은 리드 프레임(leadframe); 컨트롤 소자 칩을 포함하는 컨트롤 소자부; 파워 소자 칩을 포함하는 파워 소자부; 및 상기 컨트롤 소자 칩이 플립-칩 본딩 방식으로 상면에 배치되고, 상기 파워 소자 칩이 플립-칩 본딩 방식으로 하면에 배치되는 매개체 기판(interconnecting substrate);를 포함하고, 상기 파워 소자 칩은 상기 매개체 기판과 리드 프레임 사이에 배치되고, 상기 매개체 기판의 하면과 상기 매개체 기판과 리드 프레임 사이의 기판 간 솔더 볼들을 통해 상기 리드 프레임에 전기적으로 연결되며, 상기 리드 프레임은 제1 부분 및 제2 부분을 포함하고, 상기 제1 부분이 상기 제2 부분으로부터 분리되며, 상기 제1 부분과 제2 부분 각각에 적어도 1개씩의 파워 소자 칩이 배치된다.

Description

플립-칩 방식의 적층형 파워 모듈 및 그 파워 모듈의 제조방법{Power module with stacked flip-chip and method of fabricating the same power module}
본 발명은 반도체 패키지 및 그 제조 방법에 관한 것으로, 특히 적층형 파워 모듈 및 그 제조 방법에 과한 것이다.
일반적으로 반도체 패키지는 하나 혹은 다수의 반도체 칩을 리드 프레임이나 인쇄회로기판 상에 탑재하고 밀봉재, 예컨대 에폭시 수지(Epoxy Molding Compound: EMC)로 밀봉하여 내부를 보호한 후, 마더 보드(mother board) 또는 시스템용 PCB(Printed Circuit Board)에 실장하여 사용한다.
최근 들어 전자기기의 고속도화, 대용량화 및 고집적화가 진행되면서 전력 소자(power device) 역시 저비용으로 소형화 및 경량화에 대한 요구가 증대되고 있다. 상기 요구를 해결하기 위한 한 가지 방법은 하나의 반도체 패키지에 다수 개의 반도체 칩을 탑재하는 방식으로 적층형 파워 모듈을 구성하는 것이다. 그러나 현재까지 이러한 적층형 파워 모듈은 일반적으로 와이어 본딩(wire bonding) 방법으로 칩을 리드 프레임 등에 연결하기 때문에 사이즈 감소에 한계가 있다.
도 1은 종래의 파워 모듈 패키지 구조를 보여주는 단면도로서, 대한민국 공개특허공보 제2002-0095053호 '열 방출 능력이 개선된 파워 모듈 패키지 및 그 제조방법'에 개시되어 있다.
도 1을 참조하면, 파워 모듈 패키지는 다수의 파워 소자 칩(22)과 컨트롤 소자 칩(30)이 리드 프레임(40) 상에 탑재되고 밀봉재(50)로 밀봉되는 구조를 갖는다. 한편, 리드 프레임(40)의 구조는 파워 소자 칩(22)이 탑재되는 부분(A)과 컨트롤 소자 칩(30)이 탑재되는 부분(B)이 서로 다르다. 즉, 파워 소자 칩(22)이 탑재되는 부분(A)의 리드 프레임(40) 하부로는 파워 소자 칩(22)에서 발생하는 열을 방출하기 위한 방열 기판(10, thermal subatrate)이 배치된다. 이러한 방열 기판(10)은 솔더 페이스트(12, solder paste)를 통해 파워 소자 부분(A)의 리드 프레임에 결합된다.
이와 같은 종래의 파워 모듈은 파워 소자 칩(22)이나 컨트롤 소자 칩(30)이 금(Au) 또는 알루미늄(Al)과 같은 금속 와이어(24)를 통해 리드 프레임(40)에 와이어 본딩 방식으로 실장되게 되는데, 이러한 와이어 본딩 방법을 이용하는 경우, 와이어 본딩을 하기 위한 공간이 확보되어야 하기 때문에 파워 모듈의 사이즈를 줄이는데 일정한 한계를 가지게 된다. 또한, 와이어를 이용하는 경우, 와이어의 끊어짐이나, 또는 긴 와이어에 의한 소자의 동작 특성이 저하되는 문제가 발생하기도 한다.
도 2는 종래의 다른 파워 모듈 패키지 구조를 보여주는 단면도로서, 미국 특허 번호 5,703,399호 'Semiconductor Power Module'에 개시되어 있다.
도 2를 참조하면, 파워 모듈 패키지는 다수의 파워 소자 칩(5a)과 컨트롤 소자 칩(4a)이 리드 프레임(3) 상에 탑재되고 리드 프레임(3) 하부에는 방열 기판(1)이 배치된다. 한편, 칩들을 밀봉하는 밀봉재는 상부 밀봉재(7)와 하부 밀봉재(2)로 나누어지는데, 하부 밀봉재(2)는 열전도성이 우수한 재질로 형성된다. 도면상 저항 성분(5b)이 파워 소자 칩(5a) 왼쪽에 배치되고, 파워 모듈은 파워 소자 칩(5a)이 탑재되는 파워 소자 부분(A)과 컨트롤 소자 칩(4a)이 탑재되는 컨트롤 소자 부분(B)으로 나누어질 수 있다.
이와 같은 도 2의 파워 모듈 역시 파워 소자 칩(5a) 및 컨트롤 소자 칩(4a)이 와이어 본딩을 통해 리드 프레임(3)에 실장되게 된다. 따라서, 도 1의 파워 모듈과 같이 그 사이즈 축소에 일정한 한계를 가진다. 또한, 상부 및 하부의 밀봉재가 다른 재질로 형성되기 때문에 밀봉 공정이 복잡하고, 하부 밀봉재(2)가 열 방출 기능을 담당하게 되므로 파워 모듈의 특성이 하부 밀봉재(2)의 재질 및 두께에 의해 제약을 받게 되는 단점을 갖는다.
본 발명이 이루고자 하는 기술적 과제는 종래 와이어 본딩을 이용한 파워 모듈 패키지 구조의 단점을 개선하여, 파워 모듈의 전체 사이즈를 축소시킬 수 있고, 축소된 사이즈를 기반으로 소자의 동작특성을 향상시킬 수 있는 적층형 파워 모듈 및 그 파워 모듈의 제조방법을 제공하는 데에 있다.
상기 기술적 과제를 달성하기 위하여, 본 발명은 리드 프레임(leadframe); 컨트롤 소자 칩을 포함하는 컨트롤 소자부; 상기 리드 프레임에 전기적으로 연결된 파워 소자 칩을 포함하는 파워 소자부; 및 상기 컨트롤 소자부 및 파워 소자부가 상하로 배치되는 매개체 기판(interconnecting substrate);를 포함하고, 상기 컨트롤 소자 칩 및 파워 소자 칩이 플립-칩(flip-chip) 방식으로 상기 리드 프레임 또는 매개체 기판에 결합된 플립-칩 방식의 적층형 파워 모듈을 제공한다.
본 발명에 있어서, 상기 적층형 파워 모듈은 상기 파워 소자부의 열방출을 위한 방열 기판(thermal substrate)을 포함할 수 있다. 예컨대, 상기 방열 기판은 세라믹 기판 상에 구리(Cu) 박막이 적층되어 형성될 수 있다.
본 발명에 있어서, 상기 리드 프레임은 제1 및 제2 리드 프레임을 포함하고, 상기 제1 리드 프레임은 상기 매개체 기판 하부로 길게 연장되어 배치되고, 상기 제2 리드 프레임은 상기 매개체 기판 상부로 짧게 연장되어 배치되며, 상기 파워 소자부는 상기 제1 리드 프레임과 상기 방열 기판 사이에 배치되며, 상기 파워 소자부의 각 칩은 상기 제1 리드 프레임의 하부에 플립-칩 방식으로 결합될 수 있다. 상기 제1 리드 프레임은 소정 벤딩 깊이(bending depth)를 가지고 하부와 상부 부분으로 나누어지며, 상기 제1 리드 프레임의 하부 부분이 상기 매개체 기판 하부로 길게 연장되어 배치될 수 있다. 상기 제1 리드 프레임의 하부 부분에는 상기 파워 소자 칩과의 결합을 위한 컨벡스(convex)형 범프가 형성될 수도 있다. 한편, 상기 매개체 기판은 상부판 및 하부판이 결합되어 형성되는데, 상기 매개체 기판의 하부판으로는 소정 패턴이 형성되어 상기 소정 패턴들 사이로 상기 제1 리드 프레임이 배치될 수 있다.
본 발명에 있어서, 상기 파워 소자부의 각 칩은 솔더 와이어(wire) 또는 솔더 페이스트(paste) 타입의 솔더 접착제를 통해 상기 방열 기판에 접착될 수 있고, 상기 컨트롤 소자부의 각 칩은 상기 매개체 기판 상부에 플립-칩 방식으로 결합될 수 있다. 이러한 상기 파워 소자부 및 컨트롤 소자부의 각 칩들은 상기 제1 리드 프레임 또는 매개체 기판에 범프 또는 솔더로 결합되거나 범프 및 솔더로 결합될 수 있다.
예컨대, 상기 각 칩들의 상기 매개체 기판 또는 제1 리드 프레임에 플립-칩 방식의 결합은 범프와 솔더 또는 솔더로 형성될 수 있는데, 이러한 상기 범프와 솔더 또는 솔더의 구조는 상기 칩의 패드에 형성된 범프 및 상기 범프를 감싸며 상기 칩과 상기 매개체 기판 또는 제1 리드 프레임 사이에 형성된 솔더, 상기 칩의 패드에 형성된 제1 범프와 상기 매개체 기판 또는 제1 리드 프레임에 형성된 제2 범프 및 상기 제1 및 제2 범프를 감싸며 상기 칩과 상기 매개체 기판 또는 제1 리드 프레임 사이에 형성된 솔더, 상기 칩의 패드에 형성된 적층형의 범프 및 상기 적층형의 범프를 감싸며 상기 칩과 상기 매개체 기판 또는 제1 리드 프레임 사이에 형성된 솔더, 상기 매개체 기판 또는 제1 리드 프레임에 형성된 적층형의 범프 및 상기 적층형 범프를 감싸며 상기 칩과 상기 매개체 기판 또는 제1 리드 프레임 사이에 형성된 솔더, 상기 칩의 패드 및 상기 매개체 기판 또는 제1 리드 프레임 사이에 형성된 솔더, 및 상기 매개체 기판 또는 제1 리드 프레임에 형성된 범프 및 상기 범프를 감싸며 상기 칩과 상기 매개체 기판 또는 제1 리드 프레임에 형성된 솔더 중의 어느 하나의 구조를 가질 수 있다. 상기 범프는 구리(Cu) 또는 금(Au)으로 컨벡스(convex) 구조로 형성되며, 상기 범프가 적층형으로 형성되는 경우, 2개의 범프의 각 돌출부가 동일방향으로 결합되거나 마주보는 방향으로 결합될 수 있다.
또한, 상기 각 칩들의 상기 매개체 기판 또는 제1 리드 프레임에 플립-칩 방식의 결합은 범프로 형성될 수 있는데, 이러한 상기 범프 구조는 상기 칩의 패드에 형성된 제1 범프 및 상기 제1 범프와 연결되며 상기 매개체 기판 또는 제1 리드 프레임에 형성된 제2 범프, 상기 칩의 패드에 형성된 제1 범프, 상기 매개체 기판 또는 제1 리드 프레임에 형성된 판(plate) 형태의 알루미늄(Al) 범프 또는 패턴, 및 상기 제1 범프 및 알루미늄(Al) 범프 또는 패턴 사이에 형성된 제2 범프, 상기 칩의 패드에 형성된 범프 및 상기 제1 범프와 연결되며 상기 매개체 기판 또는 제1 리드 프레임에 형성된 판(plate) 형태의 주석(Sn) 도금판, 및 상기 칩의 패드에 형성된 제1 범프, 상기 제1 범프에 형성된 제2 범프 및 상기 제2 범프와 연결되며 상기 매개체 기판 또는 제1 리드 프레임에 형성된 판(plate) 형태의 주석(Sn) 도금판 중 어느 하나의 구조를 가질 수 있다. 상기 제1 및 제2 범프는 구리(Cu) 또는 금(Au)으로 컨벡스 구조로 형성되며, 상기 제1 및 제2 범프는 각 범프의 돌출부가 동일방향으로 결합되거나 마주보는 방향으로 결합될 수 있다. 한편, 칩의 패드 상에는 하부 범프 메탈(Under Bump Metal: UBM)이 형성될 수도 있다.
본 발명에 있어서, 상기 리드 프레임은 방열 기판의 기능을 하고, 상기 파워 소자부의 각 칩은 상기 매개체 기판과 리드 프레임 사이에 배치될 수 있다. 이러한 상기 파워 소자부의 각 칩은 솔더 와이어(wire) 또는 솔더 페이스트(paste) 타입의 솔더 접착제를 통해 상기 리드 프레임 상에 접착되고, 상기 매개체 기판 하부에 플립칩 방식으로 결합될 수 있다. 또한, 상기 리드 프레임과 상기 매개체 기판은 기판 간 솔더 볼을 통해 연결될 수 있으며, 상기 컨트롤 소자부의 각 칩은 상기 매개체 기판 상부에 플립-칩 방식으로 결합될 수 있다. 한편, 상기 적층형 파워 모듈은 상기 각 소자부를 밀봉하는 밀봉재를 포함하고, 상기 밀봉재는 리드 프레임 하부로 소정 부분이 돌출된 컨벡스 구조를 가질 수 있다.
본 발명은 또한 상기 기술적 과제를 달성하기 위하여, 컨트롤 소자 칩을 포함하는 컨트롤 소자부; 파워 소자 칩을 포함하는 파워 소자부; 상기 파워 소자부가 적층되고 상기 파워 소자부의 열 방출 기능을 하는 방열 기판(thermal substrate); 상기 방열 기판 상부로 배치되고 상기 파워 소자부의 각 칩이 플립-칩 방식으로 결합되는 리드 프레임; 및 상기 리드 프레임과 결합되고 상부로 상기 컨트롤 소자부의 각 칩이 플립-칩 방식으로 결합된 매개체 기판(interconnecting substrate);을 포함하는 플립-칩 방식의 적층형 파워 모듈을 제공한다.
본 발명에 있어서, 상기 리드 프레임은 제1 및 제2 리드 프레임을 포함하고, 상기 제1 리드 프레임은 상기 매개체 기판 하부로 길게 연장되어 배치되고, 상기 제2 리드 프레임은 상기 매개체 기판 상부로 짧게 연장되어 배치될 수 있다. 상기 매개체 기판은 상부판 및 하부판이 결합되어 형성되며, 상기 매개체 기판의 하부판으로는 소정 패턴이 형성되어 상기 소정 패턴들 사이로 상기 제1 리드 프레임이 배치될 수 있다. 이러한 상기 제1 리드 프레임은 소정 벤딩 깊이(bending depth)를 가지고 하부와 상부 부분으로 나누어지며, 상기 제1 리드 프레임의 하부 부분이 상기 매개체 기판 하부로 길게 연장되어 배치될 수 있다.
본 발명에 있어서, 상기 컨트롤 소자부는 부스트 다이오드(B.S diode) 또는 서미스터를 포함하고, 상기 파워 소자부는 다이오드 칩을 포함할 수 있다. 또한, 상기 컨트롤 소자 칩은 저전압 집적 칩(LV I.C) 및 고전압 집적 칩(HV I.C)을 포함하고, 상기 파워 소자 칩은 IGBT(Insulated Gate Bipolar Transistor) 칩을 포함할 수 있다. 한편, 상기 적층형 파워 모듈은 듀얼 인라인 패키지(Dual In-line Package: DIP) 구조를 가질 수 있다.
본 발명은 또한 상기 기술적 과제를 달성하기 위하여, 컨트롤 소자 칩을 포함하는 컨트롤 소자부; 파워 소자 칩을 포함하는 파워 소자부; 상기 파워 소자부가 적층되는 리드 프레임; 상기 리드 프레임 상부로 배치되고 하부로 상기 파워 소자부의 각 칩이 플립-칩 방식으로 결합되고 상부로 상기 컨트롤 소자부의 각 칩이 플립-칩 방식으로 결합된 매개체 기판(interconnecting substrate);을 포함하는 플립-칩 방식의 적층형 파워 모듈을 제공한다.
본 발명에 있어서, 상기 리드 프레임은 방열 기판의 기능을 하며, 상기 리드 프레임과 상기 매개체 기판은 기판 간 솔더 볼을 통해 연결될 수 있다. 상기 적층형 파워 모듈은 상기 각 소자부를 밀봉하는 밀봉재를 포함하고, 상기 밀봉재는 리드 프레임 하부로 소정 부분이 돌출된 컨벡스 구조를 가질 수 있다. 또한, 상기 파워 소자 칩은 MOS-FET(Metal-Oxide Semiconductor Field Effect Transistor) 칩을 포함할 수 있다. 한편, 상기 적층형 파워 모듈은 표면실장(Surface Mount Device: SMD) 패키지 구조를 가질 수 있다.
더 나아가 본 발명은 상기 기술적 과제를 달성하기 위하여, 웨이퍼 레벨의 파워 소자 칩과 컨트롤 소자 칩에 범프를 형성하는 단계; 상기 웨이퍼 레벨의 파워 소자 칩 및 컨트롤 소자 칩을 각각의 칩으로 소잉(sawing)하는 단계; 상기 소잉된 파워 소자 칩을 방열 기판(thermal substrate)에 접착하고 상기 컨트롤 소자 칩을 매개체 기판에 접착시키는 단계; 멀티-지그(multi-jig)에서 리드 프레임, 상기 방열 기판 및 매개체 기판을 결합시키는 단계; 및 상기 칩을 밀봉재로 밀봉하는 단계;를 포함하고, 상기 컨트롤 소자 칩 및 파워 소자 칩이 플립-칩(flip-chip) 방식으로 상기 리드 프레임 또는 매개체 기판에 결합된 적층형 파워 모듈 제조 방법을 제공한다.
본 발명에 있어서, 상기 범프를 형성하는 단계는 상기 리드 프레임 및 매개체 기판에 범프를 형성하는 단계를 포함할 수 있다. 또한, 상기 적층형 파워 모듈 제조 방법은, 상기 리드 프레임, 상기 방열 기판 및 매개체 기판을 결합하는 단계와 밀봉하는 단계 사이에 리플로(reflow) 단계; 상기 밀봉하는 단계 후에 상기 밀봉재 외부의 리드 프레임의 소정 부분을 도금하는 단계; 상기 리드 프레임의 소정 부분을 트림(trim)하는 단계; 및 상기 패키지의 테스트 및 팩킹(packing)하는 단계;를 포함할 수 있다. 상기 리플로 단계는 플럭스 클리닝 단계를 포함할 수도 있다.
본 발명에 있어서, 상기 리드 프레임은 제1 및 제2 리드 프레임을 포함하고, 상기 제1 리드 프레임은 상기 매개체 기판 하부로 길게 연장되어 배치되고, 상기 제2 리드 프레임은 상기 매개체 기판 상부로 짧게 연장되어 배치되며, 상기 파워 소자부는 상기 제1 리드 프레임과 상기 방열 기판 사이에 배치되며, 상기 파워 소자부의 각 칩은 상기 제1 리드 프레임의 하부에 플립-칩 방식으로 결합될 수 있다.
본 발명에 있어서, 상기 파워 소자 칩의 상기 방열 기판으로의 접착은 솔더 스크린 프린트(solder screen print) 방법을 이용하고, 상기 컨트롤 소자 칩의 상기 매개체 기판으로의 접착은 솔더 볼, 솔더 페이스트 돗팅(solder paste dispense) 또는 열압착(thermal press) 방법을 이용할 수 있다. 또한, 상기 리드 프레임, 상기 방열 기판 및 매개체 기판의 결합은 솔더 페이스트 돗팅 또는 스크린 프린트 방법을 이용할 수 있다.
본 발명은 또한 상기 기술적 과제를 달성하기 위하여, 웨이퍼 레벨의 파워 소자 칩과 컨트롤 소자 칩에 범프를 형성하는 단계; 상기 웨이퍼 레벨의 파워 소자 칩 및 컨트롤 소자 칩을 각각의 칩으로 소잉(sawing)하는 단계; 상기 소잉된 파워 소자 칩을 리드 프레임에 접착하고 상기 컨트롤 소자 칩을 매개체 기판에 접착시키는 단계; 멀티-지그(multi-jig)에서 리드 프레임 및 매개체 기판을 결합시키는 단계; 및 상기 칩을 밀봉재로 밀봉하는 단계;를 포함하고, 상기 컨트롤 소자 칩 및 파워 소자 칩이 플립-칩(flip-chip) 방식으로 상기 매개체 기판에 결합된 적층형 파워 모듈 제조 방법을 제공한다.
본 발명에 있어서, 상기 리드 프레임은 방열 기판의 기능을 하고, 상기 파워 소자부의 각 칩은 상기 리드 프레임 상에 배치되며, 상기 매개체 기판 하부에 플립-칩 방식으로 결합될 수 있다. 또한, 상기 밀봉하는 단계에서 상기 적층형 파워 모듈이 컨벡스 구조를 갖도록 상기 리드 프레임 하부로 상기 밀봉재가 소정 부분 돌출되게 형성할 수 있다.
본 발명에 따른 플립-칩 방식의 적층형 파워 모듈 및 그 파워 모듈의 제조방법은 칩들을 기판 상에 플립-칩 방식으로 실장함으로써, 종래 와이어 본딩 방식을 이용하는 것에 비해 파워 모듈의 전체 사이즈를 현저하게 축소시킬 수 있다. 또한, 파워 모듈의 사이즈가 축소됨에 따라 파워 모듈이 실장되는 마더 보드 또는 시스템 PCB 등의 어플리케이션(application) 보드를 좀더 콤팩트하게 구성할 수 있게 한다. 더 나아가 파워 모듈의 사이즈 축소와 함께 적절한 재질의 기판 특히 매개체 기판의 선택을 통해 열전도도(Coefficient of Thermal Expansion: CTE) 미스매치(mismatch)를 최소화할 수 있으며, 또한 칩을 종래의 긴 와이어 본딩을 이용하지 않고 바로 범프 구조를 이용하여 리드 프레임 또는 매개체 기판에 실장시키기 때문에 소자의 동작특성을 향상시킬 수 있다.
본 발명에 따른 적층형 파워 모듈은 칩들을 매개체 기판 또는 리드 프레임에 플립-칩 방식으로 실장함으로써, 종래 와이어 본딩 방식을 이용하는 것에 비해 파워 모듈의 전체 사이즈를 현저하게 축소시킬 수 있다.
또한, 본 발명의 파워 모듈은 파워 모듈의 사이즈가 축소됨에 따라 파워 모듈이 실장되는 마더 보드 또는 시스템 PCB 등의 어플리케이션 보드를 좀더 콤팩트하게 구성할 수 있게 한다.
더 나아가, 본 발명의 파워 모듈은 사이즈 축소와 함께 적절한 재질의 기판 특히 매개체 기판의 선택을 통해 열전도도 미스매치를 최소화할 수 있고, 또한 칩을 종래의 긴 와이어 본딩을 이용하지 않고 바로 범프 구조를 이용하여 리드 프레임 또는 매개체 기판에 실장시키기 때문에 소자의 동작특성을 향상시킬 수 있다.
한편, 본 발명에 따른 파워 모듈 제조 공정은 전술한 적층형의 파워 모듈을 용이하게 제조할 수 있게 하고, 또한 사이즈 면에서 매우 소형이면서도 동작 특성이 우수한 파워 모듈, 예컨대 DIP 구조의 적층형 파워 모듈 또는 SMD 적층형 파워 모듈을 제작할 수 있게 한다.
도 1은 종래의 파워 모듈 패키지 구조를 보여주는 단면도이다.
도 2는 종래의 다른 파워 모듈 패키지 구조를 보여주는 단면도이다.
도 3은 본 발명의 제1 실시예에 따른 플립-칩 방식의 적층형 파워 모듈을 보여주는 단면도이다.
도 4a ~ 4c는 도 3의 리드 프레임의 구조를 좀더 상세히 보여주는 평면도들 및 측면도이다.
도 5a 및 5b는 도 3의 방열 기판의 구조를 좀더 상세히 보여주는 평면도 및 측면도이다.
도 5c 및 도 5d는 도 5a의 방열 기판에 파워 소자 칩들 및 다이오드들이 적층된 모습을 보여주는 평면도 및 측면도이다.
도 5e는 도 5b의 방열 기판을 좀더 상세히 보여주는 측면도이다.
도 5f는 도 5d의 파워 소자 칩 부분을 좀더 상세히 보여주는 측면도이다.
도 6a ~ 6d는 도 3의 매개체 기판을 분리하여 보여주는 평면도들 및 측면도이다.
도 6e 및 6f는 도 6a 및 6c의 상부 및 하부 매개체 기판이 결합된 후의 모습을 보여주는 평면도 및 측면도이다.
도 6g 및 6h는 매개체 기판에 컨트롤 소자 칩들이 실장된 모습을 보여주는 사시도 및 평면도이다.
도 7a 및 7b는 도 3의 적층형 파워 모듈을 좀더 상세하게 보여주는 평면도 및 측면도이다.
도 8은 본 발명의 제2 실시예에 따른 플립-칩 방식의 적층형 파워 모듈을 보여주는 단면도이다.
*도 9a ~ 9j은 도 3의 반도체 칩을 매개체 기판 또는 리드 프레임에 결합시키는 범프 구조에 대한 다양한 형태를 보여주는 단면도들이다.
도 10은 본 발명의 제3 실시예에 따른 플립-칩 방식의 적층형 파워 모듈을 보여주는 단면도이다.
도 11a 및 11b는 도 10의 리드 프레임을 좀더 상세하게 보여주는 평면도 및 측면도이다.
도 11c 및 11d는 도 11a의 리드 프레임에 파워 소자 칩들이 적층된 모습을 보여주는 평면도 및 단면도이다.
도 12a ~ 11b는 도 10의 매개체 기판으로 컨트롤 소자 칩들이 실장된 모습을 보여주는 평면도 및 단면도이다.
도 13a는 도 10의 매개체 기판 및 컨트롤 소자 칩 부분을 좀더 상세하게 보여주는 단면도이다.
도 13b는 도 10의 매개체 기판 하부의 리드 프레임 및 파워 소자 칩 부분을 좀더 상세하게 보여주는 단면도이다.
도 14는 도 10의 적층형 파워 모듈을 좀더 상세하게 보여주는 평면도이다.
도 15는 본 발명의 제4 실시예에 따른 도 3의 적층형 파워 모듈의 제조과정을 설명하기 위한 흐름도이다.
도 16은 본 발명의 제5 실시예에 따른 도 9의 적층형 파워 모듈의 제조과정을 설명하기 위한 흐름도이다.
이하에서는 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명한다. 이하의 설명에서 어떤 구성 요소가 다른 구성 요소의 상부에 존재한다고 기술될 때, 이는 다른 구성 요소의 바로 위에 존재할 수도 있고, 그 사이에 제3의 구성 요소가 개재될 수도 있다. 또한, 도면에서 각 구성 요소의 두께나 크기는 설명의 편의 및 명확성을 위하여 생략되거나 과장되었고, 도면상에서 동일 부호는 동일한 요소를 지칭한다. 한편, 사용되는 용어들은 단지 본 발명을 설명하기 위한 목적에서 사용된 것이지 의미 한정이나 특허청구범위에 기재된 본 발명의 범위를 제한하기 위하여 사용된 것은 아니다.
도 3은 본 발명의 제1 실시예에 따른 플립-칩 방식의 적층형 파워 모듈을 보여주는 단면도이다.
도 3을 참조하면, 본 실시예의 적층형 파워 모듈은 파워 소자 칩(120)을 포함하는 파워 소자부(A), 컨트롤 소자 칩(150)을 포함하는 컨트롤 소자부(B), 파워 소자부(A)의 각 칩들이 적층되는 방열 기판(110), 파워 소자부(A) 각 칩들이 플립-칩 방식으로 결합되는 리드 프레임(170), 리드 프레임(170)과 결합되어 전체 모듈을 지지하고 컨트롤 소자부(B)의 각 칩들이 플립-칩 방식으로 결합되는 매개체 기판(140, interconnecting substrate)을 포함한다. 한편, 파워 소자부(A) 및 컨트롤 소자부(B)의 각 칩들, 리드 프레임(170)의 일부 및 매개체 기판(140)은 에폭시 수지(EMC)와 같은 밀봉재(180)에 의해 외부로부터 밀봉된다. 또한, 파워 소자부(A)의 각 칩은 리드 프레임(170)에, 그리고 컨트롤 소자부(B)의 각 칩들은 매개체 기판(140)에 솔더(160)를 통해 플립-칩 방식으로 결합된다.
파워 소자부(A)의 칩들은 예컨대, IGBT(Insulated Gate Bipolar Transistor) 칩, 다이오드 등이 될 수 있고, 컨트롤 소자부(B)의 칩들은 저전압 집적 칩(LV I.C) 및 고전압 집적 칩(HV I.C), 부스트 다이오드(B.S diode) 또는 서미스터(Negative Temperatur Coefficient: NTC) 등이 될 수 있다. 한편, 소자의 구동을 위한 다수의 R.L.C 소자들이 각 소자부로 배치될 수 있음은 물론이다.
본 실시예의 적층형 파워 모듈은 매개체 기판을 이용하여 파워 소자 칩이나 컨트롤 소자 칩들을 모두 플립-칩 본딩 방식으로 적층함으로써, 모듈의 전체 사이즈를 현저하게 축소시킬 수 있는 장점을 갖는다. 한편, 본 실시예의 파워 모듈은 듀얼 인-라인 패키지(Dual In-line Package: DIP) 구조를 가지나, SIP(Single In-line Package)나 QID(Quadruple In-line Package) 등의 다양한 패키지 구조에도 적용할 수 있음은 물론이다. 이하, 본 실시예의 파워 모듈의 각 구성부분을 도면과 함께 상세히 설명한다.
도 4a ~ 4c는 도 3의 리드 프레임의 구조를 좀더 상세히 보여주는 평면도들 및 측면도이다.
도 4a는 본 실시예의 파워 모듈의 리드 프레임(170)의 상면을 보여주는 평면도로서, 리드 프레임(170) 상으로는 다수의 배선이 형성되고 있음을 볼 수 있다. 이러한 리드 프레임(170)은 전체 파워 모듈의 구조를 지지하는 기능과 함께 리드 프레임으로 실장되는 각 소자들을 외부의 메인 보드 등에 전기적으로 연결시키는 매개체 기능을 한다.
도 4b는 도 4a에 대한 측면도로서, 리드 프레임(170)은 2개의 부분 즉, 제1 리드 프레임(170-1) 및 제2 리드 프레임(170-2)으로 나누어진다. 한편, 리드 프레임(170)이 두 개의 부분으로 나누어짐을 분명히 하기 위하여, 두 개의 리드 프레임을 나누어 도시하고 있다. 즉, 도 4a에서 연결부분은 생략되어 도시되어 있다.
제1 리드 프레임(170-1)은 종래와 비슷하게 소정 벤딩 깊이(bending depth)를 가지고 형성되는데, 하부로는 칩들과의 솔더 결합을 위한 컨벡스(convex)형 범프(172)가 형성될 수 있다. 이러한 컨벡스형 범프(172)는 제1 리드 프레임(170-1)에 칩들을 플립-칩 방식으로 결합시에 단락의 위험성을 없애기 위하여 형성된다. 따라서 단락의 위험이 없으면 생략가능하다.
본 실시예의 리드 프레임(170)은 예컨대, 유닛 사이즈의 넓이가 43.6 × 52.7 mm2 정도이고 두께 0.38 ~ 0.40 mm 정도로 형성할 수 있으며, 제1 리드 프레임(170-1)의 벤딩 깊이는 파워 칩까지는 0.81mm 정도, 하부의 방열 기판까지는 1.06mm 정도가 되도록 형성할 수 있다. 한편, 이러한 리드 프레임(170)은 구리 등의 도전성 물질로 형성할 수 있다.
도 4c는 유닛 사이즈의 리드 프레임이 4개 연결된 스트립 사이즈(Strip Size)의 리드 프레임을 보여주고 있는데, 이러한 리드 프레임의 스트립 사이즈는 약 175.6 × 52.7 mm2 정도가 될 수 있다.
본 실시예의 리드 프레임은 종래와 비슷한 구조를 가지나, 리드 프레임으로 칩들이 플립-칩 방식으로 결합되므로, 종래 와이어 본딩을 위한 공간을 생략시킬 수 있고 그에 따라, 와이어 본딩 방식에 비해 그 사이즈를 충분히 감소시킬 수 있다.
도 5a 및 5b는 도 3의 방열 기판의 구조를 좀더 상세히 보여주는 평면도 및 측면도이다.
도 5a를 참조하면, 방열 기판(110)은 직사각형 형태로 형성되며, 상부로 적층되는 파워 소자 칩을 포함한 소자들의 절연을 위한 일정 패턴을 가지고 형성된다. 도 5b는 도 5a의 측면도로서, 방열 기판(110)이 두 개의 층으로 형성됨을 보여주고 있다. 즉 방열 기판(110)은 세라믹 기판(112) 및 구리 박막(114)으로 형성된다. 구리 박막(114)은 도 5a에서 도시된 바와 같이 일정 패턴을 가지고 형성되고 소자들에서 발생하는 열을 효과적으로 배출하는 기능을 담당하게 된다.
본 실시예에서 방열 기판(110)이 세라믹 기판(112)과 구리 박막(114)으로 형성되었지만, 이에 한정되지 않고 방열 기판의 기능을 수행할 수 있는 다른 재질 및 다른 층상 구조로 형성될 수도 있음을 물론이다.
도 5c 및 도 5d는 도 5a의 방열 기판에 파워 소자 칩들 및 다이오드들이 적층된 모습을 보여주는 평면도 및 측면도이다.
도 5c을 참조하면, 패턴이 형성된 구리 박막(114) 상으로 파워 소자부의 칩들 예컨대, IGBT 및 다이오드(130)가 실장된다. 도 5d는 도 5c의 측면도로서, 방열 기판(110) 상으로 IGBT 및 다이오드(130)가 적층되어 있음을 확인할 수 있다.
도 5e는 도 5b의 방열 기판을 좀더 상세히 보여주는 측면도이다.
도 5e를 참조하면, 본 실시예의 방열 기판(110)은 다양한 재질 및 구조로 형성될 수 있다. 예컨대, 방열 기판(110)은 TFC(Thick Film Copper), PCB, FPCB(Flexible PCB), IMS(Insulate Metal Substrate), Pre-molded Subs, DBC(Direct Bonded Copper), 및 세라믹 등 다양한 재질 및 구조로 형성할 수 있다. 이하에서는 TFC 구조의 방열 기판을 예를 들어 설명한다.
TFC 구조의 방열 기판(110)은 세라믹 기판(112) 및 세라믹 기판(112)에 형성된 구리 박막(114)으로 형성된다. 세라믹 기판(112)은 알루미늄옥사이드(Al2O3) 세라믹으로 약 0.635 mm 정도의 두께로 형성하고 구리 박막(114)은 0.1mm 정도로 형성할 수 있다. 이와 같이 형성된 방열 기판(110)의 전체 사이즈는 넓이 32.5 × 14.0 mm2 및 두께 0.735mm 정도를 갖는다. 그러나 방열 기판(110)의 사이즈는 이에 한정되지 않고 적층되는 소자들의 개수나 특성, 또는 전체 파워 모듈의 사이즈를 고려하여 다양하게 형성될 수 있음은 물론이다.
도 5f는 도 5d의 파워 소자 칩 부분을 좀더 상세히 보여주는 측면도이다.
도 5f를 참조하면, 세라믹 기판(112) 및 구리 박막(114)으로 형성된 방열 기판(110) 상으로 IGBT와 같은 파워 소자 칩 또는 다이오드 등이 적층된다. 이러한 파워 소자 칩(120)이나 다이오드 등은 약 0.1mm 정도의 두께를 가지며, 솔더 접착제(110a)를 통해 방열 기판(110)에 적층된다. 여기서, 솔더 접착제(110a)는 솔더 페이스트(paste) 또는 솔더 와이어(wire) 등이 될 수 있다.
도 6a ~ 6d는 도 3의 매개체 기판을 분리하여 보여주는 평면도들 및 측면도이다.
도 6a는 매개체 기판(140)의 상부판(142)을 보여주고 있는데, 상부판(142)은 앞서의 방열판과 같이 TFC, PCB, FPCB, IMS, Pre-molded Subs, DBC, 및 세라믹 등 다양한 재질로 형성될 수 있고, 도시되지는 않았지만 실장되는 칩들의 전기적 연결을 위한 배선들이 형성되어 있다. 도 6b는 도 6a의 측면도로서, 상부판(142)은 약 0.4 mm의 두께를 가지고 형성된다.
도 6c는 매개체 기판(140)의 하부판(144)을 보여주고 있다. 하부판(144) 역시 상부판(142)과 동일 재질로 형성될 수 있는데, 하부판(144)은 상부판(142)과 달리 일정 패턴의 형태를 가지고 형성된다. 이러한 패턴들 사이로는 도 6g에서 볼 수 있듯이 리드 프레임(170)의 제1 리드 프레임(170-1)이 배치된다. 도 6d는 도 6c의 평면도로서, 하부판(144) 역시 상부판과 동일하게 약 0.4 mm 정도의 두께로 형성된다.
도 6e 및 6f는 도 6a 및 6c의 상부 및 하부 매개체 기판이 결합된 후의 모습을 보여주는 평면도 및 측면도이다.
도 6e를 참조하면, 매개체 기판(140)은 상부판(142) 및 하부판(144)이 결합되어 최종적으로 완성된다. 따라서, 매개체 기판(140)은 0.8 mm 정도의 두께를 가지며, 또한 하부 부분은 하부판(144)에 의한 일정 패턴이 형성된 구조로 형성된다. 여기서 하부판(114)의 패턴 형태는 점선으로 표시되고 있다.
이러한 매개체 기판(140)의 사이즈는 예컨대, 넓이는 37.4 × 8.70 mm2 정도이고 두께는 0.8 mm 정도로 형성할 수 있다. 한편, 이와 같은 매개체 기판(140)은 리드 프레임과 결합하여 전체 파워 모듈 구조를 지지하는 기능을 하며, 상면으로는 전술한 바와 같이 상부로 컨트롤 소자부의 칩들이 실장되게 된다. 따라서, 매개체 기판(140)의 사이즈 및 구조는 실장되는 칩들의 개수나 결합되는 리드 프레임의 구조 등에 따라 다양하게 형성될 수 있다.
도 6g 및 6h는 매개체 기판에 컨트롤 소자 칩들이 실장된 모습을 보여주는 사시도 및 평면도이다.
도 6g의 경우, 매개체 기판에 칩 및 리드 프레임이 결합되는 모습을 개략적으로 보여주고 있다. 즉, 매개체 기판(140) 상부로 컨트롤 소자 칩(150)들이 솔더(160)를 통해 플립-칩 방식으로 실장되고 있으며, 하부에는 매개체 기판(140)의 하부판(144)의 패턴 사이로 제1 리드 프레임(170-1)이 배치되어 결합되고 있음을 확인할 수 있다.
도 6h는 매개체 기판(140) 상면으로 컨트롤 소자부의 칩들이 실장되고 있는 모습을 보여주고 있는데, 예컨대 매개체 기판(140) 상으로 저전압 집적 칩(152, Low Voltage Integrated Chip: LV I.C.), 고전압 집적 칩(154, HV I.C.) 및 부스트 다이오드(156) 또는 써미스터(NTC)가 적층되어 배선 라인들로 연결되고 있음을 보여준다.
도 7a 및 7b는 도 3의 적층형 파워 모듈을 좀더 상세하게 보여주는 평면도 및 측면도이다.
도 7a은 전술한 방열 기판(110), 리드 프레임(170), 및 매개체 기판(140)이 결합된 유닛 사이즈의 적층형 파워 모듈의 상면을 보여주고 있다. 한편, 매개체 기판(140) 상으로는 컨트롤 소자부의 칩들이 플립-칩 방식으로 적층되고, 매개체 기판 하부의 리드 프레임과 방열 기판 사이로 파워 소자부의 칩들이 플립-칩 방식으로 적층된다.
이와 같이 플립-칩 방식으로 칩들이 적층된 본 실시예의 적층형 파워 모듈은 종래의 파워 모듈에 비해 그 사이즈를 현저하게 감소시킬 수 있는 장점을 갖는다. 예컨대, 종래 일반적으로 44.0 × 26.8 × 5.5 mm3 의 사이즈를 갖는 SPM3-V4 모듈에 비해서 약 45 % 정도 사이즈를 축소시킬 수 있다. 즉, 본 실시예의 적층형 파워 모듈은 38.0 × 17.0 × 3.0 mm3 정도의 사이즈로 제조될 수 있다.
도 7b는 도 7a의 측면도로서, 도 3과 유사한 구조의 적층형 파워 모듈을 확인할 수 있다. 즉, 도 7b는 몰딩 공정 전의 파워 모듈을 보여주고 있기 때문에, 도 3의 파워 모듈과는 리드 프레임 등에서 약간의 차이를 갖는다.
간단히 설명하면, 방열 기판(110) 상에 파워 소자부의 IGBT 및 다이오드(130)가 적층되고 이러한 파워 소자부의 칩들은 리드 프레임(170), 즉 제1 리드 프레임(170-1)의 하부로 플립-칩 방식으로 결합된다. 리드 프레임(170)의 제1 리드 프레임(170-1)은 매개체 기판(140) 하부로 결합되고 제1 리드 프레임(170-2)은 매개체 기판 상부로 결합된다. 한편, 매개체 기판(140)으로는 컨트롤 소자부의 칩(150)이 플립-칩 방식으로 결합된다. 이하, 도 8에서는 칩들이 매개체 기판 또는 리드 프레임에 범프 또는 솔더를 통해 결합되는 구조를 설명한다.
도 8은 본 발명의 제2 실시예에 따른 플립-칩 방식의 적층형 파워 모듈을 보여주는 단면도이다.
도 8을 참조하면, 본 실시예의 플립-칩 방식의 적층형 파워 모듈은 도 3의 제1 실시예와 유사하게 소자 칩(120)을 포함하는 파워 소자부(A), 컨트롤 소자 칩(150)을 포함하는 컨트롤 소자부(B), 파워 소자부(A)의 각 칩들이 적층되는 방열 기판(110), 파워 소자부(A) 각 칩들이 플립-칩 방식으로 결합되는 리드 프레임(170a), 리드 프레임(170)과 결합되어 전체 모듈을 지지하고 컨트롤 소자부(B)의 각 칩들이 플립-칩 방식으로 결합되는 매개체 기판(140, interconnecting substrate)을 포함한다.
그러나 제1 실시예와 달리 리드 프레임(170a)의 구조가 다르고, 또한 리드 프레임(170a)으로 결합되는 파워 소자부의 칩들의 결합 방법이 다르다.
좀더 상세히 설명하면, 리드 프레임(170a)의 제1 리드 프레임(170a-1)은 도시한 바와 같이 W자 형태를 이루며 매개체 기판(140)의 하부판으로 결합된다. 이와 같은 형태로 매개체 기판(140)으로 결합함으로써, 제1 리드 프레임(170a-1)과 매개체 기판(140)의 결합력을 더욱 견고히 할 수 있다. 또한, 이러한 제1 리드 프레임(170a-1)의 형태는 제1 실시예의 직선형이나 본 실시예의 W자 형태에 한정되지 않고 필요에 따라 여러 가지 형태로 형성될 수 있음은 물론이다.
한편, 본 실시예에서는 파워 소자부의 칩들(120, 130)이 솔더 볼이 아닌 솔더 와이어(wire) 또는 솔더 페이스트(paste) 타입의 솔더 접착제(164)를 통해 제1 리드 프레임(170a-1)에 결합된다. 이러한 솔더 접착제(164)를 이용하여 칩들(120, 130)을 결합하기 위해서 각 칩들(120, 130)의 상면으로는 메탈 배선층(162)이 형성된다. 이러한 메탈 배선층(162) 알루미늄 및 니켈(Al/Ni), Al/Ni/Ag, Al/ENIG(Electroless Nickel-Immersion Gold)-범프, 및 Al/TiCuNiAu-범프 등의 여러 가지 재질의 층들로 적절한 두께로 형성될 수 있다. 예컨대, Al/Ni의 이중층으로 형성하는 경우, 4㎛ 정도 두께의 알루미늄층과 2000Å 정도 두께의 니켈층으로 메탈 배선층을 형성할 수 있고, Al/Ni/Ag의 삼중층으로 형성하는 경우, 4㎛ 정도 두께의 알루미늄층과 2000Å 정도의 니켈층 그리고 1500Å 정도의 은층으로 형성할 수 있다.
그외 방열기판(120), 매개체 기판(140), 밀봉재의 재질이나 구조 등의 다른 구성부분은 제1 실시예에서 설명한 바와 거의 동일하다. 다만, 매개체(140)의 하부판은 제1 리드 프레임(170a-1)의 구조에 따라 제1 실시예에서와는 다른 구조를 가질 수 있음은 물론이다.
도 9a ~ 9j은 도 3의 반도체 칩을 매개체 기판 또는 리드 프레임에 결합시키는 범프 구조에 대한 다양한 형태를 보여주는 단면도들이다.
도 9a ~ 9f는 범프 및 솔더 또는 솔더만으로 칩을 기판에 실장시킨 범프 구조를 보여주고 있다.
먼저, 도 9a의 범프 구조(230)는 칩(220)의 패드(222)에 형성된 범프(232), 및 범프(232)를 감싸며 칩(220)과 기판(210)을 연결하는 솔더(234)를 포함한다. 패드(222)는 칩의 활성층 상으로 형성된 패시베이션층의 일부에 형성되며 솔더(234)는 구형, 즉 솔더 볼 형태로 형성된다. 범프(232)는 구리나 금(Au)으로 형성될 수 있는데 이에 한정되는 것은 아니다. 한편, 범프(232)는 한쪽 부분이 돌출된 컨벡스 형으로 형성될 수 있으나 다른 형태로 형성될 수도 있다. 여기서 기판(210)은 매개체 기판 또는 리드 프레임일 수 있다.
도 9b의 범프 구조(230)는 칩(220)의 패드 및 기판 상의 범프(232), 및 범프를 감싸며 칩과 기판(210)을 연결하는 솔더(234)를 포함한다. 칩(220) 및 기판(210)상으로 형성된 컨벡스형 범프(232)는 돌출부가 서로 마주 보는 방향으로 형성된다.
도 9c의 범프 구조(230)는 칩(220)의 패드(222) 상에 형성된 적층형의 범프(232) 및 적층형 범프(232)를 감싸며 칩과 기판(210)을 연결하는 솔더(234)를 포함한다. 여기서, 적층형 범프(232)는 2개의 컨벡스형 범프의 돌출부가 동일 방향을 향하도록 적층되어 형성된다.
도 9d의 범프 구조(230)는 기판(210) 상에 형성된 적층형의 범프(232), 및 적층형의 범프(232)를 감싸며, 기판(210)과 칩(220)의 패드(222) 부분을 연결하는 솔더를 포함한다. 칩(220)의 패드(222)에는 하부 범프 메탈(224, Under Bump Metal: UBM)이 형성될 수 있다.
도 9e의 범프 구조(230)는 기판(210)과 칩(220)의 패드 부분을 연결하는 솔더만을 포함할 수 있다. 역시 칩(220)의 패드(222)에는 하부 범프 메탈(224)이 형성될 수 있다.
도 9f의 범프 구조(230)는 기판(210) 상에 형성된 범프(232) 및 범프(232)를 감싸며 기판(210)과 칩(220)의 패드 부분을 연결하는 솔더(234)를 포함한다. 역시 칩(220)의 패드(222)에는 하부 범프 메탈(224)이 형성될 수 있다.
도 9a ~ 9f에서 범프 구조가 범프 및 솔더로 이루어지거나 솔더만으로 이루어진 범프 구조를 예시하였다. 그러나 범프 구조가 이에 한정되는 것은 아니다. 즉, 패드 상에 하부 범프 메탈은 선택적으로 형성될 수 있으며, 범프의 구조도 컨벡스형이 아닌 다를 구조로 형성될 수 있다. 또한, 적층형의 범프로 다른 형태로 결합될 수도 있다.
도 9g ~ 9j는 범프만으로 칩을 기판에 실장시킨 범프 구조를 보여주고 있다.
도 9g의 범프 구조(230)는 칩(220)의 패드(222) 및 기판(210) 상으로 각각 형성된 범프가 적층된 구조를 갖는다. 각 범프는 컨벡스형 구조를 가지며, 돌출부가 서로 결합하는 방식으로 두 범프가 결합된다.
도 9h의 범프 구조(230)는 적층형의 범프(232) 및 기판(210) 상으로 형성된 알루미늄 범프 또는 패턴(236)을 포함한다. 적층형의 범프(232)는 도 9g와 같이 컨벡스형 범프 2개가 돌출부를 통해 결합되는 구조는 갖는데, 하나의 범프는 칩의 패드(222)로 형성되나 다른 하나의 범프는 알루미늄 범프 또는 패턴(236) 상으로 형성되게 된다.
도 9i의 범프 구조(230)는 칩(220)의 패드(222)에 형성된 범프(232) 및 기판(210) 상으로 형성된 주석 도금(236)을 포함하는데, 컨벡스형 범프(232)의 돌출부가 주석 도금(236)과 결합된 구조를 갖는다.
도 9j의 범프 구조(230)는 칩(220)의 패드(222) 상에 적층형의 범프(232) 및 기판(210) 상으로 형성된 주석 도금(236)을 포함한다. 적층형의 범프(232)는 2개의 컨벡스형 범프의 돌출부가 동일방향으로 향하도록 결합되고 상부의 범프의 돌출부가 주석 도금(236)과 결합하게 된다. 한편, 칩(220)의 패드(222) 상으로는 하부 범프 메탈(224)이 형성될 수 있다.
지금까지 다양한 구조의 범프 구조를 예시하였다. 그러나 범프 구조는 그에 한정되지 않고 더욱 다양하게 형성될 수 있음은 물론이다. 예컨대, 칩의 패드 상으로 하부 범프 메탈이 선택적으로 형성될 수 있고, 범프의 구조나 범프 간의 결합 구조도 다양하게 형성할 수 있다. 또한, 기판 상으로 형성되는 알루미늄이나 주석 등의 범프나 패턴도 전도성이 좋은 다른 도전성 재질로 형성할 수 있으며, 구조에 있어서도 다양하게 형성할 수 있음은 물론이다.
본 실시예의 적층형 파워 모듈은 칩들을 매개체 기판 또는 리드 프레임에 플립-칩 방식으로 실장함으로써, 종래 와이어 본딩 방식을 이용하는 것에 비해 파워 모듈의 전체 사이즈를 현저하게 축소시킬 수 있다. 또한, 파워 모듈의 사이즈가 축소됨에 따라 파워 모듈이 실장되는 마더 보드 또는 시스템 PCB 등의 어플리케이션(application) 보드를 좀더 콤팩트하게 구성할 수 있게 한다. 더 나아가 파워 모듈의 사이즈 축소와 함께 적절한 재질의 기판 특히 매개체 기판의 선택을 통해 열전도도(CTE) 미스매치를 최소화할 수 있다. 또한 칩을 종래의 긴 와이어 본딩을 이용하지 않고 바로 범프 구조를 이용하여 리드 프레임 또는 매개체 기판에 실장시키기 때문에 소자의 동작특성을 향상시킬 수 있다.
도 10은 본 발명의 제3 실시예에 따른 플립-칩 방식의 적층형 파워 모듈을 보여주는 단면도이다.
도 10을 참조하면, 본 실시예의 적층형 파워 모듈은 파워 소자 칩(320)을 포함하는 파워 소자부, 컨트롤 소자 칩(340)을 포함하는 컨트롤 소자부, 파워 소자부의 각 칩들이 적층되고 파워 모듈을 지지하는 리드 프레임(310), 파워 소자부의 칩(320)이 플립-칩 방식으로 하부로 결합되고 컨트롤 소자부의 칩(340)이 상부로 플립-칩 방식으로 결합되며, 리드 프레임(310)과 함께 파워 모듈을 지지하는 매개체 기판(330)을 포함한다.
리드 프레임(310)은 방열 기판의 기능, 즉 파워 소자부에서 발생하는 열을 방출하는 기능을 할 수 있는 재질로 형성된다. 파워 소자부 및 컨트롤 소자부의 각 칩들은 솔더(350)를 통해 매개체 기판(330)으로 플립-칩 방식으로 결합된다. 한편, 파워 소자부 및 컨트롤 소자부의 각 칩들, 리드 프레임(310)의 일부, 및 매개체 기판(330)은 에폭시 수지(EMC)와 같은 밀봉재(360)에 의해 외부로부터 밀봉된다. 밀봉재(360)는 도시한 바와 같이 컨벡스(360a) 부분을 가지는데, 이러한 컨벡스 구조를 통해 시스템 보드 등으로 파워 모듈의 실장능력을 향상시킬 수 있다.
파워 소자부의 칩들은 예컨대, MOS-FET(Metal-Oxide Semiconductor Field Effect Transistor) 칩, 다이오드 등이 될 수 있고, 컨트롤 소자부의 칩은 컨트롤 소자용 집적 칩(Integrated Chip: I.C) 등이 될 수 있다. 또한, 소자의 구동을 위한 다수의 R.L.C 소자들이 각 소자부로 배치될 수 있음은 물론이다.
본 실시예의 적층형 파워 모듈은 매개체 기판을 이용하여 파워 소자 칩이나 컨트롤 소자 칩들을 모두 플립-칩 본딩 방식으로 적층함으로써, 모듈의 전체 사이즈를 현저하게 축소시킬 수 있는 장점을 갖는다. 한편, 본 실시예의 파워 모듈은 표면실장(Surface Mount Devide: SMD) 패키지 구조를 갖는다. 그러나 본 실시예가 그러한 SMD패키지 구조에 한정되는 것은 아니다. 이하, 본 실시예의 파워 모듈의 각 구성부분을 도면과 함께 상세히 설명한다.
도 11a 및 11b는 도 10의 리드 프레임을 좀더 상세하게 보여주는 평면도 및 측면도이다.
도 11a는 본 실시예의 적층형 파워 모듈의 리드 프레임(310)의 상면을 보여주고 있는데, 리드 프레임(310)은 직사각형 형태로 외곽으로 일정 패턴이 형성되어 있다. 이러한 외곽의 패턴은 몰딩 공정에서의 접착력 증대와 파워 모듈의 컨벡스형 구조를 위하여 형성된다. 리드 프레임(310)은 구리로 형성될 수 있는데 그에 한정되는 것은 아니다.
도 11b는 도 11a의 측면도를 보여주는데, 리드 프레임(310)은 약 0.38 ~ 0.40 mm 두께 정도로 형성될 수 있고 제1 실시예와 달리 벤딩 깊이 없이 수평으로 형성될 수 있다.
본 실시예에서 리드 프레임(310)의 유닛 사이즈는 넓이 18.6 × 13.0 mm2 정도이고 두께는 전술한 대로 약 0.38 ~ 0.40 mm 정도이다. 또한, 스트립 사이즈는 60개의 유닛 사이즈의 리드 프레임이 결합되어 넓이 248.3 × 63.4mm 정도로 형성될 수 있다. 이러한 리드 프레임(310)은 칩들이 와이어 본딩을 통해 리드 프레임(310)에 연결되는 것이 아니기 때문에 그 사이즈를 상당히 축소시킬 수 있다.
도 11c 및 11d는 도 11a의 리드 프레임에 파워 소자 칩들이 적층된 모습을 보여주는 평면도 및 단면도이다.
도 11c를 참조하면, 리드 프레임(310) 상으로 칩 결합용 솔더(352)가 형성된 파워 소자 칩(320), 예컨대 MOS-FET이 6개 적층되고 있는 것을 보여주고 있다. 이러한 솔더(352)를 통해 MOS-FET(320)이 매개체 기판(330)으로 플립-칩 방식으로 결합된다. 한편, MOS-FET이 적층된 부분 외곽으로는 기판 간 솔더(354)가 형성되는데, 이러한 기판 간 솔더(354)는 직접 리드 프레임(310)과 매개체 기판(330)을 전기적으로 연결하게 된다.
도 11d는 도 11c에 대한 측면도로서, 하나의 MOS-FET(320) 부분만을 보여주고 있다. 리드 프레임(310) 상에 솔더(350)가 형성된 MOS-FET(320)이 적층된다. MOS-FET(320)은 솔더 접착제(310a), 예컨대 솔더 와이어나 솔더 페이스트를 통해 리드 프레임(310)에 적층되게 된다. 전술한 대로 리드 프레임(310)의 두께는 0.38mm 정도로 형성할 수 있는데, 이때 MOS-FET(320)의 두께는 0.1mm이고 솔더 접착제(310a)의 두께는 0.1mm 정도일 수 있다.
도 12a ~ 12b는 도 10의 매개체 기판으로 컨트롤 소자 칩들이 실장된 모습을 보여주는 평면도 및 단면도이다.
도 12a는 매개체 기판(330) 상면으로 컨트롤 소자 칩(340)이 실장되어 있는 모습을 보여준다. 한편, 매개체 기판(330)에는 상부로 결합되는 컨트롤 소자 칩(340) 및 하부로 결합되는 파워 소자 칩과의 전기적 연결을 위한 비아 및 배선이 형성되어 있다.
이러한 매개체 기판(330)은 제1 실시예와 마찬가지로 TFC, PCB, FPCB, IMS, Pre-molded Subs, DBC, 및 세라믹 등 다양한 재질 및 구조로 형성할 수 있다. 매개체 기판(330)의 유닛 사이즈는 넓이 17.0 × 11.50 mm2 정도이고 두께 0.80 ~ 1.0mm 정도로 형성될 수 있는데 그에 한정되는 것은 아니다.
도 12b 도 12a에 대한 측면도로서, 매개체 기판(330) 상에 솔더(350)를 통해 컨트롤 소자 칩(340)이 플립-칩 방식으로 실장되고 있음을 확인할 있다.
도 13a는 도 10의 매개체 기판 및 컨트롤 소자 칩 부분을 좀더 상세하게 보여주는 단면도이다.
도 13a를 참조하면, 매개체 기판(330) 하부 및 상부에는 칩들과의 솔더 결합을 위한 범프(332) 및 기판 간 솔더 결합을 위한 범프(334)가 형성되어 있다. 기판 간 솔더 결합을 위한 범프(334)는 리드 프레임(310)의 기판 간 솔더(354)가 형성된 부분과 일치되도록 매개체 기판(330)의 외곽으로 형성된다. 한편, 매개체 기판(330)에는 비아(336)가 형성되는데, 이러한 비아(336)는 매개체 기판(330)의 상하부를 전기적으로 연결하는 기능을 한다. 매개체 기판(330) 상부로는 컨트롤 소자 칩(340)이 솔더(350)를 통해 플립-칩 방식으로 실장되어 있다.
도 13b는 도 10의 매개체 기판 하부의 리드 프레임 및 파워 소자 칩 부분을 좀더 상세하게 보여주는 단면도이다.
도 13b를 참조하면, 리드 프레임(310) 상에 파워 소자 칩(320), 예컨대 상면으로 솔더가 형성된 MOS-FET(320)이 솔더 접착제를 통해 접착되어 적층되어 있다. 한편, 리드 프레임(310)의 외곽으로는 리드 프레임(310)과 매개체 기판(330) 간의 전기적 연결을 위한 기판 간 솔더(354) 형성되어 있다.
도 13a의 매개체 기판 부분 및 13b의 리드 프레임 부분은 각각 개별적으로 형성되고 멀티 지그에서 서로 결합됨으로써, 전체 파워 모듈이 형성된다. 물론 결합 후 몰딩 공정, 트립(trim) 등이 실시됨은 물론이다.
도 14는 도 10의 적층형 파워 모듈을 좀더 상세하게 보여주는 평면도이다.
도 14는 도 11c의 파워 소자 칩이 적층된 리드 프레임(310)과 도 12a의 컨트롤 소자 칩이 실장된 매개체(330) 기판을 서로 결합된 후에 모습을 보여주고 있다. 전술한 바와 같이 본 실시예의 적층형 파워 모듈 역시 종래에 비해 그 사이즈를 현저하게 축소할 수 있는 장점을 갖는다.
예컨대, 종래 일반적으로 29.0 × 12.0 × 3.15 mm3 사이즈를 갖는 SPM5 모듈에 비해서 약 45 % 정도 사이즈를 축소시킬 수 있다. 즉, 본 실시예의 적층형 파워 모듈은 16.5 × 11.7 × 2.0 mm3 정도의 사이즈로 제조될 수 있다.
본 실시예 역시 제1 실시예와 마찬가지로 칩들을 플립-칩 방식으로 기판에 실장시킴으로써, 파워 모듈의 사이즈를 현저히 감소시킬 수 있고, 그에 따라 시스템 PCB 등의 어플리케이션 보드를 콤팩트하게 구성할 수 있으며, 또한 열전도 미스매치 개선에 따른 동작 특성 향상 등의 장점을 가질 수 있다.
도 15는 본 발명의 제4 실시예에 따른 도 3의 적층형 파워 모듈의 제조과정을 설명하기 위한 흐름도이다. 이하, 도 3을 참조하여 설명한다.
도 15를 참조하면, 먼저, 파워 소자 칩(120), 컨트롤 소자 칩(150), 매개체 기판(140), 및 리드 프레임(170)에 범프를 형성한다(S100). 파워 소자 칩(120) 및 컨트롤 소자 칩(150)은 웨이퍼 수준에서 범프를 형성하게 되며, 매개체 기판(140) 및 리드 프레임(170)의 경우 컨벡스형 범프가 필요한 경우에 선택적으로 형성할 수 있다. 한편, 이러한 범프 형성 공정은 각각 개별적으로 수행될 수 있다.
다음, 범프가 형성된 웨이퍼 수준의 파워 소자 칩(120) 및 컨트롤 소자 칩(150)을 각각의 개별 칩으로 소잉한다(S110). 개별 칩으로의 소잉 후에, 파워 소자 칩(120)을 방열 기판(110)에 접착시키고, 컨트롤 소자 칩(150)은 매개체 기판(140)에 플립-칩 방식으로 접착시킨다(S120). 파워 소자 칩(120)의 방열 기판(110)으로의 접착은 솔더 스크린 프린트(Solder Screen Print) 방법을 이용할 수 있고, 컨트롤 소자 칩(150)의 매개체 기판(140)으로의 접착은 솔더 볼, 솔더 페이스트 돗팅(dotting or dispense) 또는 열압착 방법 등을 이용할 수 있다.
칩들의 접착 후에 멀티-지그(Multi-Jig)에서 방열 기판(110), 리드 프레임(170) 및 매개체 기판(140)을 결합시킨다(S130). 이러한 방열 기판(110), 리드 프레임(170) 및 매개체 기판(140)의 결합에는 솔더 페이스트 돗팅 또는 스크린 프린팅 방법이 이용될 수 있다.
방열 기판(110), 리드 프레임(170) 및 매개체 기판(140)의 결합 후에, 결합된 전체 구조에 대해 동시적으로 리플로우(simultaneous reflow) 공정을 실시하고 플럭스 클리닝 공정을 수행할 수 있다. 이러한 플럭스 클리닝 공정 후에 결합된 전체 구조에 대하여 에폭시 수지(EMC) 등의 밀봉재로 밀봉하는 공정을 수행한다(S140).
밀봉 공정 후에 테스트 및 패킹(packing)하는 공정을 수행하여(S150) 최종적인 파워 모듈을 완성한다. 테스트 및 패킹 공정 전에 외부 리드 프레임에 대한 도금 공정과 트림(trim) 공정 등이 수행될 수 있음은 물론이다.
본 실시예의 제조 공정을 통해 제1 실시예와 같은 적층형의 파워 모듈을 용이하게 제조할 수 있고, 또한 칩들이 플립-칩 방식으로 기판 등에 실장되므로 사이즈 면에서 매우 소형의 파워 모듈을 제작할 수 있고, 그에 따라 동작 특성이 우수한 파워 모듈, 예컨대 DIP 구조의 적층형 파워 모듈을 제작할 수 있다.
도 16은 본 발명의 제5 실시예에 따른 도 10의 적층형 파워 모듈의 제조과정을 설명하기 위한 흐름도이다. 이하, 도 10을 참조하여 설명한다.
도 16을 참조하면, 먼저, 파워 소자 칩(320), 컨트롤 소자 칩(340), 및 매개체 기판(330)에 범프를 형성한다(S200). 파워 소자 칩(320) 및 컨트롤 소자 칩(340)은 웨이퍼 수준에서 범프를 형성하게 되며, 매개체 기판(330)의 경우 컨벡스형 범프가 필요한 경우에 선택적으로 형성할 수 있고 리드 프레임(310)의 경우도 컨벡스형 범프가 필요한 경우에 선택적으로 형성할 수 있다. 한편, 이러한 범프 형성 공정은 각각 개별적으로 수행될 수 있다.
다음, 범프가 형성된 웨이퍼 수준의 파워 소자 칩(320) 및 컨트롤 소자 칩(340)을 각각의 개별 칩으로 소잉한다(S210). 개별 칩으로의 소잉 후에, 파워 소자 칩(320)을 리드 프레임(310)에 접착시키고, 컨트롤 소자 칩(340)은 매개체 기판(330)에 플립-칩 방식으로 접착시킨다(S220). 파워 소자 칩(320)의 리드 프레임(310)으로의 접착은 솔더 스크린 프린트(Solder Screen Print) 방법을 이용할 수 있고, 컨트롤 소자 칩(340)의 매개체 기판(330)으로의 접착은 솔더 볼, 솔더 페이스트 돗팅 또는 열압착 방법 등을 이용할 수 있다. 한편, 여기서 리드 프레임(310)은 방열 기판의 기능을 할 수 있다.
칩들의 접착 후에 멀티-지그에서 리드 프레임(310) 및 매개체 기판(330)을 결합시킨다(S230). 이러한 리드 프레임(310) 및 매개체 기판(330)의 결합에는 솔더 페이스트 돗팅 또는 스크린 프린팅 방법이 이용될 수 있다.
리드 프레임(310) 및 매개체 기판(330)의 결합 후에, 결합된 전체 구조에 대해 동시적으로 리플로우 공정을 실시하고 플럭스 클리닝 공정을 수행할 수 있다. 이러한 플럭스 클리닝 공정 후에 결합된 전체 구조에 대하여 에폭시 수지(EMC) 등의 밀봉재로 밀봉하는 공정을 수행한다(S240).
밀봉 공정 후에 테스트 및 패킹하는 공정을 수행하여(S250) 최종적인 파워 모듈을 완성한다. 테스트 및 패킹 공정 전에 외부 리드 프레임에 대한 도금 공정과 트림 공정 등이 수행될 수 있음은 물론이다.
본 실시예의 제조 공정을 통해 제2 실시예와 같은 적층형의 파워 모듈을 용이하게 제조할 수 있고, 또한 칩들이 플립-칩 방식으로 기판 등에 실장되므로 사이즈 면에서 매우 소형의 파워 모듈을 제작할 수 있고, 그에 따라 동작 특성이 우수한 파워 모듈, 예컨대 SMD 적층형 파워 모듈을 제작할 수 있다.
지금까지, 본 발명을 도면에 도시된 실시예를 참고로 설명하였으나 이는 예시적인 것에 불과하며, 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의해 정해져야 할 것이다.
110: 방열 기판 110a, 310a: 솔더 접착제
112: 세라믹 기판 114: 구리 박막
120, 320: 파워 소자 칩 130: 다이오드
140, 330: 매개체 기판 142: 매개체 기판의 상부판
144: 매개체 기판의 하부판 150, 340: 컨트롤 소자 칩
152: LV I.C. 154: HV I.C.
156: B.S 다이오드 또는 NTC 160, 350: 솔더
162: 금속 배선 164: 솔더 접착제
170,170a, 310: 리드 프레임 172: 컨벡스형 범프
180, 360: 밀봉재 210: 기판
220: 칩 222: 패드
224: UBM 230: 범프 구조
232: 범프 234: 솔더
236: 알루미늄 범프 또는 패턴 238: 주석 도금
354: 기판 간 솔더 360a: 컨벡스

Claims (15)

  1. 리드 프레임(leadframe);
    컨트롤 소자 칩을 포함하는 컨트롤 소자부;
    파워 소자 칩을 포함하는 파워 소자부; 및
    상기 컨트롤 소자 칩이 플립-칩 본딩 방식으로 상면에 배치되고, 상기 파워 소자 칩이 플립-칩 본딩 방식으로 하면에 배치되는 매개체 기판(interconnecting substrate);를 포함하고,
    상기 파워 소자 칩은 상기 매개체 기판과 리드 프레임 사이에 배치되고, 상기 매개체 기판의 하면과 상기 매개체 기판과 리드 프레임 사이의 기판 간 솔더 볼들을 통해 상기 리드 프레임에 전기적으로 연결되며,
    상기 리드 프레임은 제1 부분 및 제2 부분을 포함하고, 상기 제1 부분이 상기 제2 부분으로부터 분리되며, 상기 제1 부분과 제2 부분 각각에 적어도 1개씩의 파워 소자 칩이 배치되는 플립-칩 방식의 적층형 파워 모듈.
  2. 제1 항에 있어서,
    상기 파워 소자 칩은 솔더 와이어(wire) 또는 솔더 페이스트(paste) 타입의 솔더 접착제를 통해 상기 리드 프레임 상에 접착되는 것을 특징으로 하는 플립-칩 방식의 적층형 파워 모듈.
  3. 제1 항에 있어서,
    상기 파워 소자 칩 및 컨트롤 소자 칩들은 상기 매개체 기판에 범프 또는 솔더로 결합되거나, 범프 및 솔더로 결합된 것을 특징으로 하는 플립-칩 방식의 적층형 파워 모듈.
  4. 제1 항에 있어서,
    상기 적층형 파워 모듈은 상기 파워 소자부 및 컨트롤 소자부를 밀봉하는 밀봉재를 포함하고,
    상기 밀봉재는 리드 프레임 하부로 소정 부분이 돌출된 컨벡스 구조를 갖는 것을 특징으로 하는 플립-칩 방식의 적층형 파워 모듈.
  5. 컨트롤 소자 칩을 포함하는 컨트롤 소자부;
    파워 소자 칩을 포함하는 파워 소자부;
    상기 파워 소자부가 적층되는 리드 프레임;
    상기 리드 프레임 상부로 배치되고, 상기 파워 소자 칩이 플립-칩 방식으로 하부 부분에 배치되며, 상기 컨트롤 소자 칩이 플립-칩 방식으로 상부 부분에 배치되는 매개체 기판(interconnecting substrate);을 포함하고,
    상기 파워 소자 칩은 상기 매개체 기판의 하면과 상기 매개체 기판과 리드 프레임 사이의 기판 간 솔더 볼들을 통해 상기 리드 프레임에 전기적으로 연결되며,
    상기 리드 프레임은 제1 부분 및 제2 부분을 포함하고, 상기 제1 부분은 상기 제2 부분으로부터 분리되며, 상기 제1 부분과 제2 부분 각각에 적어도 1개씩의 파워 소자 칩이 배치되는 플립-칩 방식의 적층형 파워 모듈.
  6. 제5 항에 있어서,
    상기 리드 프레임은 방열 기판으로서 작용하고, 상기 기판 간 솔더 볼들을 통해 상기 매개체 기판의 하면에 전기적으로 연결된 것을 특징으로 하는 플립-칩 방식의 적층형 파워 모듈.
  7. 제5 항에 있어서,
    상기 적층형 파워 모듈은 상기 파워 소자부 및 컨트롤 소자부를 밀봉하는 밀봉재를 포함하고,
    상기 밀봉재는 리드 프레임 하부로 소정 부분이 돌출된 컨벡스 구조를 갖는 것을 특징으로 하는 플립-칩 방식의 적층형 파워 모듈.
  8. 제5 항에 있어서,
    상기 파워 소자 칩은 MOS-FET(Metal-Oxide Semiconductor Field Effect Transistor)을 포함하는 것을 특징으로 하는 플립-칩 방식의 적층형 파워 모듈.
  9. 제5 항에 있어서,
    상기 적층형 파워 모듈은 표면실장(Surface Mount Device: SMD) 패키지 구조를 갖는 것을 특징으로 하는 플립-칩 방식의 적층형 파워 모듈.
  10. 웨이퍼 레벨의 파워 소자 칩과 컨트롤 소자 칩에 범프를 형성하는 단계;
    상기 웨이퍼 레벨의 파워 소자 칩 및 컨트롤 소자 칩을 각각의 칩으로 소잉(sawing)하는 단계;
    상기 소잉된 파워 소자 칩을 리드 프레임에 접착하고 상기 컨트롤 소자 칩을 매개체 기판에 접착시키는 단계;
    멀티-지그(multi-jig)에서 리드 프레임 및 매개체 기판을 결합시키는 단계; 및
    상기 칩을 밀봉재로 밀봉하는 단계;를 포함하고,
    상기 파워 소자 칩 및 컨트롤 소자 칩이 상기 매개체 기판에 플립-칩 방식으로 결합되며,
    상기 파워 소자 칩은 상기 매개체 기판의 하면과 상기 매개체 기판과 리드 프레임 사이의 기판 간 솔더 볼들을 통해 상기 리드 프레임에 전기적으로 연결되며,
    상기 리드 프레임은 제1 부분 및 제2 부분을 포함하고, 상기 제1 부분은 상기 제2 부분으로부터 분리되며, 상기 제1 부분과 제2 부분 각각에 적어도 1개씩의 파워 소자 칩이 배치되는 적층형 파워 모듈 제조 방법.
  11. 제10 항에 있어서,
    상기 범프를 형성하는 단계는 상기 매개체 기판에 범프를 형성하는 단계를 포함하는 것을 특징으로 하는 적층형 파워 모듈 제조 방법.
  12. 제10 항에 있어서,
    상기 리드 프레임은 방열 기판의 기능을 하고,
    상기 파워 소자 칩은 상기 리드 프레임 상부에 배치되며, 상기 매개체 기판 하면에 플립-칩 방식으로 결합되는 것을 특징으로 하는 적층형 파워 모듈 제조 방법.
  13. 제12 항에 있어서,
    상기 컨트롤 소자 칩은 상기 매개체 기판 상면에 플립-칩 방식으로 결합되는 것을 특징으로 하는 적층형 파워 모듈 제조 방법.
  14. 제13 항에 있어서,
    상기 파워 소자 칩 및 컨트롤 소자 칩들은 상기 매개체 기판에 범프 또는 솔더로 결합되거나 범프 및 솔더로 결합된 것을 특징으로 하는 적층형 파워 모듈 제조 방법.
  15. 제10 항에 있어서,
    상기 밀봉하는 단계에서 상기 적층형 파워 모듈이 컨벡스 구조를 갖도록 상기 리드 프레임의 하부로 상기 밀봉재의 소정 부분이 돌출되도록 형성하는 특징으로 하는 적층형 파워 모듈 제조 방법.
KR1020140037250A 2014-03-28 2014-03-28 플립-칩 방식의 적층형 파워 모듈 및 그 파워 모듈의 제조방법 KR101418399B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020140037250A KR101418399B1 (ko) 2014-03-28 2014-03-28 플립-칩 방식의 적층형 파워 모듈 및 그 파워 모듈의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140037250A KR101418399B1 (ko) 2014-03-28 2014-03-28 플립-칩 방식의 적층형 파워 모듈 및 그 파워 모듈의 제조방법

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR20070024212A Division KR101489325B1 (ko) 2007-03-12 2007-03-12 플립-칩 방식의 적층형 파워 모듈 및 그 파워 모듈의제조방법

Publications (2)

Publication Number Publication Date
KR20140047063A KR20140047063A (ko) 2014-04-21
KR101418399B1 true KR101418399B1 (ko) 2014-07-11

Family

ID=50653805

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140037250A KR101418399B1 (ko) 2014-03-28 2014-03-28 플립-칩 방식의 적층형 파워 모듈 및 그 파워 모듈의 제조방법

Country Status (1)

Country Link
KR (1) KR101418399B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017051956A1 (ko) * 2015-09-25 2017-03-30 재단법인 다차원 스마트 아이티 융합시스템 연구단 방열 금속이 부착된 임베디드 기판 및 그 제작 방법
CN113823614A (zh) * 2021-08-05 2021-12-21 山东斯力微电子有限公司 无引线的igbt模块及其制作工艺

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005251953A (ja) 2004-03-03 2005-09-15 Nec Electronics Corp 半導体装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005251953A (ja) 2004-03-03 2005-09-15 Nec Electronics Corp 半導体装置

Also Published As

Publication number Publication date
KR20140047063A (ko) 2014-04-21

Similar Documents

Publication Publication Date Title
KR101489325B1 (ko) 플립-칩 방식의 적층형 파워 모듈 및 그 파워 모듈의제조방법
US7816784B2 (en) Power quad flat no-lead semiconductor die packages with isolated heat sink for high-voltage, high-power applications, systems using the same, and methods of making the same
US6020637A (en) Ball grid array semiconductor package
US9093291B2 (en) Flip-chip, face-up and face-down wirebond combination package
US6590282B1 (en) Stacked semiconductor package formed on a substrate and method for fabrication
US6734553B2 (en) Semiconductor device
US6395582B1 (en) Methods for forming ground vias in semiconductor packages
US8125080B2 (en) Semiconductor power module packages with simplified structure and methods of fabricating the same
KR20010086344A (ko) 적층형 반도체 장치
TW200301007A (en) Semiconductor device and method of fabricating the same
US20090243079A1 (en) Semiconductor device package
KR20170086828A (ko) 메탈범프를 이용한 클립 본딩 반도체 칩 패키지
US20050116322A1 (en) Circuit module
US10734322B2 (en) Through-holes of a semiconductor chip
JP4494249B2 (ja) 半導体装置
KR101418399B1 (ko) 플립-칩 방식의 적층형 파워 모듈 및 그 파워 모듈의 제조방법
US20050098869A1 (en) Semiconductor device and method of manufacturing the same, circuit board, and electronic instrument
JP2010073771A (ja) 半導体装置の実装構造
US11239141B2 (en) Lead frame package
JP2005167159A (ja) 積層型半導体装置
JP4585216B2 (ja) 半導体装置およびその製造方法
JP2024027289A (ja) 半導体装置
JP2011071378A (ja) 半導体装置
US20090189272A1 (en) Wafer Level Chip Scale Packages Including Redistribution Substrates and Methods of Fabricating the Same
TW200807659A (en) High frequency IC package for uniforming bump-bonding height and method for fabricating the same

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20190701

Year of fee payment: 6