JP2013012570A - 半導体装置および半導体装置の製造方法 - Google Patents

半導体装置および半導体装置の製造方法 Download PDF

Info

Publication number
JP2013012570A
JP2013012570A JP2011143999A JP2011143999A JP2013012570A JP 2013012570 A JP2013012570 A JP 2013012570A JP 2011143999 A JP2011143999 A JP 2011143999A JP 2011143999 A JP2011143999 A JP 2011143999A JP 2013012570 A JP2013012570 A JP 2013012570A
Authority
JP
Japan
Prior art keywords
semiconductor chip
stiffener
semiconductor device
wiring board
wiring substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2011143999A
Other languages
English (en)
Inventor
Hiroshi Araki
大史 荒木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to JP2011143999A priority Critical patent/JP2013012570A/ja
Publication of JP2013012570A publication Critical patent/JP2013012570A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73201Location after the connecting process on the same surface
    • H01L2224/73203Bump and layer connectors
    • H01L2224/73204Bump and layer connectors the bump connector being embedded into the layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1306Field-effect transistor [FET]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1531Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/35Mechanical effects
    • H01L2924/351Thermal stress

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

【課題】フリップチップパッケージの反りまたは剥離を抑制する。
【解決手段】配線基板100上には、バンプ320を介して、半導体チップ300が搭載されている。また、配線基板100上のうち、半導体チップ300の周囲には、スティフナ400が設けられている。このスティフナ400は、半導体チップ300の周囲に接着された接着部420と、半導体チップ300の上面とのなす角θが0度より大きく、90度より小さい傾斜部と、を備えている。
【選択図】図1

Description

本発明は、半導体装置および半導体装置の製造方法に関する。
近年、BGA(Ball Grid Array)などの様々なフリップチップパッケージの半導体装置が提案されている。
特許文献1(特開2000−223627号公報)には、以下のようなフリップチップパッケージが記載されている。半導体チップの素子形成面には、ロウ材からなるバンプが形成されている。このバンプを溶融接着することにより、半導体チップと配線基板とは、接続されている。半導体チップのバンプ側表面の対向面には、リッドが接着されている。また、リッドは、配線基板と同等の熱膨張係数と弾性率を有する材料で形成されている。また、リッドの中央には、半導体チップの一部が露出するように、開口部が設けられている。さらに、その開口部には、金属ブロックが嵌合して、半導体チップに接着されている。このようなフリップチップパッケージであることにより、半導体チップと配線基板を接続するバンプに加わる応力と、半導体チップそのものに加わる応力を低減するとともに、放熱効果も確保することができるとされている。
特開2000−223627号公報
上記特許文献1に記載されているフリップチップパッケージに関して、発明者は、さらに以下のようなことに着目した。配線基板と半導体チップとの熱膨張係数の差により、これらの間に熱応力が発生する。発明者は、この熱応力により、フリップチップパッケージに、反りまたは剥離が生じる可能性があることを見出した。
本発明によれば、
配線基板と、
前記配線基板上に、バンプを介して搭載された半導体チップと、
前記配線基板上のうち、前記半導体チップの周囲に設けられたスティフナと、
を備え、
前記スティフナは、
前記半導体チップの周囲に接着された接着部と、
前記半導体チップの上面とのなす角が0度より大きく、90度より小さい傾斜部と、
を備える半導体装置が提供される。
本発明によれば、
配線基板の上面に、バンプを介して、半導体チップを配置する工程と、
前記バンプを溶融させ、前記配線基板と前記半導体チップとを接合する接合工程と、
前記配線基板のうち、前記半導体チップの周囲に接着される接着部と、前記半導体チップの上面とのなす角が0度より大きく、90度より小さい傾斜部と、を備えるスティフナを、前記配線基板の上面に接着するスティフナ搭載工程と、
を備える半導体装置の製造方法が提供される。
本発明によれば、半導体チップの周囲に、スティフナが設けられている。このスティフナは、半導体チップの周囲に接着された接着部と、半導体チップの上面とのなす角が0度より大きく、90度より小さい傾斜部と、を備えている。この半導体装置において、温度が低くなるとき、配線基板は熱収縮する。このため、スティフナには、半導体チップに近づく方向に応力が加えられる。したがって、スティフナの傾斜部によって、半導体チップを配線基板に押し付けることができる。よって、フリップチップパッケージの反りまたは剥離を抑制することができる。
本発明によれば、フリップチップパッケージの反りまたは剥離を抑制することができる。
第1の実施形態に係る半導体装置の構成を示す図である。 第1の実施形態に係る半導体装置の製造方法を示すフローチャートである。 第1の実施形態に係る半導体装置の製造方法を説明するための断面図である。 第1の実施形態に係る半導体装置の製造方法を説明するための断面図である。 第1の実施形態の効果を説明するための図である。 第2の実施形態に係る半導体装置の製造方法を示すフローチャートである。 第3の実施形態に係る半導体装置の製造方法を示すフローチャートである。 第4の実施形態に係る半導体装置の製造方法を示すフローチャートである。 第5の実施形態に係る半導体装置の構成を示す図である。 第6の実施形態に係る半導体装置の構成を示す図である。 第7の実施形態に係る半導体装置の構成を示す図である。 第9の実施形態に係る半導体装置の構成を示す図である。 第10の実施形態に係るスティフナの構成を示す図である。
以下、本発明の実施の形態について、図面を用いて説明する。尚、すべての図面において、同様な構成要素には同様の符号を付し、適宜説明を省略する。
(第1の実施形態)
図1を用い、第1の実施形態に係る半導体装置10について説明する。この半導体装置10は、以下の構成を備えている。配線基板100上には、バンプ320を介して、半導体チップ300が搭載されている。また、配線基板100上のうち、半導体チップ300の周囲には、スティフナ400が設けられている。このスティフナ400は、半導体チップ300の周囲に接着された接着部420と、半導体チップ300の上面とのなす角θが0度より大きく、90度より小さい傾斜部と、を備えている。以下、詳細を説明する。
図1は、第1の実施形態に係る半導体装置の構成を示す図である。図1(a)は、図1(b)におけるA−A'線断面図を示している。また、図1(b)は、半導体装置10を上面側から見た平面図を示している。
図1(a)のように、半導体装置10は、配線基板100を備えている。配線基板100は、半導体チップ300を搭載して、マザーボードなどの他の配線基板(不図示)に接続するための板状部材である。具体的には、この配線基板100は、たとえば、インターポーザである。
また、配線基板100の上面および下面には、配線層(不図示)が設けられている。この上面および下面に設けられた配線層は、それぞれ、配線基板100内に設けられた貫通ビア(不図示)を介して、接続している。また、配線基板100の下面に設けられた配線層の下側には、はんだボール120が形成されている。一方、配線基板100の上面に設けられた配線層の上には、端子140が形成されている。
ここで、配線基板100を構成する材料としては、ガラスエポキシ樹脂、またはセラミックなどが挙げられる。なお、配線基板100に用いられるガラスエポキシ樹脂の熱膨張係数(後述α)は、およそ、12ppm/℃以上20ppm/℃以下である。また、配線基板100に用いられるセラミックの熱膨張係数は、およそ、5ppm/℃以上12ppm/℃以下である。
また、配線基板100上には、バンプ320を介して、半導体チップ300が搭載されている。この半導体チップ300の基板は、たとえばシリコン基板である。この半導体チップ300には、たとえば、FET(Field Effect Transistor)などの半導体素子(不図示)が形成されている。また、半導体チップ300上には、多層配線層(不図示)が形成されている。
多層配線層の最上層には、上記したバンプ320が設けられている。このバンプ320は、多層配線層に設けられた複数のビア(不図示)および配線(不図示)を介して、上記した半導体素子に接続している。また、このバンプ320は、たとえば、はんだバンプ、めっきバンプ、またはワイヤバンプなどである。そのバンプ320の材料は、たとえば、Snを含む合金である。具体的には、Sn−Ag、Sn−Ag−Cu、Sn−Pb、Sn−Cu、Sn−Biなどである。
半導体チップ300は、素子搭載面が配線基板100側になるように、配線基板100上に設けられている。また、半導体チップ300のバンプ320は、平面視で、配線基板100の端子140と重なるように配置されている。このように、半導体チップ300は、配線基板100と電気的に接続されている。
なお、バンプ320は、配線基板100の上面側に形成されていてもよい。この場合、半導体チップ300には、電極パッド(不図示)が設けられおり、この電極パッドとバンプ320が接続されている。
半導体チップ300と配線基板100との間には、アンダーフィル材200が充填されている。このアンダーフィル材200は、配線基板100と半導体チップ300との間を封止し、当該接合部分を物理的に保護するために設けられている。
ここで、配線基板100の熱膨張係数をα、半導体チップ300の熱膨張係数をαとしたとき、α>αである。なお、半導体チップ300がシリコン基板である場合は、αは、およそ2.4ppm/℃である。上記した配線基板100の材料のいずれの場合においても、上記式を満たす。このような場合に、たとえば、後述するように、温度が低くなるとき、反りが発生する可能性がある。
配線基板100上のうち、半導体チップ300の周囲には、スティフナ400が設けられている。ここで、スティフナ400とは、半導体チップ300を固定するために、半導体チップ300の周囲から当該半導体チップ300を支持するように、配線基板100上に設けられた固定部材のことである。
また、スティフナ400は、半導体チップ300の周囲に接着された接着部420と、半導体チップ300の上面とのなす角θが0度より大きく、90度より小さい傾斜部440と、を備えている。
スティフナ400の形状は、少なくとも、上記した接着部420および傾斜部440を有していればよい。したがって、スティフナ400の形状は、様々な形状とすることができる。具体的には、たとえば、板状とすることができる。これにより、スティフナ400の接着部420および傾斜部440は、たとえば、板状部材が屈曲することにより、形成されている。
接着部420は、配線基板100の上面に接して接着されている。接着部420は、たとえば、接着剤(不図示)などにより、配線基板100に接着されている。接着部420と配線基板100との絶縁性を保つ場合、接着剤としては、たとえば、有機系の非導電性接着剤である。一方、接着部420を配線基板100の何れかの端子(不図示)と接続してグランドに接地するなどの場合、接着剤としては、たとえば、導電性接着剤、または、上記バンプ320と同材料のはんだなどである。
接着部420の一端は、平面視で配線基板100よりも内側に配置されている。すなわち、接着部420は、配線基板100よりも外側に延出していない。これにより、製造工程において、半導体装置10の両端を持つ際に、スティフナ400が剥離することを抑制することができる。
また、傾斜部440と半導体チップ300の上面とのなす角θは、配線基板100が収縮したとき、配線基板100の収縮応力を、どの程度の強さの応力に変換して、半導体チップ300を配線基板100に押し付けるかに基づいて決定される。上述のように、傾斜部440と半導体チップ300の上面とのなす角θは、たとえば、0度より大きく、90度より小さい。より好ましくは、θは、30度以上60度以下である。これにより、傾斜部440は、配線基板100が収縮したときに、半導体チップ300を配線基板100に押し付けることができる。さらに、θが上記範囲内であることにより、半導体装置10の面積を過度に大きくすることがない。
ここでいう「配線基板100が収縮したとき」とは、半導体装置10において、温度が低くなるとき、熱膨張係数の異なる二つの部材が接合されていることにより、熱膨張係数αの小さい配線基板100が熱収縮することをいう。また、「温度が低くなるとき」とは、後述する製造工程のうち、接合工程において高温で接合した後に冷却する工程を行う場合、または、半導体装置10の使用環境が通常の温度から低温に変化する場合などを含む。このような場合に、傾斜部440は、半導体チップ300を配線基板100に押し付けることができる。この作用効果については、詳細を後述する。
傾斜部440は、接着部420よりも半導体チップ300側に配置されている。傾斜部440の底面は、少なくとも、半導体チップ300の露出側の角部(符号不図示)を含む方向に向くように配置されている。
上述のように、接合工程後の冷却工程において、半導体チップ300を配線基板100に押し付ける作用効果を得たい場合、傾斜部440は、半導体チップ300の角部に接していることが好ましい。また、傾斜部440は、半導体チップ300に応力をかけた状態で接していてもよい。さらには、傾斜部440は、弾性変形した状態で半導体チップ300に接していてもよい。なお、上記の場合、傾斜部440と半導体チップ300とは、固定されていない。これにより、製造工程後、および製造工程後の半導体装置10の使用時において、反りを抑制することができる。
一方、半導体装置10の使用環境が通常の温度から低温に変化するときに、半導体チップ300を配線基板100に押し付ける作用効果を得たい場合には、上記した傾斜部440が半導体チップ300に接している形態のほか、以下のような配置も可能である。上記場合には、通常時の傾斜部440は、半導体チップ300から離間して配置されていてもよい。このとき、当該離間している距離は、低温となった場合に、配線基板100の収縮量に基づいて、半導体チップ300と傾斜部440が接することができる距離であることが好ましい。
スティフナ400としては、剛性のある板状部材であることが好ましい。具体的には、たとえば、SUS304、SUS410、SUS430、42アロイ、またはAl合金(A5052P)などの金属板が挙げられる。
ここで、第1の実施形態では、配線基板100の熱膨張係数をα、スティフナ400の熱膨張係数をαとしたとき、α>αであることが好ましい。熱膨張係数α、αの単位をppm/℃としたとき、具体的には、下記のような部材の組み合わせとなる。配線基板100を構成する材料がガラスエポキシ樹脂である場合(12≦α≦20)、スティフナ400の材料としては、42アロイ(α=3)、SUS430(α=10.4)、SUS410(α=11)、またはSUS304(α=17.3)などであることが好ましい。一方、配線基板100を構成する材料がセラミックの場合(5≦α≦12)、42アロイ(α=3)、SUS410(α=11)、またはSUS430(α=10.4)などであることが好ましい。これにより、配線基板100が収縮したとき、スティフナ400の収縮量を配線基板100よりも小さくすることができる。すなわち、配線基板100が収縮したとき、スティフナ400の接着部420を縮小させることなく、スティフナ400は半導体チップ300に近づけることができる。したがって、確実に、半導体チップ300を配線基板100に押し付ける方向の応力を発生させることができる。
なお、傾斜部440が半導体チップ300に応力をかけた状態で接している場合は、スティフナ400の材料としては、上記熱膨張係数αによらず、どの材料を選択してもよい。
また、スティフナ400の厚さは、用いた材料の剛性、質量などを考慮して決められる。具体的には、その厚さは、0.1mm以上10mmである。より好ましくは、その厚さは、0.3mm以上3mmである。スティフナ400の厚さが上記範囲内であることにより、軽量化できるとともに、上記した半導体チップ300を押し付ける機能を有することができる。なお、スティフナ400の厚さが上記下限値以下である場合は、剛性が弱く、半導体チップ300を押し付ける効果を得ることが難しい。
また、スティフナ400は、スペーサー(不図示)を介して、配線基板100上に設けられていてもよい。このスペーサーの厚さを調整することにより、半導体チップ300を配線基板100に押し付ける方向の応力の強さを調整することができる。
図1(b)のように、半導体チップ300は、平面視で配線基板100の中央に配置されている。言い換えれば、半導体チップ300は、平面視で、配線基板100内で中心対称となるように配置されている。これにより、配線基板100が収縮したときに、半導体チップ300と配線基板100との間に均等に応力を発生させることができる。すなわち、配線基板100が収縮したときに、局所的に応力が強い部分を発生させることがない。
また、スティフナ400は、半導体チップ300の周囲を囲むように配置されている。ここでは、4つのスティフナ400が、それぞれ半導体チップ300の四辺に並んで設けられている。これにより、4方向からの収縮力に対して、半導体チップ300を配線基板100に押し付けることができる。
また、スティフナ400のうち、接着部420および傾斜部440の形状は、平面視で台形となっている。ここでは、隣り合う接着部420は、互いの台形の側辺が接するように配置されている。これにより、半導体装置10の全体の剛性を向上させることができる。
スティフナ400のうち、傾斜部440は、平面視で、それぞれ半導体チップ300の各辺に対向するように設けられている。傾斜部440の下面と、半導体チップ300の各辺とは、平行である。これにより、配線基板100が収縮したとき、傾斜部440の一部が半導体チップ300と点で接するようなことがない。すなわち、配線基板100が収縮したとき、傾斜部440は、半導体チップ300と辺で接することができる。
また、傾斜部440の一部は、平面視で半導体チップ300と重なっている。これにより、配線基板100が収縮したとき、半導体チップ300を配線基板100に接触させることができる。
なお、平面視で対抗する位置にある二つのスティフナ400は、半導体チップ300を挟んで離間して配置されている。この二つのスティフナ400が相互に半導体チップ300の上部で接続、または干渉している場合、配線基板100が収縮したとき、半導体チップ300を配線基板100に押し付ける効果を得ることができない。
さらに、配線基板100の上面は、封止樹脂(不図示)により封止されていてもよい。この場合、封止樹脂は、半導体チップ300およびスティフナ400を覆うように設けられている。これにより、半導体チップ300をさらに保護することができる。なお、この場合では、上述のスティフナ400は、半導体チップ300に接していることが好ましい。
次に、図2〜図3を用い、第1の実施形態に係る半導体装置10の製造方法について、説明する。図2は、第1の実施形態に係る半導体装置の製造方法を示すフローチャートである。図3および図4は、第1の実施形態に係る半導体装置10の製造方法を説明するための断面図である。第1の実施形態に係る半導体装置10の製造方法は、以下の工程を備えている。まず、配線基板100の上面に、バンプ320を介して、半導体チップ300を配置する(S120)。次いで、バンプ320を溶融させ、配線基板100と半導体チップ300とを接合する(接合工程、S130)。次いで、配線基板100のうち、半導体チップ300の周囲に接着される接着部420と、半導体チップ300の上面とのなす角θが0度より大きく、90度より小さい傾斜部440と、を備えるスティフナ400を、配線基板100の上面に接着する(スティフナ搭載工程、S140)。以下詳細を説明する。
まず、図1で示されているように、以下のように、配線基板100を準備する。はじめに、たとえば、板状の基材の上面および下面に、配線層を形成する。次いで、基材に貫通ビアホールを形成する。次いで、貫通ビアホールに、めっきにより金属を埋め込み、貫通ビアを形成する。次いで、配線層をパターニングする。次いで、基材の上面に形成された配線層の上に、端子140を形成する。以上のように、配線基板100を形成する(以上、不図示)。
また、上記のように、配線基板100を準備する工程と並行して、以下のように、半導体チップ300を準備する。はじめに、たとえば、シリコン基板に、FETなどの半導体素子(不図示)を形成する。次いで、多層配線層を形成する層間絶縁層に、ビアおよび配線を形成する。次いで、多層配線層の最上層に、バンプ320を形成する。次いで、ダイシングを行う。以上により、半導体チップ300を形成する(以上、準備工程、S110)。
次いで、図2(a)のように、たとえば、ポッティング法により、配線基板100の上面に、液状のアンダーフィル材200を塗布する。なお、アンダーフィル材200は、シート状でもよく、ラミネートにより形成してもよい。
次いで、図2(b)のように、配線基板100の上面に、バンプ320を介して、半導体チップ300を配置する(S120)。このとき、半導体チップ300のバンプ320を、平面視で、配線基板100の端子140と重なるように配置する。なお、この段階では、バンプ320は、溶融しておらず、アンダーフィル材200による仮接着の状態である。
次いで、図2(b)の仮接着の状態から、たとえば、リフロー装置などにより、「バンプ溶融温度」まで上昇させて、バンプ320を溶融させ、配線基板100と半導体チップ300とを接合する(S130)。ここでいう「バンプ溶融温度」とは、半導体チップ300におけるバンプ320が溶融し、配線基板100における端子140と接合するための温度のことをいう。したがって、バンプ320の材料に応じて、適宜温度を調整する。具体的には、バンプ320がSn−Agである場合には、バンプ溶融温度は220℃である。また、この接合工程(S130)において、アンダーフィル材200を硬化させてもよい。
次いで、図3(a)のように、配線基板100のうち、半導体チップ300の周囲に接着される接着部420と、半導体チップ300の上面とのなす角θが0度より大きく、90度より小さい傾斜部440と、を備えるスティフナ400を、配線基板100の上面に接着する(スティフナ搭載工程、S140)。なお、スティフナ400の接着には、接着剤などを用いる。また、第1の実施形態では、スティフナ搭載工程を、上述のバンプ溶融温度で行う。このとき、たとえば、スティフナ400の傾斜部440を、半導体チップ300の角部に接触するように配置する。なお、この段階では、配線基板100と半導体チップ300との間には、反りを生じさせるような応力は生じていない。
次いで、配線基板100の上面に、スティフナ400が搭載された状態で冷却する(冷却工程、S150)。このとき、比較的大きい熱膨張係数αを有する配線基板100は熱収縮する。これにより、スティフナ400は半導体チップ300に近づく方向に力が加えられる。したがって、スティフナ400の傾斜部440によって、半導体チップ300を配線基板100に押し付けることができる。
さらに、上記図3(a)の形態から、配線基板100の上面を、半導体チップ300およびスティフナ400を覆うように、封止樹脂(不図示)により封止してもよい。
次いで、図3(b)のように、基材の下面に形成された配線層の下側に、はんだボール120を形成する(S160)。
以上のようにして、第1の実施形態に係るフリップチップパッケージの半導体装置10を得る。
次に、図5を用い、第1の実施形態の効果について説明する。
図5は、第1の実施形態の効果を説明するための図である。また、図5は、上記した半導体装置10において、「温度が低くなるとき」を示している。上述のように、「温度が低くなるとき」とは、接合工程(S130)後に冷却工程(S150)を行う場合、または、半導体装置10の使用環境が通常の温度から低温に変化する場合などを含む。
図5のように、半導体チップ300の周囲に、スティフナ400が設けられている。このスティフナ400は、上述のように、半導体チップ300の周囲に接着された接着部420と、半導体チップ300の上面とのなす角θが0度より大きく、90度より小さい傾斜部440と、を備えている。
この半導体装置10において、温度が低くなるとき、配線基板100は熱収縮する。このとき、配線基板100は、熱収縮による応力Fが発生する。このため、スティフナ400には、半導体チップ300に近づく方向に応力Fが加えられる。
応力Fにより、スティフナ400が半導体チップ300に近づこうとする。これにより、スティフナ400の傾斜部440は、半導体チップ300の角部に押し付けられる。したがって、半導体チップ300には、傾斜部440の角度θや、スティフナ400のヤング率に基づいて、配線基板100に押し付けられる方向の応力成分Fが働く。このようにして、スティフナ400の傾斜部440によって、半導体チップ300を配線基板100に押し付けることができる。
以上のように、本実施形態によれば、フリップチップパッケージの反りまたは剥離を抑制することができる。
(第2の実施形態)
図6は、第2の実施形態に係る半導体装置の製造方法を示すフローチャートである。第2の実施形態は、スティフナ搭載工程(S240)を「耐熱保証温度」で行う点を除いて、第1の実施形態と同様である。以下、詳細を説明する。
図6のように、接合工程(S230)までは、第1の実施形態と同様の工程を行う。なお、この接合工程(S230)は、高温のバンプ溶融温度で行う。
次いで、バンプ溶融温度から「耐熱保証温度」まで冷却する。ここでいう「耐熱保証温度」とは、ユーザーが半導体装置10を使用しうる環境のうち、最も高い温度の環境を想定して、品質を保証するための温度のことをいう。この耐熱保証温度は、たとえば、上記したバンプ溶融温度よりも低い。具体的には、たとえば、車載用途の半導体装置10である場合には、耐熱保証温度は105℃である。
この耐熱保証温度において、スティフナ400を配線基板100上に搭載する(S240)。以降の工程は、第1の実施形態と同様である。
第2の実施形態によれば、スティフナ搭載工程(S240)を「耐熱保証温度」で行う。これにより、耐熱保証温度より低い温度範囲において、スティフナ400の傾斜部440によって、半導体チップ300を配線基板100に押し付けることができる。また、スティフナ搭載工程(S240)の耐熱保証温度は任意に設定することができ、ユーザーの使用温度に応じて、決定することができる。したがって、耐熱保証温度の範囲内において、配線基板100と半導体チップ300との反りまたは剥離等の不良が発生しないことを保証することができる。
なお、第2の実施形態では、耐熱保証温度がバンプ溶融温度よりも低い場合を説明したが、逆に、耐熱保証温度がバンプ溶融温度よりも高い場合であってもよい。
(第3の実施形態)
図7は、第3の実施形態に係る半導体装置の製造方法を示すフローチャートである。第3の実施形態は、スティフナ搭載工程(S350)を冷却工程(S340)後に行う点を除いて、第1の実施形態と同様である。以下、詳細を説明する。
第3の実施形態は、半導体装置10の使用環境が通常の温度から低温に変化するときに、半導体チップ300を配線基板100に押し付ける作用効果を得たい場合の実施形態である。
図7のように、接合工程(S330)までは、第1の実施形態と同様の工程を行う。
次いで、バンプ溶融温度から「常温」まで冷却する(S340)。ここでいう「常温」とは、製造工程において、クリーンルームなどの作業環境下における通常の温度のことをいう。具体的には、「常温」は、たとえば、22℃のことである。
常温において、スティフナ400を配線基板100上に搭載する(S350)。このとき、スティフナ400を、傾斜部440が半導体チップ300から離間するように配置していてもよい。なお、当該離間している距離は、低温となった場合に、配線基板100の収縮量に基づいて、半導体チップ300と傾斜部440が接することができる距離であることが好ましい。以降の工程は、第1の実施形態と同様である。
第3の実施形態によれば、接合工程(S330)において、配線基板100上に、半導体チップ300を固定する。その後に、スティフナ搭載工程を行う。このようにして、半導体チップ300の搭載と、スティフナ400の搭載を別工程で行う。すなわち、半導体チップ300の搭載と、スティフナ400の搭載とを独立させている。これにより、半導体チップ300を搭載する際に、位置ズレ等が発生することを抑制することができる。
また、第3の実施形態によれば、常温でスティフナ搭載工程(S350)を行う。これにより、半導体装置10の使用環境が通常の温度から低温に変化するときに、半導体チップ300を配線基板100に押し付ける作用効果を得ることができる。極低温での使用も予想される車載用途での半導体装置10に特に有効である。
さらに、第3の実施形態によれば、スティフナ400を、傾斜部440が半導体チップ300から離間するように配置することができる。これにより、半導体装置10の使用環境が通常の温度から低温に変化するときのみに、半導体チップ300を配線基板100に押し付けることができる。すなわち、半導体チップ300に、不必要な過度のテンションをかけることがない。
(第4の実施形態)
図8は、第4の実施形態に係る半導体装置の製造方法を示すフローチャートである。第3の実施形態は、スティフナ搭載工程(S350)を、冷却工程(S340)後に行い、再度加熱して行う点を除いて、第3の実施形態と同様である。以下、詳細を説明する。
図8のように、配置工程(S420)までは、第1の実施形態と同様に行う。第4の実施形態において、この段階では、配線基板100と半導体チップ300との間には、アンダーフィル材200を形成しない。
次いで、バンプ溶融温度まで上昇させて、バンプ320を溶融させ、配線基板100と半導体チップ300とを接合する(S430)。
次いで、バンプ溶融温度から常温まで、冷却する(S440)。冷却した状態で、配線基板100と半導体チップ300との間に、アンダーフィル材200を注入する(アンダーフィル材注入工程、S450)。
次いで、再度加熱して、スティフナ400を配線基板100上に搭載する(S460)。このとき、たとえば、アンダーフィル材200の硬化温度まで上昇させる。これにより、スティフナ400を搭載するための加熱と、アンダーフィル材200の硬化のための加熱を兼ねることができる。
以降の工程は、第3の実施形態と同様である。
第4の実施形態によれば、第3の実施形態と同様にして、半導体チップ300の搭載と、スティフナ400の搭載を別工程で行う。これにより、半導体チップ300を搭載する際に、位置ズレ等が発生することを抑制することができる。
また、第4の実施形態によれば、スティフナ搭載工程(S460)を、アンダーフィル材200の硬化温度で行う。これにより、スティフナ400を搭載するための加熱と、アンダーフィル材200の硬化のための加熱を兼ねることができる。
(第5の実施形態)
図9は、第5の実施形態に係る半導体装置10の構成を示す図である。第5の実施形態は、以下の点を除いて、第1の実施形態と同様である。半導体チップ300上には、放熱板500が設けられている。また、スティフナ400は、放熱板500を介して、半導体チップ300を配線基板100に押し付ける。以下、詳細を説明する。
図9(a)は、図9(b)におけるA−A'線断面図を示している。また、図9(b)は、半導体装置10を上面側から見た平面図を示している。
図9(a)のように、半導体チップ300上には、放熱板500が設けられている。放熱板500は、たとえば、接着剤などにより、半導体チップ300の上面に接着されている。
放熱板500の材料は、たとえば、熱伝導性の良い金属が好ましい。具体的には、放熱板500の材料は、たとえば、Cuである。
第5の実施形態では、スティフナ400は、半導体チップ300ではなく、放熱板500の一部と接している。これにより、スティフナ400は、放熱板500を介して、半導体チップ300を配線基板100に押し付けることができる。
また、放熱板500には、たとえば、平坦部520および傾斜部540が設けられている。放熱板500の傾斜部540は、スティフナ400の傾斜部440の下面と接するように形成されている。すなわち、スティフナ400の傾斜部440の傾斜角と、放熱板500の傾斜部540の傾斜角とは等しい。これにより、スティフナ400は、線ではなく面により接していることにより、安定的に、半導体チップ300を配線基板100に押し付けることができる。
また、放熱板500の傾斜部540は、スティフナ400の傾斜部440とは固定されていない。配線基板100が熱収縮してスティフナ400が近づいたとき、スティフナ400の傾斜部440は、配線基板100の傾斜部540を滑りながら、半導体チップ300を配線基板100に押し付ける。
図9(b)のように、平面視での放熱板500の面積は、少なくとも半導体チップ300以上の面積を有している。これにより、スティフナ400の傾斜部440は、半導体チップ300の角部ではなく、放熱板500と接することができる。したがって、上述のように、スティフナ400は、放熱板500を介して、半導体チップ300を配線基板100に押し付けることができる。
図9(a)の場合では、上述のように、スティフナ400の傾斜部440の下面は、平面視で半導体チップ300の外側において、放熱板500の傾斜部540と接している。
スティフナ400の傾斜部440の一部は、平面視で放熱板500と重なっている。したがって、本実施形態では、スティフナ400の傾斜部440の一部が、平面視で半導体チップ300と重なっていない形態であってもよい。
なお、放熱板500の下面は、半導体チップ300の上面と同じ大きさとすることができる。この場合、放熱板500の傾斜部540は、平面視で半導体チップ300の側辺よりも内側に形成されていてもよい。
第5の実施形態における半導体装置10の製造方法では、放熱板500を取り付ける工程は、どのタイミングで行ってもよいが、たとえば、スティフナ搭載工程の前に、放熱板500を取り付ける工程を行うことが好ましい。
第5の実施形態によれば、半導体チップ300上には、放熱板500が設けられている。これにより、配線基板100が熱収縮してスティフナ400が近づいたとき、スティフナ400は、放熱板500を介して、半導体チップ300を配線基板100に押し付けることができる。したがって、放熱板500を介していることにより、スティフナ400によって、半導体チップ300を損傷させることがなく、配線基板100と半導体チップ300との反りまたは剥離を抑制することができる。
(第6の実施形態)
図10は、第6の実施形態に係る半導体装置の構成を示す図である。第6の実施形態は、以下の点を除いて、第5の実施形態と同様である。放熱板500は、平面視で半導体チップ300よりも外側に延出している延出部560を備えている。以下、詳細を説明する。
図10(a)は、図10(b)におけるA−A'線断面図を示している。また、図10(b)は、半導体装置10を上面側から見た平面図を示している。
図10(a)のように、第5の実施形態と同様に、半導体チップ300上には、放熱板500が設けられている。
放熱板500には、平面視で半導体チップ300よりも外側に延出している延出部560が設けられている。この延出部560は、たとえば、スティフナ400の傾斜部440に接するように形成されている。すなわち、延出部560は、第4の実施形態における傾斜部540をさらに長くしたものである。
放熱板500の延出部560は、たとえば、板状部材を屈曲させることにより形成されている。具体的には、放熱板500は、たとえば、プレス加工により形成されている。なお、放熱板500の四つ角は、分割されていてもよい。
放熱板500の延出部560は、スティフナ400の傾斜部440とは固定されていない。配線基板100が熱収縮してスティフナ400が近づいたとき、スティフナ400の傾斜部440は、配線基板100の延出部560を滑りながら、半導体チップ300を配線基板100に押し付ける。
放熱板500の延出部560の一端は、たとえば、半導体チップ300の上面よりも下まで延出している。この場合、スティフナ400の傾斜部440の高さは、たとえば、放熱板500の上面よりも低くすることができる。これにより、放熱板500の上面全体を開放することができる。また、たとえば、放熱板500の上面にヒートスプレッダなどをさらに設けることもできる。
図10(b)のように、放熱板500の延出部560の一端は、たとえば、半導体チップ300の側辺よりも外側に延出している。なお、放熱板500の下面は、少なくとも半導体チップ300以上の大きさであればよい。
第6の実施形態によれば、放熱板500には、平面視で半導体チップ300よりも外側に延出している延出部560が設けられている。これにより、スティフナ400の傾斜部440が、放熱板500と接する面積が広くなる。したがって、第4の実施形態よりも、さらに安定的に半導体チップ300を配線基板100に押し付けることができる。
(第7の実施形態)
図11は、第7の実施形態に係る半導体装置の構成を示す図である。第7の実施形態は、以下の点を除いて、第1の実施形態と同様である。配線基板100は、半導体チップ300の搭載面に、スティフナ400の接着部420の一端を係止する段差部160を備えている。以下、詳細を説明する。
図11(a)は、図11(b)におけるA−A'線断面図を示している。また、図11(b)は、半導体装置10を上面側から見た平面図を示している。
図11(a)のように、配線基板100は、半導体チップ300の搭載面に、スティフナ400の接着部420の一端を係止する段差部160を備えている。この段差部160は、たとえば、配線基板100の基材を切削加工することにより、同じ材料で形成されたものである。
一方で、この段差部160は、配線基板100とは別の部材によって形成されていてもよい。この場合、配線基板100とほぼ同等の熱膨張係数を有する材料で形成されていることが好ましい。また、具体的には、別部材で形成された段差部160としては、無酸素銅を用いることができる。
スティフナ400の接着部420の側面は、段差部160と接している。これにより、半導体チップ300からの反力を生じても、段差部160で止めることができる。
第7の実施形態によれば、配線基板100は、半導体チップ300の搭載面に、スティフナ400の接着部420の一端を係止する段差部160を備えている。配線基板100が熱収縮してスティフナ400が近づいたとき、スティフナ400には半導体チップ300から反力を受ける。このとき、上記のように段差部160が設けられていることにより、この半導体チップ300からの反力を受け止めることができる。したがって、より確実に、半導体チップ300を配線基板100に押し付けることができる。
以上の第7の実施形態によれば、配線基板100に段差部160が設けられている場合を説明したが、その場合に限定されるものではない。別の方法でも、スティフナ400の接着部420が配線基板100に係止していればよい。たとえば、スティフナ400の接着部420の下面に、凸部(不図示)が形成されていてもよい。これにより、当該凸部が配線基板100内に入り込み、スティフナ400を係止することができる。また、たとえば、スティフナ400の接着部420がL字に曲げられており、当該L字に曲げられた部分が配線基板100の段差部160に接していてもよい。これにより、より確実にスティフナ400を係止することができる。
(第8の実施形態)
第8の実施形態は、以下の点を除いて、第5の実施形態と同様である。配線基板100の熱膨張係数をα、スティフナ400の熱膨張係数をα、放熱板500の熱膨張係数をαとしたとき、α<αかつα<αである。また、スティフナ400の接着部420と配線基板100とを接着する接着剤の硬化温度は、放熱板500と半導体チップ300とを接着する接着剤の硬化温度よりも低い。以下、詳細を説明する。
第8の実施形態における半導体装置10の外観は、図9で示されているように、第5の実施形態と同様である。第5の実施形態では、温度が低くなったときに、スティフナ400によって、半導体チップ300を配線基板100に押し付けることができる。これに対して、第8の実施形態では、温度が高くなったときに上記効果を得ることができる。
配線基板100の熱膨張係数をα、スティフナ400の熱膨張係数をα、放熱板500の熱膨張係数をαとしたとき、α<αかつα<αである。
熱膨張係数α、α3、αの単位をppm/℃としたとき、具体的には、下記のような部材の組み合わせとなる。配線基板100を構成する材料がガラスエポキシ樹脂である場合(12≦α≦20)、スティフナ400の材料としては、Al合金(A5052P)(α=23.8)である。一方、配線基板100を構成する材料がセラミックの場合(5≦α≦12)、Cu(14.8≦α≦16.8)、SUS304(α=17.3)、またはAl合金(A5052P)(α=23.8)などである。また、放熱板500の材料としては、スティフナ400と同じ材料を用いることができる。
配線基板100の熱膨張係数αよりも、スティフナ400の熱膨張係数αまたは放熱板500の熱膨張係数αの方が大きいため、常温では、スティフナ400および放熱板500は、配線基板100よりも縮んでいる。すなわち、スティフナ400と放熱板500は、少なくとも相互に応力はかかっていない。また、たとえば、スティフナ400と放熱板500は接しておらず、互いに離間して配置されている。また、当該離れている距離は、スティフナ400と放熱板500の熱膨張係数に基づいて決められている。
常温から温度が高くなるとき、スティフナ400は膨張することにより、放熱板500を配線基板100側に押し付ける。なお、配線基板100も膨張するが、その膨張量よりもスティフナ400の膨張量の方が大きい。これにより、半導体チップ300を配線基板100に押し付けることができる。
また、スティフナ400の接着部420と配線基板100とを接着する接着剤の硬化温度は、放熱板500と半導体チップ300とを接着する接着剤の硬化温度よりも低い。これにより、スティフナ搭載工程において、さきにスティフナを固定した状態で、放熱板500を固定することができる。
第8の実施形態における半導体装置10の製造方法は、以下の点で、第5の実施形態と異なる。
配線基板100と半導体チップ300とを接合する接合工程の後に、常温まで冷却する工程を行う。
次いで、常温の状態で、半導体チップ300上に、放熱板500を接着剤で仮接着する。次いで、配線基板100上にスティフナ400を接着剤で仮接着する。ここで、上述のように、スティフナ400の接着部420と配線基板100とを接着する接着剤の硬化温度は、放熱板500と半導体チップ300とを接着する接着剤の硬化温度よりも低い。
次いで、上記構成の半導体装置10を、加熱炉に投入して、それぞれの接着剤を硬化させる。このとき、スティフナ400を固定する接着剤の硬化温度の方が、放熱板500を固定する接着剤の硬化温度よりも低いため、スティフナ400の方が先に配線基板100上に固着される。さらに、温度を上昇させると、スティフナ400は、接着部420が固定されながら膨張することにより、傾斜部440が放熱板500を配線基板100側に押し付ける。その後、配線基板100側に押し付けられた状態で、放熱板500は半導体チップ300上に固着される。次いで、常温まで冷却する。
以上のようにして、第8の実施形態における半導体装置10を得る。
第8の実施形態によれば、配線基板100の熱膨張係数αよりも、スティフナ400の熱膨張係数αと放熱板500の熱膨張係数αの方が大きい。これにより、温度が高くなったときに、半導体チップ300を配線基板100に押し付ける効果を得ることができる。
また、第8の実施形態によれば、スティフナ400の接着部420と配線基板100とを接着する接着剤の硬化温度は、放熱板500と半導体チップ300とを接着する接着剤の硬化温度よりも低い。これにより、スティフナ400の傾斜部440を利用して、放熱板500を半導体チップ300上に押し付けて固着させることができる。
(第9の実施形態)
図12は、第8の実施形態に係る半導体装置10の構成を示す図である。第9の実施形態は、スティフナ400が2つである点を除いて、第1の実施形態と同様である。以下、詳細を説明する。
図12(a)は、図12(b)におけるA−A'線断面図を示している。また、図12(b)は、半導体装置10を上面側から見た平面図を示している。
図12(a)のように、第1の実施形態と同様に、スティフナ400は、半導体チップ300を挟んで対向する位置に配置されている。
図12(b)のように、第8の実施形態では、スティフナ400は、2つで構成されていてもよい。たとえば、図12(b)の半導体チップ300に対して左右の位置に、2つのスティフナ400が配置されている。一方で、半導体チップ300に対して上下の位置には、スティフナ400が設けられていない。
2つのスティフナ400の配置は、熱応力の分布に応じて、調整されている。配線基板100が長方形である場合は、たとえば、長手方向の熱応力が強いため、スティフナ400は、この長手方向において、互いに対向するように配置されている。すなわち、配線基板100の短辺に並んで、スティフナ400が配置されている。
図12(b)の配置に限られず、半導体チップ300の対角線上に配置されていてもよい。その場合、スティフナ400は、接着部420がL字形であってもよい。
第9の実施形態によれば、スティフナ400は、2つ配置されている。配線基板100が熱応力によって変形することで、反りまたは剥離が発生するとき、たとえば、2つのスティフナ400は、その熱応力が顕著な方向に合わせて、互いに対向するように配置することができる。
また、第9の実施形態によれば、スティフナ400が配置されていない配線基板100上に、他の半導体チップ(不図示)やディスクリート部品(不図示)を搭載することができる。
(第10の実施形態)
図13は、第9の実施形態に係るスティフナ400の構成を示す図である。第10の実施形態は、スティフナ400が一部品で形成されている点を除いて、第1の実施形態と同様である。以下、詳細を説明する。
図13(a)は、図13(b)におけるB−B'線断面図を示している。また、図13(b)は、スティフナ400を上面側から見た平面図を示している。同様にして、図13(c)は、図13(d)におけるB−B'線断面図を示している。また、図13(d)は、スティフナ400を上面側から見た平面図を示している。
図13(a)、図13(b)は、屈曲加工する前のスティフナ400を示している。一方、図13(c)、図13(d)は、屈曲加工後のスティフナ400を示している。
図13(a)のように、スティフナ400は、一部品により形成されている。ここでは、スティフナ400は、たとえば、1枚の金属板から形成されている。
図13(b)のように、スティフナ400は、中心に矩形状の開口部(符号不図示)と、開口部の角部から外形の角部に向けて設けられたスリット部(符号不図示)と、を有している。このスティフナ400は、たとえば、エッチング加工により形成されている。
図13(c)のように、2つのスリット部の一端を結んだ直線で屈曲させることにより、スティフナ400の4つの傾斜部440が形成されている。屈曲させる直線部分は、あらかじめ、ハーフエッチングが施されていてもよい。
第9の実施形態では、スティフナ400は、第1の実施形態と同様に配置することができる。すなわち、図1(b)において、半導体チップ300は、スティフナ400の開口部の下の中央に配置されている。また、4つの傾斜部440は、半導体チップ300の4辺にそれぞれ平行になるように配置されている。
第10の実施形態によれば、スティフナ400が一部品で形成されている。これにより、半導体装置10の剛性を向上させることができる。また、スティフナ搭載工程を短縮化することができる。また、第10の実施形態によれば、スティフナ搭載工程において、半導体チップ300が開口部の中心に来るように自己整合的に配置することができる。
以上の実施形態においては、スティフナ400が板状である場合を説明したが、板厚が半導体チップ300の上面よりも高い部材を用いて、切削加工により傾斜部440を形成したスティフナ400であってもよい。
以上、図面を参照して本発明の実施形態について述べたが、これらは本発明の例示であり、上記以外の様々な構成を採用することもできる。
10 半導体装置
100 配線基板
120 はんだボール
140 端子
160 段差部
200 アンダーフィル材
300 半導体チップ
320 バンプ
400 スティフナ
420 接着部
440 傾斜部
500 放熱板
520 平坦部
540 傾斜部
560 延出部

Claims (10)

  1. 配線基板と、
    前記配線基板上に、バンプを介して搭載された半導体チップと、
    前記配線基板上のうち、前記半導体チップの周囲に設けられたスティフナと、
    を備え、
    前記スティフナは、
    前記半導体チップの周囲に接着された接着部と、
    前記半導体チップの上面とのなす角が0度より大きく、90度より小さい傾斜部と、
    を備える半導体装置。
  2. 請求項1に記載の半導体装置において、
    前記配線基板の熱膨張係数をα、前記半導体チップの熱膨張係数をαとしたとき、α>αである半導体装置。
  3. 請求項1または2に記載の半導体装置において、
    前記傾斜部の一部は、平面視で前記半導体チップと重なっている半導体装置。
  4. 請求項1〜3のいずれか一項に記載の半導体装置において、
    前記半導体チップ上に設けられた放熱板をさらに備え、
    前記スティフナは、前記放熱板を介して、前記半導体チップを前記配線基板に押し付ける半導体装置。
  5. 請求項4に記載の半導体装置において、
    前記放熱板は、平面視で前記半導体チップよりも外側に延出している延出部を備える半導体装置。
  6. 請求項1〜5のいずれか一項に記載の半導体装置において、
    前記配線基板の熱膨張係数をα、前記スティフナの熱膨張係数をαとしたとき、α>αである半導体装置。
  7. 請求項4または5に記載の半導体装置において、
    前記配線基板の熱膨張係数をα、前記スティフナの熱膨張係数をα、前記放熱板の熱膨張係数をαとしたとき、α<αかつα<αであり、
    前記スティフナの前記接着部と前記配線基板とを接着する接着剤の硬化温度は、前記放熱板と前記半導体チップとを接着する接着剤の硬化温度よりも低い半導体装置。
  8. 請求項1〜7のいずれか一項に記載の半導体装置において、
    前記配線基板は、前記半導体チップの搭載面に、前記スティフナの前記接着部の一端を係止する段差部を備える半導体装置。
  9. 配線基板の上面に、バンプを介して、半導体チップを配置する工程と、
    前記バンプを溶融させ、前記配線基板と前記半導体チップとを接合する接合工程と、
    前記配線基板のうち、前記半導体チップの周囲に接着される接着部と、前記半導体チップの上面とのなす角が0度より大きく、90度より小さい傾斜部と、を備えるスティフナを、前記配線基板の上面に接着するスティフナ搭載工程と、
    を備える半導体装置の製造方法。
  10. 請求項9に記載の半導体装置の製造方法において、
    前記配線基板の上面に前記スティフナが搭載された状態で冷却する工程を備える半導体装置の製造方法。
JP2011143999A 2011-06-29 2011-06-29 半導体装置および半導体装置の製造方法 Withdrawn JP2013012570A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011143999A JP2013012570A (ja) 2011-06-29 2011-06-29 半導体装置および半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011143999A JP2013012570A (ja) 2011-06-29 2011-06-29 半導体装置および半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2013012570A true JP2013012570A (ja) 2013-01-17

Family

ID=47686223

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011143999A Withdrawn JP2013012570A (ja) 2011-06-29 2011-06-29 半導体装置および半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP2013012570A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11469188B2 (en) 2020-06-16 2022-10-11 Samsung Electronics Co., Ltd. Semiconductor package
US11870019B2 (en) 2020-02-28 2024-01-09 Nichia Corporation Wavelength-converting member and light emitting device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11870019B2 (en) 2020-02-28 2024-01-09 Nichia Corporation Wavelength-converting member and light emitting device
US11469188B2 (en) 2020-06-16 2022-10-11 Samsung Electronics Co., Ltd. Semiconductor package

Similar Documents

Publication Publication Date Title
KR102608133B1 (ko) 반도체 장치
KR101919248B1 (ko) 휘어짐 제어 구조체를 갖는 반도체 디바이스 패키지
US6949404B1 (en) Flip chip package with warpage control
TWI529878B (zh) 集成電路封裝件及其裝配方法
KR101489325B1 (ko) 플립-칩 방식의 적층형 파워 모듈 및 그 파워 모듈의제조방법
US7936054B2 (en) Multi-chip package
JP5141076B2 (ja) 半導体装置
US8174114B2 (en) Semiconductor package structure with constraint stiffener for cleaning and underfilling efficiency
JP5387685B2 (ja) 半導体装置の製造方法
WO2001059839A1 (en) Mounting structure for semiconductor chip, semiconductor device, and method of manufacturing semiconductor device
JP2006216776A (ja) 樹脂封止型半導体装置
JP2010165923A (ja) 半導体装置、及びその製造方法
JP6406996B2 (ja) 半導体装置
US9153541B2 (en) Semiconductor device having a semiconductor chip mounted on an insulator film and coupled with a wiring layer, and method for manufacturing the same
JP2013012570A (ja) 半導体装置および半導体装置の製造方法
US7804179B2 (en) Plastic ball grid array ruggedization
KR101418399B1 (ko) 플립-칩 방식의 적층형 파워 모듈 및 그 파워 모듈의 제조방법
JP4697118B2 (ja) 電子装置
JPH11121525A (ja) 半導体装置
JP4585216B2 (ja) 半導体装置およびその製造方法
JP2010118482A (ja) 半導体装置及びその製造方法
JP5525856B2 (ja) 半導体モジュール
JP2008124248A (ja) 半導体装置
JP2007096025A (ja) 半導体装置の製造方法
JP2010129625A (ja) 電子装置および半導体装置

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20140902