JP5525856B2 - 半導体モジュール - Google Patents
半導体モジュール Download PDFInfo
- Publication number
- JP5525856B2 JP5525856B2 JP2010038070A JP2010038070A JP5525856B2 JP 5525856 B2 JP5525856 B2 JP 5525856B2 JP 2010038070 A JP2010038070 A JP 2010038070A JP 2010038070 A JP2010038070 A JP 2010038070A JP 5525856 B2 JP5525856 B2 JP 5525856B2
- Authority
- JP
- Japan
- Prior art keywords
- insulating substrate
- solder joint
- wiring
- wiring portion
- solder
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1301—Thyristor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
- H01L2924/13055—Insulated gate bipolar transistor [IGBT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/35—Mechanical effects
- H01L2924/351—Thermal stress
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Die Bonding (AREA)
Description
第1の実施の形態における半導体モジュール100は、図1〜図3に示すように、半導体素子10、はんだ接合部12、界面層14、配線部16、絶縁基板18、導電部20、界面層22及び放熱部24を含んで構成される。
第2の実施の形態における半導体モジュール200は、図10〜図12に示すように、半導体素子10、はんだ接合部30、配線部32、絶縁基板34、導電部36及び放熱部24を含んで構成される。
第3の実施の形態における半導体モジュール300は、第1の実施の形態における半導体モジュール100の変形例である。半導体モジュール300では、図19の断面図に示すように、配線部16の隅のみならず、半導体素子10が配置された領域下全面に亘って配線部16を除去した領域を設ける。配線部16の除去領域は、特に限定されるものでなく、例えば、格子状や線状であってもよい。また、配線部16の表面及び配線部16の除去領域における絶縁基板18の表面にははんだとの濡れ性が高いニッケル(Ni)等の金属を形成する。
第4の実施の形態における半導体モジュール400は、第2の実施の形態における半導体モジュール200の変形例である。半導体モジュール400では、図20の断面図に示すように、配線部32の隅のみならず、半導体素子10が配置された領域下全面に亘って配線部32を除去した領域を設ける。配線部32の除去領域は、特に限定されるものでなく、例えば、格子状や線状であってもよい。
Claims (3)
- 半導体素子と、表面に配線部が形成され、前記配線部の表面に前記半導体素子をマウントする絶縁基板を備えた半導体モジュールであって、
前記半導体素子と前記配線部、及び、前記半導体素子と前記絶縁基板上の界面層の少なくとも一部、を接続するはんだ接合部を備え、
前記はんだ接合部は、
前記配線部の膜厚が薄くなっている薄膜領域、又は、前記配線部の一部が除去されている除去領域の前記絶縁基板上の界面層の表面に接合が存在し、
前記薄膜領域に繋がる段差又は前記除去領域に繋がる段差の側面に接合が存在せず、
これにより前記はんだ接合部が分断されていることを特徴とする半導体モジュール。 - 半導体素子と、表面に配線部が形成され、前記配線部上に前記半導体素子をマウントする絶縁基板を備えた半導体モジュールであって、
前記半導体素子と前記配線部、及び、前記半導体素子と前記配線部の側面を接続するはんだ接合部を備え、
前記はんだ接合部は、
前記配線部の膜厚が薄くなっている薄膜領域、又は、前記配線部の一部が除去されている除去領域の前記絶縁基板の表面に接合が存在せず、
これにより前記はんだ接合部が分断されていることを特徴とする半導体モジュール。 - 請求項1又は2に記載の半導体モジュールであって、
前記薄膜領域又は前記除去領域は、前記配線部の4隅のいずれかに設けられていることを特徴とする半導体モジュール。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010038070A JP5525856B2 (ja) | 2010-02-24 | 2010-02-24 | 半導体モジュール |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010038070A JP5525856B2 (ja) | 2010-02-24 | 2010-02-24 | 半導体モジュール |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011176065A JP2011176065A (ja) | 2011-09-08 |
JP5525856B2 true JP5525856B2 (ja) | 2014-06-18 |
Family
ID=44688689
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010038070A Expired - Fee Related JP5525856B2 (ja) | 2010-02-24 | 2010-02-24 | 半導体モジュール |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5525856B2 (ja) |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6459986A (en) * | 1987-08-31 | 1989-03-07 | Toshiba Corp | Ceramic circuit board |
JPH088372A (ja) * | 1994-06-23 | 1996-01-12 | Toshiba Corp | 放熱装置 |
JPH1050734A (ja) * | 1996-07-31 | 1998-02-20 | Shichizun Denshi:Kk | チップ型半導体 |
JP4867793B2 (ja) * | 2007-05-25 | 2012-02-01 | 株式会社豊田自動織機 | 半導体装置 |
JP2010056354A (ja) * | 2008-08-29 | 2010-03-11 | Hitachi Ltd | 半導体装置 |
JP5164962B2 (ja) * | 2009-11-26 | 2013-03-21 | 三菱電機株式会社 | 電力変換装置 |
-
2010
- 2010-02-24 JP JP2010038070A patent/JP5525856B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2011176065A (ja) | 2011-09-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5975180B2 (ja) | 半導体モジュール | |
JP4438489B2 (ja) | 半導体装置 | |
JP5948668B2 (ja) | 半導体装置及びその製造方法 | |
US20120175755A1 (en) | Semiconductor device including a heat spreader | |
WO2012165045A1 (ja) | 半導体装置及び配線基板 | |
JP2007251076A (ja) | パワー半導体モジュール | |
JP2006134990A (ja) | 半導体装置 | |
JP2008016818A (ja) | 半導体装置およびその製造方法 | |
JP2007012831A (ja) | パワー半導体装置 | |
JP2007088030A (ja) | 半導体装置 | |
US20190080979A1 (en) | Semiconductor device | |
JP6048238B2 (ja) | 電子装置 | |
WO2020116116A1 (ja) | 半導体装置 | |
JP2001284525A (ja) | 半導体チップおよび半導体装置 | |
JP2008258547A (ja) | 半導体装置およびその製造方法 | |
JP6129090B2 (ja) | パワーモジュール及びパワーモジュールの製造方法 | |
JP6881304B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
JP6702800B2 (ja) | 回路基板集合体、電子装置集合体、回路基板集合体の製造方法および電子装置の製造方法 | |
JP2006190728A (ja) | 電力用半導体装置 | |
TWI660471B (zh) | 晶片封裝 | |
WO2015198724A1 (ja) | 冷却器一体型半導体モジュール | |
JP5840102B2 (ja) | 電力用半導体装置 | |
JP2013008748A (ja) | 半導体装置 | |
JP7221401B2 (ja) | 電気回路基板及びパワーモジュール | |
JP5525856B2 (ja) | 半導体モジュール |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20121207 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20131205 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20131210 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140117 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140401 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140414 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5525856 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |