JP5948668B2 - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
JP5948668B2
JP5948668B2 JP2014516649A JP2014516649A JP5948668B2 JP 5948668 B2 JP5948668 B2 JP 5948668B2 JP 2014516649 A JP2014516649 A JP 2014516649A JP 2014516649 A JP2014516649 A JP 2014516649A JP 5948668 B2 JP5948668 B2 JP 5948668B2
Authority
JP
Japan
Prior art keywords
heat radiating
radiating plate
exterior body
semiconductor device
fixed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2014516649A
Other languages
English (en)
Other versions
JPWO2013175714A1 (ja
Inventor
南尾　匡紀
匡紀 南尾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Intellectual Property Management Co Ltd
Original Assignee
Panasonic Intellectual Property Management Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Intellectual Property Management Co Ltd filed Critical Panasonic Intellectual Property Management Co Ltd
Priority to JP2014516649A priority Critical patent/JP5948668B2/ja
Publication of JPWO2013175714A1 publication Critical patent/JPWO2013175714A1/ja
Application granted granted Critical
Publication of JP5948668B2 publication Critical patent/JP5948668B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K7/00—Constructional details common to different types of electric apparatus
    • H05K7/20—Modifications to facilitate cooling, ventilating, or heating
    • H05K7/2089—Modifications to facilitate cooling, ventilating, or heating for power electronics, e.g. for inverters for controlling motor
    • H05K7/209—Heat transfer by conduction from internal heat source to heat radiating structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/40—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs
    • H01L23/4006—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs with bolts or screws
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H01L23/49551—Cross section geometry characterised by bent parts
    • H01L23/49555—Cross section geometry characterised by bent parts the bent parts being the outer leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/162—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits the devices being mounted on two or more different substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/165—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45014—Ribbon connectors, e.g. rectangular cross-section
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45015—Cross-sectional shape being circular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H01L2224/48139—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate with an intermediate bond, e.g. continuous wire daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1029—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the support being a lead frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Thermal Sciences (AREA)
  • Geometry (AREA)
  • Manufacturing & Machinery (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Cooling Or The Like Of Electrical Apparatus (AREA)

Description

本発明は、半導体装置及びその製造方法に関する。
半導体装置の一例として、スイッチング素子等のパワーデバイスがある。パワーデバイスは、例えば、太陽光発電システムのパワーコンディショナ、又はモータの回転制御に使用される。複数のパワーデバイスを１つのブロックモジュールに収めてモジュール化した製品は、パワーモジュールと呼ばれる。
パワーモジュールに関する従来技術は、例えば、特許文献１に開示されている。特許文献１に開示された半導体装置の概略の断面構成を図１１に示す。
図１１に示すように、特許文献１に係る半導体装置は、金属端子１０１と共にインサート成型された外装ケース１０２の下面に、主にＣｕ（銅）を材料とした金属プレート１０３が接着材１０４により固着されている。金属プレート１０３の上には、配線パターンを有する絶縁性基板１０５が、半田１０６で接合されている。絶縁性基板１０５の上には、ＩＧＢＴ及び還流ダイオード等からなる複数のパワー半導体素子１０７が、半田（図示せず）で接合されている。各パワー半導体素子１０７の表面に形成された電極（図示せず）と外装ケース１０２の中継端子１０８とは、Ａｌ（アルミニウム）ワイヤ１０９によって接続されている。パワー半導体素子１０７の直上には、それらを制御する制御素子１１０とコンデンサ及び抵抗器等の受動部品１１１とが実装された制御基板１１２が、配置されている。制御基板１１２に中継端子１０８が挿入されることによって、パワー半導体素子１０７と制御素子１１０とが電気的に接続されている。また、これらのパワー半導体素子１０７の周囲（外装ケース１０２内における金属プレート１０３と制御基板１１２との間の空間）は、外部環境からの保護のために、シリコーンゲル１１３等の樹脂材により封止されている。
また、特許文献２には、パッケージの底板をパッケージ本体から周囲に延長し、この延長した部分を基台上にネジ止めする構成が記載されている。
特開２００３−２４３６０９号公報 特開平０４−２３３７５２号公報
しかしながら、特許文献１に記載の半導体装置では、該半導体装置の下面からの放熱が不十分であると、シリコーンゲル１１３を伝って制御基板１１２に熱が伝導され、制御基板１１２及び制御素子１１０の信頼性が劣化する可能性がある。これは、一般的なパワー半導体素子１０７は、１５０℃まで発熱しても信頼性に問題はないが、制御基板１１２及び制御素子１１０は、パワー半導体素子１０７よりも耐熱性が低い場合があるためである。
さらに、特許文献１に記載の半導体装置では、金属プレート１０３に反りが生じた場合に半導体装置をヒートシンクに取り付けると、半導体装置とヒートシンクとの密着性が低下して、放熱性が部分的に低下してしまう可能性がある。
本発明は、前記の問題を鑑みてなされたものであり、パワー半導体素子から制御基板への過剰な熱伝導を抑制すると共に、ヒートシンクなどへの密着性が高い半導体装置及びその製造方法を実現することを目的とする。
前記の目的を達成するため、本発明に係る半導体装置は、パワー半導体素子及び第１放熱板を内部に有し、主回路端子及び制御端子が引き出されたブロックモジュールと、制御端子に接続された制御基板と、ブロックモジュール及び制御基板を収容する外装体と、接続ネジにより外装体が固定された第２放熱板とを備え、接続ネジは、第２放熱板の表面の法線に対して傾斜角度θで傾斜して挿入されており、主回路端子は、外装体に形成された接続端子と固定されており、外装体は、第２放熱板に固定されていない状態の外装体の底面に該外装体の外側から内側に向けて上方に角度θで傾斜する傾斜面を有し、外装体は、第２放熱板に固定された状態では固定されていない状態における傾斜面が第２放熱板と接触しており、ブロックモジュールの底面と第２放熱板の表面とは密着していることを特徴とする。
また、前記の目的を達成するため、本発明に係る半導体装置は、パワー半導体素子及び第１放熱板を内部に有し、主回路端子及び制御端子が引き出されたブロックモジュールと、制御端子に接続された制御基板と、ブロックモジュール及び制御基板を収容する外装体と、外装体が固定された第２放熱板とを備え、第１放熱板と第２放熱板とを平行に配置した場合における外装体の一面は、外装体が第２放熱板に固定されていない状態において、第２放熱板の表面に対して傾斜角度θの角度を有し、外装体が第２放熱板に固定された状態において、第２放熱板の表面に対して平行であり、主回路端子は、外装体に形成された接続端子と固定されており、外装体は、第２放熱板に固定されていない状態の外装体の底面に該外装体の外側から内側に向けて上方に角度θで傾斜する傾斜面を有し、外装体は、第２放熱板に固定された状態では固定されていない状態における傾斜面が第２放熱板と接触しており、ブロックモジュールの底面と第２放熱板の表面とは密着していることを特徴とする。
また、前記の目的を達成するため、本発明に係る半導体装置の製造方法は、パワー半導体素子及び第１放熱板を内部に有すると共に主回路端子及び制御端子が引き出されたブロックモジュールと、制御端子に接続される制御基板と、ブロックモジュール及び制御基板を収容すると共に主回路端子が接合された接続端子を有する外装体とを準備し、一面に傾斜角度θを有する外装体を、第２放熱板の表面の法線に対して傾斜角度θで挿入される接続ネジにより、第２放熱板に固定し、外装体は、第２放熱板に固定されていない状態の外装体の底面に該外装体の外側から内側に向けて上方に角度θで傾斜する傾斜面を有し、外装体は、第２放熱板に固定された状態では固定されていない状態における傾斜面が第２放熱板と接触しており、ブロックモジュールの底面と第２放熱板の表面とは密着していることを特徴とする。
本発明によれば、パワー半導体素子から制御基板への過剰な熱伝導を抑制すると共に、ヒートシンクなどへの密着性が高い半導体装置及びその製造方法を実現することができる。
図１は第１実施形態に係る半導体装置であって、第２放熱板に取り付ける前の要部を示す概略的な断面図である。 図２は第１実施形態に係るブロックモジュールの内部を示す概略的な平面図である。 図３は図２のIII−III線における概略的な断面図である。 図４は第１実施形態に係るブロックモジュールを示す回路図である。 図５（ａ）〜図５（ｄ）は第１実施形態に係る半導体装置の製造方法の要部を示す工程順の概略的な断面図である。 図６（ａ）〜図６（ｃ）は第１実施形態に係る半導体装置の製造方法の要部を示す工程順の概略的な断面図である。 図７（ａ）は第１実施形態に係る半導体装置であって、第２放熱板に取り付けた状態を示す概略的な断面図である。図７（ｂ）は第１実施形態の一変形例に係る半導体装置であって、第２放熱板に取り付けた状態を示す概略的な断面図である。 図８は第２実施形態に係る半導体装置であって、第２放熱板に取り付ける前の要部を示す概略的な断面図である。 図９（ａ）〜図９（ｃ）は第２実施形態に係る半導体装置の製造方法の要部を示す工程順の概略的な断面図である。 図１０は第２実施形態に係る半導体装置であって、第２放熱板に取り付けた状態を示す概略的な断面図である。 図１１は従来の半導体装置を示す概略的な断面図である。
以下、本開示の実施形態について、図面を参照しながら説明する。なお、以下の説明では、スイッチング素子としてＩＧＢＴを用いた半導体装置について説明するが、本開示の素子は、ＩＧＢＴに限定されない。また、以下の説明において、同一の構成には同一の符号を付すことにより、適宜説明を省略している。また、各図面では、必要に応じてＸ軸、Ｙ軸及びＺ軸を図示している。
（第１実施形態）
図１は、本開示の第１実施形態に係る半導体装置の概略的な断面構成を示している。
図１に示すように、第１実施形態に係る半導体装置は、外装ケース１と、該外装ケース１に組み込まれたブロックモジュール２と、該ブロックモジュール２の直上に配置された制御基板３とから構成される。なお、図１では、１つのブロックモジュール２が組み込まれた場合を示しているが、本実施形態に係る半導体装置は、外装ケース１に複数のブロックモジュール２を組み込むことも可能である。ブロックモジュール２からは、それぞれ複数の主回路端子４と制御端子５とが引き出されている。外装ケース１は、外装体の一例である。
外装ケース１の底面には、該外装ケース１の底面の外側の端部（外装ケース１の下端部）を基点とし、底面の内側の端部に向けて上方（＋Ｚ軸方向）に傾斜する傾斜角度θが設けられている。すなわち、外装ケース１の底面には、外装ケース１の外側（外周側）から外装ケース１の内側（ブロックモジュール２側）に向けて、上方に傾斜する傾斜角度θが設けられている。外装ケース１の底面は、外装ケース１の一面の一例である。
本実施形態は、ブロックモジュール２を組み込んだ外装ケース１の底面が、このような傾斜角度θを有することを特徴とする。ここで、外装ケース１の底面とは、外装ケース１において、ブロックモジュール２が配置された側であり、該ブロックモジュール２を構成する第１放熱板１７が露出する側の面である。
本実施形態では、外装ケース１の底面が４辺で構成される中空の四角形状である場合に、外装ケース１の底面の４辺のうち互いに対向する２辺を構成する底面に、少なくとも傾斜角度θを形成している。ここで、外装ケース１の底面の互いに対向する２辺に少なくとも傾斜角度θを設けているのは、後述する第２放熱板２５に外装ケース１を取り付ける際に、外装ケース１を内側に向けて傾斜させることで、ブロックモジュール２と第２放熱板２５との密着性を向上させるためである。
さらに、本実施形態では、このときの外装ケース１の底面の傾斜角度θを、外装ケース１の底面の内側の端部の高さに対して、ブロックモジュール２（第１放熱板１７）の底面の高さの方が低くなるように設定している。言い換えれば、外装ケース１の底面の対向する内側の端部同士を結ぶ仮想線Ａから、−Ｚ軸方向にブロックモジュール２の下部が突き出すように設定される。すなわち、該仮想線Ａは、外装ケース１が後述する第２放熱板２５に固定されていない状態において、ブロックモジュール２（第１放熱板１７）の内部を通ることになる。
ここで、仮想線Ａからのブロックモジュール２の突き出し量（＝高さの差）をＤとすると、突き出し量Ｄは正の値を取る。なお、この突き出し量Ｄは、外装ケース１の底面の外側の端部（外装ケース１の下端部）同士を結ぶ仮想線Ｂを超えないように設定するのが好ましい。突き出し量Ｄが仮想線Ｂを超えないように設定すると、図１の状態の半導体装置を搬送する際などに、外装ケース１の下端部によってブロックモジュール２の下部を保護することができる。
主回路端子４は、横方向、すなわちリードフレーム１０の主面の面内方向（±Ｘ軸方向）に延びており、外装ケース端子１ａと接続されている。本実施形態では、作業の容易性を考慮して、主回路端子４と外装ケース端子１ａとをカシメ接合により電気的に接合している。カシメ接合は、例えば、カシメ治具を挿入することで行うことができる。主回路端子４と外装ケース端子１ａとを電気的に接続する他の方法としては、例えば、半田接合又はネジ止め接合がある。
制御端子５は、主回路端子４に対して垂直な方向（＋Ｚ軸方向）に引き出され、制御基板３と接続されている。制御端子５は、制御基板３に形成されたスルーホール（図示せず）に挿入され、半田付けによって電気的に接合されることで、制御基板３と接続されている。制御端子５は、その長軸方向に対して垂直な方向の断面積が主回路端子４の断面積よりも小さくなるように形成されている。各制御端子５には、制御基板３の下側にそれぞれ突起部７が形成されており、該突起部７によって制御基板３を支持している。
制御基板３には、例えば、制御素子８と、抵抗器及びコンデンサ等の受動部品９とが、実装されている。
ブロックモジュール２の内部には、リードフレーム１０が配置され、リードフレーム１０の上には、パワー半導体素子１１が搭載されている。パワー半導体素子１１は、Ａｌ（アルミニウム）線１４によってリードフレーム１０の端子と接合されている。リードフレーム１０の下面には、絶縁層１６を挟んで第１放熱板１７が配置されている。ブロックモジュール２は、外部に引き出される主回路端子４及び制御端子５の一部を除いて樹脂材１５で封止して構成されている。すなわち、ブロックモジュール２には、リードフレーム１０の一部、複数のパワー半導体素子１１、絶縁層１６、及び第１放熱板１７の一部が内蔵されている。
外装ケース１には、複数の第１貫通孔２０が形成されている。本実施形態では、後述するように、この第１貫通孔２０を利用することによって、外装ケース１を後述する第２放熱板２５にネジ止め保持して、第１放熱板１７を第２放熱板２５に密着させている。第１貫通孔２０は、外装ケース１をネジ止めするためのネジ止め貫通孔の一例である。
図２は、本実施形態に係るブロックモジュール２の内部の平面構成を模式的に表している。図３は図２のIII−III線における概略的な断面構成を表している。図４は、本実施形態に係るブロックモジュール２の回路構成の一例を表している。なお、ブロックモジュール２の内部構造及び回路構成は、本実施形態で説明する構造に限定されない。
図２に示すように、樹脂材１５により封止されるリードフレーム１０の上には、複数のパワー半導体素子１１が搭載されている。パワー半導体素子１１は、例えば、ＩＧＢＴ１１ａ及びダイオード１１ｂである。これらＩＧＢＴ１１ａ及びダイオード１１ｂは、リードフレーム１０の上に並列に搭載されている。各パワー半導体素子１１は、接合材（図示せず）によりリードフレーム１０に接合されている。接合材には、放熱性の観点から、例えば、Ｓｎ−Ａｇ−Ｃｕ系半田又は焼結性Ａｇペースト等の、金属系の熱伝導性に優れた材料を用いることが望ましい。また、Ａｌ線１４には、例えば、径が１５０μｍ程度のワイヤ状のＡｌ（アルミニウム）を用いることができる。なお、Ａｌ線１４は、必ずしもワイヤ状である必要はなく、箔状のＡｌ（アルミニウム）リボンであってもよい。樹脂材１５には、例えば、トランスファモールド用の熱硬化性のエポキシ樹脂を用いることができる。
リードフレーム１０の下面には、図３に示すように、絶縁層１６を挟んで第１放熱板１７が配置されている。パワー半導体素子１１から発生する熱は、第１放熱板１７を通して外部に放熱される。
パワー半導体素子１１を含む回路では、最大で数百Ｖから１０００Ｖを超える電圧が発生する。このため、安全上、第１放熱板１７とリードフレーム１０とは電気的に絶縁される必要がある。本実施形態では、第１放熱板１７とリードフレーム１０との間に絶縁層１６を設けている。絶縁層１６には、放熱性と絶縁性とを両立する樹脂材を使用することが望ましい。絶縁層１６としては、例えば、樹脂材の放熱性を高めるために、アルミナ又は窒化ホウ素等の高熱伝導性を持つフィラーを添加することができる。
図４に示すように、本実施形態に係る半導体装置は、例えば、２つのパワー半導体素子１１が直列に接続された構成であり、正極端子、負極端子及びＡＣ端子を有する１相分のインバータである。リードフレーム１０の上に２つのパワー半導体素子１１が搭載されており、パワー半導体素子１１の一方が正極側回路となり、他方が負極側回路となる。また、半導体装置には、各回路のオン状態及びオフ状態を切り替えるためのゲートが設けられている。例えば、このような回路構成を持つブロックモジュール２を３つ組み合わせることにより、三相交流用のインバータ回路を形成することができる。三相交流用のインバータ回路を形成することにより、モータの回転制御を司る回路を構成することができる。
続いて、図５（ａ）〜図５（ｄ）及び図６（ａ）〜図６（ｃ）を用いて、本実施形態に係る半導体装置の製造方法を説明する。
まず、図５（ａ）に示すように、用意したリードフレーム１０の上に、パワー半導体素子１１を搭載する。本実施形態では、前述したように、２つが１組のパワー半導体素子１１として、ＩＧＢＴ１１ａとダイオード１１ｂとをリードフレーム１０上に搭載している。リードフレーム１０の材質は、放熱性の観点から、熱伝導率が高いＣｕ（銅）を用いることが望ましい。また、パワー半導体素子１１をリードフレーム１０と接合する材料としては、熱伝導性に優れた材料を使用することが望ましい。
次に、図５（ｂ）に示すように、パワー半導体素子１１の表面電極とリードフレーム１０とを、Ａｌ線１４で電気的に接合する。ここでは、ＩＧＢＴ１１ａとダイオード１１ｂとを逆並列に接続し、リードフレーム１０にＡｌ線１４を接続している。Ａｌ線１４の接合に超音波接合を用いると、常温での接合が可能となると共に、接合材が不要となるため、Ａｌ線１４の接合には超音波接合が好ましい。
次に、図５（ｃ）に示すように、リードフレーム１０の下面に、絶縁層１６を介して第１放熱板１７を接着する。接着層を有する絶縁層１６は、予め第１放熱板１７と接着させた状態で所望の形状に加工した後、リードフレーム１０と接着される。なお、絶縁層１６に熱硬化性の樹脂材を用いる場合は、本実施形態での絶縁層１６との被接着体が第１放熱板１７及びリードフレーム１０の２種類であるため、最初に接着する工程で樹脂材が完全に硬化して、その接着性が失われないように、温度等の条件を調整する必要がある。
次に、図５（ｄ）に示すように、リードフレーム１０の２つのパワー半導体素子１１を含む領域を覆うように樹脂材１５により封止して、ブロックモジュール２を製造する。この場合の封止方法の一例として、封止金型（図示せず）に、樹脂材１５としての熱硬化性エポキシ樹脂を注入するトランスファモールドを行う方法がある。このとき、第１放熱板１７の底面は封止金型と接触するように設計しておき、封止後に第１放熱板１７の底面が露出するようにしておくことが望ましい。これは、封止時に樹脂材１５が第１放熱板１７の底面を覆うように回り込むと、パワー半導体素子１１からの放熱経路が妨げられて、熱抵抗が上昇するためである。
次に、図６（ａ）に示すように、リードフレーム１０の不要な部分を切り離し、その後、主回路端子４に対してそれぞれ垂直な方向に複数の制御端子５を曲げる加工を行うことが望ましい。このような加工を行うことで、まず、ブロックモジュール２が形成される。このとき、各制御端子５には、突起部７を形成しておく。
次に、図６（ｂ）に示すように、形成したブロックモジュール２を、外装ケース１に搭載する。外装ケース１の底面には、前述した傾斜角度θが設けられている。本開示は、外装ケース１の底面に、その内側に向けて上方に傾斜する傾斜角度θを設けることを特徴とする。外装ケース１の底面に傾斜角度θを設けることの効果は後述する。
外装ケース１には、横方向（図１のＹ軸方向）に複数のブロックモジュール２を搭載することが可能であり、その搭載数は、半導体装置の回路構成で決定される。このため、外装ケース１には、ブロックモジュール２の主回路端子４と対応する位置に、予め外装ケース端子１ａをそれぞれ形成しておく必要がある。主回路端子４と外装ケース端子１ａとの接合には、前述のように、半田接合、ネジ止め接合、カシメ接合又は超音波接合等を用いることができる。ここで、半田接合等により接合材料を使用すると、熱膨張係数の差により接合材料に破断が生じる場合がある。また、ネジ止め等の機械的な締結を行うと接触抵抗が高くなって大電流を流す際に抵抗値が問題となる場合がある。このため、端子間の接合には、例えば、カシメ接合又は超音波接合等、端子間を直接に接合できる工法を選択することが望ましい。本実施形態では、カシメ接合を選択し、カシメ工具を用いて主回路端子４と外装ケース端子１ａとにカシメ接合部２１を形成することで、両者を接合している。
次に、図６（ｃ）に示すように、制御基板３のスルーホールにブロックモジュール２の制御端子５を挿入して、制御基板３とブロックモジュール２とを電気的に接合する。ここで、制御基板３は、制御端子５の突起部７により支持されるため、ブロックモジュール２との相対的な位置を規制した状態で固定することができる。本実施形態に係る半導体装置は、このように位置を規制する構造であるため、パワー半導体素子１１から制御基板３への熱伝導を抑制して、パワー半導体素子１１が高温になっても制御基板３及び制御素子８の劣化又は破壊を防ぐことができる。また、各制御端子５の先端部を先細のテーパ状にしておくと、制御基板３のスルーホールに対して、各制御端子５が挿入し易くなる。
なお、制御基板３の外周部に貫通孔又は切り欠きを形成し、この貫通孔又は切り欠きを介してカシメ治具を挿入してカシメ接合部２１を形成することも可能である。制御基板３に貫通孔又は切り欠きを設けた場合は、外装ケース１が傾斜した状態で第２放熱板２５に固定されることにより、外装ケース１に制御基板３が挟み込まれて撓む可能性がある。このため、特に半導体装置の小型化を図る場合は、貫通孔又は切り欠きを設けずに、カシメ位置より内側に制御基板３が配置されるように制御基板３を小さくすることが望ましい。
以上の工程を経て、本実施形態に係る半導体装置が製造される。
続いて、このようにして製造された半導体装置として、第２放熱板２５に固定された状態の半導体装置を、図７（ａ）を参照しながら説明する。
図７（ａ）に示すように、本実施形態に係る半導体装置は、外装ケース１の対向する２辺における底面に傾斜角度θを設けている。このため、外装ケース１は、複数の接続ネジ６０によって第２放熱板２５の上に固定される際に、互いに対向する側面が傾斜角度θだけ内側に傾斜した状態で固定される。このように、傾斜角度θを設けた外装ケース１が固定される際に内側に傾斜することにより、ブロックモジュール２の第１放熱板１７と第２放熱板２５とを互いに密着させることができる。このとき、外装ケース１に形成された第１貫通孔２０は、外装ケース１の側面に平行に設けられているため、各接続ネジ６０は、第２放熱板２５の上面の法線に対して傾斜角度θだけ傾斜して挿入される。なお、外装ケース１の底面に傾斜角度θを設けていることから、図１に示した第２放熱板２５に固定する前の状態の外装体１の側面は、ブロックモジュール２の底面と垂直となる。これに対し、図７（ａ）に示す、第２放熱板２５に固定された状態の外装体１の側面は、ブロックモジュール２の底面、すなわち第２放熱板２５の上面に対して傾斜角度θだけ傾斜する。
本実施形態では、外装ケース１の底面に設ける傾斜に加えて、リードフレーム１０によるバネ力により、ブロックモジュール２と第２放熱板２５とを、さらに確実に密着させることができる。ブロックモジュール２と第２放熱板２５とが密着することで、ブロックモジュール２の第１放熱板１７を介してブロックモジュール２からの放熱性を高めることができる。本実施形態において、密着とは、接触の状態の一例を示す状態である。
このように、本実施形態に係る半導体装置は、従来技術のような半導体装置の底面全体を覆う金属プレートを必要としないため、反りの発生によるグリスの厚さのばらつきが発生しない。さらに、本実施形態に係る半導体装置は、第１放熱板１７をブロックモジュール２の下部に配置することによって、ブロックモジュール２自体の反り量も抑制することができるため、熱抵抗の上昇及びバラツキを抑制することができる。
ここで、図１に示す、外装ケース１の下面に設けた傾斜角度θは、Ｘ平面において、ブロックモジュール２の中央部に向かって０．１°以上且つ１０°以下（０．１°≦θ≦１０°）であることが望ましい。この範囲は、図７（ａ）に示すように、第１貫通孔２０を介した接続ネジ６０での固定により、リードフレーム１０にバネ力が適切に発生するための傾斜角度の範囲である。具体的には、傾斜角度θが０．１°未満であると、図７（ａ）に示す状態でブロックモジュール２が第２放熱板２５に全く押し付けられなくなるため、傾斜角度θは０．１°以上であることが望ましい。また、傾斜角度θが１０°以上であると、図７（ａ）に示す状態でリードフレーム１０に加わる力が大きくなり、リードフレーム１０が破断する可能性や、主回路端子４と外装ケース端子１ａとの接合が外れる可能性があるため、傾斜角度θは１０°以下であることが望ましい。また、第２放熱板２５にブロックモジュール２を確実に押し付けるには、外装ケース１の底面の傾斜角度θが３°以上であることがさらに望ましい。すなわち、外装ケース１の傾斜角度θは、ブロックモジュール２の中央部に向かって３°以上且つ１０°以下（３°≦θ≦１０°）がさらに望ましい。なお、図６（ｂ）に示す状態において、外装ケース１の底面の最内周部と、該最内周部よりも低いブロックモジュール２の底面との高さの差Ｄは、０．０５ｍｍ以上であることが望ましい。
なお、半導体装置を第２放熱板２５に固定するには、例えば、上述したように接続ネジ６０を用い、外装ケース１に形成された第１貫通孔２０を介して固定する。また、第２放熱板２５は、例えば、Ａｌ（アルミニウム）ヒートシンクである。
以下、本実施形態に係る半導体装置の構成による更なる効果について説明する。
本実施形態に係る半導体装置は、ブロックモジュールを利用することによって、金型を用いたトランスファモールドを行う際に、封止樹脂材の使用量を少なくできる。また、リードフレーム１０と絶縁層１６とを組み合わせることで、高価なセラミック基板を安価な材料に置き換えることができる。このように、本実施形態に係る半導体装置は、その構造上、材料費を大幅に削減することが可能である。
また、本実施形態に係る半導体装置は、ブロックモジュール２から引き出した制御端子５をその直上（Ｚ軸方向）の制御基板３と接続しているため、横方向（Ｘ軸方向及びＹ軸方向）の配線長を大幅に削減することができる。これによって、半導体装置のインダクタンスを小さくすることができるため、サージ電圧による半導体装置の電気的な破壊を抑制できる。
なお、本実施形態に係る半導体装置の製造の順序の一変形例として、図６（ｃ）に示すように、外装ケース１にブロックモジュール２を搭載する以前に、ブロックモジュール２の制御端子５と制御基板３とを予め接合しておいてもよい。
また、本実施形態に係る半導体装置は、パワー半導体素子１１がブロックモジュール２の樹脂材１５で封止されているため、図１に示すように、ブロックモジュール２と制御基板３との間に空気層が存在する。図１１を用いて説明した従来技術の半導体装置で使用されているシリコーンゲル１１３の熱伝導率は少なくとも１Ｗ／（ｍ・Ｋ）以上であるが、空気の熱伝導率は０．０２Ｗ／（ｍ・Ｋ）〜０．０３Ｗ／（ｍ・Ｋ）程度である。このため、本実施形態に係る半導体装置は、空気層の存在により、従来の半導体装置と比べて制御基板３への熱伝導を大きく抑えることができる。
また、本実施形態に係る半導体装置では、パワー半導体素子１１と外装ケース端子１ａとの接合がリードフレーム１０の一部である主回路端子４を用いて行われるため、リードフレーム１０のパターンによって容易に接合面積（接合断面積）を増やすことが可能である。さらに、リードフレーム１０の材質にＣｕ（銅）を使用すれば、Ｃｕの熱伝導率３９８Ｗ／（ｍ・Ｋ）を利用してＡｌの熱伝導率２３７Ｗ／（ｍ・Ｋ）に対して熱を約１．７倍伝え易くすることができるため、物性の点からも熱伝導に関して有利である。このため、本実施形態に係る半導体装置は、電流路からの熱伝導が従来技術の半導体装置よりも格段に上昇するので、制御基板３に伝わる熱を抑制できる。
なお、制御基板３のスルーホールに挿入される制御端子５は、物性的には熱を伝え易いリードフレーム１０で形成されているが、その断面積を予め小さくしているので、制御端子５を介して制御基板３に伝わる熱が抑制されている。なお、制御端子５は、制御用の信号のみを伝達するため、主回路端子４の２分の１以下の断面積でも、電気特性上の問題はない。また、制御端子５に繋がるブロックモジュール２内のＡｌ線１４を、主回路端子４と接合されているＡｌ線１４よりも細くしておけば、熱がさらに伝導し難くなり、好ましい。
なお、近年では、パワー半導体素子の材料として従来のＳｉ（シリコン）から、ＳｉＣ（シリコンカーバイド）又はＧａＮ（ガリウムナイトライド）という新規の材料を用いた新規デバイスが実用化されつつある。これらの新規デバイスは、従来の動作温度１５０℃から２００℃を越えた動作が可能となるため、放熱機構を簡略化した構造により小型化が期待されている。本実施形態に係る半導体装置は、熱対策が必要なこれら新規デバイスに使用した場合に、特に有効である。
（第１実施形態の一変形例）
図７（ｂ）に、第１実施形態の一変形例として、外装ケース端子４１ａを有する外装ケース４１を接着材により固着した状態の半導体装置を示す。本変形例としての半導体装置は、接続ネジに代えて、接着剤により外装ケース４１を第２放熱板２５に固定している。本変形例としての半導体装置について、図７（ｂ）を参照しながら説明する。
図７（ｂ）に示すように、本変形例に係る半導体装置は、外装ケース４１を第２放熱板に固定する固定部材として、接続ネジ６０に代えて、接着材２３を用いている。
本変形例に係る半導体装置の製造時には、少なくともブロックモジュール２を接続した外装ケース４１の傾斜した底面に、接着材２３を予め塗布しておく。その後、第２放熱板２５の所定の位置に載置された外装ケース４１を第２放熱板２５に加熱して押圧することにより、ブロックモジュール２の底面から露出する第１放熱板１７を第２放熱板２５の上面に密着させることができる。
この場合の接着材２３には、例えば、熱硬化性樹脂を用いることができる。
（第２実施形態）
図８は、本開示の第２実施形態に係る半導体装置の概略的な断面構成を示している。
図８に示すように、第２実施形態に係る半導体装置は、外装ケース５１に、例えば１つのブロックモジュール５２が組み込まれており、該ブロックモジュール５２の直上（＋Ｚ軸方向）には制御基板５３が配置されている。本実施形態に係る半導体装置は、外装ケース５１に複数のブロックモジュール２を組み込むことも可能である。外装ケース５１は、外装体の一例である。
ブロックモジュール５２からは、主回路端子５４と制御端子５５とが引き出されている。制御端子５５には、それぞれ突起部５７が形成されており、制御基板５３を支持している。主回路端子５４は横方向（Ｘ軸方向）に延びており、外装ケース端子５１ａと電気的に接続されている。主回路端子５４と外装ケース端子５１ａとは、図１０に示すように、主回路端子５４と外装ケース端子５１ａとに設けられたネジ止め貫通孔２２を介して、接続ネジ６１によるネジ止めによって電気的に接続されている。接続ネジ６１は、また、外装ケース５１及びブロックモジュール５２を、第２放熱板２５に固定するための部材でもある。制御端子５５は、主回路端子５４に対して垂直な方向（＋Ｚ軸方向）に引き出され、制御基板５３のスルーホール（図示せず）に挿入されている。このとき、制御端子５５は、制御基板５３と半田付け等によって電気的に接合されている。
制御基板５３には、それぞれ傾斜角度θで傾斜した複数の貫通孔５３ｂが形成されている。各貫通孔５３ｂは、主回路端子５４と外装ケース端子５１ａとをネジ止めする際に、接続ネジ６１を通すために形成されている。貫通孔５３ｂが傾斜角度θで傾斜しているのは、接続ネジ６１を通す際に、外装ケース５１の下面の傾斜角度θによって、ネジ止め貫通孔２２が角度θで傾斜するためである。
なお、制御基板５３の外周部に貫通孔又は切り欠きを形成し、この貫通孔又は切り欠きを介して接続ネジ６１を挿入して接続することも可能である。制御基板５３に貫通孔又は切り欠きを設けた場合は、外装ケース５１が傾斜した状態で第２放熱板２５に固定されることにより、外装ケース５１に制御基板５３が挟み込まれて撓む可能性がある。このため、特に半導体装置の小型化を図る場合は、貫通孔又は切り欠きを設けずに、接続ネジ６１での接続部より内側に制御基板５３が配置されるように制御基板５３を小さくすることが望ましい。
以下に、本実施形態に係る半導体装置の製造方法を、図９（ａ）〜図９（ｃ）に示す。
まず、図９（ａ）に示すように、複数のパワー半導体素子１１を含むブロックモジュール５２を製造する。
次に、図９（ｂ）に示すように、制御基板５３をブロックモジュール５２の制御端子５５と接合する。このとき、制御基板５３とブロックモジュール５２との間には空気層が形成される。
次に、図９（ｃ）に示すように、制御基板５３が接合されたブロックモジュール５２のネジ止め貫通孔２２と、外装ケース５１のネジ止め貫通孔２２とを位置合わせする。その後、図１０に示すように、接続ネジ６１によって、外装ケース５１と第２放熱板２５とを電気的に接続して固定する。
本実施形態では、外装ケース５１に形成されたネジ止め貫通孔２２は、外装ケース５１の側面に平行に設けられているため、各接続ネジ６１は、第２放熱板２５の上面の法線に対して傾斜角度θだけ傾斜して挿入される。なお、外装ケース５１の底面に傾斜角度θを設けていることから、図８に示した第２放熱板２５に固定する前の状態の外装体５１の側面は、ブロックモジュール５２の下面と垂直となる。これに対し、図１０に示す、第２放熱板２５に固定された状態の外装体５１の側面は、ブロックモジュール５２の下面、すなわち第２放熱板２５の上面に対して傾斜角度θだけ傾斜する。
なお、図９（ａ）〜図９（ｃ）に示した製造方法に代えて、外装ケース５１にブロックモジュール５２を搭載した後に、ブロックモジュール５２の制御端子５５と制御基板５３とを接合してもよい。
本実施形態は、前述の第１実施形態と比べて、カシメ工程を削減できるので、工程の短縮を図ることができる。
また、第１実施形態及び第２実施形態に係る各半導体装置は、接続ネジを外せば、外装体、ブロックモジュール及び制御基板にそれぞれ分解が容易であり、リサイクルがしやすいという効果をも有している。
本開示に係る半導体装置及びその製造方法は、太陽光発電システムのパワーコンディショナ、及びモータの回転制御に使用されるパワーデバイス等に利用することができる。
Ａ，Ｂ 仮想線
１，４１，５１ 外装ケース
１ａ，４１ａ，５１ａ 外装ケース端子
２，５２ ブロックモジュール
３，５３ 制御基板
４，５４ 主回路端子
５，５５ 制御端子
７，５７ 突起部
８ 制御素子
９ 受動部品
１０ リードフレーム
１１ パワー半導体素子
１１ａ ＩＧＢＴ
１１ｂ ダイオード
１２ ソース電極
１３ ゲート電極
１４ Ａｌ線
１５ 樹脂材
１６ 絶縁層
１７ 放熱板
２０ 第１貫通孔
２１ カシメ接合部
２２ ネジ止め貫通孔
２３ 接着材
２５ 第２放熱板
５３ｂ 貫通孔
６０，６１ 接続ネジ

Claims (15)

  1. パワー半導体素子及び第１放熱板を内部に有し、主回路端子及び制御端子が引き出されたブロックモジュールと、
    前記制御端子に接続された制御基板と、
    前記ブロックモジュール及び前記制御基板を収容する外装体と、
    接続ネジにより前記外装体が固定された第２放熱板と、を備え、
    前記接続ネジは、前記第２放熱板の表面の法線に対して傾斜角度θで傾斜して挿入されており、
    前記主回路端子は、前記外装体に形成された接続端子と固定されており、
    前記外装体は、前記第２放熱板に固定されていない状態の前記外装体の底面に該外装体の外側から内側に向けて上方に角度θで傾斜する傾斜面を有し、前記外装体は、前記第２放熱板に固定された状態では固定されていない状態における前記傾斜面が第２放熱板と接触しており、
    前記ブロックモジュールの底面と前記第２放熱板の表面とは密着している、
    半導体装置。
  2. 前記接続ネジにより、前記第１放熱板と前記第２放熱板とが密着している、
    請求項１に記載の半導体装置。
  3. 前記外装体の平面形状は四角形であり、
    前記外装体において前記接続ネジにより固定された位置は、前記外装体の４辺のうちの対向する２辺である、
    請求項１又は２に記載の半導体装置。
  4. 前記外装体は、その側面が前記第２放熱板の表面の法線に対して傾斜角度θで傾いて固定された、
    請求項１から３のいずれか１項に記載の半導体装置。
  5. 前記外装体が前記第２放熱板に固定されていない状態において、前記外装体における前記傾斜面の内側の対向する端部同士を結ぶ仮想線が、前記ブロックモジュール内の前記第１放熱板の内部を通る位置に配置される、
    請求項１から４のいずれか１項に記載の半導体装置。
  6. 前記傾斜角度θは、３°以上且つ１０°以下である、
    請求項１から５のいずれか１項に記載の半導体装置。
  7. 前記外装体は、前記外装体に形成された貫通孔を介して前記接続ネジにより前記第２放熱板に固定された、
    請求項１から６のいずれか１項に記載の半導体装置。
  8. 前記ブロックモジュールの前記主回路端子と前記外装体の接続端子とは、カシメ接合された、
    請求項１から７のいずれか１項に記載の半導体装置。
  9. 前記外装体は、前記主回路端子に形成された貫通孔及び前記外装体の接続端子に形成された貫通孔を介して前記接続ネジにより前記第２放熱板に固定された、
    請求項１から７のいずれか１項に記載の半導体装置。
  10. パワー半導体素子及び第１放熱板を内部に有し、主回路端子及び制御端子が引き出されたブロックモジュールと、
    前記制御端子に接続された制御基板と、
    前記ブロックモジュール及び前記制御基板を収容する外装体と、
    前記外装体が固定された第２放熱板と、を備え、
    前記第１放熱板と前記第２放熱板とを平行に配置した場合における前記外装体の一面は、
    前記外装体が前記第２放熱板に固定されていない状態において、前記第２放熱板の表面に対して傾斜角度θの角度を有し、
    前記外装体が前記第２放熱板に固定された状態において、前記第２放熱板の表面に対して平行であり、
    前記主回路端子は、前記外装体に形成された接続端子と固定されており、
    前記外装体は、前記第２放熱板に固定されていない状態の前記外装体の底面に該外装体の外側から内側に向けて上方に角度θで傾斜する傾斜面を有し、前記外装体は、前記第２放熱板に固定された状態では固定されていない状態における前記傾斜面が第２放熱板と接触しており、
    前記ブロックモジュールの底面と前記第２放熱板の表面とは密着している、
    半導体装置。
  11. パワー半導体素子及び第１放熱板を内部に有すると共に主回路端子及び制御端子が引き出されたブロックモジュールと、前記制御端子に接続される制御基板と、前記ブロックモジュール及び前記制御基板を収容すると共に前記主回路端子が接合された接続端子を有する外装体と、を準備し、
    一面に傾斜角度θを有する前記外装体を、第２放熱板の表面の法線に対して傾斜角度θで挿入される接続ネジにより、前記第２放熱板に固定し、
    前記外装体は、前記第２放熱板に固定されていない状態の前記外装体の底面に該外装体の外側から内側に向けて上方に角度θで傾斜する傾斜面を有し、前記外装体は、前記第２放熱板に固定された状態では固定されていない状態における前記傾斜面が第２放熱板と接触しており、
    前記ブロックモジュールの底面と前記第２放熱板の表面とは密着している、
    半導体装置の製造方法。
  12. 前記外装体の平面形状は四角形であり、
    前記接続ネジは、前記外装体の４辺のうちの対向する２辺を固定する、
    請求項１１に記載の半導体装置の製造方法。
  13. 前記外装体が前記第２放熱板に固定される前の状態において、前記外装体における前記傾斜面の内側の対向する端部同士を結ぶ仮想線が、前記ブロックモジュールの前記第１放熱板の内部を通る位置に配置された、
    請求項１１又は１２に記載の半導体装置の製造方法。
  14. 前記傾斜角度θは、３°以上且つ１０°以下である、
    請求項１１から１３のいずれか１項に記載の半導体装置の製造方法。
  15. 前記外装体は、前記主回路端子に形成された貫通孔及び前記外装体の接続端子に形成された貫通孔を介して前記接続ネジにより前記第２放熱板に固定される、
    請求項１１から１４のいずれか１項に記載の半導体装置の製造方法。
JP2014516649A 2012-05-22 2013-04-26 半導体装置及びその製造方法 Active JP5948668B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2014516649A JP5948668B2 (ja) 2012-05-22 2013-04-26 半導体装置及びその製造方法

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2012116187 2012-05-22
JP2012116187 2012-05-22
PCT/JP2013/002866 WO2013175714A1 (ja) 2012-05-22 2013-04-26 半導体装置及びその製造方法
JP2014516649A JP5948668B2 (ja) 2012-05-22 2013-04-26 半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
JPWO2013175714A1 JPWO2013175714A1 (ja) 2016-01-12
JP5948668B2 true JP5948668B2 (ja) 2016-07-06

Family

ID=49623429

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014516649A Active JP5948668B2 (ja) 2012-05-22 2013-04-26 半導体装置及びその製造方法

Country Status (5)

Country Link
US (1) US9572291B2 (ja)
EP (1) EP2854174B1 (ja)
JP (1) JP5948668B2 (ja)
CN (1) CN104285294B (ja)
WO (1) WO2013175714A1 (ja)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5542765B2 (ja) * 2011-09-26 2014-07-09 日立オートモティブシステムズ株式会社 パワーモジュール
EP2814056B1 (en) * 2012-09-13 2017-07-12 Fuji Electric Co., Ltd. Semiconductor device, method for attaching heat dissipating member to semiconductor device, and method for manufacturing semiconductor device
JP6459418B2 (ja) * 2014-11-13 2019-01-30 富士電機株式会社 半導体装置およびその製造方法
CN106298688B (zh) * 2015-05-28 2018-11-06 台达电子工业股份有限公司 封装型功率电路模块
JP6455364B2 (ja) 2015-08-28 2019-01-23 三菱電機株式会社 半導体装置、インテリジェントパワーモジュールおよび電力変換装置
US9831143B2 (en) * 2015-09-01 2017-11-28 Macom Technology Solutions Holdings, Inc. Air cavity package
ITUB20153344A1 (it) * 2015-09-02 2017-03-02 St Microelectronics Srl Modulo di potenza elettronico con migliorata dissipazione termica e relativo metodo di fabbricazione
JP6631114B2 (ja) * 2015-09-17 2020-01-15 富士電機株式会社 半導体装置及び半導体装置の計測方法
JP6759784B2 (ja) * 2016-07-12 2020-09-23 三菱電機株式会社 半導体モジュール
JP6642719B2 (ja) * 2016-08-10 2020-02-12 三菱電機株式会社 半導体装置
JP6395164B1 (ja) * 2017-04-20 2018-09-26 三菱電機株式会社 電力変換装置
CN110998832B (zh) * 2017-07-28 2023-10-13 三菱电机株式会社 半导体装置以及半导体模块
CN109906509B (zh) * 2017-10-10 2022-10-28 新电元工业株式会社 模块以及电力转换装置
US11715679B2 (en) * 2019-10-09 2023-08-01 Texas Instruments Incorporated Power stage package including flexible circuit and stacked die
US11264311B2 (en) * 2019-10-11 2022-03-01 Semiconductor Components Industries, Llc Clips for semiconductor package and related methods
JP6928129B2 (ja) * 2020-01-17 2021-09-01 三菱電機株式会社 電力変換装置
JP7286582B2 (ja) * 2020-03-24 2023-06-05 株式会社東芝 半導体装置
US20220396154A1 (en) * 2021-06-14 2022-12-15 Panasonic Intellectual Property Management Co., Ltd. Vehicle mounted electric power converter

Family Cites Families (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04233752A (ja) 1990-12-28 1992-08-21 Shinko Electric Ind Co Ltd 電子部品用パッケージ
JP3110657B2 (ja) * 1995-08-02 2000-11-20 松下電子工業株式会社 樹脂封止型半導体装置およびその製造方法
US6147869A (en) * 1997-11-24 2000-11-14 International Rectifier Corp. Adaptable planar module
JP3674333B2 (ja) * 1998-09-11 2005-07-20 株式会社日立製作所 パワー半導体モジュール並びにそれを用いた電動機駆動システム
JP4054137B2 (ja) * 1999-06-03 2008-02-27 株式会社東京アールアンドデー パワー半導体素子の給電及び放熱装置
JP4027558B2 (ja) * 2000-03-03 2007-12-26 三菱電機株式会社 パワーモジュール
JP4218193B2 (ja) * 2000-08-24 2009-02-04 三菱電機株式会社 パワーモジュール
US7061080B2 (en) * 2001-06-11 2006-06-13 Fairchild Korea Semiconductor Ltd. Power module package having improved heat dissipating capability
US6974460B2 (en) * 2001-09-14 2005-12-13 Stryker Spine Biased angulation bone fixation assembly
JP4177571B2 (ja) 2001-09-20 2008-11-05 三菱電機株式会社 半導体装置
JP3813098B2 (ja) * 2002-02-14 2006-08-23 三菱電機株式会社 電力用半導体モジュール
JP3764687B2 (ja) * 2002-02-18 2006-04-12 三菱電機株式会社 電力半導体装置及びその製造方法
JP3828036B2 (ja) * 2002-03-28 2006-09-27 三菱電機株式会社 樹脂モールド型デバイスの製造方法及び製造装置
JP3740116B2 (ja) * 2002-11-11 2006-02-01 三菱電機株式会社 モールド樹脂封止型パワー半導体装置及びその製造方法
WO2004093187A1 (ja) * 2003-04-16 2004-10-28 Fujitsu Limited 電子部品パッケージ、電子部品パッケージ組立体およびプリント基板ユニット
JP4391407B2 (ja) * 2004-12-20 2009-12-24 三菱電機株式会社 制御装置一体型回転電機
US7766943B1 (en) * 2005-08-11 2010-08-03 Medicine Lodge Inc. Modular percutaneous spinal fusion system and method
CN200990577Y (zh) * 2006-08-28 2007-12-12 中山大洋电机股份有限公司 一种直流无刷电机的控制器结构
EP1914470B1 (en) * 2006-10-20 2016-05-18 OSRAM GmbH Semiconductor lamp
TWI402952B (zh) * 2007-09-27 2013-07-21 Sanyo Electric Co 電路裝置及其製造方法
JP4934559B2 (ja) * 2007-09-27 2012-05-16 オンセミコンダクター・トレーディング・リミテッド 回路装置およびその製造方法
JP2009099339A (ja) * 2007-10-16 2009-05-07 Mitsubishi Electric Corp 電子機器の配線接続構造及び方法
US8427059B2 (en) * 2008-07-31 2013-04-23 Toshiba Lighting & Technology Corporation Lighting device
JP5435286B2 (ja) * 2009-06-24 2014-03-05 株式会社デンソー 駆動装置
JP5177711B2 (ja) * 2010-05-21 2013-04-10 株式会社デンソー 電動装置
JP5692575B2 (ja) * 2010-12-28 2015-04-01 株式会社デンソー 駆動装置
JP5351907B2 (ja) * 2011-01-13 2013-11-27 アイシン・エィ・ダブリュ株式会社 半導体装置
US20120250335A1 (en) * 2011-03-08 2012-10-04 Panasonic Corporation Illumination apparatus and fan unit for illumination apparatus
US8304871B2 (en) * 2011-04-05 2012-11-06 Texas Instruments Incorporated Exposed die package for direct surface mounting
JP5692593B2 (ja) * 2011-05-11 2015-04-01 株式会社デンソー 駆動装置

Also Published As

Publication number Publication date
EP2854174A4 (en) 2015-08-05
CN104285294A (zh) 2015-01-14
EP2854174B1 (en) 2019-02-20
JPWO2013175714A1 (ja) 2016-01-12
US20150116945A1 (en) 2015-04-30
US9572291B2 (en) 2017-02-14
EP2854174A1 (en) 2015-04-01
WO2013175714A1 (ja) 2013-11-28
CN104285294B (zh) 2016-11-09

Similar Documents

Publication Publication Date Title
JP5948668B2 (ja) 半導体装置及びその製造方法
JP6233507B2 (ja) パワー半導体モジュールおよび複合モジュール
JP6164364B2 (ja) 半導体装置
US10163752B2 (en) Semiconductor device
JP6218898B2 (ja) 電力用半導体装置
JP5895220B2 (ja) 半導体装置の製造方法
JP2016018866A (ja) パワーモジュール
US20150270207A1 (en) Semiconductor module package and method of manufacturing the same
CN109698179B (zh) 半导体装置及半导体装置的制造方法
WO2019064775A1 (ja) 半導体装置およびその製造方法
JP2016181536A (ja) パワー半導体装置
JP6200759B2 (ja) 半導体装置およびその製造方法
JP2001284524A (ja) 電力用半導体モジュール
JP6095303B2 (ja) 半導体装置および半導体装置の製造方法
US9099451B2 (en) Power module package and method of manufacturing the same
US8810014B2 (en) Semiconductor package including conductive member disposed between the heat dissipation member and the lead frame
JP2012209470A (ja) 半導体装置、半導体装置モジュール及び半導体装置の製造方法
JP5619232B2 (ja) 半導体装置および電極用部材の製造方法
JP2013157485A (ja) 半導体装置とその製造方法
JP4861200B2 (ja) パワーモジュール
KR102378171B1 (ko) 커플드 반도체 패키지
JP6771581B2 (ja) 半導体モジュール及び半導体装置
JP5525856B2 (ja) 半導体モジュール
JP2015122429A (ja) 電子装置
JP2016039264A (ja) 半導体装置

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20151104

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20151130

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160426

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160518

R151 Written notification of patent or utility model registration

Ref document number: 5948668

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151