JP2006216776A - 樹脂封止型半導体装置 - Google Patents

樹脂封止型半導体装置 Download PDF

Info

Publication number
JP2006216776A
JP2006216776A JP2005027917A JP2005027917A JP2006216776A JP 2006216776 A JP2006216776 A JP 2006216776A JP 2005027917 A JP2005027917 A JP 2005027917A JP 2005027917 A JP2005027917 A JP 2005027917A JP 2006216776 A JP2006216776 A JP 2006216776A
Authority
JP
Japan
Prior art keywords
semiconductor element
semiconductor device
plate
resin
wire
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2005027917A
Other languages
English (en)
Other versions
JP4494240B2 (ja
Inventor
Takao Nishimura
隆雄 西村
Kinichi Kumagai
欣一 熊谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2005027917A priority Critical patent/JP4494240B2/ja
Publication of JP2006216776A publication Critical patent/JP2006216776A/ja
Application granted granted Critical
Publication of JP4494240B2 publication Critical patent/JP4494240B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48471—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area being a ball bond, i.e. wedge-to-ball, reverse stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/78—Apparatus for connecting with wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/78—Apparatus for connecting with wire connectors
    • H01L2224/7825—Means for applying energy, e.g. heating means
    • H01L2224/783—Means for applying energy, e.g. heating means by means of pressure
    • H01L2224/78301—Capillary
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8512—Aligning
    • H01L2224/85148—Aligning involving movement of a part of the bonding apparatus
    • H01L2224/85169—Aligning involving movement of a part of the bonding apparatus being the upper part of the bonding apparatus, i.e. bonding head, e.g. capillary or wedge
    • H01L2224/8518—Translational movements
    • H01L2224/85181—Translational movements connecting first on the semiconductor or solid-state body, i.e. on-chip, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06562—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking at least one device in the stack being rotated or offset
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Abstract

【課題】 半導体素子と基板とをワイヤボンディングにより接続した樹脂封止型半導体装置において、半導体素子を薄型化した場合にも、半導体装置の反りを低減する。
【解決手段】 半導体装置において、半導体素子の外周部に複数の電極パッドが列状に配設される。基板にはその第１の面に電極パッドと接続するための複数のボンディングパッドが配設され、反対側の第２の面に複数の外部電極端子が配設され、接着剤により第１の半導体素子が接着固定される。ワイヤにより、電極パッドとボンディングパッドとが電気的に接続される。板状部材を半導体素子上であって電極パッド列の内側に接着固定する。封止樹脂により、半導体素子、ワイヤ、及び板状部材の少なくとも外周側面を一体的に封止する。この半導体装置において、板状部材は封止樹脂の熱膨張係数よりも小さい熱膨張係数を有する。
【選択図】 図７

Description

本発明は、半導体素子と基板とをワイヤボンディングにより接続した樹脂封止型の半導体装置に関する。
近年、半導体装置に対する薄型化および高密度化の要求は、特に携帯電話やディジタルスチルカメラに代表される小型電子機器の用途において高まっている。このため、半導体素子（又は、半導体チップ）の厚さを１５０μｍ程度以下にした半導体装置や、薄型加工した複数の半導体素子を１つの半導体装置中に積層配置して構成されるスタックドパッケージといわれる半導体装置が実用化されている。
図１乃至図４を用いて、スタックドパッケージといわれる従来の樹脂封止型半導体装置の例を挙げ、その構成を説明する。
図１は、半導体素子（チップ）３１ａ、３１ｂと、基板１８とをボンディングワイヤ３３ａ、３３ｂにより電気的に接続するスタックドパッケージの構成例を示す側断面図と平面図である。接着剤３６ａにより、上段の半導体素子３１ａが下段の半導体素子３１ｂに接着固定され、接着剤３６ｂにより、下段の半導体素子３１ｂが基板１８に接着固定される。基板１８の下面には、この半導体装置をマザーボードやインターポーザ等に実装するための複数の半田ボール１９が配設される。この例では、上段の半導体素子３１ａのサイズは下段の半導体素子３１ｂのサイズよりも小さく、半導体素子３１ａ、３１ｂと、基板１８と、ボンディングワイヤ３３ａ、３３ｂとが封止樹脂３５により一体的に封止される。
図２は、半導体素子３１ａ、３１ｂと、基板１８とをボンディングワイヤ３３ａ、３３ｂにより電気的に接続するスタックドパッケージの他の構成例を示す側断面図と平面図である。この例では、上段の半導体素子３１ａの左右端部に、下段の半導体素子３１ｂの端部よりも外側に突き出したオーバーハング部（突き出し部）が形成され、各オーバーハング部にボンディングワイヤ３３ａが形成してある。
図３は、半導体素子３１ａ、３１ｂと、基板１８とをバンプ２１（フリップチップ接続）及びボンディングワイヤ３３ａにより電気的に接続するスタックドパッケージの他の構成例を示す側断面図と平面図である。この例では、上段の半導体素子３１ａは各オーバーハング部にボンディングワイヤ３３ａが形成してある。
図４は、半導体素子３１ａ、３１ｂと、基板１８とをボンディングワイヤ３３ａ、３３ｂにより電気的に接続するスタックドパッケージの他の構成例を示す側断面図と平面図である。この例では、上段の半導体素子３１ａと下段の半導体素子３１ｂとの間にスペーサ２２を配置して、下段の半導体素子３１ｂの上段の半導体素子３１ａと重なる領域にもボンディングワイヤ３３ｂが形成できるように構成している。スペーサ２２により形成された上段の半導体素子３１ａのオーバーハング部にボンディングワイヤ３３ａが形成してある。
ワイヤボンディングを用いた樹脂封止型半導体装置において半導体装置を薄型化する手法としては、半導体素子の厚さを薄くする方法、基板の厚さを薄くする方法、ワイヤループの高さを低くする方法などが考えられる。
基板の厚さを薄くする方法は、基板材料のコストが上昇するという問題がある。ワイヤループの高さを低くする方法は、半導体素子の種類（ボンディングパッドのレイアウト）や、スタックドパッケージの場合に積層チップの組み合わせによる依存性もあることから、技術的難易度が高いという問題がある。このため、半導体素子の厚さを薄くする方法が、半導体装置全体の厚さを薄くする場合に、最も有効であり、特にスタックドパッケージの場合には、積層する半導体素子の数に応じて効果が増すため、半導体素子をさらに薄型加工して（５０μｍ程度以下）組立てを行う技術の研究・実用化が進められている。
樹脂封止型半導体装置の反りを低減することを目的とした従来技術として、特許文献１には、半導体素子を支持するチップ支持面を備えたテープ基板と、半導体素子のパッドとこれに対応するテープ基板の接続端子とを電気的に接続するボンディングワイヤと、樹脂モールドによって形成され、かつ半導体素子に対応して配置されたチップ封止部及びチップ封止部の外側周囲にこれと一体にしてボンディングワイヤに対応して配置されたワイヤ封止部からなる封止部と、テープ基板の裏面に取り付けられた複数の半田ボールとからなるチップサイズパッケージ（ＣＳＰ）といわれる半導体装置が提案されている。封止部において、チップ封止部がワイヤ封止部より薄く形成されることによって、この樹脂封止型半導体装置の反りを低減することを目的としている。
特許文献２には、１つの主面に接続端子が設けられた樹脂基板と、前記樹脂基板の接続端子に対応させ電気的に接続し搭載された半導体素子と、前記半導体素子を含む樹脂基板の１つの主面をモールド封止するモールド樹脂層と、前記モールド樹脂層上面側に一体的に配置された熱膨張係数が樹脂基板に近似する金属層と、前記半導体素子側に電気的に接続して樹脂基板の他の主面側に配置させたボール・グリッド・アレイ（ＢＧＡ）型端子とを具備する半導体装置が提案されている。
半導体装置においてオーバーハング部へのボンディング時のチップ割れを防止することを目的としている従来技術として、特許文献３や特許文献４には、オーバーハング部の下にダミーチップ等の支持部材を配置して支持する方法が提案されている。
特開２０００−３４９２０２号公報 特開平１０−１１６９３６号公報 特開平０５−１２１６４３号公報 特開平１１−２０４７２０号公報
一般に、半導体素子と基板とをワイヤボンディングにより接続した樹脂封止型半導体装置では、製造時に樹脂封止すると、封止樹脂、半導体素子、及び基板の材料の熱膨張係数のミスマッチ（封止樹脂の熱膨張係数が最も大きい）及び封止樹脂の熱硬化収縮により、半導体装置は全体として凹状に反る傾向がある。
図５は、樹脂封止型半導体装置の反りを低減すること目的とした、従来の半導体装置の問題点を説明するための図である。図５（ａ）は、チップ厚さが従来と同程度の厚さを有する半導体素子３１ａ、３１ｂを封止樹脂３５で封止した場合の半導体素子の上部の樹脂厚さ（同図においてＨで示す）を示し、図５（ｂ）はチップ厚さをさらに薄型化した半導体素子１１ａ、１１ｂを封止樹脂１５で封止した場合の半導体素子の上部の樹脂厚さ（Ｈで示す）を示す。半導体素子上部の封止樹脂の厚さは半導体素子が薄くなっても一定である（例えば、７０〜２００μｍ程度）。すなわち、この部分の封止樹脂の量（体積）は一定である。
図５（ｃ）に示すように、図５（ａ）の場合と比較して、図５（ｂ）の場合には半導体パッケージ全体に占める封止樹脂の体積の比率が増加するために、封止樹脂、基板、及び半導体素子の各熱膨張率のミスマッチにより発生する半導体装置の反りの量が大きくなる。加えて、半導体素子が薄型化されて半導体パッケージ全体が薄型化すると、半導体素子の剛性が低下し、封止樹脂と基板の熱膨張係数のミスマッチが反りに与える影響が大きくなる。
半導体素子をさらに薄型化する場合には、半導体装置全体の厚さに対する半導体素子上部の封止樹脂の厚さの割合が大きくなる。これは、半導体素子の上部の封止樹脂の厚さ（最上段の半導体素子の上面から半導体装置の上面までの距離）は、最上段の半導体素子にボンディングしたワイヤのループ高さよりも厚くする必要があるため、ワイヤのループ高さを低くしない限り、半導体素子の上部の封止樹脂厚さが薄くならないためである。
このため、半導体素子が薄くなると、半導体装置全体の厚さに対する半導体素子の上部の封止樹脂の厚さの割合が高まり、これによって樹脂封止する際に発生する半導体装置の反りの量が大きくなるという課題がある。
また、半導体素子を薄くして半導体装置全体を薄型化すると、半導体素子が極薄になることで半導体素子の剛性が低下し、半導体装置がより反りやすくなる。このため、封止樹脂と基板との熱膨張係数のミスマッチの影響はさらに顕著となるため、半導体装置の反りの量がさらに大きくなる。
半導体装置の反りが大きくなると、半導体装置をマザーボード等に実装する際に、実装不具合を引き起こしたり、実装後の実装信頼性を低下させたりする等の問題が発生する。
特許文献１の半導体装置の場合、封止樹脂部の厚さを部分的に薄くする構成で、半導体素子の外周部に相当するワイヤ封止部よりも、半導体素子封止部においてモールド樹脂厚を薄くしているが、半導体装置を製造する際に、チップサイズに応じた凹凸加工を形成した専用のモールド金型が必要になるため、モールド金型の共用化が困難となり、製造コストが大幅に上昇するという問題がある。
特許文献２の場合、半導体素子上方に配置される部材（金属層／ヒートシンク／金属板/放熱板）の厚さが必要になるため、半導体装置を薄型化することが困難である。
図６は、オーバーハング部へのボンディング時のチップ割れを防止することを目的とした従来の樹脂封止型半導体装置の問題点を説明するための図である。
図６（ａ）に示すように、図３の半導体装置のオーバーハング部においてボンディングキャピラリ３３Ａでワイヤボンディングを行う場合に、半導体素子３１ａの厚さが薄くなると、ワイヤボンディング時のストレスにより半導体素子３１ａに割れが発生する場合がある。これにより、製造歩留まりが低下するという問題がある。図２又は図４に示した半導体装置も同様の問題がある。
また、図６（ｂ）に示すように、図４の半導体装置においてオーバーハング部の直下にボンディングワイヤ３３ｂが配置してある場合に、ボンディングキャピラリ３３Ａでオーバーハング部にワイヤボンディングを行う際に、スペーサ２２の端部より突き出している半導体素子３１ａのオーバーハング部が撓むことで下段のワイヤ３３ｂに接触し、ワイヤ３３ｂを変形させてしまい、下段の隣接ワイヤ間でショートが発生する場合がある。
また、半導体素子の割れを発生させないように、あるいは半導体素子の撓み量を減少させるように、オーバーハング量を小さく設定すると、半導体装置に搭載する複数の半導体素子（チップ）の組み合わせの自由度を小さくしてしまう。
上述したように、オーバーハング部へのワイヤボンディング時の半導体素子の割れを防止する方法として、特許文献３や特許文献４に示されるような、オーバーハング部の下にダミーチップ等の支持部材を配置して支持する方法がある。しかし、オーバーハング部が上段の半導体素子の対向する外縁二辺部にある場合には、支持部材を２箇所に設置し、四辺部にある場合には、支持部材を４箇所に設置する必要があるため、部材点数の増加により、部材コストおよび製造コストが上昇するという問題がある。
本発明は、上記の点に鑑みてなされたものであり、半導体素子と基板とをワイヤボンディングにより接続した樹脂封止型半導体装置において、半導体素子を薄型化した場合にも、半導体装置の反りを低減することを目的とする。
また、本発明は、複数の半導体素子を積層配置し、オーバーハング部にボンディングワイヤを配置する構成の樹脂封止型半導体装置において、半導体素子を薄型化した場合にも、オーバーハング部でのワイヤボンディング時の不具合を低減することを目的とする。
上記の課題を解決するために、本発明の半導体装置は、外周部に複数の電極パッドが列状に配設される半導体素子と、第１の面に前記電極パッドと接続するための複数のボンディングパッドが配設され、第１の面と反対側の第２の面に複数の外部電極端子が配設され、かつ接着剤により前記半導体素子が接着固定される基板と、前記電極パッドと前記ボンディングパッドとを電気的に接続するワイヤと、前記半導体素子上であって前記電極パッド列の内側に接着固定される板状部材と、前記半導体素子、前記ワイヤ、及び前記板状部材の少なくとも外周側面を一体的に封止する封止樹脂とを備え、前記板状部材の熱膨張係数が前記封止樹脂の熱膨張係数より小さいことを特徴とする。
上記の課題を解決するために、本発明の半導体装置は、外周部に複数の第１の電極パッドが列状に配置される第１の半導体素子と、外周部に複数の第２の電極パッドが列状に配置され、前記第１の半導体素子上に積層配置される第２の半導体素子と、第１の面に前記第１及び前記第２の電極パッドと接続するための複数のボンディングパッドが配設され、第１の面と反対側の第２の面に複数の外部電極端子が配設され、かつ接着剤により前記第２の半導体素子が接着固定される基板と、前記第１の電極パッドと前記ボンディングパッドとを電気的に接続する第１のワイヤと、前記第２の電極パッドと前記ボンディングパッドとを電気的に接続する第２のワイヤ又はバンプと、前記第１の半導体素子上であって前記第１の電極パッド列の内側に接着固定される板状部材と、前記第１の半導体素子、前記第２の半導体素子、前記第１のワイヤ、及び前記板状部材の少なくとも外周側面を一体的に封止する封止樹脂とを備え、前記板状部材の熱膨張係数が前記封止樹脂の熱膨張係数より小さいことを特徴とする。
前記半導体装置は、前記第１の半導体素子の少なくとも１辺の端部にオーバーハング部が形成されるように前記第１の半導体素子が前記第２の半導体素子上に積層配置され、前記第１の電極パッドが前記オーバーハング部に配置され、かつ前記板状部材が端部において前記オーバーハング部に重なるように接着固定される構成としてもよい。
前記半導体装置は、前記第１の半導体素子と前記第２の半導体素子を所定の間隔で離間させるスペーサ部材が前記第１の半導体素子と前記第２の半導体素子の間に配設される構成としてもよい。
前記半導体装置は、前記第１の半導体素子の前記オーバーハング部下方に前記第２のワイヤの少なくとも一部が重なるように配設される構成としてもよい。
本発明の樹脂封止型半導体装置によれば、封止樹脂の熱膨張係数が基板や半導体素子に比べて大きくても、半導体素子を補強するための板状部材を設けることで半導体装置全体に占める封止樹脂部の体積の割合を減少することができ、半導体装置の反りを低減できる。これにより半導体装置をマザーボード等に実装する際の製造歩留まりを向上させることができる。また、実装後の半導体装置の実装信頼性を向上させることができる。
複数の半導体素子を積層搭載する構成を有する樹脂封止型半導体装置においても、上述したような効果が得られると共に、半導体装置の高密度化が可能になる。また、板状部材により半導体素子のオーバーハング部が補強される構成とすることで、オーバーハング部にワイヤボンディングを行う際のチップ割れの発生を防止できる。また、スペーサ部材により、第２のワイヤのループと第１の半導体素子とを離間させる構成とすることで、半導体装置に搭載する第１及び第２の半導体素子の組み合わせの自由度を向上することができる。また、板状部材によりオーバーハング部が補強される構成とすることで、オーバーハング部にワイヤボンディングを行う際のチップの撓み量を小さくすることができ、これにより、オーバーハング部の下方にあるワイヤループの変形を防止できる。
次に、本発明を実施するための形態について図面と共に説明する。
図７は、本発明の第１の実施形態に係る樹脂封止型半導体装置の構成を示す。
図７の樹脂封止型半導体装置１０において、半導体素子１１の外周部には複数の電極パッド１２が列状に配設されている。半導体素子１１上の電極パッド１２の列の内側には、板状部材１４が接着固定されている。接着剤１６により、半導体素子１１が基板１８の上面に接着固定されている。基板１８の上面の外周部には、電極パッド１２と接続するための複数のボンディングパッド１７が配設され、基板１８の下面には、この半導体装置をマザーボードやインターポーザ等に実装するための複数の半田ボール１９が配設されている。ボンディングワイヤ１３により、半導体素子１１の電極パッド１２と基板１８のボンディングパッド１７とが電気的に接続されている。封止樹脂１５により、半導体素子１１と、板状部材１４と、ボンディングワイヤ１３とが基板１８と一体的に封止されている。
また、図７の樹脂封止型半導体装置１０において、板状部材１４の上面は封止樹脂１５により封止されており、板状部材１４の高さがワイヤ１３のループ高さ（最高点）より低く形成される。
図１８と図１９は、図７の樹脂封止型半導体装置の製造工程を説明するための図である。
図１８（ａ）に示すように、半導体素子１１は極薄厚に加工された半導体チップでその外周部に列状に配設された電極パッド１２を有し、基板１８はその外周部に列状に配設されたボンディングパッド１７を有する。ダイボンデングを行って、接着剤１６により、半導体素子１１を基板１８の上面に接着固定する。このとき、予めフィルム状の接着剤１６をラミネート等により半導体素子１１と同じサイズに形成しておき、半導体素子１１の下面に貼布しておくとよい。
次に、図１８（ｂ）に示すように、接着剤２３により、板状部材１４を半導体素子１１上の電極パッド１２の列の内側に接着固定する。このとき、予めフィルム状の接着剤２３をラミネート等により板状部材１４と同じサイズに形成しておき、板状部材１４の下面に貼布しておくとよい。
次に、図１８（ｃ）に示すように、ワイヤボンディングを行って、ワイヤ１３により、半導体素子１１の電極パッド１２と基板１８のボンディングパッド１７とを電気的に接続する。
次に、図１９（ａ）に示すように、樹脂封止を行って、半導体素子１１と、板状部材１４と、ワイヤ１３とを覆うように基板１８の上面を封止樹脂１５で一体的に封止する。モールド樹脂はモールド金型により射出成型した後、１５０〜２００℃で熱硬化させる。
次に、図１９（ｂ）に示すように、半導体装置１０をマザーボードやインターポーザ等に実装するための外部電極端子となる複数の半田ボール１９を、２５０〜２６０℃でリフローさせて、基板１８の下面に（図示しないボールランドに）形成する。以上により、図７の樹脂封止型半導体装置１０が作製される。
この実施形態によれば、封止樹脂１５の熱膨張係数が基板１８や半導体素子１１に比べて大きくても、半導体素子１１を補強するための板状部材１４を設けることで半導体装置全体に占める封止樹脂部の体積の割合を減少することができ、半導体装置１０の反りを低減できる。これにより、半導体装置１０をマザーボード等に実装する際の製造歩留まりを向上させることができる。また、実装後の半導体装置１０の実装信頼性を向上させることができる。
上記の実施形態において、基板１８としては、ガラス・エポキシ、ガラス・ＢＴ（ビスマレイミドトリアジン）等からなる有機基板が用いられる。基板１８の下面の外部電極端子１９としては、ＢＧＡ（ボールグリッドアレイ）、又はＬＧＡ（ランドグリッドアレイ）型のエリア配列の電極端子が用いられる。ＢＧＡの場合には半田ボールが、ＬＧＡの場合にはニッケル及び金めっきした銅ランドが外部電極端子として用いられる。
また、ボンディングワイヤ１３としては、金又は金合金からなる金属細線が用いられる。 接着剤１６及び２３の材質としては、熱硬化性又は熱可塑性の絶縁性樹脂の接着剤が用いられる。上記の実施形態では、例えば、エポキシ樹脂からなる樹脂接着剤が用いられる。
また、封止樹脂１５としては、熱硬化性のエポキシ樹脂が用いられる。
また、板状部材１４の材質は、封止樹脂１５の熱膨張係数より小さい熱膨張係数を有する部材であれば、特に限定されない。例えば、銅、アルミ、銅合金等の金属部材、ＡｌＮ、Ａｌ／ＳｉＣ、Ａｌ２Ｏ３等のセラミック部材、半導体素子１１と同一材料（シリコン）の部材、基板１８と同一材料（有機基板）の部材等が用いられる。
ここで、エポキシ樹脂を封止樹脂１５として用いた場合、その熱膨張係数は２５〜４６ｐｐｍ／℃（ガラス転移点以上）、６〜１３ｐｐｍ／℃（ガラス転移点以下）である。基板１８と同一の材料（有機基板）を板状部材１４として用いた場合、その熱膨張係数は１１〜１７ｐｐｍ／℃である。また、半導体素子１１と同一材料（シリコン）を板状部材１４として用いた場合、その熱膨張係数は２．８〜３．６ｐｐｍ／℃である。
図１４は、本発明に係る板状部材の構成を示す。図１４の板状部材１４ａは、半導体素子１１上の電極パッド１２の列の内側全体を覆う矩形状に形成したものである。この板状部材１４ａは、後述する板状部材の上面を露出させた構成（図８）において、封止樹脂１５の熱伝導率より大きい熱伝導率を有する材質の板状部材１４ａを用いることで、半導体装置の放熱性を向上させるのに有効となる。
図１５は、本発明に係る板状部材の変形例の構成を示す。図１５の板状部材１４ｂは、半導体素子１１上の電極パッド１２の列の内側領域の中央部には開口部を形成し、内側領域の周囲部のみを覆う矩形状に形成したものである。この板状部材１４ｂによれば、半導体素子１１上の回路形成面に応じて板状部材を設ける必要がない箇所に開口部を配置することができる。
図１６は、本発明に係る板状部材の他の変形例の構成を示す。図１６の板状部材１４ｃは、複数の矩形状の小片に分割形成したものである。この板状部材１４ｃによれば、半導体素子１１上の回路形成面に応じて板状部材を設ける必要がない箇所には板状部材を配置しないで、必要な箇所のみに矩形状の小片を配置することができる。また、これにより製造時に封止樹脂の流動性を制御することが可能となり、封止樹脂工程における製造歩留りを向上させることができる。
図１７は、本発明に係る板状部材のさらに別の変形例の構成を示す。図１７の板状部材１４ｄは、半導体素子１１上の電極パッド１２の列の内側領域の対角線上の部位のみを覆う十字形状に形成したものである。この板状部材１４ｄによれば、半導体素子１１上の回路形成面に応じて板状部材を設ける必要がある箇所のみに十字形状の板状部材を配置することができる。また、これにより製造時に封止樹脂の流動性を制御することが可能となり、封止樹脂工程における製造歩留りを向上させることができる。
半導体素子１１上に板状部材１４を配置させる方法には、板状部材１４と半導体素子１１とを接着剤を介して固定する方法のほか、エポキシ等の樹脂にＡｌ２Ｏ３等の無機フィラーを混合してシート状にしたシート状樹脂を板状部材１４として用いる方法もある。このシート状樹脂の板状部材１４を用いた場合は、直接半導体素子１１上に貼りつけることもできる。また、半導体素子１１のオーバーハング部の補強効果をもたせる場合には、金属、セラミック、シリコン等のある程度剛性が高い材料の板状部材１４を用いることが望ましい。
図８は、本発明の第２の実施形態に係る樹脂封止型半導体装置の構成を示す。なお、図８において、第１の実施形態の説明に用いた図７の構成と同一の構成については同一符号を付してその説明を省略する。
図８の樹脂封止型半導体装置１０Ａにおいて、図７の場合に比べてより肉厚の板状部材１４が半導体素子１１上の電極パッド１２の列の内側に接着固定される。また、封止樹脂１５により、半導体素子１１と、板状部材１４の外周側面のみと、ボンディングワイヤ１３とが基板１８と一体的に封止される。板状部材１４の上面は、封止樹脂１５の上面とほぼ同一の高さとなり、半導体装置１０Ａの上面の一部として露出している。
この実施形態によれば、半導体素子１１を補強するために、より肉厚の板状部材１４を設けることで半導体装置全体に占める封止樹脂部の体積の割合をさらに減少することができ、半導体装置１０Ａの反りをより効果的に低減できる。これにより、半導体装置１０Ａをマザーボード等に実装する際の製造歩留まりをさらに向上させることができる。
上記の実施形態においては、板状部材１４の上面を露出させた構成であるため、封止樹脂１５の熱伝導率より大きい熱伝導率を有する材質の板状部材１４を用いれば、半導体装置の放熱性を向上させるのに有効である。
例えば、エポキシ樹脂を封止樹脂１５として用いた場合、その熱伝導率は０．２〜０．３Ｗ／ｍ・Ｋである。半導体素子１１と同一材料（シリコン）を板状部材１４として用いた場合は、その熱伝導率は約１５１Ｗ／ｍ・Ｋである。この場合、半導体装置１０Ａの放熱性を向上させることが可能である。
図９は、本発明の第３の実施形態に係る樹脂封止型半導体装置（スタックドパッケージ）の構成を示す。なお、図９において、第１の実施形態の説明に用いた図７の構成と同一の構成については同一符号を付してその説明を省略する。
図９の樹脂封止型半導体装置１０Ｂにおいて、上段の半導体素子１１ａの外周部には複数の電極パッド１２ａが列状に配設されている。同様に、下段の半導体素子１１ｂの外周部には複数の電極パッド１２ａが列状に配設されている。半導体素子１１ａ上の電極パッド１２ａの列の内側には、板状部材１４が接着固定されている。接着剤１６ａにより、上段の半導体素子１１ａが下段の半導体素子１１ｂ上に接着固定され、接着剤１６ｂにより、下段の半導体素子１１ｂが基板１８上に接着固定されている。
基板１８の上面の外周部には、電極パッド１２ａ、１２ｂとそれぞれ接続するための複数のボンディングパッド１７ａ、１７ｂが配設され、基板１８の下面には、この半導体装置をマザーボードやインターポーザ等に実装するための複数の半田ボール１９が配設されている。半導体素子１１ａ、１１ｂと、基板１８とがボンディングワイヤ１３ａ、１３ｂにより電気的に接続されている。この例では、上段の半導体素子１１ａのサイズは下段の半導体素子１１ｂのサイズよりも小さく、封止樹脂１５により、半導体素子１１ａ、１１ｂと、板状部材１４と、ボンディングワイヤ１３ａ、１３ｂとが基板１８と一体的に封止される。
また、図９の樹脂封止型半導体装置１０Ｂにおいて、板状部材１４の上面は封止樹脂１５により封止されており、板状部材１４の高さがワイヤ１３ａのループ高さ（最高点）より低く形成される。
この実施形態によれば、複数の半導体素子を積層搭載する構成の樹脂封止型半導体装置１０Ｂにおいても、上述した図７の実施形態と同様の効果が得られると共に、半導体装置の高密度化が可能になる。
図１０は、本発明の第４の実施形態に係る樹脂封止型半導体装置（スタックドパッケージ）の構成を示す。なお、図１０において、第３の実施形態の説明に用いた図９の構成と同一の構成については同一符号を付してその説明を省略する。
図１０の樹脂封止型半導体装置１０Ｃにおいて、半導体素子１１ａ、１１ｂと、基板１８とをボンディングワイヤ１３ａ、１３ｂにより電気的に接続する。この実施形態では、上段の半導体素子１１ａの左右端部に、下段の半導体素子１１ｂの端部よりも外側に突き出したオーバーハング部（突き出し部）が形成され、各オーバーハング部に電極パッド１２ａが配設され、ボンディングワイヤ１３ａと接続してある。板状部材１４がその端部において各オーバーハング部に重なるように半導体素子１１ａの上面に接着固定されている。
この実施形態によれば、上述した図９の実施形態と同様の効果が得られる共に、板状部材１４により、半導体素子１１ａのオーバーハング部が補強される構成とすることで、オーバーハング部にワイヤボンディングを行う際のチップ割れの発生を防止できる。
図１１は、本発明の第５の実施形態に係る樹脂封止型半導体装置（スタックドパッケージ）の構成を示す。なお、図１１において、第３の実施形態の説明に用いた図９の構成と同一の構成については同一符号を付してその説明を省略する。
図１１の樹脂封止型半導体装置１０Ｄにおいて、上段の半導体素子１１ａと、基板１８とをボンディングワイヤ１３により電気的に接続し、下段の半導体素子１１ｂと、基板１８とをバンプ２１により電気的に接続している。この実施形態では、図１０と同様に、上段の半導体素子１１ａの左右端部に、下段の半導体素子１１ｂの端部よりも外側に突き出したオーバーハング部（突き出し部）が形成され、各オーバーハング部に電極パッド１２ａが配設され、ボンディングワイヤ１３と接続してある。板状部材１４がその端部において各オーバーハング部に重なるように半導体素子１１ａの上面に接着固定されている。
上記の実施形態において、バンプ２１の材質としては、金、半田、又は導電性樹脂が用いられる。この実施形態によれば、上述した図１０の実施形態と同様の効果が得られる共に、下段の半導体素子１１ｂの上面側には電極パッドが配置されない構成となるため、半導体装置１０Ｄに搭載する複数の半導体素子の組み合わせの自由度を向上することができる。
図１２は、本発明の第６の実施形態に係る樹脂封止型半導体装置（スタックドパッケージ）の構成を示す。なお、図１２において、第３の実施形態の説明に用いた図９の構成と同一の構成については同一符号を付してその説明を省略する。
図１２の樹脂封止型半導体装置１０Ｅは、複数の半導体素子として、３つの半導体素子１１ａ、１１ｂ、１１ｃを積層配置した構成をもつ。上段の半導体素子１１ａと、基板１８とをボンディングワイヤ１３ａにより電気的に接続し、中段の半導体素子１１ｂと、基板１８とをボンディングワイヤ１３ｂにより電気的に接続し、下段の半導体素子１１ｃと、基板１８とをバンプ２１により電気的に接続している。この実施形態では、図１０と同様に、上段の半導体素子１１ａの左右端部に、中段の半導体素子１１ｂの端部よりも外側に突き出したオーバーハング部（突き出し部）が形成され、各オーバーハング部に電極パッド１２ａが配設され、ボンディングワイヤ１３ａと接続してある。板状部材１４がその端部において各オーバーハング部に重なるように半導体素子１１ａの上面に接着固定されている。この実施形態によれば、上述した図１０の実施形態と同様の効果が得られる。
図１３は、本発明の第７の実施形態に係る樹脂封止型半導体装置（スタックドパッケージ）の構成を示す。なお、図１３において、第３の実施形態の説明に用いた図９の構成と同一の構成については同一符号を付してその説明を省略する。
図１３の樹脂封止型半導体装置１０Ｆにおいて、半導体素子１１ａ、１１ｂと、基板１８とをボンディングワイヤ１３ａ、１３ｂにより電気的に接続する。この実施形態では、上段の半導体素子１１ａと下段の半導体素子１１ｂを所定の間隔で離間させるスペーサ２２が、上段の半導体素子１１ａと下段の半導体素子１１ｂの間に配設されている。また、上段の半導体素子１１ａのオーバーハング部下方にワイヤ１３ｂの一部が重なるように配設されている。
図２０と図２１は、図１３の樹脂封止型半導体装置の製造工程を説明するための図である。なお、図２０と図２１において、第１の実施形態の説明に用いた図１８と図１９の構成と同一の構成については同一符号を付してその説明を省略する。
図２０（ａ）に示すように、半導体素子１１ｂは極薄厚に加工された半導体チップでその外周部に列状に配設された電極パッド１２ｂを有し、基板１８はその外周部に列状に配設されたボンディングパッド１７ａ、１７ｂを有する。ダイボンデングを行って、接着剤１６ｃにより、半導体素子１１ｂを基板１８の上面に接着固定する。このとき、予めフィルム状の接着剤１６ｃをラミネート等により半導体素子１１ｂと同じサイズに形成しておき、半導体素子１１ｂの下面に貼布しておくとよい。
次に、図２０（ｂ）に示すように、接着剤１６ｂにより、スペーサ２２を半導体素子１１ｂ上の電極パッド１２ｂの列の内側に接着固定する。このとき、予めフィルム状の接着剤１６ｂをラミネート等によりスペーサ２２と同じサイズに形成しておき、スペーサ２２の下面に貼布しておくとよい。
次に、図２０（ｃ）に示すように、ワイヤボンディングを行って、ワイヤ１３ｂにより、半導体素子１１ｂの電極パッド１２ｂと基板１８のボンディングパッド１７ｂとを電気的に接続する。
次に、図２０（ｄ）に示すように、半導体素子１１ａは極薄厚に加工された半導体チップでその外周部に列状に配設された電極パッド１２ａを有する。ダイボンデングを行って、接着剤１６ａにより、半導体素子１１ａをスペーサ２２の上面に接着固定する。このとき、予めフィルム状の接着剤１６ａをラミネート等により半導体素子１１ａと同じサイズに形成しておき、半導体素子１１ａの下面に貼布しておくとよい。
次に、図２１（ａ）に示すように、接着剤２３により、板状部材１４を半導体素子１１ａ上の電極パッド１２ａの列の内側に接着固定する。このとき、予めフィルム状の接着剤２３をラミネート等により板状部材１４と同じサイズに形成しておき、板状部材１４の下面に貼布しておくとよい。
次に、図２１（ｂ）に示すように、ワイヤボンディングを行って、ワイヤ１３ａにより、半導体素子１１ａの電極パッド１２ａと基板１８のボンディングパッド１７ａとを電気的に接続する。
次に、図２１（ｃ）に示すように、樹脂封止を行って、半導体素子１１ａ、１１ｂと、スペーサ２２と、板状部材１４と、ワイヤ１３ａ、１３ｂとを覆うように基板１８の上面を封止樹脂１５で一体的に封止する。モールド樹脂はモールド金型により射出成型した後、１５０〜２００℃で熱硬化させる。
次に、図２１（ｄ）に示すように、半導体装置１０Ｆをマザーボードやインターポーザ等に実装するための外部電極端子となる複数の半田ボール１９を、２５０〜２６０℃でリフローさせて、基板１８の下面に（図示しないボールランドに）形成する。以上により、図１３の樹脂封止型半導体装置１０Ｆが作製される。
この実施形態によれば、上述した図１０の実施形態と同様の効果が得られると共に、スペーサ２２により、ワイヤ１３ｂのループと上段の半導体素子１１ａとを離間させる構成とすることで、半導体装置１０Ｆに搭載する複数の半導体素子の組み合わせの自由度を向上することができる。また、板状部材１４によりオーバーハング部が補強される構成とすることで、オーバーハング部にワイヤボンディングを行う際のチップの撓み量を小さくすることができ、これにより、オーバーハング部の下方にあるワイヤループの変形を防止できる。
従来の樹脂封止型半導体装置の構成を示す側断面図及び平面図である。 従来の樹脂封止型半導体装置の構成を示す側断面図及び平面図である。 従来の樹脂封止型半導体装置の構成を示す側断面図及び平面図である。 従来の樹脂封止型半導体装置の構成を示す側断面図及び平面図である。 従来の樹脂封止型半導体装置の問題点を説明するための図である。 従来の樹脂封止型半導体装置の問題点を説明するための図である。 本発明の第１の実施形態に係る樹脂封止型半導体装置の構成を示す側断面図である。 本発明の第２の実施形態に係る樹脂封止型半導体装置の構成を示す側断面図である。 本発明の第３の実施形態に係る樹脂封止型半導体装置の構成を示す側断面図である。 本発明の第４の実施形態に係る樹脂封止型半導体装置の構成を示す側断面図である。 本発明の第５の実施形態に係る樹脂封止型半導体装置の構成を示す側断面図である。 本発明の第６の実施形態に係る樹脂封止型半導体装置の構成を示す側断面図である。 本発明の第７の実施形態に係る樹脂封止型半導体装置の構成を示す側断面図である。 本発明に係る板状部材の構成を示す斜視図である。 本発明に係る板状部材の変形例の構成を示す斜視図である。 本発明に係る板状部材の他の変形例の構成を示す斜視図である。 本発明に係る板状部材の他の変形例の構成を示す斜視図である。 図７の樹脂封止型半導体装置の製造工程を説明するための図である。 図７の樹脂封止型半導体装置の製造工程を説明するための図である。 図１３の樹脂封止型半導体装置の製造工程を説明するための図である。 図１３の樹脂封止型半導体装置の製造工程を説明するための図である。
符号の説明
１０、１０Ａ、１０Ｂ、１０Ｃ、１０Ｄ、１０Ｅ、１０Ｆ 半導体装置
１１、１１ａ、１１ｂ 半導体素子
１２、１２ａ、１２ｂ 電極パッド
１３、１３ａ、１３ｂ ワイヤ
１４、１４ａ、１４ｂ、１４ｃ 板状部材
１５ 封止樹脂
１６、１６ａ、１６ｂ、１６ｃ 接着剤
１７ ボンディングパッド
１８ 基板
１９ 半田ボール
２１ バンプ
２２ スペーサ
２３ 接着剤
３１ａ、３１ｂ 半導体素子
３２ 電極パッド
３３ａ、３３ｂ ワイヤ
３５ 封止樹脂
３６ａ、３６ｂ 接着剤

Claims (5)

  1. 外周部に複数の電極パッドが列状に配設される半導体素子と、
    第１の面に前記電極パッドと接続するための複数のボンディングパッドが配設され、第１の面と反対側の第２の面に複数の外部電極端子が配設され、かつ接着剤により前記半導体素子が接着固定される基板と、
    前記電極パッドと前記ボンディングパッドとを電気的に接続するワイヤと、
    前記半導体素子上であって前記電極パッド列の内側に接着固定される板状部材と、
    前記半導体素子、前記ワイヤ、及び前記板状部材の少なくとも外周側面を一体的に封止する封止樹脂と
    を備え、前記板状部材の熱膨張係数が前記封止樹脂の熱膨張係数より小さいことを特徴とする半導体装置。
  2. 外周部に複数の第１の電極パッドが列状に配置される第１の半導体素子と、
    外周部に複数の第２の電極パッドが列状に配置され、前記第１の半導体素子上に積層配置される第２の半導体素子と、
    第１の面に前記第１及び前記第２の電極パッドと接続するための複数のボンディングパッドが配設され、第１の面と反対側の第２の面に複数の外部電極端子が配設され、かつ接着剤により前記第２の半導体素子が接着固定される基板と、
    前記第１の電極パッドと前記ボンディングパッドとを電気的に接続する第１のワイヤと、
    前記第２の電極パッドと前記ボンディングパッドとを電気的に接続する第２のワイヤ又はバンプと、
    前記第１の半導体素子上であって前記第１の電極パッド列の内側に接着固定される板状部材と、
    前記第１の半導体素子、前記第２の半導体素子、前記第１のワイヤ、及び前記板状部材の少なくとも外周側面を一体的に封止する封止樹脂と
    を備え、前記板状部材の熱膨張係数が前記封止樹脂の熱膨張係数より小さいことを特徴とする半導体装置。
  3. 前記第１の半導体素子の少なくとも１辺の端部にオーバーハング部が形成されるように前記第１の半導体素子が前記第２の半導体素子上に積層配置され、前記第１の電極パッドが前記オーバーハング部に配置され、かつ前記板状部材が端部において前記オーバーハング部に重なるように接着固定されることを特徴とする請求項２記載の半導体装置。
  4. 前記第１の半導体素子と前記第２の半導体素子を所定の間隔で離間させるスペーサ部材が前記第１の半導体素子と前記第２の半導体素子の間に配設されることを特徴とする請求項２又は３記載の半導体装置。
  5. 前記第１の半導体素子の前記オーバーハング部下方に前記第２のワイヤの少なくとも一部が重なるように配設されることを特徴とする請求項３又は４記載の半導体装置。
JP2005027917A 2005-02-03 2005-02-03 樹脂封止型半導体装置 Active JP4494240B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005027917A JP4494240B2 (ja) 2005-02-03 2005-02-03 樹脂封止型半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005027917A JP4494240B2 (ja) 2005-02-03 2005-02-03 樹脂封止型半導体装置

Publications (2)

Publication Number Publication Date
JP2006216776A true JP2006216776A (ja) 2006-08-17
JP4494240B2 JP4494240B2 (ja) 2010-06-30

Family

ID=36979731

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005027917A Active JP4494240B2 (ja) 2005-02-03 2005-02-03 樹脂封止型半導体装置

Country Status (1)

Country Link
JP (1) JP4494240B2 (ja)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008147669A (ja) * 2006-12-09 2008-06-26 Stats Chippac Ltd 積み重ねられた集積回路パッケージインパッケージシステム
JP2009117702A (ja) * 2007-11-08 2009-05-28 Nec Electronics Corp 半導体装置
JP2009194189A (ja) * 2008-02-15 2009-08-27 Renesas Technology Corp 半導体装置およびその製造方法
JP2012015225A (ja) * 2010-06-30 2012-01-19 Hitachi Ltd 半導体装置
JP2012043881A (ja) * 2010-08-17 2012-03-01 Tdk Corp 端子構造、プリント配線板、モジュール基板及び電子デバイス
WO2014103855A1 (ja) * 2012-12-25 2014-07-03 ピーエスフォー ルクスコ エスエイアールエル 半導体装置およびその製造方法
WO2014156921A1 (ja) * 2013-03-26 2014-10-02 ピーエスフォー ルクスコ エスエイアールエル 半導体装置
KR101454884B1 (ko) * 2006-12-09 2014-10-27 스태츠 칩팩 엘티디 적층된 집적회로 패키지 인 패키지 시스템
US9059128B2 (en) 2012-04-27 2015-06-16 Mitsubishi Electric Corporation Semiconductor device having improved thermal properties
WO2022244629A1 (ja) * 2021-05-18 2022-11-24 ローム株式会社 半導体装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000031343A (ja) * 1998-07-09 2000-01-28 Texas Instr Japan Ltd 半導体装置
JP2000174169A (ja) * 1998-12-03 2000-06-23 Sanyo Electric Co Ltd 半導体装置
JP2002057272A (ja) * 2000-08-04 2002-02-22 ▲せき▼品精密工業股▲ふん▼有限公司 スタックト・ダイ・パッケージ構造
JP2002222913A (ja) * 2001-01-24 2002-08-09 Sharp Corp 半導体装置およびその製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000031343A (ja) * 1998-07-09 2000-01-28 Texas Instr Japan Ltd 半導体装置
JP2000174169A (ja) * 1998-12-03 2000-06-23 Sanyo Electric Co Ltd 半導体装置
JP2002057272A (ja) * 2000-08-04 2002-02-22 ▲せき▼品精密工業股▲ふん▼有限公司 スタックト・ダイ・パッケージ構造
JP2002222913A (ja) * 2001-01-24 2002-08-09 Sharp Corp 半導体装置およびその製造方法

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008147669A (ja) * 2006-12-09 2008-06-26 Stats Chippac Ltd 積み重ねられた集積回路パッケージインパッケージシステム
KR101454884B1 (ko) * 2006-12-09 2014-10-27 스태츠 칩팩 엘티디 적층된 집적회로 패키지 인 패키지 시스템
JP2009117702A (ja) * 2007-11-08 2009-05-28 Nec Electronics Corp 半導体装置
JP2009194189A (ja) * 2008-02-15 2009-08-27 Renesas Technology Corp 半導体装置およびその製造方法
JP2012015225A (ja) * 2010-06-30 2012-01-19 Hitachi Ltd 半導体装置
JP2012043881A (ja) * 2010-08-17 2012-03-01 Tdk Corp 端子構造、プリント配線板、モジュール基板及び電子デバイス
US9059128B2 (en) 2012-04-27 2015-06-16 Mitsubishi Electric Corporation Semiconductor device having improved thermal properties
WO2014103855A1 (ja) * 2012-12-25 2014-07-03 ピーエスフォー ルクスコ エスエイアールエル 半導体装置およびその製造方法
WO2014156921A1 (ja) * 2013-03-26 2014-10-02 ピーエスフォー ルクスコ エスエイアールエル 半導体装置
US10342118B2 (en) 2013-03-26 2019-07-02 Longitude Licensing Limited Semiconductor device
WO2022244629A1 (ja) * 2021-05-18 2022-11-24 ローム株式会社 半導体装置

Also Published As

Publication number Publication date
JP4494240B2 (ja) 2010-06-30

Similar Documents

Publication Publication Date Title
JP4494240B2 (ja) 樹脂封止型半導体装置
JP5579402B2 (ja) 半導体装置及びその製造方法並びに電子装置
KR101131138B1 (ko) 다양한 크기의 볼 패드를 갖는 배선기판과, 그를 갖는반도체 패키지 및 그를 이용한 적층 패키지
US7723839B2 (en) Semiconductor device, stacked semiconductor device, and manufacturing method for semiconductor device
US9117770B2 (en) Semiconductor device
US7626277B2 (en) Integrated circuit package with open substrate
US9184107B2 (en) Semiconductor package
US20110074037A1 (en) Semiconductor device
US10424526B2 (en) Chip package structure and manufacturing method thereof
US20060249852A1 (en) Flip-chip semiconductor device
TWI724744B (zh) 半導體裝置及半導體裝置之製造方法
US9252068B2 (en) Semiconductor package
US20100044880A1 (en) Semiconductor device and semiconductor module
JP4449258B2 (ja) 電子回路装置およびその製造方法
US20100102438A1 (en) Semiconductor device and method of manufacturing the same
KR20120058118A (ko) 적층 패키지의 제조 방법, 및 이에 의하여 제조된 적층 패키지의 실장 방법
JP2012009713A (ja) 半導体パッケージおよび半導体パッケージの製造方法
JP2008277457A (ja) 積層型半導体装置および実装体
US8519522B2 (en) Semiconductor package
US20060071305A1 (en) Electrical package structure including chip with polymer thereon
US20060231960A1 (en) Non-cavity semiconductor packages
US20150333041A1 (en) Semiconductor device and manufacturing method therefor
JP2007234683A (ja) 半導体装置およびその製造方法
JP2009038222A (ja) 半導体装置
KR101040311B1 (ko) 반도체 패키지 및 그 형성 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20071211

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20080728

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20091222

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100112

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100315

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100406

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100407

R150 Certificate of patent or registration of utility model

Ref document number: 4494240

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130416

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130416

Year of fee payment: 3

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130416

Year of fee payment: 3

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130416

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130416

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140416

Year of fee payment: 4

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350