JP2000174169A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JP2000174169A JP2000174169A JP34437798A JP34437798A JP2000174169A JP 2000174169 A JP2000174169 A JP 2000174169A JP 34437798 A JP34437798 A JP 34437798A JP 34437798 A JP34437798 A JP 34437798A JP 2000174169 A JP2000174169 A JP 2000174169A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- semiconductor device
- substrate
- resin layer
- plate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
Abstract
(57)【要約】
【課題】 半導体チップの上にプレートを被着する事に
より、残り膜厚を減じて樹脂端部の跳ね上がりが無い半
導体装置を提供する。 【解決手段】 フレキシブルシートからなる基板１０に
半導体チップ１１を固着し、基板１０表面の配線層１４
と電極パッド１８とをワイヤ１９で接続し、基板１０上
部に樹脂層１２を形成して半導体装置１１を封止する。
半導体チップ１１の上部に、シリコンと線膨張係数が近
似する素材からなるプレート３０を被着して、半導体チ
ップ１１上方の樹脂層１２の残り膜厚ｔ３を減じる。
より、残り膜厚を減じて樹脂端部の跳ね上がりが無い半
導体装置を提供する。 【解決手段】 フレキシブルシートからなる基板１０に
半導体チップ１１を固着し、基板１０表面の配線層１４
と電極パッド１８とをワイヤ１９で接続し、基板１０上
部に樹脂層１２を形成して半導体装置１１を封止する。
半導体チップ１１の上部に、シリコンと線膨張係数が近
似する素材からなるプレート３０を被着して、半導体チ
ップ１１上方の樹脂層１２の残り膜厚ｔ３を減じる。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体装置に関
し、特にＢＧＡ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）を
採用したＣＳＰ（Ｃｈｉｐ Ｓｉｚｅ／Ｓｃａｌｅ Ｐ
ａｃｋａｇｅ）に関するものである。
し、特にＢＧＡ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）を
採用したＣＳＰ（Ｃｈｉｐ Ｓｉｚｅ／Ｓｃａｌｅ Ｐ
ａｃｋａｇｅ）に関するものである。
【０００２】
【従来の技術】近年、ＩＣパッケージは携帯機器や小型
・高密度実装機器への採用が進み、従来のＩＣパッケー
ジとその実装概念が大きく変わろうとしている。詳細
は、例えば電子材料（１９９８年９月号２２頁〜）の特
集「ＣＳＰ技術とそれを支える実装材料・装置」で述べ
られている。
・高密度実装機器への採用が進み、従来のＩＣパッケー
ジとその実装概念が大きく変わろうとしている。詳細
は、例えば電子材料（１９９８年９月号２２頁〜）の特
集「ＣＳＰ技術とそれを支える実装材料・装置」で述べ
られている。
【０００３】図４は、ポリイミド系のフレキシブルシー
トを基板１として採用するもので、この基板１の上に
は、接着剤を介して銅箔パターン（図示せず）が貼り合
わされている。この銅箔パターンの一部には、半導体チ
ップ２が固着され、この半導体チップを取り囲む周囲の
基板１表面には銅箔パターンによってボンディング用パ
ッドが形成されている。このボンディング用パッドはこ
れと一体形成される配線を介して接続用パッドに接続さ
れ、該接続用パッドの下には基板１にあけられた貫通穴
を介して半田ボール３が固着されている。基板１の上部
は、半導体チップ２の周囲を封止樹脂層４によって被覆
されている。
トを基板１として採用するもので、この基板１の上に
は、接着剤を介して銅箔パターン（図示せず）が貼り合
わされている。この銅箔パターンの一部には、半導体チ
ップ２が固着され、この半導体チップを取り囲む周囲の
基板１表面には銅箔パターンによってボンディング用パ
ッドが形成されている。このボンディング用パッドはこ
れと一体形成される配線を介して接続用パッドに接続さ
れ、該接続用パッドの下には基板１にあけられた貫通穴
を介して半田ボール３が固着されている。基板１の上部
は、半導体チップ２の周囲を封止樹脂層４によって被覆
されている。
【０００４】
【発明が解決しようとする課題】図４において、樹脂層
４は熱硬化性樹脂を用いたトランスファーモールド工程
によって形成される。この時の処理温度は、エポキシ系
樹脂のガラス転移点（１１０℃）を越える１７０〜２１
０℃であり、この温度での線膨張係数は３０ｐｐｍ／℃
にも達する。これに対して、半導体チップ２のシリコン
の線膨張係数は３ｐｐｍ／℃程度と小さい。つまり、前
記処理温度から常温に冷却するまでの間に、樹脂層４は
大幅に収縮するが、半導体チップ２は殆ど収縮しないと
いうことになる。
４は熱硬化性樹脂を用いたトランスファーモールド工程
によって形成される。この時の処理温度は、エポキシ系
樹脂のガラス転移点（１１０℃）を越える１７０〜２１
０℃であり、この温度での線膨張係数は３０ｐｐｍ／℃
にも達する。これに対して、半導体チップ２のシリコン
の線膨張係数は３ｐｐｍ／℃程度と小さい。つまり、前
記処理温度から常温に冷却するまでの間に、樹脂層４は
大幅に収縮するが、半導体チップ２は殆ど収縮しないと
いうことになる。
【０００５】これらの収縮の差により、半導体チップ２
上方の樹脂層４には図示矢印のような収縮力５が働き、
半導体チップ２の端を支点とするようにして、周囲の樹
脂層４には図示矢印６のような応力が働く。従って、冷
却後には基板１の端部が持ち上がり、外形寸法に変化を
もたらす。例えば、宇部興産社製ユーピレックス−Ｓ
（商品名）という膜厚１５μｍのポリイミド系シートを
２０ｍｍ×２０ｍｍの大きさに形成し、この上にチップ
サイズが１１ｍｍ×１１ｍｍの半導体チップを固着し、
樹脂層４として日立化成社製ＣＥＬ９２００（商品名）
という熱硬化性樹脂を膜厚６００μｍで被着したとき
は、基板１端部の持ち上がり量（図４：符号ｔ１）が大
体１００μ〜１２０μｍに達することが判ってきた。
上方の樹脂層４には図示矢印のような収縮力５が働き、
半導体チップ２の端を支点とするようにして、周囲の樹
脂層４には図示矢印６のような応力が働く。従って、冷
却後には基板１の端部が持ち上がり、外形寸法に変化を
もたらす。例えば、宇部興産社製ユーピレックス−Ｓ
（商品名）という膜厚１５μｍのポリイミド系シートを
２０ｍｍ×２０ｍｍの大きさに形成し、この上にチップ
サイズが１１ｍｍ×１１ｍｍの半導体チップを固着し、
樹脂層４として日立化成社製ＣＥＬ９２００（商品名）
という熱硬化性樹脂を膜厚６００μｍで被着したとき
は、基板１端部の持ち上がり量（図４：符号ｔ１）が大
体１００μ〜１２０μｍに達することが判ってきた。
【０００６】この様に基板１端部での持ち上がりがある
と、基板１の水平が維持できなくなり、半田ボール３を
用いて実装基板に実装する際に予期せぬトラブルを生じ
ることがある。
と、基板１の水平が維持できなくなり、半田ボール３を
用いて実装基板に実装する際に予期せぬトラブルを生じ
ることがある。
【０００７】また、樹脂層４の膜厚６００μｍに対して
１００μｍもの持ち上がりがあると、樹脂層４の端部の
高さが高くなり、半導体装置をプリント基板上に実装し
たときの実装高さ（図４：符号ｔ２）が高くなる。現在
の軽薄短小化の方向にあっては、この様な高さｔ２の増
大は許されるものではなく、時として規格外になるとい
う危険性をはらんでいる。尚、持ち上がり量ｔ１は、半
導体チップ２下部の基板１裏面表面を基準として測定し
ている。
１００μｍもの持ち上がりがあると、樹脂層４の端部の
高さが高くなり、半導体装置をプリント基板上に実装し
たときの実装高さ（図４：符号ｔ２）が高くなる。現在
の軽薄短小化の方向にあっては、この様な高さｔ２の増
大は許されるものではなく、時として規格外になるとい
う危険性をはらんでいる。尚、持ち上がり量ｔ１は、半
導体チップ２下部の基板１裏面表面を基準として測定し
ている。
【０００８】
【課題を解決するための手段】本発明は、前述の課題に
鑑みてなされ、フレキシブルシート上に半導体チップを
搭載し、前記半導体チップ周囲を被覆しつつ、前記フレ
キシブルシートの上部に樹脂層を形成した半導体装置に
おいて、前記半導体チップの上に、前記半導体チップと
線膨張係数が近似するプレートが被着され、前記樹脂層
の膜厚が減じられていることを特徴とするものである。
鑑みてなされ、フレキシブルシート上に半導体チップを
搭載し、前記半導体チップ周囲を被覆しつつ、前記フレ
キシブルシートの上部に樹脂層を形成した半導体装置に
おいて、前記半導体チップの上に、前記半導体チップと
線膨張係数が近似するプレートが被着され、前記樹脂層
の膜厚が減じられていることを特徴とするものである。
【０００９】
【発明の実施の形態】以下に本発明の実施の形態を、図
１〜図３を参照しながら詳細に説明する。
１〜図３を参照しながら詳細に説明する。
【００１０】図１は、本発明による半導体装置を示す断
面図であり、図２はその斜視図である。この装置は、基
板１０の上に半導体チップ１１を固着し、固着した半導
体チップ１１の周囲を樹脂層１２で被覆し、基板１０の
裏面側にボールバンプ１３を形成したものである。
面図であり、図２はその斜視図である。この装置は、基
板１０の上に半導体チップ１１を固着し、固着した半導
体チップ１１の周囲を樹脂層１２で被覆し、基板１０の
裏面側にボールバンプ１３を形成したものである。
【００１１】基板１０は、膜厚７５μｍのポリイミド樹
脂系フレキシブルシートからなり、その表面にはエポキ
シ系やアクリル系の接着剤によって金属パターンが貼り
つけられている。金属パターンは、銅箔１２μｍからな
り、その上に電解メッキ法によってＮｉメッキ層１μ
ｍ、Ａｕ層０．３μｍを順次積層し、エッチングして所
望のパターンに描画したものである。
脂系フレキシブルシートからなり、その表面にはエポキ
シ系やアクリル系の接着剤によって金属パターンが貼り
つけられている。金属パターンは、銅箔１２μｍからな
り、その上に電解メッキ法によってＮｉメッキ層１μ
ｍ、Ａｕ層０．３μｍを順次積層し、エッチングして所
望のパターンに描画したものである。
【００１２】金属パターンは、外部接続を行うための配
線部１４と、半導体チップ１１を固着するためのランド
部１５とを形成する。配線部１５の特定箇所の下には、
フレシキブルシートを貫通するスルーホールが設けられ
ており、スルーホール内部に露出する配線部１５の裏面
側に、半田ボール１３が接続されている。スルーホール
は半導体チップ１１の電極数に相当する数だけ設けられ
ている。ランド部１４には、絶縁ペーストなどの接着剤
１６によって半導体チップ１１が固定される。ランド部
１５は半導体チップ１１のチップサイズに比べて小さな
面積で形成されており、半導体チップ１１の外周部分は
配線部１４の上を被覆し、両者は絶縁層１７によって電
気的絶縁が保たれている。
線部１４と、半導体チップ１１を固着するためのランド
部１５とを形成する。配線部１５の特定箇所の下には、
フレシキブルシートを貫通するスルーホールが設けられ
ており、スルーホール内部に露出する配線部１５の裏面
側に、半田ボール１３が接続されている。スルーホール
は半導体チップ１１の電極数に相当する数だけ設けられ
ている。ランド部１４には、絶縁ペーストなどの接着剤
１６によって半導体チップ１１が固定される。ランド部
１５は半導体チップ１１のチップサイズに比べて小さな
面積で形成されており、半導体チップ１１の外周部分は
配線部１４の上を被覆し、両者は絶縁層１７によって電
気的絶縁が保たれている。
【００１３】半導体チップ１１と配線部１４とは、半導
体チップ１１の表面に形成した電極パッド１８と配線部
１４とをワイヤ１９でワイヤボンディングすることによ
り電気接続される。ワイヤ１９は、そのループ高さの最
も高い位置２０が、半導体チップ１１の外周端部の上部
に位置するような軌跡を描いている。そして、基板１０
の上を膜厚約６００μｍの樹脂層１２で被覆し、半導体
チップ１１を封止すると共にパッケージ外形を成形す
る。封止にはトランスファーモールド手法を用い、基板
１０の裏面側は露出する。
体チップ１１の表面に形成した電極パッド１８と配線部
１４とをワイヤ１９でワイヤボンディングすることによ
り電気接続される。ワイヤ１９は、そのループ高さの最
も高い位置２０が、半導体チップ１１の外周端部の上部
に位置するような軌跡を描いている。そして、基板１０
の上を膜厚約６００μｍの樹脂層１２で被覆し、半導体
チップ１１を封止すると共にパッケージ外形を成形す
る。封止にはトランスファーモールド手法を用い、基板
１０の裏面側は露出する。
【００１４】そして、半導体チップ１１の上に、絶縁性
の接着剤によって板厚５０〜２００μｍの平坦なプレー
ト３０を被着している。プレート３０は、シリコン（Ｓ
ｉ）と線膨張係数が近似する、４−２アロイ（２５ｐｐ
ｍ／℃）、コパール（３２ｐｐｍ／℃）等を用いる。ま
た、例えば半導体チップ１１の大きさが１１ｍｍ×１１
ｍｍであるとき、プレート３０は例えば９ｍｍ×９ｍｍ
の大きさを具備し、その端部２１は半導体チップ１１の
４辺周辺部分に設けられた電極パッド１８の内側に位置
して、ボンディングワイヤ１９との干渉を避けている。
プレート３０表面の高さは、ボンディングワイヤ１９の
ループの最も高い位置２０とほぼ同じ高さに大略一致し
ている。そして、プレート３０は、その板厚によって、
半導体チップ１１上の樹脂の残り膜厚ｔ３を３０〜１５
０μｍにまで減少させる。
の接着剤によって板厚５０〜２００μｍの平坦なプレー
ト３０を被着している。プレート３０は、シリコン（Ｓ
ｉ）と線膨張係数が近似する、４−２アロイ（２５ｐｐ
ｍ／℃）、コパール（３２ｐｐｍ／℃）等を用いる。ま
た、例えば半導体チップ１１の大きさが１１ｍｍ×１１
ｍｍであるとき、プレート３０は例えば９ｍｍ×９ｍｍ
の大きさを具備し、その端部２１は半導体チップ１１の
４辺周辺部分に設けられた電極パッド１８の内側に位置
して、ボンディングワイヤ１９との干渉を避けている。
プレート３０表面の高さは、ボンディングワイヤ１９の
ループの最も高い位置２０とほぼ同じ高さに大略一致し
ている。そして、プレート３０は、その板厚によって、
半導体チップ１１上の樹脂の残り膜厚ｔ３を３０〜１５
０μｍにまで減少させる。
【００１５】この様に半導体チップ１１の上にプレート
３０を被着する事により、半導体チップ１１の上部に存
在する樹脂の量を減少することができる。樹脂の収縮力
は樹脂の量に比例するので、樹脂の量を少なくすること
によって収縮力を緩和し、湾曲の度合いを減少すること
ができる。
３０を被着する事により、半導体チップ１１の上部に存
在する樹脂の量を減少することができる。樹脂の収縮力
は樹脂の量に比例するので、樹脂の量を少なくすること
によって収縮力を緩和し、湾曲の度合いを減少すること
ができる。
【００１６】図３を参照して、半導体チップ１１上方の
樹脂の残り膜厚ｔ３が少なくなったことにより、この部
分での樹脂の収縮力５はきわめて小さくなる。従って、
従来の応力６も極めて小さくなって、基板１０周端部が
持ち上がる現象を回避できる。この時、プレート３０の
板厚を、ワイヤ１９の最も高い位置２０の高さに合わせ
ることによって、チップ全体の高さｔ２を増大すること
なく樹脂の量だけを減じることができる。例えば、先に
課題の欄で述べた一例と同じ構成で、残り膜厚ｔ３を１
００μｍとしたときの本願による製品は、基板１０端部
での持ち上がり量ｔ１を５０μ程度に抑えることが可能
になった。
樹脂の残り膜厚ｔ３が少なくなったことにより、この部
分での樹脂の収縮力５はきわめて小さくなる。従って、
従来の応力６も極めて小さくなって、基板１０周端部が
持ち上がる現象を回避できる。この時、プレート３０の
板厚を、ワイヤ１９の最も高い位置２０の高さに合わせ
ることによって、チップ全体の高さｔ２を増大すること
なく樹脂の量だけを減じることができる。例えば、先に
課題の欄で述べた一例と同じ構成で、残り膜厚ｔ３を１
００μｍとしたときの本願による製品は、基板１０端部
での持ち上がり量ｔ１を５０μ程度に抑えることが可能
になった。
【００１７】
【発明の効果】以上に説明した通り、本発明によれば、
半導体チップ１１の上にプレート３０を被着することに
より、上部の樹脂層１２の残り膜厚ｔ３を減じることが
できる。これにより、基板１０周端部での持ち上がり量
ｔ１を大幅に減じることができる利点を有する。従っ
て、外形寸法の変形が少なく、実装時における実装高さ
の変化がない半導体装置を提供できる利点を有する。
半導体チップ１１の上にプレート３０を被着することに
より、上部の樹脂層１２の残り膜厚ｔ３を減じることが
できる。これにより、基板１０周端部での持ち上がり量
ｔ１を大幅に減じることができる利点を有する。従っ
て、外形寸法の変形が少なく、実装時における実装高さ
の変化がない半導体装置を提供できる利点を有する。
【図１】本発明を説明するための断面図である。
【図２】本発明を説明するための斜視図である。
【図３】本発明を説明するための断面図である。
【図４】従来の半導体装置を説明するための断面図であ
る。
る。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 武 俊之 大阪府守口市京阪本通２丁目５番５号 三 洋電機株式会社内 (72)発明者 三田 清志 大阪府守口市京阪本通２丁目５番５号 三 洋電機株式会社内 Ｆターム(参考） 4M109 AA02 BA01 BA04 BA05 CA21 DA08 EE02
Claims (4)
- 【請求項１】 フレキシブルシート上に半導体チップを
搭載し、前記半導体チップ周囲を被覆しつつ、前記フレ
キシブルシートの上部に樹脂層を形成した半導体装置に
おいて、 前記半導体チップの上に、前記半導体チップと線膨張係
数が近似するプレートが被着され、前記樹脂層の膜厚が
減じられていることを特徴とする半導体装置。 - 【請求項２】 前記フレキシブルシートの裏面側に外部
接続端子としてのボールバンプを具備することを特徴と
する請求項１記載の半導体装置。 - 【請求項３】 前記プレートが前記半導体チップの表面
に形成された電極パッドより内側に位置することを特徴
とする請求項１記載の半導体装置。 - 【請求項４】 前記プレートの高さと、前記半導体チッ
プの電極パッドに接続されたボンディングワイヤのルー
プの高さとが、大略一致することを特徴とする請求項１
記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34437798A JP3548023B2 (ja) | 1998-12-03 | 1998-12-03 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34437798A JP3548023B2 (ja) | 1998-12-03 | 1998-12-03 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000174169A true JP2000174169A (ja) | 2000-06-23 |
| JP3548023B2 JP3548023B2 (ja) | 2004-07-28 |
Family
ID=18368780
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP34437798A Expired - Fee Related JP3548023B2 (ja) | 1998-12-03 | 1998-12-03 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3548023B2 (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006216776A (ja) * | 2005-02-03 | 2006-08-17 | Fujitsu Ltd | 樹脂封止型半導体装置 |
| CN100336207C (zh) * | 2003-05-07 | 2007-09-05 | 三洋电机株式会社 | 半导体装置及其制造方法 |
| CN100423276C (zh) * | 2003-02-28 | 2008-10-01 | 三洋电机株式会社 | 半导体装置及其制造方法 |
| JP2009117702A (ja) * | 2007-11-08 | 2009-05-28 | Nec Electronics Corp | 半導体装置 |
| WO2010129484A1 (en) * | 2009-05-06 | 2010-11-11 | Marvell World Trade Ltd. | Die exposed chip package |
-
1998
- 1998-12-03 JP JP34437798A patent/JP3548023B2/ja not_active Expired - Fee Related
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100423276C (zh) * | 2003-02-28 | 2008-10-01 | 三洋电机株式会社 | 半导体装置及其制造方法 |
| CN100336207C (zh) * | 2003-05-07 | 2007-09-05 | 三洋电机株式会社 | 半导体装置及其制造方法 |
| JP2006216776A (ja) * | 2005-02-03 | 2006-08-17 | Fujitsu Ltd | 樹脂封止型半導体装置 |
| JP4494240B2 (ja) * | 2005-02-03 | 2010-06-30 | 富士通マイクロエレクトロニクス株式会社 | 樹脂封止型半導体装置 |
| JP2009117702A (ja) * | 2007-11-08 | 2009-05-28 | Nec Electronics Corp | 半導体装置 |
| WO2010129484A1 (en) * | 2009-05-06 | 2010-11-11 | Marvell World Trade Ltd. | Die exposed chip package |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3548023B2 (ja) | 2004-07-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100522223B1 (ko) | 반도체장치및그제조방법 | |
| US5777386A (en) | Semiconductor device and mount structure thereof | |
| JP4058642B2 (ja) | 半導体装置 | |
| US6002169A (en) | Thermally enhanced tape ball grid array package | |
| US5739588A (en) | Semiconductor device | |
| US6734535B1 (en) | Semiconductor device, method of manufacture thereof, circuit board, and electronic instrument | |
| US20030173679A1 (en) | Stacked dice standoffs | |
| JPH10242210A (ja) | 集積回路装置の実装構造およびその製造方法 | |
| US6548326B2 (en) | Semiconductor device and process of producing same | |
| KR20010030395A (ko) | 수지로 밀봉된 반도체 장치 | |
| US6379996B1 (en) | Package for semiconductor chip having thin recess portion and thick plane portion | |
| JP3548023B2 (ja) | 半導体装置 | |
| JP2001257291A (ja) | 回路装置 | |
| JP2000174170A (ja) | 半導体装置 | |
| JP3569585B2 (ja) | 半導体装置 | |
| JP3548022B2 (ja) | 半導体装置 | |
| JP3549316B2 (ja) | 配線基板 | |
| JPH11145322A (ja) | 半導体装置 | |
| JP2658967B2 (ja) | 電子パッケージ組立体用支持部材およびこれを用いた電子パッケージ組立体 | |
| JP3973309B2 (ja) | 半導体装置 | |
| KR100411809B1 (ko) | 크기형반도체패키지 | |
| JPH011262A (ja) | 電子装置およびその製造方法 | |
| KR100533762B1 (ko) | 반도체패키지 | |
| JP2001156097A (ja) | 電子回路およびｌｓｉチップ実装構造体並びに半導体装置の製造方法 | |
| JP4817548B2 (ja) | 半導体装置およびその接続構造 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040312 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040415 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090423 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090423 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100423 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110423 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120423 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130423 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |