JP2000174170A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JP2000174170A JP2000174170A JP34437898A JP34437898A JP2000174170A JP 2000174170 A JP2000174170 A JP 2000174170A JP 34437898 A JP34437898 A JP 34437898A JP 34437898 A JP34437898 A JP 34437898A JP 2000174170 A JP2000174170 A JP 2000174170A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- substrate
- resin layer
- resin
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
Abstract
(57)【要約】
【課題】 半導体チップ上方の樹脂表面に樹脂上面に凹
部を形成することにより、樹脂端部の跳ね上がりが無い
半導体装置を提供する。 【解決手段】 フレキシブルシートからなる基板１０に
半導体チップ１１を固着し、基板１０表面の配線層１４
と電極パッド１８とをワイヤ１９で接続し、基板１０上
部に樹脂層１２を形成して半導体装置１１を封止する。
半導体チップ１１上方の樹脂層１２に、樹脂層１２の膜
厚を減じる凹部１２ａを形成する。凹部１２ａの端２１
と半導体チップ１１の端２２とは概略一致する。
部を形成することにより、樹脂端部の跳ね上がりが無い
半導体装置を提供する。 【解決手段】 フレキシブルシートからなる基板１０に
半導体チップ１１を固着し、基板１０表面の配線層１４
と電極パッド１８とをワイヤ１９で接続し、基板１０上
部に樹脂層１２を形成して半導体装置１１を封止する。
半導体チップ１１上方の樹脂層１２に、樹脂層１２の膜
厚を減じる凹部１２ａを形成する。凹部１２ａの端２１
と半導体チップ１１の端２２とは概略一致する。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体装置に関
し、特にＢＧＡ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）を
採用したＣＳＰ（Ｃｈｉｐ Ｓｉｚｅ／Ｓｃａｌｅ Ｐ
ａｃｋａｇｅ）に関するものである。
し、特にＢＧＡ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）を
採用したＣＳＰ（Ｃｈｉｐ Ｓｉｚｅ／Ｓｃａｌｅ Ｐ
ａｃｋａｇｅ）に関するものである。
【０００２】
【従来の技術】近年、ＩＣパッケージは携帯機器や小型
・高密度実装機器への採用が進み、従来のＩＣパッケー
ジとその実装概念が大きく変わろうとしている。詳細
は、例えば電子材料（１９９８年９月号２２頁〜）の特
集「ＣＳＰ技術とそれを支える実装材料・装置」で述べ
られている。
・高密度実装機器への採用が進み、従来のＩＣパッケー
ジとその実装概念が大きく変わろうとしている。詳細
は、例えば電子材料（１９９８年９月号２２頁〜）の特
集「ＣＳＰ技術とそれを支える実装材料・装置」で述べ
られている。
【０００３】図４は、ポリイミド系のフレキシブルシー
トを基板１として採用するもので、この基板１の上に
は、接着剤を介して銅箔パターン（図示せず）が貼り合
わされている。この銅箔パターンの一部には、半導体チ
ップ２が固着され、この半導体チップを取り囲む周囲の
基板１表面には銅箔パターンによってボンディング用パ
ッドが形成されている。このボンディング用パッドはこ
れと一体形成される配線を介して接続用パッドに接続さ
れ、該接続用パッドの下には基板１にあけられた貫通穴
を介して半田ボール３が固着されている。基板１の上部
は、半導体チップ２の周囲を封止樹脂層４によって被覆
されている。
トを基板１として採用するもので、この基板１の上に
は、接着剤を介して銅箔パターン（図示せず）が貼り合
わされている。この銅箔パターンの一部には、半導体チ
ップ２が固着され、この半導体チップを取り囲む周囲の
基板１表面には銅箔パターンによってボンディング用パ
ッドが形成されている。このボンディング用パッドはこ
れと一体形成される配線を介して接続用パッドに接続さ
れ、該接続用パッドの下には基板１にあけられた貫通穴
を介して半田ボール３が固着されている。基板１の上部
は、半導体チップ２の周囲を封止樹脂層４によって被覆
されている。
【０００４】
【発明が解決しようとする課題】図４において、樹脂層
４は熱硬化性樹脂を用いたトランスファーモールド工程
によって形成される。この時の処理温度は、エポキシ系
樹脂のガラス転移点（１１０℃）を越える１７０〜２１
０℃であり、この温度での線膨張係数は３０ｐｐｍ／℃
にも達する。これに対して、半導体チップ２のシリコン
の線膨張係数は３ｐｐｍ／℃程度と小さい。つまり、前
記処理温度から常温に冷却するまでの間に、樹脂層４は
大幅に収縮するが、半導体チップ２は殆ど収縮しないと
いうことになる。
４は熱硬化性樹脂を用いたトランスファーモールド工程
によって形成される。この時の処理温度は、エポキシ系
樹脂のガラス転移点（１１０℃）を越える１７０〜２１
０℃であり、この温度での線膨張係数は３０ｐｐｍ／℃
にも達する。これに対して、半導体チップ２のシリコン
の線膨張係数は３ｐｐｍ／℃程度と小さい。つまり、前
記処理温度から常温に冷却するまでの間に、樹脂層４は
大幅に収縮するが、半導体チップ２は殆ど収縮しないと
いうことになる。
【０００５】これらの収縮の差により、半導体チップ２
上方の樹脂層４には図示矢印のような収縮力５が働き、
半導体チップ２の端を支点とするようにして、周囲の樹
脂層４には図示矢印６のような応力が働く。従って、冷
却後には基板１の端部が持ち上がり、外形寸法に変化を
もたらす。例えば、宇部興産社製ユーピレックス−Ｓ
（商品名）という膜厚１５μｍのポリイミド系シートを
２０ｍｍ×２０ｍｍの大きさに形成し、この上にチップ
サイズが１１ｍｍ×１１ｍｍの半導体チップを固着し、
樹脂層４として日立化成社製ＣＥＬ９２００（商品名）
という熱硬化性樹脂を膜厚６００μｍで被着したとき
は、基板１端部の持ち上がり量（図４：符号ｔ１）が大
体１００μ〜１２０μｍに達することが判ってきた。
上方の樹脂層４には図示矢印のような収縮力５が働き、
半導体チップ２の端を支点とするようにして、周囲の樹
脂層４には図示矢印６のような応力が働く。従って、冷
却後には基板１の端部が持ち上がり、外形寸法に変化を
もたらす。例えば、宇部興産社製ユーピレックス−Ｓ
（商品名）という膜厚１５μｍのポリイミド系シートを
２０ｍｍ×２０ｍｍの大きさに形成し、この上にチップ
サイズが１１ｍｍ×１１ｍｍの半導体チップを固着し、
樹脂層４として日立化成社製ＣＥＬ９２００（商品名）
という熱硬化性樹脂を膜厚６００μｍで被着したとき
は、基板１端部の持ち上がり量（図４：符号ｔ１）が大
体１００μ〜１２０μｍに達することが判ってきた。
【０００６】この様に基板１端部での持ち上がりがある
と、基板１の水平が維持できなくなり、半田ボール３を
用いて実装基板に実装する際に予期せぬトラブルを生じ
ることがある。
と、基板１の水平が維持できなくなり、半田ボール３を
用いて実装基板に実装する際に予期せぬトラブルを生じ
ることがある。
【０００７】また、樹脂層４の膜厚６００μｍに対して
１００μｍもの持ち上がりがあると、樹脂層４の端部の
高さが高くなり、半導体装置をプリント基板上に実装し
たときの実装高さ（図４：符号ｔ２）が高くなる。現在
の軽薄短小化の方向にあっては、この様な高さｔ２の増
大は許されるものではなく、時として規格外になるとい
う危険性をはらんでいる。尚、持ち上がり量ｔ１は、半
導体チップ２下部の基板１裏面表面を基準として測定し
ている。
１００μｍもの持ち上がりがあると、樹脂層４の端部の
高さが高くなり、半導体装置をプリント基板上に実装し
たときの実装高さ（図４：符号ｔ２）が高くなる。現在
の軽薄短小化の方向にあっては、この様な高さｔ２の増
大は許されるものではなく、時として規格外になるとい
う危険性をはらんでいる。尚、持ち上がり量ｔ１は、半
導体チップ２下部の基板１裏面表面を基準として測定し
ている。
【０００８】
【課題を解決するための手段】本発明は、前述の課題に
鑑みてなされ、フレキシブルシート上に半導体チップを
搭載し、前記半導体チップ周囲を被覆しつつ、前記フレ
キシブルシートの上部に樹脂層を形成した半導体装置に
おいて、前記半導体チップ上部の樹脂層の膜厚が、部分
的に減じられていることを特徴とするものである。
鑑みてなされ、フレキシブルシート上に半導体チップを
搭載し、前記半導体チップ周囲を被覆しつつ、前記フレ
キシブルシートの上部に樹脂層を形成した半導体装置に
おいて、前記半導体チップ上部の樹脂層の膜厚が、部分
的に減じられていることを特徴とするものである。
【０００９】
【発明の実施の形態】以下に本発明の実施の形態を、図
１〜図３を参照しながら詳細に説明する。
１〜図３を参照しながら詳細に説明する。
【００１０】図１は、本発明による半導体装置を示す断
面図であり、図２はその斜視図である。この装置は、基
板１０の上に半導体チップ１１を固着し、固着した半導
体チップ１１の周囲を樹脂層１２で被覆し、基板１０の
裏面側にボールバンプ１３を形成したものである。
面図であり、図２はその斜視図である。この装置は、基
板１０の上に半導体チップ１１を固着し、固着した半導
体チップ１１の周囲を樹脂層１２で被覆し、基板１０の
裏面側にボールバンプ１３を形成したものである。
【００１１】基板１０は、膜厚１５μｍのポリイミド樹
脂系フレキシブルシートからなり、その表面にはエポキ
シ系やアクリル系の接着剤によって金属パターンが貼り
つけられている。金属パターンは、銅箔１２μｍからな
り、その上に電解メッキ法によってＮｉメッキ層１μ
ｍ、Ａｕ層０．３μｍを順次積層し、エッチングして所
望のパターンに描画したものである。
脂系フレキシブルシートからなり、その表面にはエポキ
シ系やアクリル系の接着剤によって金属パターンが貼り
つけられている。金属パターンは、銅箔１２μｍからな
り、その上に電解メッキ法によってＮｉメッキ層１μ
ｍ、Ａｕ層０．３μｍを順次積層し、エッチングして所
望のパターンに描画したものである。
【００１２】金属パターンは、外部接続を行うための配
線部１４と、半導体チップ１１を固着するためのランド
部１５とを形成する。配線部１５の特定箇所の下には、
フレシキブルシートを貫通するスルーホールが設けられ
ており、スルーホール内部に露出する配線部１５の裏面
側に、半田ボール１３が接続されている。スルーホール
は半導体チップ１１の電極数に相当する数だけ設けられ
ている。ランド部１４には、絶縁ペーストなどの接着剤
１６によって半導体チップ１１が固定される。ランド部
１５は半導体チップ１１のチップサイズに比べて小さな
面積で形成されており、半導体チップ１１の外周部分は
配線部１４の上を被覆し、両者は絶縁層１７によって電
気的絶縁が保たれている。
線部１４と、半導体チップ１１を固着するためのランド
部１５とを形成する。配線部１５の特定箇所の下には、
フレシキブルシートを貫通するスルーホールが設けられ
ており、スルーホール内部に露出する配線部１５の裏面
側に、半田ボール１３が接続されている。スルーホール
は半導体チップ１１の電極数に相当する数だけ設けられ
ている。ランド部１４には、絶縁ペーストなどの接着剤
１６によって半導体チップ１１が固定される。ランド部
１５は半導体チップ１１のチップサイズに比べて小さな
面積で形成されており、半導体チップ１１の外周部分は
配線部１４の上を被覆し、両者は絶縁層１７によって電
気的絶縁が保たれている。
【００１３】半導体チップ１１と配線部１４とは、半導
体チップ１１の表面に形成した電極パッド１８と配線部
１４とをワイヤ１９でワイヤボンディングすることによ
り電気接続される。ワイヤ１９は、そのループ高さの最
も高い位置２０が、半導体チップ１１の外周端部の上部
に位置するような軌跡を描いている。そして、基板１０
の上を膜厚約６００μｍの樹脂層１２で被覆し、半導体
チップ１１を封止すると共にパッケージ外形を成形す
る。封止にはトランスファーモールド手法を用い、基板
１０の裏面側は露出する。
体チップ１１の表面に形成した電極パッド１８と配線部
１４とをワイヤ１９でワイヤボンディングすることによ
り電気接続される。ワイヤ１９は、そのループ高さの最
も高い位置２０が、半導体チップ１１の外周端部の上部
に位置するような軌跡を描いている。そして、基板１０
の上を膜厚約６００μｍの樹脂層１２で被覆し、半導体
チップ１１を封止すると共にパッケージ外形を成形す
る。封止にはトランスファーモールド手法を用い、基板
１０の裏面側は露出する。
【００１４】該トランスファーモールド工程において、
樹脂層１２の上面は、半導体チップ１１の上方を部分的
に窪ませて凹部１２ａを形成している。凹部１２ａの底
部は平坦な水平面で構成され、底面と周囲とは傾斜した
平坦面で連続している。凹部１２ａは、半導体チップ１
１のチップサイズと同等の面積で形成され、パッケージ
を上方から目視したときに、凹部１２ａの端２１と半導
体チップ１１の端２２とは概略一致するか、又は凹部１
２ａの方が少し小さく形成されている。すなわち、半導
体チップ１１のチップ面積が１１ｍｍ×１１ｍｍであれ
ば、凹部１２ａも大略１１ｍｍ×１１ｍｍの大きさで形
成され、半導体チップ１１を投影するようにその直上に
形成する。半導体チップ端２２と凹部の端２１との距離
は、半導体チップ１１のチップサイズの２０％程度以内
に納めるのが望ましい。また、底面の端２３は、ボンデ
ィングワイヤ１９との干渉を避けるように、ボンディン
グパッド１８よりも内側に位置することが望ましい。凹
部１２ａは、樹脂表面からの掘り下げ量ｔ３を１００〜
３００μｍとして、半導体チップ１１上の樹脂の残り膜
厚を３０〜１５０μｍにまで減少させる。
樹脂層１２の上面は、半導体チップ１１の上方を部分的
に窪ませて凹部１２ａを形成している。凹部１２ａの底
部は平坦な水平面で構成され、底面と周囲とは傾斜した
平坦面で連続している。凹部１２ａは、半導体チップ１
１のチップサイズと同等の面積で形成され、パッケージ
を上方から目視したときに、凹部１２ａの端２１と半導
体チップ１１の端２２とは概略一致するか、又は凹部１
２ａの方が少し小さく形成されている。すなわち、半導
体チップ１１のチップ面積が１１ｍｍ×１１ｍｍであれ
ば、凹部１２ａも大略１１ｍｍ×１１ｍｍの大きさで形
成され、半導体チップ１１を投影するようにその直上に
形成する。半導体チップ端２２と凹部の端２１との距離
は、半導体チップ１１のチップサイズの２０％程度以内
に納めるのが望ましい。また、底面の端２３は、ボンデ
ィングワイヤ１９との干渉を避けるように、ボンディン
グパッド１８よりも内側に位置することが望ましい。凹
部１２ａは、樹脂表面からの掘り下げ量ｔ３を１００〜
３００μｍとして、半導体チップ１１上の樹脂の残り膜
厚を３０〜１５０μｍにまで減少させる。
【００１５】この様に樹脂層１２の上面に凹部１２ｂを
形成することにより、半導体チップ１１の上部に存在す
る樹脂の量を減少することができる。樹脂の収縮力は樹
脂の量に比例するので、樹脂の量を少なくすることによ
って収縮力を緩和し、湾曲の度合いを減少することがで
きる。
形成することにより、半導体チップ１１の上部に存在す
る樹脂の量を減少することができる。樹脂の収縮力は樹
脂の量に比例するので、樹脂の量を少なくすることによ
って収縮力を緩和し、湾曲の度合いを減少することがで
きる。
【００１６】図３を参照して、半導体チップ１１上方の
樹脂の残り膜厚が少なくなったことにより、この部分で
の樹脂の収縮力５はきわめて小さくなる。従って、従来
の応力６も極めて小さくなって、基板１０周端部が持ち
上がる減少を回避できる。
樹脂の残り膜厚が少なくなったことにより、この部分で
の樹脂の収縮力５はきわめて小さくなる。従って、従来
の応力６も極めて小さくなって、基板１０周端部が持ち
上がる減少を回避できる。
【００１７】この時、ワイヤ１９の最も高い位置２０を
半導体チップ１１の端部２２の上方とし、且つ凹部１２
ａ底面の端２３をボンディングパッド１８の内側に位置
させることによって、チップ全体の高さｔ４を増大する
ことなく樹脂の量だけを減じることができる。例えば、
先に課題の欄で述べた一例と同じ構成で、掘り下げ量ｔ
３を１００μｍとしたときの本願による製品は、基板１
０端部での持ち上がり量ｔ１を５０μ程度に抑えること
が可能になった。
半導体チップ１１の端部２２の上方とし、且つ凹部１２
ａ底面の端２３をボンディングパッド１８の内側に位置
させることによって、チップ全体の高さｔ４を増大する
ことなく樹脂の量だけを減じることができる。例えば、
先に課題の欄で述べた一例と同じ構成で、掘り下げ量ｔ
３を１００μｍとしたときの本願による製品は、基板１
０端部での持ち上がり量ｔ１を５０μ程度に抑えること
が可能になった。
【００１８】
【発明の効果】以上に説明した通り、本発明によれば、
半導体チップ１１上部の樹脂層１２の膜厚を部分的に薄
くすることによって、基板１０周端部での持ち上がり量
ｔ１を大幅に減じることができる利点を有する。従っ
て、外形寸法の変形が少なく、実装時における実装高さ
の変化がない半導体装置を提供できる利点を有する。
半導体チップ１１上部の樹脂層１２の膜厚を部分的に薄
くすることによって、基板１０周端部での持ち上がり量
ｔ１を大幅に減じることができる利点を有する。従っ
て、外形寸法の変形が少なく、実装時における実装高さ
の変化がない半導体装置を提供できる利点を有する。
【図１】本発明を説明するための断面図である。
【図２】本発明を説明するための斜視図である。
【図３】本発明を説明するための断面図である。
【図４】従来の半導体装置を説明するための断面図であ
る。
る。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 武 俊之 大阪府守口市京阪本通２丁目５番５号 三 洋電機株式会社内 Ｆターム(参考） 4M109 AA01 BA04 BA05 CA21 DA08
Claims (3)
- 【請求項１】 フレキシブルシート上に半導体チップを
搭載し、前記半導体チップ周囲を被覆しつつ、前記フレ
キシブルシートの上部に樹脂層を形成した半導体装置に
おいて、 前記半導体チップ上部の樹脂層の膜厚が、部分的に減じ
られていることを特徴とする半導体装置。 - 【請求項２】 前記フレキシブルシートの裏面側に外部
接続端子としてのボールバンプを具備することを特徴と
する請求項１記載の半導体装置。 - 【請求項３】 前記部分的に膜厚が減じられている部分
と膜厚が減じられていない部分との境界が、前記半導体
チップの端部とほぼ一致するかあるいはそれよりも内側
に位置することを特徴とする請求項１記載の半導体装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34437898A JP2000174170A (ja) | 1998-12-03 | 1998-12-03 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34437898A JP2000174170A (ja) | 1998-12-03 | 1998-12-03 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000174170A true JP2000174170A (ja) | 2000-06-23 |
Family
ID=18368789
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP34437898A Pending JP2000174170A (ja) | 1998-12-03 | 1998-12-03 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000174170A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011129584A (ja) * | 2009-12-15 | 2011-06-30 | Renesas Electronics Corp | 半導体装置及び通信方法 |
| JP2012174912A (ja) * | 2011-02-22 | 2012-09-10 | Denso Corp | 半導体装置およびその製造方法 |
| JP2014039063A (ja) * | 2013-10-28 | 2014-02-27 | Renesas Electronics Corp | 半導体装置及び電子装置 |
| JP2016219844A (ja) * | 2016-09-07 | 2016-12-22 | ルネサスエレクトロニクス株式会社 | 半導体装置及び電子装置 |
| US11855049B2 (en) | 2020-05-28 | 2023-12-26 | Fuji Electric Co., Ltd. | Semiconductor device |
-
1998
- 1998-12-03 JP JP34437898A patent/JP2000174170A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011129584A (ja) * | 2009-12-15 | 2011-06-30 | Renesas Electronics Corp | 半導体装置及び通信方法 |
| US8810021B2 (en) | 2009-12-15 | 2014-08-19 | Renesas Electronics Corporation | Semiconductor device including a recess formed above a semiconductor chip |
| JP2012174912A (ja) * | 2011-02-22 | 2012-09-10 | Denso Corp | 半導体装置およびその製造方法 |
| JP2014039063A (ja) * | 2013-10-28 | 2014-02-27 | Renesas Electronics Corp | 半導体装置及び電子装置 |
| JP2016219844A (ja) * | 2016-09-07 | 2016-12-22 | ルネサスエレクトロニクス株式会社 | 半導体装置及び電子装置 |
| US11855049B2 (en) | 2020-05-28 | 2023-12-26 | Fuji Electric Co., Ltd. | Semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100383112B1 (ko) | 수지로 밀봉된 반도체 장치 | |
| US7071030B2 (en) | Method of making a flexible substrate with a filler material | |
| US6995448B2 (en) | Semiconductor package including passive elements and method of manufacture | |
| US6291271B1 (en) | Method of making semiconductor chip package | |
| JP4058642B2 (ja) | 半導体装置 | |
| US5777386A (en) | Semiconductor device and mount structure thereof | |
| US6734535B1 (en) | Semiconductor device, method of manufacture thereof, circuit board, and electronic instrument | |
| US6548326B2 (en) | Semiconductor device and process of producing same | |
| JP2008071953A (ja) | 半導体装置 | |
| US6379996B1 (en) | Package for semiconductor chip having thin recess portion and thick plane portion | |
| JPH07326644A (ja) | テープキャリアおよびこれを用いた半導体デバイス の実装構造 | |
| JP3548023B2 (ja) | 半導体装置 | |
| JP2000174170A (ja) | 半導体装置 | |
| JP3548022B2 (ja) | 半導体装置 | |
| JPH08330355A (ja) | 半導体装置 | |
| JPH11145322A (ja) | 半導体装置 | |
| JPH08330356A (ja) | 導体層付異方性導電シートおよびこれを用いた配線基板 | |
| JP3973309B2 (ja) | 半導体装置 | |
| KR100542672B1 (ko) | 반도체패키지 | |
| KR100533762B1 (ko) | 반도체패키지 | |
| JP2003282808A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| JP2001156097A (ja) | 電子回路およびｌｓｉチップ実装構造体並びに半導体装置の製造方法 | |
| KR200278535Y1 (ko) | 칩 크기 패키지 | |
| JP4817548B2 (ja) | 半導体装置およびその接続構造 | |
| JPH08298356A (ja) | プリント配線板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20051227 |
|
| A072 | Dismissal of procedure |
Free format text: JAPANESE INTERMEDIATE CODE: A072 Effective date: 20060314 |