JP2001257291A - 回路装置 - Google Patents
回路装置Info
- Publication number
- JP2001257291A JP2001257291A JP2000067997A JP2000067997A JP2001257291A JP 2001257291 A JP2001257291 A JP 2001257291A JP 2000067997 A JP2000067997 A JP 2000067997A JP 2000067997 A JP2000067997 A JP 2000067997A JP 2001257291 A JP2001257291 A JP 2001257291A
- Authority
- JP
- Japan
- Prior art keywords
- conductive
- circuit device
- insulating resin
- conductive path
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
- H01L2924/13055—Insulated gate bipolar transistor [IGBT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/35—Mechanical effects
- H01L2924/351—Thermal stress
- H01L2924/3511—Warping
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Abstract
(57)【要約】
【課題】 プリント基板、セラミック基板、フレキシブ
ルシート等が支持基板として回路素子が実装された回路
装置がある。しかしこれらの支持基板は、本来必要でな
く余分な材料である。しかも支持基板の厚みが、回路装
置を大型化にする問題もあった。 【解決手段】 導電箔６０に分離溝５４を形成した後、
回路素子を実装し、この導電箔６０を支持基板として絶
縁性樹脂５０を被着し、反転した後、今度は絶縁性樹脂
５０を支持基板として導電箔を研磨して導電路として分
離している。従って支持基板を採用することなく、導電
路５１、回路素子５２が絶縁性樹脂５０に支持された回
路装置５３が実現できる。しかも回路装置５３の周辺の
絶縁性樹脂５０に傾斜面ＳＬを設けることで、回路装置
の反りを防止できる。
ルシート等が支持基板として回路素子が実装された回路
装置がある。しかしこれらの支持基板は、本来必要でな
く余分な材料である。しかも支持基板の厚みが、回路装
置を大型化にする問題もあった。 【解決手段】 導電箔６０に分離溝５４を形成した後、
回路素子を実装し、この導電箔６０を支持基板として絶
縁性樹脂５０を被着し、反転した後、今度は絶縁性樹脂
５０を支持基板として導電箔を研磨して導電路として分
離している。従って支持基板を採用することなく、導電
路５１、回路素子５２が絶縁性樹脂５０に支持された回
路装置５３が実現できる。しかも回路装置５３の周辺の
絶縁性樹脂５０に傾斜面ＳＬを設けることで、回路装置
の反りを防止できる。
Description
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、回路装置に関し、
特に支持基板を不要にした薄型の回路装置に関するもの
である。
特に支持基板を不要にした薄型の回路装置に関するもの
である。
【０００２】
【従来の技術】従来、電子機器にセットされる回路装置
は、携帯電話、携帯用のコンピューター等に採用される
ため、小型化、薄型化、軽量化が求められている。
は、携帯電話、携帯用のコンピューター等に採用される
ため、小型化、薄型化、軽量化が求められている。
【０００３】例えば、回路装置として半導体装置を例に
して述べると、一般的な半導体装置として、従来通常の
トランスファーモールドで封止されたパッケージ型半導
体装置がある。この半導体装置１は、図２７のように、
プリント基板ＰＳに実装される。
して述べると、一般的な半導体装置として、従来通常の
トランスファーモールドで封止されたパッケージ型半導
体装置がある。この半導体装置１は、図２７のように、
プリント基板ＰＳに実装される。
【０００４】またこのパッケージ型半導体装置1は、半
導体チップ２の周囲を樹脂層３で被覆し、この樹脂層３
の側部から外部接続用のリード端子４が導出されたもの
である。
導体チップ２の周囲を樹脂層３で被覆し、この樹脂層３
の側部から外部接続用のリード端子４が導出されたもの
である。
【０００５】しかしこのパッケージ型半導体装置１は、
リード端子４が樹脂層３から外に出ており、全体のサイ
ズが大きく、小型化、薄型化および軽量化を満足するも
のではなかった。
リード端子４が樹脂層３から外に出ており、全体のサイ
ズが大きく、小型化、薄型化および軽量化を満足するも
のではなかった。
【０００６】そのため、各社が競って小型化、薄型化お
よび軽量化を実現すべく、色々な構造を開発し、最近で
はＣＳＰ（チップサイズパッケージ）と呼ばれる、チッ
プのサイズと同等のウェハスケールＣＳＰ、またはチッ
プサイズよりも若干大きいサイズのＣＳＰが開発されて
いる。
よび軽量化を実現すべく、色々な構造を開発し、最近で
はＣＳＰ（チップサイズパッケージ）と呼ばれる、チッ
プのサイズと同等のウェハスケールＣＳＰ、またはチッ
プサイズよりも若干大きいサイズのＣＳＰが開発されて
いる。
【０００７】図２８は、支持基板としてガラスエポキシ
基板５を採用した、チップサイズよりも若干大きいＣＳ
Ｐ６を示すものである。ここではガラスエポキシ基板５
にトランジスタチップＴが実装されたものとして説明し
ていく。
基板５を採用した、チップサイズよりも若干大きいＣＳ
Ｐ６を示すものである。ここではガラスエポキシ基板５
にトランジスタチップＴが実装されたものとして説明し
ていく。
【０００８】このガラスエポキシ基板５の表面には、第
１の電極７、第２の電極８およびダイパッド９が形成さ
れ、裏面には第１の裏面電極１０と第２の裏面電極１１
が形成されている。そしてスルーホールＴＨを介して、
前記第１の電極７と第１の裏面電極１０が、第２の電極
８と第２の裏面電極１１が電気的に接続されている。ま
たダイパッド９には前記ベアのトランジスタチップＴが
固着され、トランジスタのエミッタ電極と第１の電極７
が金属細線１２を介して接続され、トランジスタのベー
ス電極と第２の電極８が金属細線１２を介して接続され
ている。更にトランジスタチップＴを覆うようにガラス
エポキシ基板５に樹脂層１３が設けられている。
１の電極７、第２の電極８およびダイパッド９が形成さ
れ、裏面には第１の裏面電極１０と第２の裏面電極１１
が形成されている。そしてスルーホールＴＨを介して、
前記第１の電極７と第１の裏面電極１０が、第２の電極
８と第２の裏面電極１１が電気的に接続されている。ま
たダイパッド９には前記ベアのトランジスタチップＴが
固着され、トランジスタのエミッタ電極と第１の電極７
が金属細線１２を介して接続され、トランジスタのベー
ス電極と第２の電極８が金属細線１２を介して接続され
ている。更にトランジスタチップＴを覆うようにガラス
エポキシ基板５に樹脂層１３が設けられている。
【０００９】前記ＣＳＰ６は、ガラスエポキシ基板５を
採用するが、ウェハスケールＣＳＰと違い、チップＴか
ら外部接続用の裏面電極１０、１１までの延在構造が簡
単であり、安価に製造できるメリットを有する。
採用するが、ウェハスケールＣＳＰと違い、チップＴか
ら外部接続用の裏面電極１０、１１までの延在構造が簡
単であり、安価に製造できるメリットを有する。
【００１０】また前記ＣＳＰ６は、図２７のように、プ
リント基板ＰＳに実装される。プリント基板ＰＳには、
電気回路を構成する電極、配線が設けられ、前記ＣＳＰ
６、パッケージ型半導体装置１、チップ抵抗ＣＲまたは
チップコンデンサＣＣ等が電気的に接続されて固着され
る。
リント基板ＰＳに実装される。プリント基板ＰＳには、
電気回路を構成する電極、配線が設けられ、前記ＣＳＰ
６、パッケージ型半導体装置１、チップ抵抗ＣＲまたは
チップコンデンサＣＣ等が電気的に接続されて固着され
る。
【００１１】そしてこのプリント基板で構成された回路
は、色々なセットの中に取り付けられる。
は、色々なセットの中に取り付けられる。
【００１２】つぎに、このＣＳＰの製造方法を図２９お
よび図３０を参照しながら説明する。尚、図３０では、
中央のガラエポ／フレキ基板と題するフロー図を参照す
る。
よび図３０を参照しながら説明する。尚、図３０では、
中央のガラエポ／フレキ基板と題するフロー図を参照す
る。
【００１３】まず基材（支持基板）としてガラスエポキ
シ基板５を用意し、この両面に絶縁性接着剤を介してＣ
ｕ箔２０、２１を圧着する。（以上図２９Ａを参照） 続いて、第１の電極７，第２の電極８、ダイパッド９、
第１の裏面電極１０および第２の裏面電極１１対応する
Ｃｕ箔２０、２１に耐エッチング性のレジスト２２を被
覆し、Ｃｕ箔２０、２１をパターニングする。尚、パタ
ーニングは、表と裏で別々にしても良い（以上図２９Ｂ
を参照）続いて、ドリルやレーザを利用してスルーホー
ルＴＨのための孔を前記ガラスエポキシ基板に形成し、
この孔にメッキを施し、スルーホールＴＨを形成する。
このスルーホールＴＨにより第１の電極７と第１の裏面
電極１０、第２の電極８と第２の裏面電極１０が電気的
に接続される。（以上図２９Ｃを参照） 更に、図面では省略をしたが、ボンデイングポストと成
る第１の電極７，第２の電極８にＮｉメッキを施すと共
に、ダイボンディングポストとなるダイパッド９にＡｕ
メッキを施し、トランジスタチップＴをダイボンディン
グする。
シ基板５を用意し、この両面に絶縁性接着剤を介してＣ
ｕ箔２０、２１を圧着する。（以上図２９Ａを参照） 続いて、第１の電極７，第２の電極８、ダイパッド９、
第１の裏面電極１０および第２の裏面電極１１対応する
Ｃｕ箔２０、２１に耐エッチング性のレジスト２２を被
覆し、Ｃｕ箔２０、２１をパターニングする。尚、パタ
ーニングは、表と裏で別々にしても良い（以上図２９Ｂ
を参照）続いて、ドリルやレーザを利用してスルーホー
ルＴＨのための孔を前記ガラスエポキシ基板に形成し、
この孔にメッキを施し、スルーホールＴＨを形成する。
このスルーホールＴＨにより第１の電極７と第１の裏面
電極１０、第２の電極８と第２の裏面電極１０が電気的
に接続される。（以上図２９Ｃを参照） 更に、図面では省略をしたが、ボンデイングポストと成
る第１の電極７，第２の電極８にＮｉメッキを施すと共
に、ダイボンディングポストとなるダイパッド９にＡｕ
メッキを施し、トランジスタチップＴをダイボンディン
グする。
【００１４】最後に、トランジスタチップＴのエミッタ
電極と第１の電極７、トランジスタチップＴのベース電
極と第２の電極８を金属細線１２を介して接続し、樹脂
層１３で被覆している。（以上図２９Ｄを参照） そして必要により、ダイシングして個々の電気素子とし
て分離している。図２９では、ガラスエポキシ基板５
に、トランジスタチップＴが一つしか設けられていない
が、実際は、トランジスタチップＴがマトリックス状に
多数個設けられている。そのため、最後にダイシング装
置により個別分離されている。
電極と第１の電極７、トランジスタチップＴのベース電
極と第２の電極８を金属細線１２を介して接続し、樹脂
層１３で被覆している。（以上図２９Ｄを参照） そして必要により、ダイシングして個々の電気素子とし
て分離している。図２９では、ガラスエポキシ基板５
に、トランジスタチップＴが一つしか設けられていない
が、実際は、トランジスタチップＴがマトリックス状に
多数個設けられている。そのため、最後にダイシング装
置により個別分離されている。
【００１５】以上の製造方法により、支持基板５を採用
したＣＳＰ型の電気素子が完成する。この製造方法は、
支持基板としてフレキシブルシートを採用しても同様で
ある。
したＣＳＰ型の電気素子が完成する。この製造方法は、
支持基板としてフレキシブルシートを採用しても同様で
ある。
【００１６】一方、セラミック基板を採用した製造方法
を図３０左側のフローに示す。支持基板であるセラミッ
ク基板を用意した後、スルーホールを形成し、その後、
導電ペーストを使い、表と裏の電極を印刷し、焼結して
いる。その後、前製造方法の樹脂層を被覆するまでは図
２９の製造方法と同じであるが、セラミック基板は、非
常にもろく、フレキシブルシートやガラスエポキシ基板
と異なり、直ぐに欠けてしまうため金型を用いたモール
ドができない問題がある。そのため、封止樹脂をポッテ
ィングし、硬化した後、封止樹脂を平らにする研磨を施
し、最後にダイシング装置を使って個別分離している。
を図３０左側のフローに示す。支持基板であるセラミッ
ク基板を用意した後、スルーホールを形成し、その後、
導電ペーストを使い、表と裏の電極を印刷し、焼結して
いる。その後、前製造方法の樹脂層を被覆するまでは図
２９の製造方法と同じであるが、セラミック基板は、非
常にもろく、フレキシブルシートやガラスエポキシ基板
と異なり、直ぐに欠けてしまうため金型を用いたモール
ドができない問題がある。そのため、封止樹脂をポッテ
ィングし、硬化した後、封止樹脂を平らにする研磨を施
し、最後にダイシング装置を使って個別分離している。
【００１７】
【発明が解決しようとする課題】図２８に於いて、トラ
ンジスタチップＴ、接続手段７〜１２および樹脂層１３
は、外部との電気的接続、トランジスタの保護をする上
で、必要な構成要素であるが、これだけの構成要素で小
型化、薄型化、軽量化を実現する電気回路素子を提供す
るのは難しかった。
ンジスタチップＴ、接続手段７〜１２および樹脂層１３
は、外部との電気的接続、トランジスタの保護をする上
で、必要な構成要素であるが、これだけの構成要素で小
型化、薄型化、軽量化を実現する電気回路素子を提供す
るのは難しかった。
【００１８】また、支持基板となるガラスエポキシ基板
５は、前述したように本来不要なものである。しかし製
造方法上、電極を貼り合わせるため、支持基板として採
用しており、このガラスエポキシ基板５を無くすことが
できなかった。
５は、前述したように本来不要なものである。しかし製
造方法上、電極を貼り合わせるため、支持基板として採
用しており、このガラスエポキシ基板５を無くすことが
できなかった。
【００１９】そのため、このガラスエポキシ基板５を採
用することによって、コストが上昇し、更にはガラスエ
ポキシ基板５が厚いために、回路素子として厚くなり、
小型化、薄型化、軽量化に限界があった。
用することによって、コストが上昇し、更にはガラスエ
ポキシ基板５が厚いために、回路素子として厚くなり、
小型化、薄型化、軽量化に限界があった。
【００２０】更に、ガラスエポキシ基板やセラミック基
板では必ず両面の電極を接続するスルーホール形成工程
が不可欠であり、製造工程も長くなる問題もあった。
板では必ず両面の電極を接続するスルーホール形成工程
が不可欠であり、製造工程も長くなる問題もあった。
【００２１】また図２９において、樹脂層１３は熱硬化
性樹脂を用いたトランスファーモールド工程によって成
形される。この工程は樹脂を硬化するための１７０〜２
１０℃の熱処理を伴い、この温度は樹脂層１３のガラス
転移点（１１０℃）を越えることから、超えた温度範囲
での線膨張係数が３０ｐｐｍ／℃にも達する。その為、
トランジスタチップＴのシリコンの線膨張係数（３ｐｐ
ｍ／℃）との差によって、前記処理温度から常温に冷却
するまでの温度差により樹脂層１３に収縮力が働く。
性樹脂を用いたトランスファーモールド工程によって成
形される。この工程は樹脂を硬化するための１７０〜２
１０℃の熱処理を伴い、この温度は樹脂層１３のガラス
転移点（１１０℃）を越えることから、超えた温度範囲
での線膨張係数が３０ｐｐｍ／℃にも達する。その為、
トランジスタチップＴのシリコンの線膨張係数（３ｐｐ
ｍ／℃）との差によって、前記処理温度から常温に冷却
するまでの温度差により樹脂層１３に収縮力が働く。
【００２２】このような収縮力により、樹脂層１３を成
形後、常温まで冷却すると、基板５の端部が持ち上が
り、外形寸法に変化をもたらす。特に平面サイズが大き
い事、ＣＳＰ裏面に基板５が全面に渡り貼り付けられて
いる事により、この現象が顕著となる。
形後、常温まで冷却すると、基板５の端部が持ち上が
り、外形寸法に変化をもたらす。特に平面サイズが大き
い事、ＣＳＰ裏面に基板５が全面に渡り貼り付けられて
いる事により、この現象が顕著となる。
【００２３】この様に基板５端部での持ち上がりがある
と、基板５の水平が維持できなくなり、実装基板に実装
する際に予期せぬトラブルを生じることがある。
と、基板５の水平が維持できなくなり、実装基板に実装
する際に予期せぬトラブルを生じることがある。
【００２４】
【課題を解決するための手段】本発明は、前述した多く
の課題に鑑みて成され、第１に、分離溝で電気的に分離
された複数の導電路と、所望の該導電路上に固着された
回路素子と、該回路素子を被覆し且つ前記導電路間の前
記分離溝に充填され前記導電路の裏面のみを露出して一
体に支持する絶縁性樹脂とを備えた回路装置であり、前
記回路装置の周辺に向かうにつれて前記絶縁性樹脂の膜
厚を薄くすることで解決するものである。
の課題に鑑みて成され、第１に、分離溝で電気的に分離
された複数の導電路と、所望の該導電路上に固着された
回路素子と、該回路素子を被覆し且つ前記導電路間の前
記分離溝に充填され前記導電路の裏面のみを露出して一
体に支持する絶縁性樹脂とを備えた回路装置であり、前
記回路装置の周辺に向かうにつれて前記絶縁性樹脂の膜
厚を薄くすることで解決するものである。
【００２５】第２に、分離溝で電気的に分離された複数
の導電路と、所望の該導電路上に固着された半導体チッ
プと、前記半導体チップの電極と他の前記導電路とを接
続する接続手段と、前記半導体チップを被覆し且つ前記
導電路間の前記分離溝に充填され前記導電路の裏面のみ
を露出して一体に支持する絶縁性樹脂とを備えた回路装
置であり、前記半導体チップ周辺から前記回路装置の周
辺に向かうにつれて前記絶縁性樹脂の膜厚を薄くするこ
とで解決するものである。
の導電路と、所望の該導電路上に固着された半導体チッ
プと、前記半導体チップの電極と他の前記導電路とを接
続する接続手段と、前記半導体チップを被覆し且つ前記
導電路間の前記分離溝に充填され前記導電路の裏面のみ
を露出して一体に支持する絶縁性樹脂とを備えた回路装
置であり、前記半導体チップ周辺から前記回路装置の周
辺に向かうにつれて前記絶縁性樹脂の膜厚を薄くするこ
とで解決するものである。
【００２６】第３に、分離溝で電気的に分離された複数
の導電路と、所望の前記該導電路上に固着された半導体
チップおよび受動素子と、前記半導体チップおよび受動
素子の所望の電極と他の前記導電路とを接続する接続手
段と、前記半導体チップおよび受動素子を被覆し且つ前
記導電路間の前記分離溝に充填され前記導電路の裏面の
みを露出して一体に支持する絶縁性樹脂とを備えた回路
装置に於いて、前記半導体チップおよび受動素子の配置
領域から前記回路装置の周辺に向かうにつれて前記絶縁
性樹脂の膜厚を薄くすることで解決するものである。
の導電路と、所望の前記該導電路上に固着された半導体
チップおよび受動素子と、前記半導体チップおよび受動
素子の所望の電極と他の前記導電路とを接続する接続手
段と、前記半導体チップおよび受動素子を被覆し且つ前
記導電路間の前記分離溝に充填され前記導電路の裏面の
みを露出して一体に支持する絶縁性樹脂とを備えた回路
装置に於いて、前記半導体チップおよび受動素子の配置
領域から前記回路装置の周辺に向かうにつれて前記絶縁
性樹脂の膜厚を薄くすることで解決するものである。
【００２７】この構成により、構成要素を最小限にで
き、分離溝に充填された絶縁性樹脂により複数の導電路
を一体に支持しでき、更には、導電路の裏面が外部との
接続に供することができスルーホールを不要にできるメ
リットを有する。
き、分離溝に充填された絶縁性樹脂により複数の導電路
を一体に支持しでき、更には、導電路の裏面が外部との
接続に供することができスルーホールを不要にできるメ
リットを有する。
【００２８】更には、回路装置全体の湾曲の度合いを減
少することができる。この反りの原因としては、半導体
チップと絶縁性樹脂の線膨張係数の違い、また導電路と
絶縁性樹脂の線膨張係数の違いが考えられる。
少することができる。この反りの原因としては、半導体
チップと絶縁性樹脂の線膨張係数の違い、また導電路と
絶縁性樹脂の線膨張係数の違いが考えられる。
【００２９】課題を解決する欄にも述べたが、図２９の
様に、ＣＳＰ６の裏面全域に基板５が貼り合わされてい
ると、バイメタルの原理により大きく反りが発生する。
これは回路装置の裏面全域に導電箔が貼り合わされてい
る場合でも同様である。しかし本発明では、導電箔は、
最終的に個別に分離されるため、この反りを抑制でき
る。
様に、ＣＳＰ６の裏面全域に基板５が貼り合わされてい
ると、バイメタルの原理により大きく反りが発生する。
これは回路装置の裏面全域に導電箔が貼り合わされてい
る場合でも同様である。しかし本発明では、導電箔は、
最終的に個別に分離されるため、この反りを抑制でき
る。
【００３０】また半導体チップ等の回路素子の配置領域
周辺部に存在する絶縁性樹脂の量を減少することで、絶
縁性樹脂の収縮力を緩和し、回路装置全体の湾曲の度合
いを減少することができる。従って、絶縁性樹脂の量を
減少すること、および導電路が個別に分離されている事
の２点により、回路装置の反りは大幅に抑制される。
周辺部に存在する絶縁性樹脂の量を減少することで、絶
縁性樹脂の収縮力を緩和し、回路装置全体の湾曲の度合
いを減少することができる。従って、絶縁性樹脂の量を
減少すること、および導電路が個別に分離されている事
の２点により、回路装置の反りは大幅に抑制される。
【００３１】
【発明の実施の形態】回路装置を説明する第１の実施の
形態 まず本発明の回路装置について図１を参照しながらその
構造について説明する。尚、図１Ａは、回路装置の断面
図であり、図１Ｂは、平面図である。
形態 まず本発明の回路装置について図１を参照しながらその
構造について説明する。尚、図１Ａは、回路装置の断面
図であり、図１Ｂは、平面図である。
【００３２】図１には、絶縁性樹脂５０に埋め込まれた
導電路５１を有し、前記導電路５１上には回路素子５２
が固着され、前記絶縁性樹脂５０で導電路５１を支持し
て成る回路装置５３が示されている。また前記導電路５
１の側面は湾曲構造５９を有しても良い。詳細は、図５
を参照。
導電路５１を有し、前記導電路５１上には回路素子５２
が固着され、前記絶縁性樹脂５０で導電路５１を支持し
て成る回路装置５３が示されている。また前記導電路５
１の側面は湾曲構造５９を有しても良い。詳細は、図５
を参照。
【００３３】本構造は、回路素子５２Ａ、５２Ｂ、複数
の導電路５１Ａ、５１Ｂ、５１Ｃと、この導電路５１
Ａ、５１Ｂ、５１Ｃを埋め込む絶縁性樹脂５０の３つの
材料で構成され、導電路５１間には、この絶縁性樹脂５
０で充填された分離溝５４が設けられる。そして絶縁性
樹脂５０により前記導電路５１が支持されている。
の導電路５１Ａ、５１Ｂ、５１Ｃと、この導電路５１
Ａ、５１Ｂ、５１Ｃを埋め込む絶縁性樹脂５０の３つの
材料で構成され、導電路５１間には、この絶縁性樹脂５
０で充填された分離溝５４が設けられる。そして絶縁性
樹脂５０により前記導電路５１が支持されている。
【００３４】絶縁性樹脂としては、エポキシ樹脂等の熱
硬化性樹脂、ポリイミド樹脂、ポリフェニレンサルファ
イド等の熱可塑性樹脂を用いることができる。また絶縁
性樹脂は、金型を用いて固める樹脂、ディップ、塗布を
して被覆できる樹脂であれば、全ての樹脂が採用でき
る。また導電路５１としては、Ｃｕを主材料とした導電
箔、Ａｌを主材料とした導電箔、またはＦｅ−Ｎｉ等の
合金から成る導電箔等を用いることができる。もちろ
ん、他の導電材料でも可能であり、特にエッチングでき
る導電材、レーザで蒸発する導電材が好ましい。
硬化性樹脂、ポリイミド樹脂、ポリフェニレンサルファ
イド等の熱可塑性樹脂を用いることができる。また絶縁
性樹脂は、金型を用いて固める樹脂、ディップ、塗布を
して被覆できる樹脂であれば、全ての樹脂が採用でき
る。また導電路５１としては、Ｃｕを主材料とした導電
箔、Ａｌを主材料とした導電箔、またはＦｅ−Ｎｉ等の
合金から成る導電箔等を用いることができる。もちろ
ん、他の導電材料でも可能であり、特にエッチングでき
る導電材、レーザで蒸発する導電材が好ましい。
【００３５】本発明では、絶縁性樹脂５０が前記分離溝
５４にも充填され、絶縁性樹脂５４で前記導電路５１が
支持されているために、導電路５１の抜けが防止できる
特徴を有する。またエッチングとしてドライエッチン
グ、あるいはウェットエッチングを採用して非異方性的
なエッチングを施すことにより、図５に示すように、導
電路５１の側面を湾曲構造５９とし、アンカー効果を発
生させることもできる。その結果、導電路５１が絶縁性
樹脂５０から抜けない構造を実現できる。
５４にも充填され、絶縁性樹脂５４で前記導電路５１が
支持されているために、導電路５１の抜けが防止できる
特徴を有する。またエッチングとしてドライエッチン
グ、あるいはウェットエッチングを採用して非異方性的
なエッチングを施すことにより、図５に示すように、導
電路５１の側面を湾曲構造５９とし、アンカー効果を発
生させることもできる。その結果、導電路５１が絶縁性
樹脂５０から抜けない構造を実現できる。
【００３６】また回路素子５２の接続手段は、金属細線
５５Ａ、ロウ材から成る導電ボール、扁平する導電ボー
ル、半田等のロウ材５５Ｂ、Ａｇペースト等の導電ペー
スト５５Ｃ、導電被膜または異方性導電性樹脂等であ
る。これら接続手段は、回路素子５２の種類、回路素子
５２の実装形態で選択される。例えば、ベアの半導体素
子であれば、表面の電極と導電路５１との接続は、金属
細線が選択され、ＣＳＰであれば半田ボールや半田バン
プが選択される。またチップ抵抗、チップコンデンサ
は、半田５５Ｂが選択される。またパッケージされた回
路素子、例えばＢＧＡ等を導電路５１に実装しても問題
はなく、これを採用する場合、接続手段は半田が選択さ
れる。
５５Ａ、ロウ材から成る導電ボール、扁平する導電ボー
ル、半田等のロウ材５５Ｂ、Ａｇペースト等の導電ペー
スト５５Ｃ、導電被膜または異方性導電性樹脂等であ
る。これら接続手段は、回路素子５２の種類、回路素子
５２の実装形態で選択される。例えば、ベアの半導体素
子であれば、表面の電極と導電路５１との接続は、金属
細線が選択され、ＣＳＰであれば半田ボールや半田バン
プが選択される。またチップ抵抗、チップコンデンサ
は、半田５５Ｂが選択される。またパッケージされた回
路素子、例えばＢＧＡ等を導電路５１に実装しても問題
はなく、これを採用する場合、接続手段は半田が選択さ
れる。
【００３７】また回路素子と導電路５１Ａとの固着は、
電気的接続が不要であれば、絶縁性接着剤が選択され、
また電気的接続が必要な場合は、導電被膜が採用され
る。ここでは、導電被膜は少なくとも一層あればよい。
電気的接続が不要であれば、絶縁性接着剤が選択され、
また電気的接続が必要な場合は、導電被膜が採用され
る。ここでは、導電被膜は少なくとも一層あればよい。
【００３８】この導電被膜として考えられる材料は、Ａ
ｇ、Ａｕ、ＰｔまたはＰｄ等であり、蒸着、スパッタリ
ング、ＣＶＤ等の低真空、または高真空下の被着、メッ
キまたは焼結等により被覆される。
ｇ、Ａｕ、ＰｔまたはＰｄ等であり、蒸着、スパッタリ
ング、ＣＶＤ等の低真空、または高真空下の被着、メッ
キまたは焼結等により被覆される。
【００３９】例えばＡｇは、Ａｕと接着するし、ロウ材
とも接着する。よってチップ裏面にＡｕ被膜が被覆され
ていれば、そのままＡｇ被膜、Ａｕ被膜、半田被膜を導
電路５１Ａに被覆することによってチップを熱圧着で
き、また半田等のロウ材を介してチップを固着できる。
ここで、前記導電被膜は複数層に積層された導電被膜の
最上層に形成されても良い。例えば、Ｃｕの導電路５１
Ａの上には、Ｎｉ被膜、Ａｕ被膜の二層が順に被着され
たもの、Ｎｉ被膜、Ｃｕ被膜、半田被膜の三層が順に被
着されたもの、Ａｇ被膜、Ｎｉ被膜の二層が順に被覆さ
れたものが形成できる。尚、これら導電被膜の種類、積
層構造は、これ以外にも多数あるが、ここでは省略をす
る。
とも接着する。よってチップ裏面にＡｕ被膜が被覆され
ていれば、そのままＡｇ被膜、Ａｕ被膜、半田被膜を導
電路５１Ａに被覆することによってチップを熱圧着で
き、また半田等のロウ材を介してチップを固着できる。
ここで、前記導電被膜は複数層に積層された導電被膜の
最上層に形成されても良い。例えば、Ｃｕの導電路５１
Ａの上には、Ｎｉ被膜、Ａｕ被膜の二層が順に被着され
たもの、Ｎｉ被膜、Ｃｕ被膜、半田被膜の三層が順に被
着されたもの、Ａｇ被膜、Ｎｉ被膜の二層が順に被覆さ
れたものが形成できる。尚、これら導電被膜の種類、積
層構造は、これ以外にも多数あるが、ここでは省略をす
る。
【００４０】本回路装置は、導電路５１を封止樹脂であ
る絶縁性樹脂５０で支持しているため、支持基板が不要
となり、導電路５１、回路素子５２および絶縁性樹脂５
０で構成される。この構成は、本発明の特徴である。従
来の技術の欄でも説明したように、従来の回路装置の導
電路は、支持基板で支持されていたり、リードフレーム
で支持されているため、本来不要にしても良い構成が付
加されている。しかし、本回路装置は、必要最小限の構
成要素で構成され、支持基板を不要としているため、薄
型で安価となる特徴を有する。
る絶縁性樹脂５０で支持しているため、支持基板が不要
となり、導電路５１、回路素子５２および絶縁性樹脂５
０で構成される。この構成は、本発明の特徴である。従
来の技術の欄でも説明したように、従来の回路装置の導
電路は、支持基板で支持されていたり、リードフレーム
で支持されているため、本来不要にしても良い構成が付
加されている。しかし、本回路装置は、必要最小限の構
成要素で構成され、支持基板を不要としているため、薄
型で安価となる特徴を有する。
【００４１】また前記構成の他に、回路素子５２を被覆
し且つ前記導電路５２間の前記分離溝５４に充填されて
一体に支持する絶縁性樹脂５０を有している。
し且つ前記導電路５２間の前記分離溝５４に充填されて
一体に支持する絶縁性樹脂５０を有している。
【００４２】この導電路５１間は、分離溝５４となり、
ここに絶縁性樹脂５０が充填されることで、導電路５１
の抜けが防止できると同時にお互いの絶縁がはかれるメ
リットを有する。更には、導電路側面を湾曲構造５９に
すれば、より導電路５１の抜けが防止できる。
ここに絶縁性樹脂５０が充填されることで、導電路５１
の抜けが防止できると同時にお互いの絶縁がはかれるメ
リットを有する。更には、導電路側面を湾曲構造５９に
すれば、より導電路５１の抜けが防止できる。
【００４３】また、回路素子５２を被覆し且つ導電路５
１間の分離溝５４に充填され導電路５１の裏面のみを露
出して一体に支持する絶縁性樹脂５０を有している。
１間の分離溝５４に充填され導電路５１の裏面のみを露
出して一体に支持する絶縁性樹脂５０を有している。
【００４４】この導電路の裏面を露出する点は、本発明
の特徴の一つである。導電路の裏面が外部との接続に供
することができ、図２８の如き従来構造のスルーホール
ＴＨを不要にできる特徴を有する。
の特徴の一つである。導電路の裏面が外部との接続に供
することができ、図２８の如き従来構造のスルーホール
ＴＨを不要にできる特徴を有する。
【００４５】しかも回路素子がロウ材、Ａｕ、Ａｇ等の
導電被膜を介して直接固着されている場合、導電路５１
の裏面が露出されてため、回路素子５２Ａから発生する
熱を導電路５１Ａを介して実装基板に伝えることができ
る。特に放熱により、駆動電流の上昇等の特性改善が可
能となる半導体チップに有効である。
導電被膜を介して直接固着されている場合、導電路５１
の裏面が露出されてため、回路素子５２Ａから発生する
熱を導電路５１Ａを介して実装基板に伝えることができ
る。特に放熱により、駆動電流の上昇等の特性改善が可
能となる半導体チップに有効である。
【００４６】また、分離溝５４の表面と導電路５１の表
面は、実質一致している構造となっている。本構造は、
本発明の特徴であり、図２８に示す裏面電極１０、１１
の段差が設けられないため、回路装置５３をそのまま水
平に移動できる特徴を有する。以上の説明から明らかな
ように、本回路装置は、０．３ｍｍ〜０．５ｍｍ程度の
薄型が可能になる。しかし非常に薄く、絶縁性樹脂５０
の量が導電路５１の量に比べて非常に多いため、図４の
如き反りを発生する問題がある。
面は、実質一致している構造となっている。本構造は、
本発明の特徴であり、図２８に示す裏面電極１０、１１
の段差が設けられないため、回路装置５３をそのまま水
平に移動できる特徴を有する。以上の説明から明らかな
ように、本回路装置は、０．３ｍｍ〜０．５ｍｍ程度の
薄型が可能になる。しかし非常に薄く、絶縁性樹脂５０
の量が導電路５１の量に比べて非常に多いため、図４の
如き反りを発生する問題がある。
【００４７】図４において、絶縁性樹脂５０として熱硬
化性樹脂または熱可塑性樹脂を用いた金型モールドによ
って封止成形され場合がある。この工程は絶縁性樹脂５
０を硬化するための熱処理を伴い、このモールド時の線
膨張係数が３０ｐｐｍ／℃にも達する。その為、半導体
チップ５２Ａのシリコンの線膨張係数（３ｐｐｍ／℃）
との差によって、前記処理温度から常温に冷却するまで
の温度差により絶縁性樹脂５０に図面矢印のような収縮
力が働く。
化性樹脂または熱可塑性樹脂を用いた金型モールドによ
って封止成形され場合がある。この工程は絶縁性樹脂５
０を硬化するための熱処理を伴い、このモールド時の線
膨張係数が３０ｐｐｍ／℃にも達する。その為、半導体
チップ５２Ａのシリコンの線膨張係数（３ｐｐｍ／℃）
との差によって、前記処理温度から常温に冷却するまで
の温度差により絶縁性樹脂５０に図面矢印のような収縮
力が働く。
【００４８】このような収縮力により、絶縁性樹脂５０
を成形後、常温まで冷却すると、回路装置５３の端部が
持ち上がり、外形寸法に変化（反り）をもたらす問題が
発生した。
を成形後、常温まで冷却すると、回路装置５３の端部が
持ち上がり、外形寸法に変化（反り）をもたらす問題が
発生した。
【００４９】例えば、例えば絶縁性樹脂５０の膜厚（４
００μｍ）に対して約１００μｍも持ち上がりがある
と、絶縁性樹脂５０の端部の高さが高くなり、回路装置
を実装基板上に実装したときの実装高さ（図４：符号ｔ
２）が高くなる。現在の軽薄短小化の方向にあっては、
この様な高さｔ２の増大は許されるものではなく、時と
して規格外になるという危険性をはらんでいる。尚、持
ち上がり量ｔ１は、半導体チップ５２Ｂ下部の導電路裏
面を基準として測定している。
００μｍ）に対して約１００μｍも持ち上がりがある
と、絶縁性樹脂５０の端部の高さが高くなり、回路装置
を実装基板上に実装したときの実装高さ（図４：符号ｔ
２）が高くなる。現在の軽薄短小化の方向にあっては、
この様な高さｔ２の増大は許されるものではなく、時と
して規格外になるという危険性をはらんでいる。尚、持
ち上がり量ｔ１は、半導体チップ５２Ｂ下部の導電路裏
面を基準として測定している。
【００５０】本発明は、この問題点を考慮し、回路素子
５２Ａ、５２Ｂの配置領域の周辺部から回路装置５３の
周辺に向かい絶縁性樹脂５０の膜厚を薄くすることによ
って、回路素子５２Ａ、５２Ｂの配置領域の周辺部に存
在する樹脂の量を減少させている。湾曲を発生させる絶
縁性樹脂の収縮力は樹脂の量に比例するので、絶縁性樹
脂の量を少なくすることによって収縮力を緩和し、湾曲
の度合いを減少することができる。例えば、図１に示す
高さの差ｔ３を１００μｍとした時の本願による製品
は、持ち上がり量ｔ１を５０μ程度に抑えることが可能
になった。尚、絶縁性樹脂を減少させる手法として、傾
斜面ＳＬを設けることのほか、段差をつけるようにして
周辺部分の樹脂厚を低減する事でも可能である。また前
記傾斜面ＳＬまたは段差の形成方法は、図２のように、
２種類が考えられる。図２Ａは、回路装置５３の平面が
実質正方形をしているもので、この場合は各４辺に前記
傾斜面または段差が設けられる。また図２Ｂは、回路装
置５３の平面が実質長方形をしているもので、この場合
は相対向する短辺に前記傾斜面ＳＬまたは段差が設けら
れる。
５２Ａ、５２Ｂの配置領域の周辺部から回路装置５３の
周辺に向かい絶縁性樹脂５０の膜厚を薄くすることによ
って、回路素子５２Ａ、５２Ｂの配置領域の周辺部に存
在する樹脂の量を減少させている。湾曲を発生させる絶
縁性樹脂の収縮力は樹脂の量に比例するので、絶縁性樹
脂の量を少なくすることによって収縮力を緩和し、湾曲
の度合いを減少することができる。例えば、図１に示す
高さの差ｔ３を１００μｍとした時の本願による製品
は、持ち上がり量ｔ１を５０μ程度に抑えることが可能
になった。尚、絶縁性樹脂を減少させる手法として、傾
斜面ＳＬを設けることのほか、段差をつけるようにして
周辺部分の樹脂厚を低減する事でも可能である。また前
記傾斜面ＳＬまたは段差の形成方法は、図２のように、
２種類が考えられる。図２Ａは、回路装置５３の平面が
実質正方形をしているもので、この場合は各４辺に前記
傾斜面または段差が設けられる。また図２Ｂは、回路装
置５３の平面が実質長方形をしているもので、この場合
は相対向する短辺に前記傾斜面ＳＬまたは段差が設けら
れる。
【００５１】また、持ち上がり量ｔ１を抑制すると同時
に、傾斜面ＳＬを形成したことによって、半導体装置を
実装した時にその実装高さの変化が少ないという利点も
生むことになる。
に、傾斜面ＳＬを形成したことによって、半導体装置を
実装した時にその実装高さの変化が少ないという利点も
生むことになる。
【００５２】図３に於いて、半導体チップ５２Ａ周囲の
絶縁性樹脂５０が持ち上がり量ｔ１で持ち上がったとき
に、傾斜面ＳＬを設けることによって実装高さｔ２が増
大することを防止できる。すなわち、傾斜面ＳＬによっ
てパッケージの周端部の絶縁性樹脂５０があらかじめ１
００μｍ程度削られているので、回路装置５３周端部が
持ち上がり量ｔ１＝５０μｍ程度持ち上がったところ
で、実装高さｔ２を増大することがないのである。従来
のパッケージ外形を点線で示した。従って、あらかじめ
持ち上がり量ｔ１を実験その他の手法によって把握し、
把握した値より大きい値だけ高さの差ｔ３を設ければ、
図４の実装高さｔ２の増大を完全に防止できるのであ
る。尚、半導体チップ１１の上部の絶縁性樹脂５０にお
いても同様の樹脂収縮によって変形が生じるものの、周
端部における持ち上がり量ｔ１に比較すれば１０分の１
以下の変形ですむ。
絶縁性樹脂５０が持ち上がり量ｔ１で持ち上がったとき
に、傾斜面ＳＬを設けることによって実装高さｔ２が増
大することを防止できる。すなわち、傾斜面ＳＬによっ
てパッケージの周端部の絶縁性樹脂５０があらかじめ１
００μｍ程度削られているので、回路装置５３周端部が
持ち上がり量ｔ１＝５０μｍ程度持ち上がったところ
で、実装高さｔ２を増大することがないのである。従来
のパッケージ外形を点線で示した。従って、あらかじめ
持ち上がり量ｔ１を実験その他の手法によって把握し、
把握した値より大きい値だけ高さの差ｔ３を設ければ、
図４の実装高さｔ２の増大を完全に防止できるのであ
る。尚、半導体チップ１１の上部の絶縁性樹脂５０にお
いても同様の樹脂収縮によって変形が生じるものの、周
端部における持ち上がり量ｔ１に比較すれば１０分の１
以下の変形ですむ。
【００５３】また課題を解決する欄にも述べたが、図２
９の様に、ＣＳＰ６の裏面全域に基板５が貼り合わされ
ていると、バイメタルの原理により大きく反りが発生す
る。これは回路装置の裏面全域に導電箔が貼り合わされ
ている場合でも同様である。しかし本発明では、導電箔
は、最終的に個別に分離されるため、導電箔と絶縁性樹
脂の線膨張係数の違いによる反りは大幅に抑制できる。 回路装置を説明する第２の実施の形態 次に図１１に示された回路装置５６を説明する。
９の様に、ＣＳＰ６の裏面全域に基板５が貼り合わされ
ていると、バイメタルの原理により大きく反りが発生す
る。これは回路装置の裏面全域に導電箔が貼り合わされ
ている場合でも同様である。しかし本発明では、導電箔
は、最終的に個別に分離されるため、導電箔と絶縁性樹
脂の線膨張係数の違いによる反りは大幅に抑制できる。 回路装置を説明する第２の実施の形態 次に図１１に示された回路装置５６を説明する。
【００５４】本構造は、導電路５１の側面が湾曲構造５
９であり、更にその表面に導電被膜５７が形成されてい
る以外は、図１の構造と実質同一である。湾曲構造５９
の効果については、前実施の形態で説明したため、ここ
では導電被膜５７について説明する。
９であり、更にその表面に導電被膜５７が形成されてい
る以外は、図１の構造と実質同一である。湾曲構造５９
の効果については、前実施の形態で説明したため、ここ
では導電被膜５７について説明する。
【００５５】第１の特徴は、導電被膜５７を構成する第
２の材料によりアンカー効果を持たせている点である。
第２の材料によりひさし５８が形成され、しかも導電路
５１と被着したひさし５８が絶縁性樹脂５０に埋め込ま
れているため、アンカー効果を発生し、導電路５１の抜
けを防止できる構造となる。
２の材料によりアンカー効果を持たせている点である。
第２の材料によりひさし５８が形成され、しかも導電路
５１と被着したひさし５８が絶縁性樹脂５０に埋め込ま
れているため、アンカー効果を発生し、導電路５１の抜
けを防止できる構造となる。
【００５６】本発明は、湾曲構造５９とひさし５８の両
方で、二重のアンカー効果を発生させて導電路５１の抜
けを抑制している。
方で、二重のアンカー効果を発生させて導電路５１の抜
けを抑制している。
【００５７】以上、回路装置としてトランジスタチップ
５２Ａと受動素子５２Ｂが実装された回路装置で説明し
てきたが、本発明は、図２３の如く、一つの半導体チッ
プが封止されて構成された回路装置、図２４の如く、Ｃ
ＳＰ等のフェイスダウン型の素子８０が実装された回路
装置８１、または図２５の如くチップ抵抗、チップコン
デンサ等の受動素子８２が封止された回路装置８３でも
実施できる。 回路装置の製造方法を説明する第１の実施の形態 次に図６〜図１０および図５を使って回路装置５３の製
造方法について説明する。尚、ここでは、導電路５１が
湾曲構造５９を有する回路装置５３として説明してい
く。
５２Ａと受動素子５２Ｂが実装された回路装置で説明し
てきたが、本発明は、図２３の如く、一つの半導体チッ
プが封止されて構成された回路装置、図２４の如く、Ｃ
ＳＰ等のフェイスダウン型の素子８０が実装された回路
装置８１、または図２５の如くチップ抵抗、チップコン
デンサ等の受動素子８２が封止された回路装置８３でも
実施できる。 回路装置の製造方法を説明する第１の実施の形態 次に図６〜図１０および図５を使って回路装置５３の製
造方法について説明する。尚、ここでは、導電路５１が
湾曲構造５９を有する回路装置５３として説明してい
く。
【００５８】まず図６の如く、シート状の導電箔６０を
用意する。この導電箔６０は、ロウ材の付着性、ボンデ
ィング性、メッキ性が考慮されてその材料が選択され、
材料としては、Ｃｕを主材料とした導電箔、Ａｌを主材
料とした導電箔またはＦｅ−Ｎｉ等の合金から成る導電
箔等が採用される。
用意する。この導電箔６０は、ロウ材の付着性、ボンデ
ィング性、メッキ性が考慮されてその材料が選択され、
材料としては、Ｃｕを主材料とした導電箔、Ａｌを主材
料とした導電箔またはＦｅ−Ｎｉ等の合金から成る導電
箔等が採用される。
【００５９】導電箔の厚さは、後のエッチングを考慮す
ると１０μｍ〜３００μｍ程度が好ましく、ここでは７
０μｍ（２オンス）の銅箔を採用した。しかし３００μ
ｍ以上でも１０μｍ以下でも基本的には良い。後述する
ように、導電箔６０の厚みよりも浅い分離溝６１が形成
できればよい。
ると１０μｍ〜３００μｍ程度が好ましく、ここでは７
０μｍ（２オンス）の銅箔を採用した。しかし３００μ
ｍ以上でも１０μｍ以下でも基本的には良い。後述する
ように、導電箔６０の厚みよりも浅い分離溝６１が形成
できればよい。
【００６０】尚、シート状の導電箔６０は、所定の幅で
ロール状に巻かれて用意され、これが後述する各工程に
搬送されても良いし、所定の大きさにカットされた導電
箔が用意され、後述する各工程に搬送されても良い。
ロール状に巻かれて用意され、これが後述する各工程に
搬送されても良いし、所定の大きさにカットされた導電
箔が用意され、後述する各工程に搬送されても良い。
【００６１】続いて、少なくとも導電路５１となる領域
を除いた導電箔６０を、導電箔６０の厚みよりも薄く除
去する工程がある。そしてこの除去工程により形成され
た分離溝６１および導電箔６０に絶縁性樹脂５０を被覆
する工程がある。
を除いた導電箔６０を、導電箔６０の厚みよりも薄く除
去する工程がある。そしてこの除去工程により形成され
た分離溝６１および導電箔６０に絶縁性樹脂５０を被覆
する工程がある。
【００６２】まず、図７の如く、Ｃｕ箔６０の上に、ホ
トレジストＰＲ（耐エッチングマスク）を形成し、導電
路５１となる領域を除いた導電箔６０が露出するように
ホトレジストＰＲをパターニングする。そして、図８Ａ
の如く、前記ホトレジストＰＲを介してエッチングして
いる。
トレジストＰＲ（耐エッチングマスク）を形成し、導電
路５１となる領域を除いた導電箔６０が露出するように
ホトレジストＰＲをパターニングする。そして、図８Ａ
の如く、前記ホトレジストＰＲを介してエッチングして
いる。
【００６３】本製造方法ではウェットエッチングまたは
ドライエッチングで、非異方性的にエッチングされ、そ
の側面は、粗面となり、しかも湾曲となる特徴を有す
る。尚、エッチングにより形成された分離溝６１の深さ
は、約５０μｍである。
ドライエッチングで、非異方性的にエッチングされ、そ
の側面は、粗面となり、しかも湾曲となる特徴を有す
る。尚、エッチングにより形成された分離溝６１の深さ
は、約５０μｍである。
【００６４】ウェットエッチングの場合、エッチャント
は、塩化第二鉄または塩化第二銅が採用され、前記導電
箔は、このエッチャントの中にディッピングされるか、
このエッチャントがシャワーリングされる。
は、塩化第二鉄または塩化第二銅が採用され、前記導電
箔は、このエッチャントの中にディッピングされるか、
このエッチャントがシャワーリングされる。
【００６５】特に図８Ｂの如く、エッチングマスクとな
るホトレジストＰＲの直下は、横方向のエッチングが進
みづらく、それより深い部分が横方向にエッチングされ
る。図のように分離溝６１の側面のある位置から上方に
向かうにつれて、その位置に対応する開口部の開口径が
小さくなれば、逆テーパー構造となり、アンカー構造を
有する構造となる。またシャワーリングを採用すること
で、深さ方向に向かいエッチングが進み、横方向のエッ
チングは抑制されるため、このアンカー構造が顕著に現
れる。
るホトレジストＰＲの直下は、横方向のエッチングが進
みづらく、それより深い部分が横方向にエッチングされ
る。図のように分離溝６１の側面のある位置から上方に
向かうにつれて、その位置に対応する開口部の開口径が
小さくなれば、逆テーパー構造となり、アンカー構造を
有する構造となる。またシャワーリングを採用すること
で、深さ方向に向かいエッチングが進み、横方向のエッ
チングは抑制されるため、このアンカー構造が顕著に現
れる。
【００６６】またドライエッチングの場合は、異方性、
非異方性でエッチングが可能である。現在では、Ｃｕを
反応性イオンエッチングで取り除くことは不可能といわ
れているが、スパッタリングで除去できる。またスパッ
タリングの条件によって異方性、非異方性でエッチング
できる。
非異方性でエッチングが可能である。現在では、Ｃｕを
反応性イオンエッチングで取り除くことは不可能といわ
れているが、スパッタリングで除去できる。またスパッ
タリングの条件によって異方性、非異方性でエッチング
できる。
【００６７】尚、導電路５１の側面は、その加工方法に
よりストレートまたは湾曲で実施可能である事は言うま
でもない。
よりストレートまたは湾曲で実施可能である事は言うま
でもない。
【００６８】尚、図７に於いて、ホトレジストＰＲの代
わりにエッチング液に対して耐食性のある導電被膜を選
択的に被覆しても良い。導電路と成る部分に選択的に被
着すれば、この導電被膜がエッチング保護膜となり、レ
ジストを採用することなく分離溝をエッチングできる。
この導電被膜として考えられる材料は、Ａｇ、Ａｕ、Ｐ
ｔまたはＰｄ等である。しかもこれら耐食性の導電被膜
は、ダイパッド、ボンディングパッドとしてそのまま活
用できる特徴を有する。
わりにエッチング液に対して耐食性のある導電被膜を選
択的に被覆しても良い。導電路と成る部分に選択的に被
着すれば、この導電被膜がエッチング保護膜となり、レ
ジストを採用することなく分離溝をエッチングできる。
この導電被膜として考えられる材料は、Ａｇ、Ａｕ、Ｐ
ｔまたはＰｄ等である。しかもこれら耐食性の導電被膜
は、ダイパッド、ボンディングパッドとしてそのまま活
用できる特徴を有する。
【００６９】例えばＡｇ被膜は、Ａｕと接着するし、ロ
ウ材とも接着する。よってチップ裏面にＡｕ被膜が被覆
されていれば、そのまま導電路５１上のＡｇ被膜にチッ
プを熱圧着でき、また半田等のロウ材を介してチップを
固着できる。またＡｇの導電被膜にはＡｕ細線が接着で
きるため、ワイヤーボンディングも可能となる。従って
これらの導電被膜をそのままダイパッド、ボンディング
パッドとして活用できるメリットを有する。
ウ材とも接着する。よってチップ裏面にＡｕ被膜が被覆
されていれば、そのまま導電路５１上のＡｇ被膜にチッ
プを熱圧着でき、また半田等のロウ材を介してチップを
固着できる。またＡｇの導電被膜にはＡｕ細線が接着で
きるため、ワイヤーボンディングも可能となる。従って
これらの導電被膜をそのままダイパッド、ボンディング
パッドとして活用できるメリットを有する。
【００７０】続いて、図９の如く、分離溝６１が形成さ
れた導電箔６０に回路素子５２を電気的に接続して実装
する工程がある。
れた導電箔６０に回路素子５２を電気的に接続して実装
する工程がある。
【００７１】回路素子５２としては、トランジスタ、ダ
イオード、ＩＣチップ等の半導体素子５２Ａ、チップコ
ンデンサ、チップ抵抗等の受動素子５２Ｂである。また
厚みが厚くはなるが、ＣＳＰ、ＢＧＡ等のフェイスダウ
ンの半導体素子も実装できる。
イオード、ＩＣチップ等の半導体素子５２Ａ、チップコ
ンデンサ、チップ抵抗等の受動素子５２Ｂである。また
厚みが厚くはなるが、ＣＳＰ、ＢＧＡ等のフェイスダウ
ンの半導体素子も実装できる。
【００７２】ここでは、ベアのトランジスタチップ５２
Ａが導電路５１Ａにダイボンディングされ、エミッタ電
極と導電路５１Ｂ、ベース電極と導電路５１Ｂが熱圧着
によるボールボンディングあるいは超音波によるウェッ
ヂボンデイング等で固着される金属細線５５Ａを介して
接続される。また５２Ｂは、チップコンデンサまたは受
動素子であり、半田等のロウ材または導電ペースト５５
Ｂで固着される。
Ａが導電路５１Ａにダイボンディングされ、エミッタ電
極と導電路５１Ｂ、ベース電極と導電路５１Ｂが熱圧着
によるボールボンディングあるいは超音波によるウェッ
ヂボンデイング等で固着される金属細線５５Ａを介して
接続される。また５２Ｂは、チップコンデンサまたは受
動素子であり、半田等のロウ材または導電ペースト５５
Ｂで固着される。
【００７３】更に、図１０に示すように、前記導電箔６
０および湾曲した分離溝６１に絶縁性樹脂５０を付着す
る工程がある。これは、トランスファーモールド、イン
ジェクションモールド、またはディッピングにより実現
できる。樹脂材料としては、エポキシ樹脂等の熱硬化性
樹脂がトランスファーモールドで実現でき、ポリイミド
樹脂、ポリフェニレンサルファイド等の熱可塑性樹脂は
インジェクションモールドで実現できる。
０および湾曲した分離溝６１に絶縁性樹脂５０を付着す
る工程がある。これは、トランスファーモールド、イン
ジェクションモールド、またはディッピングにより実現
できる。樹脂材料としては、エポキシ樹脂等の熱硬化性
樹脂がトランスファーモールドで実現でき、ポリイミド
樹脂、ポリフェニレンサルファイド等の熱可塑性樹脂は
インジェクションモールドで実現できる。
【００７４】本実施の形態では、導電箔６０表面に被覆
された絶縁性樹脂の厚さは、金属細線５５Ａの頂部から
上に約１００μｍが被覆されるように調整されている。
この厚みは、回路装置の強度を考慮して厚くすること
も、薄くすることも可能である。
された絶縁性樹脂の厚さは、金属細線５５Ａの頂部から
上に約１００μｍが被覆されるように調整されている。
この厚みは、回路装置の強度を考慮して厚くすること
も、薄くすることも可能である。
【００７５】本工程の特徴は、絶縁性樹脂５０を被覆す
るまでは、導電路５１となる導電箔６０が支持基板とな
ることである。従来では、図２９の様に、本来必要とし
ない支持基板５を採用して導電路７〜１１を形成してい
るが、本発明では、支持基板となる導電箔６０は、電極
材料として必要な材料である。そのため、構成材料を極
力省いて作業できるメリットを有し、コストの低下も実
現できる。
るまでは、導電路５１となる導電箔６０が支持基板とな
ることである。従来では、図２９の様に、本来必要とし
ない支持基板５を採用して導電路７〜１１を形成してい
るが、本発明では、支持基板となる導電箔６０は、電極
材料として必要な材料である。そのため、構成材料を極
力省いて作業できるメリットを有し、コストの低下も実
現できる。
【００７６】また分離溝６１は、導電箔の厚みよりも浅
く形成されているため、導電箔６０が導電路５１として
個々に分離されていない。従ってシート状の導電箔６０
として一体で取り扱え、絶縁性樹脂をモールドする際、
金型への搬送、金型への実装の作業が非常に楽になる特
徴を有する。
く形成されているため、導電箔６０が導電路５１として
個々に分離されていない。従ってシート状の導電箔６０
として一体で取り扱え、絶縁性樹脂をモールドする際、
金型への搬送、金型への実装の作業が非常に楽になる特
徴を有する。
【００７７】更には、湾曲構造５９を持った分離溝６１
に絶縁性樹脂５０が充填されるため、この部分でアンカ
ー効果が発生し、絶縁性樹脂５０の剥がれが防止でき、
逆に後の工程で分離される導電路５１の抜けが防止でき
る。また回路装置の第１の実施の形態でも説明したよう
に、本工程で傾斜面ＳＬが形成される。この傾斜面ＳＬ
の形成は、金型を採用することで容易に形成できるが、
研磨、研削によっても可能である。
に絶縁性樹脂５０が充填されるため、この部分でアンカ
ー効果が発生し、絶縁性樹脂５０の剥がれが防止でき、
逆に後の工程で分離される導電路５１の抜けが防止でき
る。また回路装置の第１の実施の形態でも説明したよう
に、本工程で傾斜面ＳＬが形成される。この傾斜面ＳＬ
の形成は、金型を採用することで容易に形成できるが、
研磨、研削によっても可能である。
【００７８】以下に反り防止の理由を製造方法の立場か
ら述べる。前述したように、絶縁性樹脂５０として熱硬
化性樹脂、または熱可塑性樹脂を用いた金型によるモー
ルド工程は、絶縁性樹脂５０を硬化するために、熱処理
があり、このモールド時の線膨張係数が３０ｐｐｍ／℃
にも達する。その為、半導体チップ５２Ａのシリコンの
線膨張係数（３ｐｐｍ／℃）との差によって、前記処理
温度から常温に冷却するまでの温度差により、絶縁性樹
脂５０に図１０Ａの矢印で示す収縮力が働く。
ら述べる。前述したように、絶縁性樹脂５０として熱硬
化性樹脂、または熱可塑性樹脂を用いた金型によるモー
ルド工程は、絶縁性樹脂５０を硬化するために、熱処理
があり、このモールド時の線膨張係数が３０ｐｐｍ／℃
にも達する。その為、半導体チップ５２Ａのシリコンの
線膨張係数（３ｐｐｍ／℃）との差によって、前記処理
温度から常温に冷却するまでの温度差により、絶縁性樹
脂５０に図１０Ａの矢印で示す収縮力が働く。
【００７９】このような収縮力により、絶縁性樹脂５０
を成形後、常温まで冷却すると、回路装置５３の端部が
持ち上がり、外形寸法に変化（反り）をもたらす問題が
発生する。（反りの形状については図４を参照） 例えば、金属細線５５Ａの頂部から上に約１００μｍを
被覆し、絶縁性樹脂５０表面から導電路５１側までの厚
みを４００μｍで被覆すると、回路装置５３の厚みは、
０．５〜０．６ミリ程度となる。
を成形後、常温まで冷却すると、回路装置５３の端部が
持ち上がり、外形寸法に変化（反り）をもたらす問題が
発生する。（反りの形状については図４を参照） 例えば、金属細線５５Ａの頂部から上に約１００μｍを
被覆し、絶縁性樹脂５０表面から導電路５１側までの厚
みを４００μｍで被覆すると、回路装置５３の厚みは、
０．５〜０．６ミリ程度となる。
【００８０】一方、本回路装置は、実際は図１０Ｂの如
く、マトリックス状に形成され、回路装置５３を８個取
りとして形成した封止体Ｍのサイズは、一方の辺Ｔが４
５ミリ、他方の辺Ｓが２８ミリに設定されている。この
場合、前記収縮力により、端部の持ち上がり量が長辺Ｔ
に沿っておよそ６００μｍに達した。この反りは、当然
辺Ｓにも発生している。この様に封止体Ｍ端部での持ち
上がりがあると、水平が維持できなくなり、予期せぬト
ラブルを生じる。
く、マトリックス状に形成され、回路装置５３を８個取
りとして形成した封止体Ｍのサイズは、一方の辺Ｔが４
５ミリ、他方の辺Ｓが２８ミリに設定されている。この
場合、前記収縮力により、端部の持ち上がり量が長辺Ｔ
に沿っておよそ６００μｍに達した。この反りは、当然
辺Ｓにも発生している。この様に封止体Ｍ端部での持ち
上がりがあると、水平が維持できなくなり、予期せぬト
ラブルを生じる。
【００８１】例えば、図１０Ｂの点線に沿って封止体Ｍ
をダイシングし、回路装置５３として個別分離する場
合、以下の問題が発生する。図１０Ｃに示すように、お
よそ１３０μｍ厚のダイシングフィルムＤＦに封止体Ｍ
の裏側を貼り合わせようとしても、封止体Ｍがフラット
に貼り合わされない。例えば封止体Ｍの周辺に向かうに
つれて、封止体ＭとダイシングフィルムＤＦとの隙間
は、徐々に大きくなっていく。そのため、反った部分が
前記ダイシングフィルムＤＦに固着されないので、個別
分離された回路装置５３が、ダイシングフィルムＤＦの
外に飛んでしまう問題が発生する。またダイシングして
いる際に、ダイシングフィルムＤＦと封止体Ｍとの間
に、下に向かってバリＢが形成される問題が発生する。
このバリＢの問題により個別分離された回路装置５３を
フラットに配置できない問題も発生する。また封止体Ｍ
の反りにより、ダイシングが封止体Ｍの端に進むに従
い、封止体Ｍの本来のダイシングラインとダイシングブ
レードＢＬの位置が徐々にずれていく。そのため、封止
体Ｍの端に向かってダイシングするに従い、封止された
半導体チップや導電路をカットする問題も発生する。こ
れは、回路装置のサイズがおよそ１ｍｍ×１ｍｍと小さ
く、取り数が多い場合に顕著に発生する。もちろん、こ
の封止体Ｍの反りは、本工程の作業をする上で、封止体
Ｍを保持したり、搬送したりする上でその作業を悪化さ
せる問題もある。
をダイシングし、回路装置５３として個別分離する場
合、以下の問題が発生する。図１０Ｃに示すように、お
よそ１３０μｍ厚のダイシングフィルムＤＦに封止体Ｍ
の裏側を貼り合わせようとしても、封止体Ｍがフラット
に貼り合わされない。例えば封止体Ｍの周辺に向かうに
つれて、封止体ＭとダイシングフィルムＤＦとの隙間
は、徐々に大きくなっていく。そのため、反った部分が
前記ダイシングフィルムＤＦに固着されないので、個別
分離された回路装置５３が、ダイシングフィルムＤＦの
外に飛んでしまう問題が発生する。またダイシングして
いる際に、ダイシングフィルムＤＦと封止体Ｍとの間
に、下に向かってバリＢが形成される問題が発生する。
このバリＢの問題により個別分離された回路装置５３を
フラットに配置できない問題も発生する。また封止体Ｍ
の反りにより、ダイシングが封止体Ｍの端に進むに従
い、封止体Ｍの本来のダイシングラインとダイシングブ
レードＢＬの位置が徐々にずれていく。そのため、封止
体Ｍの端に向かってダイシングするに従い、封止された
半導体チップや導電路をカットする問題も発生する。こ
れは、回路装置のサイズがおよそ１ｍｍ×１ｍｍと小さ
く、取り数が多い場合に顕著に発生する。もちろん、こ
の封止体Ｍの反りは、本工程の作業をする上で、封止体
Ｍを保持したり、搬送したりする上でその作業を悪化さ
せる問題もある。
【００８２】従って、ここでは、絶縁性樹脂５０の封止
の後、封止体Ｍを１００度Ｃ〜１５０度Ｃに加熱し、封
止体Ｍ全面に例えば数キログラムの加重をかけている。
この加重を加え、封止体Ｍの反りを抑えながら冷却する
と、前記反りを大幅に抑制することができる。
の後、封止体Ｍを１００度Ｃ〜１５０度Ｃに加熱し、封
止体Ｍ全面に例えば数キログラムの加重をかけている。
この加重を加え、封止体Ｍの反りを抑えながら冷却する
と、前記反りを大幅に抑制することができる。
【００８３】尚、ダイシングの際、導電路５１の裏面が
上になるように配置すると、導電路と導電路の間がダイ
シングラインとして認識できる。この時の反り方は、図
１０Ｃと逆になるが、この反りにより発生する問題は、
前述した問題点と同様である。続いて、導電箔６０の裏
面を化学的および／または物理的に除き、導電路５１と
して分離する工程がある。ここでこの除く工程は、研
磨、研削、エッチング、レーザの金属蒸発等により施さ
れる。
上になるように配置すると、導電路と導電路の間がダイ
シングラインとして認識できる。この時の反り方は、図
１０Ｃと逆になるが、この反りにより発生する問題は、
前述した問題点と同様である。続いて、導電箔６０の裏
面を化学的および／または物理的に除き、導電路５１と
して分離する工程がある。ここでこの除く工程は、研
磨、研削、エッチング、レーザの金属蒸発等により施さ
れる。
【００８４】実験では研磨装置または研削装置により全
面を３０μｍ程度削り、分離溝６１から絶縁性樹脂５０
を露出させている。この露出される面を図１０では点線
で示している。その結果、約４０μｍの厚さの導電路５
１となって分離される。また絶縁性樹脂５０が露出する
手前まで、導電箔６０を全面ウェトエッチングし、その
後、研磨または研削装置により全面を削り、絶縁性樹脂
５０を露出させても良い。更には、前記導電路５１に対
応する裏面にホトレジストを形成し、ホトレジストを耐
エッチングマスクとして活用し、エッチング加工しても
良い。
面を３０μｍ程度削り、分離溝６１から絶縁性樹脂５０
を露出させている。この露出される面を図１０では点線
で示している。その結果、約４０μｍの厚さの導電路５
１となって分離される。また絶縁性樹脂５０が露出する
手前まで、導電箔６０を全面ウェトエッチングし、その
後、研磨または研削装置により全面を削り、絶縁性樹脂
５０を露出させても良い。更には、前記導電路５１に対
応する裏面にホトレジストを形成し、ホトレジストを耐
エッチングマスクとして活用し、エッチング加工しても
良い。
【００８５】この結果、絶縁性樹脂５０に導電路５１の
表面が露出する構造となる。そして分離溝６１が削ら
れ、図５の分離溝５４となる。（以上図１０参照）最後
に、必要によって露出した導電路５１に半田等の導電材
を被着し、回路装置として完成する。
表面が露出する構造となる。そして分離溝６１が削ら
れ、図５の分離溝５４となる。（以上図１０参照）最後
に、必要によって露出した導電路５１に半田等の導電材
を被着し、回路装置として完成する。
【００８６】尚、導電路５１の裏面に導電被膜を被着す
る場合、図６の導電箔の裏面に、前もって導電被膜を形
成しても良い。この場合、導電路に対応する部分を選択
的に被着すれば良い。被着方法は、例えばメッキであ
る。またこの導電被膜は、エッチングに対して耐性があ
る材料がよい。またこの導電被膜を採用した場合、研磨
をせずにエッチングだけで導電路５１として分離でき
る。
る場合、図６の導電箔の裏面に、前もって導電被膜を形
成しても良い。この場合、導電路に対応する部分を選択
的に被着すれば良い。被着方法は、例えばメッキであ
る。またこの導電被膜は、エッチングに対して耐性があ
る材料がよい。またこの導電被膜を採用した場合、研磨
をせずにエッチングだけで導電路５１として分離でき
る。
【００８７】尚、本製造方法では、導電箔６０にトラン
ジスタとチップ抵抗が実装されているだけであるが、こ
れを１単位としてマトリックス状に配置しても良いし、
どちらか一方の回路素子を１単位としてマトリックス状
に配置しても良い。また複数の半導体チップ、複数の受
動素子を電気的に接続する配線を前記導電路で形成し、
前記半導体チップ、前記受動素子および配線等により所
望の機能を有する回路を構成し、これをマトリックス状
に配置しても良い。この場合は、後述するようにダイシ
ング装置で個々に分離される。
ジスタとチップ抵抗が実装されているだけであるが、こ
れを１単位としてマトリックス状に配置しても良いし、
どちらか一方の回路素子を１単位としてマトリックス状
に配置しても良い。また複数の半導体チップ、複数の受
動素子を電気的に接続する配線を前記導電路で形成し、
前記半導体チップ、前記受動素子および配線等により所
望の機能を有する回路を構成し、これをマトリックス状
に配置しても良い。この場合は、後述するようにダイシ
ング装置で個々に分離される。
【００８８】この個別分離の後でも、本発明の傾斜部Ｓ
Ｌが形成されないと、回路装置５３には、ｔ１としてお
よそ１００μｍの持ち上がりが発生する。この持ち上が
りがあると、絶縁性樹脂５０の端部の高さが高くなり、
回路装置を実装基板上に実装したときの実装高さ（図
４：符号ｔ２）が高くなる。現在の軽薄短小化の方向に
あっては、この様な高さｔ２の増大は許されるものでは
なく、時として規格外になるという危険性をはらんでい
る。尚、持ち上がり量ｔ１は、半導体チップ５２Ｂ下部
の導電路裏面を基準として測定している。
Ｌが形成されないと、回路装置５３には、ｔ１としてお
よそ１００μｍの持ち上がりが発生する。この持ち上が
りがあると、絶縁性樹脂５０の端部の高さが高くなり、
回路装置を実装基板上に実装したときの実装高さ（図
４：符号ｔ２）が高くなる。現在の軽薄短小化の方向に
あっては、この様な高さｔ２の増大は許されるものでは
なく、時として規格外になるという危険性をはらんでい
る。尚、持ち上がり量ｔ１は、半導体チップ５２Ｂ下部
の導電路裏面を基準として測定している。
【００８９】本発明は、この問題点を考慮し、回路素子
５２Ａ、５２Ｂの配置領域の周辺部から回路装置５３の
周辺に向かい絶縁性樹脂５０の膜厚を薄くすることによ
って、回路素子５２Ａ、５２Ｂの配置領域の周辺部に存
在する樹脂の量を減少させている。湾曲を発生させる絶
縁性樹脂の収縮力は樹脂の量に比例するので、絶縁性樹
脂の量を少なくすることによって収縮力を緩和し、湾曲
の度合いを減少させている。例えば、高さの差ｔ３を１
００μｍとした時の本願による製品は、持ち上がり量ｔ
１を５０μ程度に抑えることが可能になった。尚、絶縁
性樹脂を減少させる手法として、傾斜面ＳＬを設けるこ
とのほか、段差をつけるようにして周辺部分の樹脂厚を
低減する事でも可能である。また前記傾斜面ＳＬまたは
段差の形成方法は、図２のように、２種類が考えられ
る。例えば、回路装置５３としてそのサイズが大きい場
合は、傾斜面を４辺に形成することが望ましい。尚、図
２Ａは、回路装置５３の平面が実質正方形をしているも
ので、各４辺に前記傾斜面または段差が設けられるもの
である。また図２Ｂは、回路装置５３の平面が実質長方
形をしているもので、この場合は相対向する短辺に前記
傾斜面ＳＬまたは段差が設けられる。
５２Ａ、５２Ｂの配置領域の周辺部から回路装置５３の
周辺に向かい絶縁性樹脂５０の膜厚を薄くすることによ
って、回路素子５２Ａ、５２Ｂの配置領域の周辺部に存
在する樹脂の量を減少させている。湾曲を発生させる絶
縁性樹脂の収縮力は樹脂の量に比例するので、絶縁性樹
脂の量を少なくすることによって収縮力を緩和し、湾曲
の度合いを減少させている。例えば、高さの差ｔ３を１
００μｍとした時の本願による製品は、持ち上がり量ｔ
１を５０μ程度に抑えることが可能になった。尚、絶縁
性樹脂を減少させる手法として、傾斜面ＳＬを設けるこ
とのほか、段差をつけるようにして周辺部分の樹脂厚を
低減する事でも可能である。また前記傾斜面ＳＬまたは
段差の形成方法は、図２のように、２種類が考えられ
る。例えば、回路装置５３としてそのサイズが大きい場
合は、傾斜面を４辺に形成することが望ましい。尚、図
２Ａは、回路装置５３の平面が実質正方形をしているも
ので、各４辺に前記傾斜面または段差が設けられるもの
である。また図２Ｂは、回路装置５３の平面が実質長方
形をしているもので、この場合は相対向する短辺に前記
傾斜面ＳＬまたは段差が設けられる。
【００９０】加えて、持ち上がり量ｔ１を抑制すると同
時に、傾斜面ＳＬを形成したことによって、半導体装置
を実装した時にその実装高さの変化が少ないという利点
をも生むことになる。
時に、傾斜面ＳＬを形成したことによって、半導体装置
を実装した時にその実装高さの変化が少ないという利点
をも生むことになる。
【００９１】図３を参照して、半導体チップ５２Ａ周囲
の絶縁性樹脂５０が持ち上がり量ｔ１で持ち上がった時
に、傾斜面ＳＬを設けることによって実装高さｔ２が増
大することを防止できる。すなわち、傾斜面ＳＬによっ
てパッケージの周端部の絶縁性樹脂５０があらかじめ１
００μｍ程度削られているので、回路装置５３周端部が
持ち上がり量ｔ１＝５０μｍ程度持ち上がったところ
で、実装高さｔ２を増大することがないのである。従来
のパッケージ外形を点線で示した。従って、あらかじめ
持ち上がり量ｔ１を実験その他の手法によって把握し、
把握した値より大きい値だけ高さの差ｔ３を設ければ、
図４の実装高さｔ２の増大を完全に防止できるのであ
る。尚、半導体チップ１１の上部の絶縁性樹脂５０にお
いても同様の樹脂収縮によって変形が生じるものの、周
端部における持ち上がり量ｔ１に比較すれば１０分の１
以下の変形ですむ。
の絶縁性樹脂５０が持ち上がり量ｔ１で持ち上がった時
に、傾斜面ＳＬを設けることによって実装高さｔ２が増
大することを防止できる。すなわち、傾斜面ＳＬによっ
てパッケージの周端部の絶縁性樹脂５０があらかじめ１
００μｍ程度削られているので、回路装置５３周端部が
持ち上がり量ｔ１＝５０μｍ程度持ち上がったところ
で、実装高さｔ２を増大することがないのである。従来
のパッケージ外形を点線で示した。従って、あらかじめ
持ち上がり量ｔ１を実験その他の手法によって把握し、
把握した値より大きい値だけ高さの差ｔ３を設ければ、
図４の実装高さｔ２の増大を完全に防止できるのであ
る。尚、半導体チップ１１の上部の絶縁性樹脂５０にお
いても同様の樹脂収縮によって変形が生じるものの、周
端部における持ち上がり量ｔ１に比較すれば１０分の１
以下の変形ですむ。
【００９２】また図１０Ａの様に、回路装置５３の裏面
の実質全域に導電箔６０が貼り合わされていると、導電
箔６０と絶縁性樹脂５０の線膨張係数の違いにより、バ
イメタル効果により回路装置５３は、大きく反る。しか
しこの後に、導電路５１として分離され、導電箔６０の
厚みよりも薄く導電路５１が形成されると同時に、導電
路間には絶縁性樹脂５０が埋め込まれた形状となる。従
ってこのバイメタル効果は、抑制され、反りが少なくな
るメリットも有する。
の実質全域に導電箔６０が貼り合わされていると、導電
箔６０と絶縁性樹脂５０の線膨張係数の違いにより、バ
イメタル効果により回路装置５３は、大きく反る。しか
しこの後に、導電路５１として分離され、導電箔６０の
厚みよりも薄く導電路５１が形成されると同時に、導電
路間には絶縁性樹脂５０が埋め込まれた形状となる。従
ってこのバイメタル効果は、抑制され、反りが少なくな
るメリットも有する。
【００９３】以上の製造方法によって、絶縁性樹脂５０
に導電路５１が埋め込まれ、絶縁性樹脂５０の裏面と導
電路５１の裏面が一致する実質平坦な回路装置５６が実
現できる。
に導電路５１が埋め込まれ、絶縁性樹脂５０の裏面と導
電路５１の裏面が一致する実質平坦な回路装置５６が実
現できる。
【００９４】本製造方法の特徴は、絶縁性樹脂５０を支
持基板として活用し導電路５１の分離作業ができること
にある。絶縁性樹脂５０は、導電路５１を埋め込む材料
として必要な材料であり、図２９で示す従来の製造方法
のように、不要な支持基板５を必要としない。従って、
最小限の材料で製造でき、コストの低減が実現できる特
徴を有する。
持基板として活用し導電路５１の分離作業ができること
にある。絶縁性樹脂５０は、導電路５１を埋め込む材料
として必要な材料であり、図２９で示す従来の製造方法
のように、不要な支持基板５を必要としない。従って、
最小限の材料で製造でき、コストの低減が実現できる特
徴を有する。
【００９５】尚、導電路５１表面からの絶縁性樹脂の厚
さは、前工程の絶縁性樹脂の付着の時に調整できる。従
って実装される回路素子により違ってくるが、回路装置
５６としての厚さは、厚くも薄くもできる特徴を有す
る。ここでは、４００μｍ厚の絶縁性樹脂５０に４０μ
ｍの導電路５１と回路素子が埋め込まれた実装基板にな
る。また前記絶縁性樹脂の膜厚により回路装置５３の反
りｔ１も異なってくるため、この反りに応じて傾斜面Ｓ
Ｌの高さｔ３を調整する必要がある。（以上図５を参
照） 回路装置の製造方法を説明する第２の実施の形態 次に図１２〜図１６、図１１を使ってひさし５８を有す
る回路装置５６の製造方法について説明する。尚、ひさ
しとなる第２の材料７０が被着される以外は、製造方法
を説明する第１の実施の形態と実質同一であるため、詳
細な説明は省略する。
さは、前工程の絶縁性樹脂の付着の時に調整できる。従
って実装される回路素子により違ってくるが、回路装置
５６としての厚さは、厚くも薄くもできる特徴を有す
る。ここでは、４００μｍ厚の絶縁性樹脂５０に４０μ
ｍの導電路５１と回路素子が埋め込まれた実装基板にな
る。また前記絶縁性樹脂の膜厚により回路装置５３の反
りｔ１も異なってくるため、この反りに応じて傾斜面Ｓ
Ｌの高さｔ３を調整する必要がある。（以上図５を参
照） 回路装置の製造方法を説明する第２の実施の形態 次に図１２〜図１６、図１１を使ってひさし５８を有す
る回路装置５６の製造方法について説明する。尚、ひさ
しとなる第２の材料７０が被着される以外は、製造方法
を説明する第１の実施の形態と実質同一であるため、詳
細な説明は省略する。
【００９６】まず図１２の如く、第１の材料から成る導
電箔６０の上にエッチングレートの小さい第２の材料７
０が被覆された導電箔６０を用意する。
電箔６０の上にエッチングレートの小さい第２の材料７
０が被覆された導電箔６０を用意する。
【００９７】例えばＣｕ箔の上にＮｉを被着すると、塩
化第二鉄または塩化第二銅等でＣｕとＮｉが一度にエッ
チングでき、エッチングレートの差によりＮｉがひさし
５８と成って形成されるため好適である。太い実線がＮ
ｉから成る導電被膜７０であり、その膜厚は１〜１０μ
ｍ程度が好ましい。またＮｉの膜厚が厚い程、ひさし５
８が形成されやすい。
化第二鉄または塩化第二銅等でＣｕとＮｉが一度にエッ
チングでき、エッチングレートの差によりＮｉがひさし
５８と成って形成されるため好適である。太い実線がＮ
ｉから成る導電被膜７０であり、その膜厚は１〜１０μ
ｍ程度が好ましい。またＮｉの膜厚が厚い程、ひさし５
８が形成されやすい。
【００９８】また第２の材料は、第１の材料と選択エッ
チングできる材料を被覆しても良い。この場合、まず第
２の材料から成る被膜を導電路５１の形成領域に被覆す
るようにパターニングし、この被膜をマスクにして第１
の材料から成る被膜をエッチングすればひさし５８が形
成できるからである。第２の材料としては、Ａｌ、Ａ
ｇ、Ａｕ等が考えられる。（以上図１２を参照） 続いて、少なくとも導電路５１となる領域を除いた導電
箔６０を、導電箔６０の厚みよりも薄く取り除く工程が
ある。
チングできる材料を被覆しても良い。この場合、まず第
２の材料から成る被膜を導電路５１の形成領域に被覆す
るようにパターニングし、この被膜をマスクにして第１
の材料から成る被膜をエッチングすればひさし５８が形
成できるからである。第２の材料としては、Ａｌ、Ａ
ｇ、Ａｕ等が考えられる。（以上図１２を参照） 続いて、少なくとも導電路５１となる領域を除いた導電
箔６０を、導電箔６０の厚みよりも薄く取り除く工程が
ある。
【００９９】Ｎｉ７０の上に、ホトレジストＰＲを形成
し、導電路５１となる領域を除いたＮｉ７０が露出する
ようにホトレジストＰＲをパターニングし、前記ホトレ
ジストを介してエッチングすればよい。
し、導電路５１となる領域を除いたＮｉ７０が露出する
ようにホトレジストＰＲをパターニングし、前記ホトレ
ジストを介してエッチングすればよい。
【０１００】前述したように塩化第二鉄、塩化第二銅の
エッチャント等を採用しエッチングすると、Ｎｉ７０の
エッチングレートがＣｕ６０のエッチングレートよりも
小さいため、エッチングが進むにつれてひさし５８がで
てくる。
エッチャント等を採用しエッチングすると、Ｎｉ７０の
エッチングレートがＣｕ６０のエッチングレートよりも
小さいため、エッチングが進むにつれてひさし５８がで
てくる。
【０１０１】尚、前記分離溝６１が形成された導電箔６
０に回路素子５２を実装する工程（図１５）、前記導電
箔６０および分離溝６１に絶縁性樹脂５０を被覆し、導
電箔６０の裏面を化学的および／または物理的に除き、
導電路５１として分離する工程（図１６）、および導電
路裏面に導電被膜を形成して完成までの工程（図１１）
は、前製造方法と同一であるためその説明は省略する。 回路装置の製造方法を説明する第３の実施の形態 続いて、一種類の回路素子をマトリックス状に配置し、
封止後に個別分離して、ディスクリート装置、ＩＣ装置
とする製造方法を図１７〜図２３を参照しながら説明す
る。尚、本製造方法は、製造方法を説明する第１の実施
の形態と殆どが同じであるため、同一の部分は簡単に述
べる。
０に回路素子５２を実装する工程（図１５）、前記導電
箔６０および分離溝６１に絶縁性樹脂５０を被覆し、導
電箔６０の裏面を化学的および／または物理的に除き、
導電路５１として分離する工程（図１６）、および導電
路裏面に導電被膜を形成して完成までの工程（図１１）
は、前製造方法と同一であるためその説明は省略する。 回路装置の製造方法を説明する第３の実施の形態 続いて、一種類の回路素子をマトリックス状に配置し、
封止後に個別分離して、ディスクリート装置、ＩＣ装置
とする製造方法を図１７〜図２３を参照しながら説明す
る。尚、本製造方法は、製造方法を説明する第１の実施
の形態と殆どが同じであるため、同一の部分は簡単に述
べる。
【０１０２】まず図１７の如く、シート状の導電箔６０
を用意する。
を用意する。
【０１０３】尚、シート状の導電箔６０は、所定の幅で
ロール状に巻かれて用意され、これが後述する各工程に
搬送されても良いし、所定の大きさにカットされた導電
箔が用意され、後述する各工程に搬送されても良い。
ロール状に巻かれて用意され、これが後述する各工程に
搬送されても良いし、所定の大きさにカットされた導電
箔が用意され、後述する各工程に搬送されても良い。
【０１０４】続いて、少なくとも導電路５１となる領域
を除いた導電箔６０を、導電箔６０の厚みよりも薄く除
去する工程がある。
を除いた導電箔６０を、導電箔６０の厚みよりも薄く除
去する工程がある。
【０１０５】まず、図１８の如く、Ｃｕ箔６０の上に、
ホトレジストＰＲを形成し、導電路５１となる領域を除
いた導電箔６０が露出するようにホトレジストＰＲをパ
ターニングする。そして、図１９の如く、前記ホトレジ
ストＰＲを介してエッチングすればよい。
ホトレジストＰＲを形成し、導電路５１となる領域を除
いた導電箔６０が露出するようにホトレジストＰＲをパ
ターニングする。そして、図１９の如く、前記ホトレジ
ストＰＲを介してエッチングすればよい。
【０１０６】エッチングにより形成された分離溝６１の
深さは、例えば５０μｍであり、その側面は、粗面とな
るため絶縁性樹脂５０との接着性が向上される。
深さは、例えば５０μｍであり、その側面は、粗面とな
るため絶縁性樹脂５０との接着性が向上される。
【０１０７】またここの分離溝６１の側壁は、非異方性
的にエッチングされるため湾曲となる。この除去工程
は、ウェットエッチング、ドライエッチングが採用でき
る。そしてこの湾曲構造によりアンカー効果が発生する
構造となる。（詳細は、回路装置の製造方法を説明する
第１の実施の形態を参照） 尚、図１８に於いて、ホトレジストＰＲの代わりにエッ
チング液に対して耐食性のある導電被膜を選択的に被覆
しても良い。導電路と成る部分に選択的に被着すれば、
この導電被膜がエッチング保護膜となり、レジストを採
用することなく分離溝をエッチングできる。
的にエッチングされるため湾曲となる。この除去工程
は、ウェットエッチング、ドライエッチングが採用でき
る。そしてこの湾曲構造によりアンカー効果が発生する
構造となる。（詳細は、回路装置の製造方法を説明する
第１の実施の形態を参照） 尚、図１８に於いて、ホトレジストＰＲの代わりにエッ
チング液に対して耐食性のある導電被膜を選択的に被覆
しても良い。導電路と成る部分に選択的に被着すれば、
この導電被膜がエッチング保護膜となり、レジストを採
用することなく分離溝をエッチングできる。
【０１０８】続いて、図２０の如く、分離溝６１が形成
された導電箔６０に回路素子５２Ａを電気的に接続して
実装する工程がある。
された導電箔６０に回路素子５２Ａを電気的に接続して
実装する工程がある。
【０１０９】回路素子５２Ａとしては、トランジスタ、
ダイオード、ＩＣチップ等の半導体素子、チップコンデ
ンサ、チップ抵抗等の受動素子である。また厚みが厚く
はなるが、ＣＳＰ、ＢＧＡ等のフェイスダウンの半導体
素子も実装できる。
ダイオード、ＩＣチップ等の半導体素子、チップコンデ
ンサ、チップ抵抗等の受動素子である。また厚みが厚く
はなるが、ＣＳＰ、ＢＧＡ等のフェイスダウンの半導体
素子も実装できる。
【０１１０】ここでは、ベアのトランジスタチップ５２
Ａが導電路５１Ａにダイボンディングされ、エミッタ電
極と導電路５１Ｂ、ベース電極と導電路５１Ｂが金属細
線５５Ａを介して接続される。
Ａが導電路５１Ａにダイボンディングされ、エミッタ電
極と導電路５１Ｂ、ベース電極と導電路５１Ｂが金属細
線５５Ａを介して接続される。
【０１１１】更に、図２１に示すように、前記導電箔６
０および分離溝６１に絶縁性樹脂５０を付着する工程が
ある。これは、トランスファーモールド、インジェクシ
ョンモールド、またはディッピングにより実現できる。
０および分離溝６１に絶縁性樹脂５０を付着する工程が
ある。これは、トランスファーモールド、インジェクシ
ョンモールド、またはディッピングにより実現できる。
【０１１２】本実施の形態では、導電箔６０表面に被覆
された絶縁性樹脂の厚さは、実装された回路素子の一番
高い所から約１００μｍ程度が被覆されるように調整さ
れている。この厚みは、回路装置の強度を考慮して厚く
することも、薄くすることも可能である。
された絶縁性樹脂の厚さは、実装された回路素子の一番
高い所から約１００μｍ程度が被覆されるように調整さ
れている。この厚みは、回路装置の強度を考慮して厚く
することも、薄くすることも可能である。
【０１１３】本工程の特徴は、絶縁性樹脂５０を被覆す
る際、導電路５１となる導電箔６０が支持基板となるこ
とである。従来では、図２９の様に、本来必要としない
支持基板５を採用して導電路７〜１１を形成している
が、本発明では、支持基板となる導電箔６０は、電極材
料として必要な材料である。そのため、構成材料を極力
省いて作業できるメリットを有し、コストの低下も実現
できる。
る際、導電路５１となる導電箔６０が支持基板となるこ
とである。従来では、図２９の様に、本来必要としない
支持基板５を採用して導電路７〜１１を形成している
が、本発明では、支持基板となる導電箔６０は、電極材
料として必要な材料である。そのため、構成材料を極力
省いて作業できるメリットを有し、コストの低下も実現
できる。
【０１１４】また分離溝６１は、導電箔の厚みよりも浅
く形成されているため、導電箔６０が導電路５１として
個々に分離されていない。従ってシート状の導電箔６０
として一体で取り扱え、絶縁性樹脂をモールドする際、
金型への搬送、金型への実装の作業が非常に楽になる特
徴を有する。
く形成されているため、導電箔６０が導電路５１として
個々に分離されていない。従ってシート状の導電箔６０
として一体で取り扱え、絶縁性樹脂をモールドする際、
金型への搬送、金型への実装の作業が非常に楽になる特
徴を有する。
【０１１５】また金型を用いて封止する際は、金型に前
記傾斜面ＳＬに対応する面が施されており、封止後に前
記傾斜面ＳＬが形成される。この傾斜面ＳＬの形成によ
り、反りが抑制されているが、封止体裏面には、導電箔
６０が全面に形成されてあるため、バイメタル効果によ
りその反りは大きい。続いて、導電箔６０の裏面を化学
的および／または物理的に除き、導電路５１として分離
する工程がある。ここで前記除く工程は、研磨、研削、
エッチング、レーザの金属蒸発等により施される。
記傾斜面ＳＬに対応する面が施されており、封止後に前
記傾斜面ＳＬが形成される。この傾斜面ＳＬの形成によ
り、反りが抑制されているが、封止体裏面には、導電箔
６０が全面に形成されてあるため、バイメタル効果によ
りその反りは大きい。続いて、導電箔６０の裏面を化学
的および／または物理的に除き、導電路５１として分離
する工程がある。ここで前記除く工程は、研磨、研削、
エッチング、レーザの金属蒸発等により施される。
【０１１６】実験では研磨装置または研削装置により全
面を３０μｍ程度削り、絶縁性樹脂５０を露出させてい
る。この露出される面を図２１では点線で示している。
その結果、約４０μｍの厚さの導電路５１となって分離
される。また絶縁性樹脂５０が露出する手前まで、導電
箔６０を全面ウェトエッチングし、その後、研磨または
研削装置により全面を削り、絶縁性樹脂５０を露出させ
ても良い。
面を３０μｍ程度削り、絶縁性樹脂５０を露出させてい
る。この露出される面を図２１では点線で示している。
その結果、約４０μｍの厚さの導電路５１となって分離
される。また絶縁性樹脂５０が露出する手前まで、導電
箔６０を全面ウェトエッチングし、その後、研磨または
研削装置により全面を削り、絶縁性樹脂５０を露出させ
ても良い。
【０１１７】この結果、絶縁性樹脂５０に導電路５１の
表面が露出する構造となる。
表面が露出する構造となる。
【０１１８】更に、図２２の如く、露出した導電路５１
に半田等の導電材を被着する。
に半田等の導電材を被着する。
【０１１９】最後に、図２３の如く、回路素子毎に分離
し、回路装置として完成する工程がある。
し、回路装置として完成する工程がある。
【０１２０】分離ラインは、矢印の所であり、ダイシン
グ、カット、プレス、チョコレートブレーク等で実現で
きる。尚、図２２に示す符号Ｐは、平面的に見るとライ
ンとなる。仮に回路装置の４辺に傾斜面ＳＬを設ける
と、このラインは格子状に形成される。この格子状のラ
インがチョコレートブレークのラインとなり、またダイ
シングの認識ラインとして活用できる。
グ、カット、プレス、チョコレートブレーク等で実現で
きる。尚、図２２に示す符号Ｐは、平面的に見るとライ
ンとなる。仮に回路装置の４辺に傾斜面ＳＬを設ける
と、このラインは格子状に形成される。この格子状のラ
インがチョコレートブレークのラインとなり、またダイ
シングの認識ラインとして活用できる。
【０１２１】特にダイシングは、通常の半導体装置の製
造方法に於いて多用されるものであり、非常にサイズの
小さい物も分離可能であるため、好適である。
造方法に於いて多用されるものであり、非常にサイズの
小さい物も分離可能であるため、好適である。
【０１２２】図３０の右側には、本発明を簡単にまとめ
たフローが示されている。Ｃｕ箔の用意、ＡｇまたはＮ
ｉ等のメッキ、ハーフエッチング、ダイボンド、ワイヤ
ーボンデイング、トランスファーモールド、裏面Ｃｕ箔
除去、導電路の裏面処理およびダイシングの９工程で回
路装置が実現できる。しかも支持基板をメーカーから供
給することなく、全ての工程を内作する事ができる。 回路装置の種類およびこれらの実装方法を説明する実施
の形態。
たフローが示されている。Ｃｕ箔の用意、ＡｇまたはＮ
ｉ等のメッキ、ハーフエッチング、ダイボンド、ワイヤ
ーボンデイング、トランスファーモールド、裏面Ｃｕ箔
除去、導電路の裏面処理およびダイシングの９工程で回
路装置が実現できる。しかも支持基板をメーカーから供
給することなく、全ての工程を内作する事ができる。 回路装置の種類およびこれらの実装方法を説明する実施
の形態。
【０１２３】図２４は、フェイスダウン型の回路素子８
０を実装した回路装置８１を示すものである。回路素子
８０としては、ベアの半導体チップ、表面が封止された
ＣＳＰやＢＧＡ等が該当する。また図２５は、チップ抵
抗やチップ抵抗等の受動素子８２が実装された回路装置
８３を示すものである。これらは、支持基板が不要であ
るため、薄型であり、しかも絶縁性樹脂で封止されてあ
るため、耐環境性にも優れたものである。
０を実装した回路装置８１を示すものである。回路素子
８０としては、ベアの半導体チップ、表面が封止された
ＣＳＰやＢＧＡ等が該当する。また図２５は、チップ抵
抗やチップ抵抗等の受動素子８２が実装された回路装置
８３を示すものである。これらは、支持基板が不要であ
るため、薄型であり、しかも絶縁性樹脂で封止されてあ
るため、耐環境性にも優れたものである。
【０１２４】図２６は、実層構造について説明するもの
である。プリント基板や金属基板、セラミック基板等の
実装基板８４に形成された導電路８５に今まで説明して
きた本発明の回路装置５３、８１、８３が実装されたも
のである。
である。プリント基板や金属基板、セラミック基板等の
実装基板８４に形成された導電路８５に今まで説明して
きた本発明の回路装置５３、８１、８３が実装されたも
のである。
【０１２５】特に、半導体チップ５２の裏面が固着され
た導電路５１Ａは、実装基板８４の導電路８５と熱的に
結合されているため、回路装置の熱を前記導電路８５を
介して放熱させることができる。また実装基板８４とし
て金属基板を採用すると、金属基板の放熱性も手伝って
更に半導体チップ５２の温度を低下させることができ
る。そのため、半導体チップの駆動能力を向上させるこ
とができる。
た導電路５１Ａは、実装基板８４の導電路８５と熱的に
結合されているため、回路装置の熱を前記導電路８５を
介して放熱させることができる。また実装基板８４とし
て金属基板を採用すると、金属基板の放熱性も手伝って
更に半導体チップ５２の温度を低下させることができ
る。そのため、半導体チップの駆動能力を向上させるこ
とができる。
【０１２６】例えばパワーＭＯＳ、ＩＧＢＴ、ＳＩＴ、
大電流駆動用のトランジスタ、大電流駆動用のＩＣ（Ｍ
ＯＳ型、ＢＩＰ型、Ｂｉ−ＣＭＯＳ型）メモリ素子等
は、好適である。
大電流駆動用のトランジスタ、大電流駆動用のＩＣ（Ｍ
ＯＳ型、ＢＩＰ型、Ｂｉ−ＣＭＯＳ型）メモリ素子等
は、好適である。
【０１２７】また金属基板としては、Ａｌ基板、Ｃｕ基
板、Ｆｅ基板が好ましく、また導電路８５との短絡が考
慮されて、絶縁性樹脂および／または酸化膜等が形成さ
れている。
板、Ｆｅ基板が好ましく、また導電路８５との短絡が考
慮されて、絶縁性樹脂および／または酸化膜等が形成さ
れている。
【０１２８】
【発明の効果】以上の説明から明らかなように、本発明
では、分離溝で電気的に分離された複数の導電路と、所
望の該導電路上に固着された回路素子と、該回路素子を
被覆し且つ前記導電路間の前記分離溝に充填され前記導
電路の裏面のみを露出して一体に支持する絶縁性樹脂と
を備え、前記回路装置の周辺に向かうにつれて前記絶縁
性樹脂の膜厚を薄くしたことにより、導電路および絶縁
性樹脂の必要最小限で構成され、資源に無駄のない回路
装置となる。よって完成するまで余分な構成要素が無
く、コストを大幅に低減できる回路装置を実現できる。
また絶縁性樹脂の被覆膜厚、導電箔の厚みを最適値にす
ることにより、非常に小型化、薄型化および軽量化され
た回路装置を実現できる。
では、分離溝で電気的に分離された複数の導電路と、所
望の該導電路上に固着された回路素子と、該回路素子を
被覆し且つ前記導電路間の前記分離溝に充填され前記導
電路の裏面のみを露出して一体に支持する絶縁性樹脂と
を備え、前記回路装置の周辺に向かうにつれて前記絶縁
性樹脂の膜厚を薄くしたことにより、導電路および絶縁
性樹脂の必要最小限で構成され、資源に無駄のない回路
装置となる。よって完成するまで余分な構成要素が無
く、コストを大幅に低減できる回路装置を実現できる。
また絶縁性樹脂の被覆膜厚、導電箔の厚みを最適値にす
ることにより、非常に小型化、薄型化および軽量化され
た回路装置を実現できる。
【０１２９】また導電路の裏面のみを絶縁性樹脂から露
出しているため、導電路の裏面が直ちに外部との接続に
供することができ、図２８の如き従来構造の裏面電極お
よびスルーホールを不要にできる利点を有する。
出しているため、導電路の裏面が直ちに外部との接続に
供することができ、図２８の如き従来構造の裏面電極お
よびスルーホールを不要にできる利点を有する。
【０１３０】しかも回路素子が直接固着されている場
合、導電路の裏面が露出されてため、回路素子から発生
する熱を導電路を介して直接実装基板に熱を伝えること
ができる。特にこの放熱により、パワー素子の実装も可
能となる。
合、導電路の裏面が露出されてため、回路素子から発生
する熱を導電路を介して直接実装基板に熱を伝えること
ができる。特にこの放熱により、パワー素子の実装も可
能となる。
【０１３１】また本回路装置は、分離溝の表面と導電路
の表面は、実質一致している平坦な表面を有する構造と
なっており、狭ピッチＱＦＰ実装時には回路装置自身を
そのまま水平に移動できるので、リードずれの修正が極
めて容易となる。
の表面は、実質一致している平坦な表面を有する構造と
なっており、狭ピッチＱＦＰ実装時には回路装置自身を
そのまま水平に移動できるので、リードずれの修正が極
めて容易となる。
【０１３２】更には、絶縁性樹脂の角部を切り落とすよ
うに傾斜面を設けることにより、薄型の回路装置周辺の
持ち上がり量ｔ１を大幅に減らすことができる。従っ
て、本回路装置の外形寸法の変形が少なく、実装時の実
装高さの変化が抑制できる回路装置を提供できる。
うに傾斜面を設けることにより、薄型の回路装置周辺の
持ち上がり量ｔ１を大幅に減らすことができる。従っ
て、本回路装置の外形寸法の変形が少なく、実装時の実
装高さの変化が抑制できる回路装置を提供できる。
【０１３３】また導電路の側面がストレートまたは湾曲
構造をしており、更には導電路の表面に第２の材料から
成る被膜を形成することにより、導電路に被着されたひ
さしが形成できる。よってアンカー効果を発生させるこ
とができ、導電路の反り、抜けを防止することができ
る。
構造をしており、更には導電路の表面に第２の材料から
成る被膜を形成することにより、導電路に被着されたひ
さしが形成できる。よってアンカー効果を発生させるこ
とができ、導電路の反り、抜けを防止することができ
る。
【図１】本発明の回路装置を説明する図である。
【図２】本発明の回路装置の外形形状を説明する図であ
る。
る。
【図３】本発明の回路装置を説明する図である。
【図４】本発明の回路装置に於ける反りを説明する図で
ある。
ある。
【図５】本発明の回路装置を説明する図である。
【図６】本発明の回路装置の製造方法を説明する図であ
る。
る。
【図７】本発明の回路装置の製造方法を説明する図であ
る。
る。
【図８】本発明の回路装置の製造方法を説明する図であ
る。
る。
【図９】本発明の回路装置の製造方法を説明する図であ
る。
る。
【図１０】本発明の回路装置の製造方法を説明する図で
ある。
ある。
【図１１】本発明の回路装置を説明する図である。
【図１２】本発明の回路装置の製造方法を説明する図で
ある。
ある。
【図１３】本発明の回路装置の製造方法を説明する図で
ある。
ある。
【図１４】本発明の回路装置の製造方法を説明する図で
ある。
ある。
【図１５】本発明の回路装置の製造方法を説明する図で
ある。
ある。
【図１６】本発明の回路装置の製造方法を説明する図で
ある。
ある。
【図１７】本発明の回路装置の製造方法を説明する図で
ある。
ある。
【図１８】本発明の回路装置の製造方法を説明する図で
ある。
ある。
【図１９】本発明の回路装置の製造方法を説明する図で
ある。
ある。
【図２０】本発明の回路装置の製造方法を説明する図で
ある。
ある。
【図２１】本発明の回路装置の製造方法を説明する図で
ある。
ある。
【図２２】本発明の回路装置の製造方法を説明する図で
ある。
ある。
【図２３】本発明の回路装置の製造方法を説明する図で
ある。
ある。
【図２４】本発明の回路装置を説明する図である。
【図２５】本発明の回路装置を説明する図である。
【図２６】本発明の回路装置の実装方法を説明する図で
ある。
ある。
【図２７】従来の回路装置の実装構造を説明する図であ
る。
る。
【図２８】従来の回路装置を説明する図である。
【図２９】従来の回路装置の製造方法を説明する図であ
る。
る。
【図３０】従来と本発明の回路装置の製造方法を説明す
る図である。
る図である。
５０ 絶縁性樹脂 ５１ 導電路 ５２ 回路素子 ５３ 回路装置 ５４ 分離溝 ５８ ひさし ５９ 湾曲構造 ＳＬ 傾斜面
フロントページの続き (72)発明者 阪本 純次 大阪府守口市京阪本通２丁目５番５号 三 洋電機株式会社内 (72)発明者 真下 茂明 大阪府守口市京阪本通２丁目５番５号 三 洋電機株式会社内 (72)発明者 大川 克実 大阪府守口市京阪本通２丁目５番５号 三 洋電機株式会社内 (72)発明者 前原 栄寿 大阪府守口市京阪本通２丁目５番５号 三 洋電機株式会社内 (72)発明者 高橋 幸嗣 群馬県伊勢崎市喜多町29番地 関東三洋電 子株式会社内 Ｆターム(参考） 4M109 AA01 BA03 CA21 DA03 DA04 DA06 DA08 DA10 DB02 DB16 GA05 5F061 AA01 BA03 CA21 CB13 EA13
Claims (9)
- 【請求項１】 分離溝で電気的に分離された複数の導電
路と、所望の該導電路上に固着された回路素子と、該回
路素子を被覆し且つ前記導電路間の前記分離溝に充填さ
れ前記導電路の裏面のみを露出して一体に支持する絶縁
性樹脂とを備えた回路装置であり、 前記回路装置の周辺に向かうにつれて前記絶縁性樹脂の
膜厚を薄くしたことを特徴とした回路装置。 - 【請求項２】 分離溝で電気的に分離された複数の導電
路と、所望の該導電路上に固着された半導体チップと、
前記半導体チップの電極と他の前記導電路とを接続する
接続手段と、前記半導体チップを被覆し且つ前記導電路
間の前記分離溝に充填され前記導電路の裏面のみを露出
して一体に支持する絶縁性樹脂とを備えた回路装置であ
り、 前記半導体チップ周辺から前記回路装置の周辺に向かう
につれて前記絶縁性樹脂の膜厚を薄くしたことを特徴と
した回路装置。 - 【請求項３】 分離溝で電気的に分離された複数の導電
路と、所望の前記該導電路上に固着された半導体チップ
および受動素子と、前記半導体チップおよび受動素子の
所望の電極と他の前記導電路とを接続する接続手段と、
前記半導体チップおよび受動素子を被覆し且つ前記導電
路間の前記分離溝に充填され前記導電路の裏面のみを露
出して一体に支持する絶縁性樹脂とを備えた回路装置に
於いて、 前記半導体チップおよび受動素子の配置領域から前記回
路装置の周辺に向かうにつれて前記絶縁性樹脂の膜厚を
薄くしたことを特徴とした回路装置。 - 【請求項４】 前記導電路の側面を湾曲させて前記絶縁
性樹脂と嵌合させたことを特徴とする請求項１から請求
項３のいずれかに記載の回路装置。 - 【請求項５】 前記導電路は銅、アルミニウム、鉄−ニ
ッケルのいずれかの導電箔で構成されることを特徴とす
る請求項１から請求項３のいずれかに記載された回路装
置。 - 【請求項６】 前記導電路上面に前記導電路とは異なる
金属材料より成る導電被膜を設けることを特徴とする請
求項１から請求項５のいずれかに記載された回路装置。 - 【請求項７】 前記導電被膜はニッケル、銀メッキまた
はアルミニウムで構成されることを特徴とする請求項６
に記載された回路装置。 - 【請求項８】 前記接続手段はボンディング細線で構成
されることを特徴とする請求項2または請求項3に記載さ
れた回路装置。 - 【請求項９】 前記導電路は電極、配線、ボンディング
パッドまたはダイパッド領域として用いられることを特
徴とした請求項１から請求項８のいずれかに記載された
回路装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000067997A JP2001257291A (ja) | 2000-03-13 | 2000-03-13 | 回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000067997A JP2001257291A (ja) | 2000-03-13 | 2000-03-13 | 回路装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001257291A true JP2001257291A (ja) | 2001-09-21 |
Family
ID=18587109
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000067997A Pending JP2001257291A (ja) | 2000-03-13 | 2000-03-13 | 回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001257291A (ja) |
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7671382B2 (en) | 2005-12-19 | 2010-03-02 | Mitsubishi Electric Corporation | Semiconductor device with thermoplastic resin to reduce warpage |
| JP2010141261A (ja) * | 2008-12-15 | 2010-06-24 | Elpida Memory Inc | 半導体装置の中間構造体及び中間構造体の製造方法 |
| JP2010287699A (ja) * | 2009-06-11 | 2010-12-24 | Mitsubishi Electric Corp | パワーモジュール |
| CN102163603A (zh) * | 2011-01-30 | 2011-08-24 | 南通富士通微电子股份有限公司 | 系统级扇出晶圆封装结构 |
| JP2011192781A (ja) * | 2010-03-15 | 2011-09-29 | Disco Corp | パッケージ基板の加工方法 |
| JP2011249414A (ja) * | 2010-05-24 | 2011-12-08 | Sansha Electric Mfg Co Ltd | スティックダイオード |
| WO2012137333A1 (ja) * | 2011-04-07 | 2012-10-11 | 三菱電機株式会社 | モールドモジュール、及び電動パワーステアリング装置 |
| US8310833B2 (en) | 2007-10-01 | 2012-11-13 | Denso Corporation | Electronic circuit device and electronic key transceiver |
| US9029197B2 (en) | 2012-09-26 | 2015-05-12 | Renesas Electronics Corporation | Method of manufacturing semiconductor device |
| JP2016171124A (ja) * | 2015-03-11 | 2016-09-23 | 株式会社東芝 | 半導体装置及びその製造方法 |
| KR101664022B1 (ko) * | 2015-08-03 | 2016-10-24 | 앰코 테크놀로지 코리아 주식회사 | 반도체 패키지 및 이의 제조 방법 |
| US9497862B2 (en) | 2011-01-30 | 2016-11-15 | Nantong Fujitsu Microelectronics Co., Ltd. | Packaging structure |
-
2000
- 2000-03-13 JP JP2000067997A patent/JP2001257291A/ja active Pending
Cited By (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7671382B2 (en) | 2005-12-19 | 2010-03-02 | Mitsubishi Electric Corporation | Semiconductor device with thermoplastic resin to reduce warpage |
| DE102006047989B4 (de) * | 2005-12-19 | 2012-01-26 | Mitsubishi Denki K.K. | Leistungshalbleitervorrichtung und Verfahren zu deren Herstellung |
| US8310833B2 (en) | 2007-10-01 | 2012-11-13 | Denso Corporation | Electronic circuit device and electronic key transceiver |
| US8582308B2 (en) | 2007-10-01 | 2013-11-12 | Denso Corporation | Method of making an electronic circuit device |
| JP2010141261A (ja) * | 2008-12-15 | 2010-06-24 | Elpida Memory Inc | 半導体装置の中間構造体及び中間構造体の製造方法 |
| JP2010287699A (ja) * | 2009-06-11 | 2010-12-24 | Mitsubishi Electric Corp | パワーモジュール |
| JP2011192781A (ja) * | 2010-03-15 | 2011-09-29 | Disco Corp | パッケージ基板の加工方法 |
| JP2011249414A (ja) * | 2010-05-24 | 2011-12-08 | Sansha Electric Mfg Co Ltd | スティックダイオード |
| CN102163603A (zh) * | 2011-01-30 | 2011-08-24 | 南通富士通微电子股份有限公司 | 系统级扇出晶圆封装结构 |
| US9497862B2 (en) | 2011-01-30 | 2016-11-15 | Nantong Fujitsu Microelectronics Co., Ltd. | Packaging structure |
| CN103402853A (zh) * | 2011-04-07 | 2013-11-20 | 三菱电机株式会社 | 模塑模块以及电动助力转向装置 |
| EP2695795A1 (en) | 2011-04-07 | 2014-02-12 | Mitsubishi Electric Corporation | Molded module and electric power steering apparatus |
| JP5705306B2 (ja) * | 2011-04-07 | 2015-04-22 | 三菱電機株式会社 | 電動パワーステアリング装置のパワー部として用いるモールドモジュール、及び電動パワーステアリング装置 |
| US9123693B2 (en) | 2011-04-07 | 2015-09-01 | Mitsubishi Electric Corporation | Mold module utilized as power unit of electric power steering apparatus and electric power steering apparatus |
| WO2012137333A1 (ja) * | 2011-04-07 | 2012-10-11 | 三菱電機株式会社 | モールドモジュール、及び電動パワーステアリング装置 |
| US9029197B2 (en) | 2012-09-26 | 2015-05-12 | Renesas Electronics Corporation | Method of manufacturing semiconductor device |
| US9343451B2 (en) | 2012-09-26 | 2016-05-17 | Renesas Electronics Corporation | Method of manufacturing semiconductor device |
| US9704844B2 (en) | 2012-09-26 | 2017-07-11 | Renesas Electronics Corporation | Method of manufacturing semiconductor device |
| JP2016171124A (ja) * | 2015-03-11 | 2016-09-23 | 株式会社東芝 | 半導体装置及びその製造方法 |
| KR101664022B1 (ko) * | 2015-08-03 | 2016-10-24 | 앰코 테크놀로지 코리아 주식회사 | 반도체 패키지 및 이의 제조 방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100509136B1 (ko) | 회로 장치 및 그 제조 방법 | |
| JP3639514B2 (ja) | 回路装置の製造方法 | |
| JP2001352034A (ja) | 混成集積回路装置 | |
| JP2001257291A (ja) | 回路装置 | |
| JP3574026B2 (ja) | 回路装置およびその製造方法 | |
| JP2001217372A (ja) | 回路装置およびその製造方法 | |
| JP3561683B2 (ja) | 回路装置の製造方法 | |
| JP3759572B2 (ja) | 半導体装置 | |
| JP2001274312A (ja) | 半導体装置およびその製造方法 | |
| JP3574025B2 (ja) | 回路装置およびその製造方法 | |
| JP3634709B2 (ja) | 半導体モジュール | |
| JP2001274290A (ja) | 回路装置 | |
| JP3510839B2 (ja) | 半導体装置およびその製造方法 | |
| JP3668090B2 (ja) | 実装基板およびそれを用いた回路モジュール | |
| JP2001274184A (ja) | 回路装置の製造方法 | |
| JP2001250884A (ja) | 回路装置の製造方法 | |
| JP2001250887A (ja) | 回路装置の製造方法 | |
| JP4443190B2 (ja) | 半導体装置の製造方法 | |
| JP2003046055A (ja) | 板状体、リードフレームおよび半導体装置の製造方法 | |
| JP3691328B2 (ja) | 回路装置および回路モジュール | |
| JP3869633B2 (ja) | 半導体装置の製造方法 | |
| JP3676197B2 (ja) | 半導体装置および混成集積回路装置 | |
| JP3778783B2 (ja) | 回路装置およびその製造方法 | |
| JP2002057173A (ja) | 回路装置の製造方法 | |
| JP4036603B2 (ja) | 半導体装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070208 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20081031 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081202 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20090414 |