JP2001250887A - 回路装置の製造方法 - Google Patents
回路装置の製造方法Info
- Publication number
- JP2001250887A JP2001250887A JP2000063934A JP2000063934A JP2001250887A JP 2001250887 A JP2001250887 A JP 2001250887A JP 2000063934 A JP2000063934 A JP 2000063934A JP 2000063934 A JP2000063934 A JP 2000063934A JP 2001250887 A JP2001250887 A JP 2001250887A
- Authority
- JP
- Japan
- Prior art keywords
- conductive
- conductive foil
- circuit element
- circuit
- foil
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/93—Batch processes
- H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/06—Polymers
- H01L2924/078—Adhesive characteristics other than chemical
- H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1204—Optical Diode
- H01L2924/12041—LED
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
- H01L2924/13055—Insulated gate bipolar transistor [IGBT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/156—Material
- H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
- H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Abstract
(57)【要約】
【課題】 プリント基板、セラミック基板、フレキシブ
ルシート等が支持基板として回路素子が実装された回路
装置がある。しかしこれらの支持基板は、本来必要でな
く余分な材料である。しかも支持基板の厚みが、回路装
置を大型化にする問題もあった。 【解決手段】 導電箔３０の予定の導電路上に回路素子
３１を実装し、この導電箔３０を支持基板として絶縁性
樹脂３５でモールドし、その後導電箔３０の裏面からバ
ックエッチングして、今度は絶縁性樹脂３５を支持基板
として導電箔３０を導電路３６として分離している。従
って支持基板を採用することなく、導電路３６、回路素
子３１が絶縁性樹脂３５に支持された回路装置の製造方
法が実現できる。
ルシート等が支持基板として回路素子が実装された回路
装置がある。しかしこれらの支持基板は、本来必要でな
く余分な材料である。しかも支持基板の厚みが、回路装
置を大型化にする問題もあった。 【解決手段】 導電箔３０の予定の導電路上に回路素子
３１を実装し、この導電箔３０を支持基板として絶縁性
樹脂３５でモールドし、その後導電箔３０の裏面からバ
ックエッチングして、今度は絶縁性樹脂３５を支持基板
として導電箔３０を導電路３６として分離している。従
って支持基板を採用することなく、導電路３６、回路素
子３１が絶縁性樹脂３５に支持された回路装置の製造方
法が実現できる。
Description
【０００１】
【発明の属する技術分野】本発明は、回路装置の製造方
法に関し、特に支持基板を不要にした薄型の回路装置の
製造方法に関するものである。
法に関し、特に支持基板を不要にした薄型の回路装置の
製造方法に関するものである。
【０００２】
【従来の技術】従来、電子機器にセットされる回路装置
は、携帯電話、携帯用のコンピューター等に採用される
ため、小型化、薄型化、軽量化が求められている。
は、携帯電話、携帯用のコンピューター等に採用される
ため、小型化、薄型化、軽量化が求められている。
【０００３】例えば、回路装置として半導体装置を例に
して述べると、一般的な半導体装置として、従来通常の
トランスファーモールドで封止されたパッケージ型半導
体装置がある。この半導体装置は、図１９のように、プ
リント基板ＰＳに実装される。
して述べると、一般的な半導体装置として、従来通常の
トランスファーモールドで封止されたパッケージ型半導
体装置がある。この半導体装置は、図１９のように、プ
リント基板ＰＳに実装される。
【０００４】またこのパッケージ型半導体装置は、半導
体チップ２の周囲を樹脂層３で被覆し、この樹脂層３の
側部から外部接続用のリード端子４が導出されたもので
ある。
体チップ２の周囲を樹脂層３で被覆し、この樹脂層３の
側部から外部接続用のリード端子４が導出されたもので
ある。
【０００５】しかしこのパッケージ型半導体装置１は、
リード端子４が樹脂層３から外に出ており、全体のサイ
ズが大きく、小型化、薄型化および軽量化を満足するも
のではなかった。
リード端子４が樹脂層３から外に出ており、全体のサイ
ズが大きく、小型化、薄型化および軽量化を満足するも
のではなかった。
【０００６】そのため、各社が競って小型化、薄型化お
よび軽量化を実現すべく、色々な構造を開発し、最近で
はＣＳＰ（チップサイズパッケージ）と呼ばれる、チッ
プのサイズと同等のウェハスケールＣＳＰ、またはチッ
プサイズよりも若干大きいサイズのＣＳＰが開発されて
いる。
よび軽量化を実現すべく、色々な構造を開発し、最近で
はＣＳＰ（チップサイズパッケージ）と呼ばれる、チッ
プのサイズと同等のウェハスケールＣＳＰ、またはチッ
プサイズよりも若干大きいサイズのＣＳＰが開発されて
いる。
【０００７】図２０は、支持基板としてガラスエポキシ
基板５を採用した、チップサイズよりも若干大きいＣＳ
Ｐ６を示すものである。ここではガラスエポキシ基板５
にトランジスタチップＴが実装されたものとして説明し
ていく。
基板５を採用した、チップサイズよりも若干大きいＣＳ
Ｐ６を示すものである。ここではガラスエポキシ基板５
にトランジスタチップＴが実装されたものとして説明し
ていく。
【０００８】このガラスエポキシ基板５の表面には、第
１の電極７、第２の電極８およびダイパッド９が形成さ
れ、裏面には第１の裏面電極１０と第２の裏面電極１１
が形成されている。そしてスルーホールＴＨを介して、
前記第１の電極７と第１の裏面電極１０が、第２の電極
８と第２の裏面電極１１が電気的に接続されている。ま
たダイパッド９には前記ベアのトランジスタチップＴが
固着され、トランジスタのエミッタ電極と第１の電極７
が金属細線１２を介して接続され、トランジスタのベー
ス電極と第２の電極８が金属細線１２を介して接続され
ている。更にトランジスタチップＴを覆うようにガラス
エポキシ基板５に樹脂層１３が設けられている。
１の電極７、第２の電極８およびダイパッド９が形成さ
れ、裏面には第１の裏面電極１０と第２の裏面電極１１
が形成されている。そしてスルーホールＴＨを介して、
前記第１の電極７と第１の裏面電極１０が、第２の電極
８と第２の裏面電極１１が電気的に接続されている。ま
たダイパッド９には前記ベアのトランジスタチップＴが
固着され、トランジスタのエミッタ電極と第１の電極７
が金属細線１２を介して接続され、トランジスタのベー
ス電極と第２の電極８が金属細線１２を介して接続され
ている。更にトランジスタチップＴを覆うようにガラス
エポキシ基板５に樹脂層１３が設けられている。
【０００９】前記ＣＳＰ６は、ガラスエポキシ基板５を
採用するが、ウェハスケールＣＳＰと違い、チップＴか
ら外部接続用の裏面電極１０、１１までの延在構造が簡
単であり、安価に製造できるメリットを有する。
採用するが、ウェハスケールＣＳＰと違い、チップＴか
ら外部接続用の裏面電極１０、１１までの延在構造が簡
単であり、安価に製造できるメリットを有する。
【００１０】また前記ＣＳＰ６は、図１９のように、プ
リント基板ＰＳに実装される。プリント基板ＰＳには、
電気回路を構成する電極、配線が設けられ、前記ＣＳＰ
６、パッケージ型半導体装置１、チップ抵抗ＣＲまたは
チップコンデンサＣＣ等が電気的に接続されて固着され
る。
リント基板ＰＳに実装される。プリント基板ＰＳには、
電気回路を構成する電極、配線が設けられ、前記ＣＳＰ
６、パッケージ型半導体装置１、チップ抵抗ＣＲまたは
チップコンデンサＣＣ等が電気的に接続されて固着され
る。
【００１１】そしてこのプリント基板で構成された回路
は、色々なセットの中に取り付けられる。
は、色々なセットの中に取り付けられる。
【００１２】つぎに、このＣＳＰの製造方法を図２１お
よび図２２を参照しながら説明する。尚、図２２では、
中央のガラエポ／フレキ基板と題するフロー図を参照す
る。
よび図２２を参照しながら説明する。尚、図２２では、
中央のガラエポ／フレキ基板と題するフロー図を参照す
る。
【００１３】まず基材（支持基板）としてガラスエポキ
シ基板５を用意し、この両面に絶縁性接着剤を介してＣ
ｕ箔２０、２１を圧着する。（以上図２１Ａを参照）続
いて、第１の電極７，第２の電極８、ダイパッド９、第
１の裏面電極１０および第２の裏面電極１１対応するＣ
ｕ箔２０、２１に耐エッチング性のレジスト２２を被覆
し、Ｃｕ箔２０、２１をパターニングする。尚、パター
ニングは、表と裏で別々にしても良い（以上図２１Ｂを
参照）続いて、ドリルやレーザを利用してスルーホール
ＴＨのための孔を前記ガラスエポキシ基板に形成し、こ
の孔にメッキを施し、スルーホールＴＨを形成する。こ
のスルーホールＴＨにより第１の電極７と第１の裏面電
極１０、第２の電極８と第２の裏面電極１０が電気的に
接続される。（以上図２１Ｃを参照）更に、図面では省
略をしたが、ボンデイングポストと成る第１の電極７，
第２の電極８にＮｉメッキを施すと共に、ダイボンディ
ングポストとなるダイパッド９にＡｕメッキを施し、ト
ランジスタチップＴをダイボンディングする。
シ基板５を用意し、この両面に絶縁性接着剤を介してＣ
ｕ箔２０、２１を圧着する。（以上図２１Ａを参照）続
いて、第１の電極７，第２の電極８、ダイパッド９、第
１の裏面電極１０および第２の裏面電極１１対応するＣ
ｕ箔２０、２１に耐エッチング性のレジスト２２を被覆
し、Ｃｕ箔２０、２１をパターニングする。尚、パター
ニングは、表と裏で別々にしても良い（以上図２１Ｂを
参照）続いて、ドリルやレーザを利用してスルーホール
ＴＨのための孔を前記ガラスエポキシ基板に形成し、こ
の孔にメッキを施し、スルーホールＴＨを形成する。こ
のスルーホールＴＨにより第１の電極７と第１の裏面電
極１０、第２の電極８と第２の裏面電極１０が電気的に
接続される。（以上図２１Ｃを参照）更に、図面では省
略をしたが、ボンデイングポストと成る第１の電極７，
第２の電極８にＮｉメッキを施すと共に、ダイボンディ
ングポストとなるダイパッド９にＡｕメッキを施し、ト
ランジスタチップＴをダイボンディングする。
【００１４】最後に、トランジスタチップＴのエミッタ
電極と第１の電極７、トランジスタチップＴのベース電
極と第２の電極８を金属細線１２を介して接続し、樹脂
層１３で被覆している。（以上図２１Ｄを参照）そして
必要により、ダイシングして個々の電気素子として分離
している。図２１では、ガラスエポキシ基板５に、トラ
ンジスタチップＴが一つしか設けられていないが、実際
は、トランジスタチップＴがマトリックス状に多数個設
けられている。そのため、最後にダイシング装置により
個別分離されている。
電極と第１の電極７、トランジスタチップＴのベース電
極と第２の電極８を金属細線１２を介して接続し、樹脂
層１３で被覆している。（以上図２１Ｄを参照）そして
必要により、ダイシングして個々の電気素子として分離
している。図２１では、ガラスエポキシ基板５に、トラ
ンジスタチップＴが一つしか設けられていないが、実際
は、トランジスタチップＴがマトリックス状に多数個設
けられている。そのため、最後にダイシング装置により
個別分離されている。
【００１５】以上の製造方法により、支持基板５を採用
したＣＳＰ型の電気素子が完成する。この製造方法は、
支持基板としてフレキシブルシートを採用しても同様で
ある。
したＣＳＰ型の電気素子が完成する。この製造方法は、
支持基板としてフレキシブルシートを採用しても同様で
ある。
【００１６】一方、セラミック基板を採用した製造方法
を図２２左側のフローに示す。支持基板であるセラミッ
ク基板を用意した後、スルーホールを形成し、その後、
導電ペーストを使い、表と裏の電極を印刷し、焼結して
いる。その後、前製造方法の樹脂層を被覆するまでは図
２１の製造方法と同じであるが、セラミック基板は、非
常にもろく、フレキシブルシートやガラスエポキシ基板
と異なり、直ぐに欠けてしまうため金型を用いたモール
ドができない問題がある。そのため、封止樹脂をポッテ
ィングし、硬化した後、封止樹脂を平らにする研磨を施
し、最後にダイシング装置を使って個別分離している。
を図２２左側のフローに示す。支持基板であるセラミッ
ク基板を用意した後、スルーホールを形成し、その後、
導電ペーストを使い、表と裏の電極を印刷し、焼結して
いる。その後、前製造方法の樹脂層を被覆するまでは図
２１の製造方法と同じであるが、セラミック基板は、非
常にもろく、フレキシブルシートやガラスエポキシ基板
と異なり、直ぐに欠けてしまうため金型を用いたモール
ドができない問題がある。そのため、封止樹脂をポッテ
ィングし、硬化した後、封止樹脂を平らにする研磨を施
し、最後にダイシング装置を使って個別分離している。
【００１７】
【発明が解決しようとする課題】図２０に於いて、トラ
ンジスタチップＴ、接続手段７〜１２および樹脂層１３
は、外部との電気的接続、トランジスタの保護をする上
で、必要な構成要素であるが、これだけの構成要素で小
型化、薄型化、軽量化を実現する電気回路素子を提供す
るのは難しかった。
ンジスタチップＴ、接続手段７〜１２および樹脂層１３
は、外部との電気的接続、トランジスタの保護をする上
で、必要な構成要素であるが、これだけの構成要素で小
型化、薄型化、軽量化を実現する電気回路素子を提供す
るのは難しかった。
【００１８】また、支持基板となるガラスエポキシ基板
５は、前述したように本来不要なものである。しかし製
造方法上、電極を貼り合わせるため、支持基板として採
用しており、このガラスエポキシ基板５を無くすことが
できなかった。
５は、前述したように本来不要なものである。しかし製
造方法上、電極を貼り合わせるため、支持基板として採
用しており、このガラスエポキシ基板５を無くすことが
できなかった。
【００１９】そのため、このガラスエポキシ基板５を採
用することによって、コストが上昇し、更にはガラスエ
ポキシ基板５が厚いために、回路素子として厚くなり、
小型化、薄型化、軽量化に限界があった。
用することによって、コストが上昇し、更にはガラスエ
ポキシ基板５が厚いために、回路素子として厚くなり、
小型化、薄型化、軽量化に限界があった。
【００２０】更に、ガラスエポキシ基板やセラミック基
板では必ず両面の電極を接続するスルーホール形成工程
が不可欠であり、製造工程も長くなる問題もあった。
板では必ず両面の電極を接続するスルーホール形成工程
が不可欠であり、製造工程も長くなる問題もあった。
【００２１】
【課題を解決するための手段】本発明は、前述した多く
の課題に鑑みて成され、第１に、導電箔を用意し、予定
の導電路となる前記導電箔上に回路素子を固着する工程
と、前記回路素子の電極と前記予定の導電路となる前記
導電箔に電気的に接続する接続手段を形成する工程と、
前記回路素子を含み前記導電箔の前記回路素子側を被覆
するように絶縁性樹脂でモールドする工程と、前記導電
箔に前記回路素子と反対主面から分離溝を設け、導電路
に分離する工程とを具備する回路装置の製造方法を提供
することで、導電路を形成する導電箔がスタートの材料
であり、絶縁性樹脂がモールドされるまでは導電箔が支
持機能を有し、モールド後は絶縁性樹脂が支持機能を有
することで支持基板を不要にでき、従来の課題を解決す
ることができる。
の課題に鑑みて成され、第１に、導電箔を用意し、予定
の導電路となる前記導電箔上に回路素子を固着する工程
と、前記回路素子の電極と前記予定の導電路となる前記
導電箔に電気的に接続する接続手段を形成する工程と、
前記回路素子を含み前記導電箔の前記回路素子側を被覆
するように絶縁性樹脂でモールドする工程と、前記導電
箔に前記回路素子と反対主面から分離溝を設け、導電路
に分離する工程とを具備する回路装置の製造方法を提供
することで、導電路を形成する導電箔がスタートの材料
であり、絶縁性樹脂がモールドされるまでは導電箔が支
持機能を有し、モールド後は絶縁性樹脂が支持機能を有
することで支持基板を不要にでき、従来の課題を解決す
ることができる。
【００２２】第２に、導電箔を用意し、予定の導電路と
なる前記導電箔上に回路素子を固着する工程と、前記回
路素子の電極と前記予定の導電路となる前記導電箔に電
気的に接続する接続手段を形成する工程と、前記回路素
子を含み前記導電箔の前記回路素子側を被覆するように
絶縁性樹脂でモールドする工程と、前記導電箔に前記回
路素子と反対主面から分離溝を設け、導電路に分離する
工程と、前記絶縁性樹脂を切断して個別の回路装置に分
離する工程とを具備する回路装置の製造方法を提供する
ことで、多数個の回路装置を量産でき、従来の課題を解
決することができる。
なる前記導電箔上に回路素子を固着する工程と、前記回
路素子の電極と前記予定の導電路となる前記導電箔に電
気的に接続する接続手段を形成する工程と、前記回路素
子を含み前記導電箔の前記回路素子側を被覆するように
絶縁性樹脂でモールドする工程と、前記導電箔に前記回
路素子と反対主面から分離溝を設け、導電路に分離する
工程と、前記絶縁性樹脂を切断して個別の回路装置に分
離する工程とを具備する回路装置の製造方法を提供する
ことで、多数個の回路装置を量産でき、従来の課題を解
決することができる。
【００２３】
【発明の実施の形態】回路装置の製造方法を説明する第
１の実施の形態 図１〜図５を参照して、回路装置の製造方法について説
明する。
１の実施の形態 図１〜図５を参照して、回路装置の製造方法について説
明する。
【００２４】まず図１の如く、シート状の導電箔３０を
用意する。この導電箔３０は、ロウ材の付着性、ボンデ
ィング性、メッキ性が考慮されてその材料が選択され、
材料としては、Ｃｕを主材料とした導電箔、Ａｌを主材
料とした導電箔またはＦｅ−Ｎｉ等の合金から成る導電
箔等が採用される。
用意する。この導電箔３０は、ロウ材の付着性、ボンデ
ィング性、メッキ性が考慮されてその材料が選択され、
材料としては、Ｃｕを主材料とした導電箔、Ａｌを主材
料とした導電箔またはＦｅ−Ｎｉ等の合金から成る導電
箔等が採用される。
【００２５】導電箔の厚さは、３５μｍ〜３００μｍ程
度が好ましく、ここでは７０μｍ（２オンス）の銅箔を
採用した。しかし３００μｍ以上でも３５μｍ以下でも
基本的には良い。後述するように、導電箔３０の厚みは
製造時の物理的な強度があれば良い。
度が好ましく、ここでは７０μｍ（２オンス）の銅箔を
採用した。しかし３００μｍ以上でも３５μｍ以下でも
基本的には良い。後述するように、導電箔３０の厚みは
製造時の物理的な強度があれば良い。
【００２６】尚、シート状の導電箔３０は、所定の幅で
ロール状に巻かれて用意され、これが後述する各工程に
搬送されても良いし、所定の大きさにカットされた導電
箔が用意され、後述する各工程に搬送されても良い。
ロール状に巻かれて用意され、これが後述する各工程に
搬送されても良いし、所定の大きさにカットされた導電
箔が用意され、後述する各工程に搬送されても良い。
【００２７】図２に示すように、導電箔３０に回路素子
３１を実装する工程がある。
３１を実装する工程がある。
【００２８】回路素子３１としては、トランジスタ、ダ
イオード、ＩＣチップ等の半導体素子、チップコンデン
サ、チップ抵抗等の受動素子である。また厚みが厚くは
なるが、ＣＳＰ、ＢＧＡ等のフェイスダウンの半導体素
子も実装できる。
イオード、ＩＣチップ等の半導体素子、チップコンデン
サ、チップ抵抗等の受動素子である。また厚みが厚くは
なるが、ＣＳＰ、ＢＧＡ等のフェイスダウンの半導体素
子も実装できる。
【００２９】ここでは、ベアのトランジスタチップ３１
が予定の導電路となる部分の導電箔３０上にダイボンデ
ィングされ、エミッタ電極と予定の導電路、ベース電極
と予定の導電路が、熱圧着によるボールボンディングあ
るいは超音波によるウェッヂボンディング等で固着され
た金属細線３２を介して接続される。また３３は、チッ
プコンデンサまたは受動素子であり、半田等のロウ材ま
たは導電ペースト３４で固着される。
が予定の導電路となる部分の導電箔３０上にダイボンデ
ィングされ、エミッタ電極と予定の導電路、ベース電極
と予定の導電路が、熱圧着によるボールボンディングあ
るいは超音波によるウェッヂボンディング等で固着され
た金属細線３２を介して接続される。また３３は、チッ
プコンデンサまたは受動素子であり、半田等のロウ材ま
たは導電ペースト３４で固着される。
【００３０】更に、図３に示すように、導電箔３０の回
路素子３１および受動素子３３を設けた側を絶縁性樹脂
３５で被覆する工程である。
路素子３１および受動素子３３を設けた側を絶縁性樹脂
３５で被覆する工程である。
【００３１】これは、トランスファーモールド、インジ
ェクションモールド、またはディッピングにより実現で
きる。樹脂材料としては、エポキシ樹脂等の熱硬化性樹
脂がトランスファーモールドで実現でき、ポリイミド樹
脂、ポリフェニレンサルファイド等の熱可塑性樹脂はイ
ンジェクションモールドで実現できる。
ェクションモールド、またはディッピングにより実現で
きる。樹脂材料としては、エポキシ樹脂等の熱硬化性樹
脂がトランスファーモールドで実現でき、ポリイミド樹
脂、ポリフェニレンサルファイド等の熱可塑性樹脂はイ
ンジェクションモールドで実現できる。
【００３２】本実施の形態では、導電箔３０の回路素子
３１および受動素子３３を設けた側の表面を被覆する絶
縁性樹脂の厚さは、回路素子３１の最頂部から更に約１
００μｍ程度が被覆されるように設定されている。この
厚みは、機械的強度を考慮して厚くすることも、薄くす
ることも可能である。
３１および受動素子３３を設けた側の表面を被覆する絶
縁性樹脂の厚さは、回路素子３１の最頂部から更に約１
００μｍ程度が被覆されるように設定されている。この
厚みは、機械的強度を考慮して厚くすることも、薄くす
ることも可能である。
【００３３】本工程の特徴は、絶縁性樹脂３５を被覆す
るまでは、予定の導電路となる導電箔３０が支持基板と
なることである。従来では、図２０の様に、本来必要と
しない支持基板５を採用して導電路７〜１１を形成して
いるが、本発明では、支持基板となる導電箔３０は、電
極材料として必要な材料である。そのため、構成材料を
極力省いて作業できるメリットを有し、コストの低下も
実現できる。
るまでは、予定の導電路となる導電箔３０が支持基板と
なることである。従来では、図２０の様に、本来必要と
しない支持基板５を採用して導電路７〜１１を形成して
いるが、本発明では、支持基板となる導電箔３０は、電
極材料として必要な材料である。そのため、構成材料を
極力省いて作業できるメリットを有し、コストの低下も
実現できる。
【００３４】続いて、図４に示すように導電路３６とな
る領域を除いた導電箔３０を裏面より除去して分離溝３
７を形成する工程である。
る領域を除いた導電箔３０を裏面より除去して分離溝３
７を形成する工程である。
【００３５】まず、導電箔３０の回路素子３１等を設け
た反対主面上に、ホトレジスト（耐エッチングマスク）
ＰＲを付着し、導電路３６となる領域を除いた導電箔３
０が露出するようにホトレジストＰＲをパターニングす
る。そして、ホトレジストＰＲを介して導電箔３０をエ
ッチング除去すればよい。
た反対主面上に、ホトレジスト（耐エッチングマスク）
ＰＲを付着し、導電路３６となる領域を除いた導電箔３
０が露出するようにホトレジストＰＲをパターニングす
る。そして、ホトレジストＰＲを介して導電箔３０をエ
ッチング除去すればよい。
【００３６】エッチングにより形成された分離溝３７は
導電箔３０の回路素子３１等を設けた主面まで到達さ
せ、この分離溝３７で導電箔を３０を導電路３６に分離
する。
導電箔３０の回路素子３１等を設けた主面まで到達さ
せ、この分離溝３７で導電箔を３０を導電路３６に分離
する。
【００３７】この工程は、ウェットエッチング、ドライ
エッチング、レーザによる蒸発、ダイシングが採用でき
る。ウェットエッチングの場合、エッチャントは、塩化
第二鉄または塩化第二銅が主に採用され、前記導電箔
は、このエッチャントの中にディッピングされるか、こ
のエッチャントでシャワーリングされる。ここでウェッ
トエッチングは、一般に非異方性にエッチングされるた
め、側面はサイドエッチングにより湾曲構造になる。
エッチング、レーザによる蒸発、ダイシングが採用でき
る。ウェットエッチングの場合、エッチャントは、塩化
第二鉄または塩化第二銅が主に採用され、前記導電箔
は、このエッチャントの中にディッピングされるか、こ
のエッチャントでシャワーリングされる。ここでウェッ
トエッチングは、一般に非異方性にエッチングされるた
め、側面はサイドエッチングにより湾曲構造になる。
【００３８】またドライエッチングの場合は、異方性、
非異方性でエッチングが可能である。現在では、Ｃｕを
反応性イオンエッチングで取り除くことは不可能といわ
れているが、スパッタリングで除去できる。またスパッ
タリングの条件によって異方性、非異方性でエッチング
できる。
非異方性でエッチングが可能である。現在では、Ｃｕを
反応性イオンエッチングで取り除くことは不可能といわ
れているが、スパッタリングで除去できる。またスパッ
タリングの条件によって異方性、非異方性でエッチング
できる。
【００３９】またレーザでは、直接レーザ光を当てて分
離溝３７を形成でき、この場合は、どちらかといえば分
離溝３７の側面はストレートに形成される。
離溝３７を形成でき、この場合は、どちらかといえば分
離溝３７の側面はストレートに形成される。
【００４０】またダイシングでは、曲折した複雑なパタ
ーンを形成することは不可能であるが、格子状の分離溝
を形成することは可能である。
ーンを形成することは不可能であるが、格子状の分離溝
を形成することは可能である。
【００４１】尚、図４に於いて、ホトレジストの代わり
にエッチング液に対して耐食性のある導電被膜を選択的
に被覆しても良い。導電路と成る部分に選択的に被着す
れば、この導電被膜がエッチング保護膜となり、レジス
トを採用することなく分離溝をエッチングできる。この
導電被膜として考えられる材料は、Ａｇ、Ａｕ、Ｐｔま
たはＰｄ等である。しかもこれら耐食性の導電被膜は、
半田メッキの下地としてそのまま活用することもでき
る。
にエッチング液に対して耐食性のある導電被膜を選択的
に被覆しても良い。導電路と成る部分に選択的に被着す
れば、この導電被膜がエッチング保護膜となり、レジス
トを採用することなく分離溝をエッチングできる。この
導電被膜として考えられる材料は、Ａｇ、Ａｕ、Ｐｔま
たはＰｄ等である。しかもこれら耐食性の導電被膜は、
半田メッキの下地としてそのまま活用することもでき
る。
【００４２】最後に、図５に示すように露出した導電路
３６に半田等の導電材３８を付着して回路装置４０とし
て完成する。
３６に半田等の導電材３８を付着して回路装置４０とし
て完成する。
【００４３】かかる回路装置４０は、絶縁性樹脂３５で
一体に支持される導電路３６を有し、導電路３６上には
回路素子３１等が固着される。
一体に支持される導電路３６を有し、導電路３６上には
回路素子３１等が固着される。
【００４４】本回路装置４０は、導電路３６を封止樹脂
である絶縁性樹脂３５で支持しているため、支持基板が
不要となり、導電路３６、回路素子３１および絶縁性樹
脂３５で構成される。この結果、従来の技術の欄でも説
明したように、従来の回路装置の導電路は、支持基板で
支持されていたり、リードフレームで支持されているた
め、本来不要にしても良い構成が付加されている。しか
し、本回路装置４０は、必要最小限の構成要素で構成さ
れ、支持基板を不要としているため、薄型で安価となる
特徴を有する。
である絶縁性樹脂３５で支持しているため、支持基板が
不要となり、導電路３６、回路素子３１および絶縁性樹
脂３５で構成される。この結果、従来の技術の欄でも説
明したように、従来の回路装置の導電路は、支持基板で
支持されていたり、リードフレームで支持されているた
め、本来不要にしても良い構成が付加されている。しか
し、本回路装置４０は、必要最小限の構成要素で構成さ
れ、支持基板を不要としているため、薄型で安価となる
特徴を有する。
【００４５】またこの導電路３６の裏面を露出するの
で、導電路３６の裏面が外部との接続に供することがで
き、図２０の如き従来構造のスルーホールＴＨを不要に
できる特徴を有する。
で、導電路３６の裏面が外部との接続に供することがで
き、図２０の如き従来構造のスルーホールＴＨを不要に
できる特徴を有する。
【００４６】しかも回路素子３１がロウ材、Ａｕ、Ａｇ
等の導電被膜を介して直接固着されている場合、導電路
３６の裏面が露出されてため、回路素子３１から発生す
る熱を導電路３１を介して実装基板に直接伝えることが
できる。特に放熱により、駆動電流の上昇等の特性改善
が可能となる半導体チップに有効である。
等の導電被膜を介して直接固着されている場合、導電路
３６の裏面が露出されてため、回路素子３１から発生す
る熱を導電路３１を介して実装基板に直接伝えることが
できる。特に放熱により、駆動電流の上昇等の特性改善
が可能となる半導体チップに有効である。
【００４７】本製造方法の特徴は、導電箔３０と絶縁性
樹脂３５を製造工程中に支持基板として活用し、導電路
３６の分離作業ができることにある。このため、図２１
の従来の製造方法のように、不要な支持基板５を必要と
しない。従って、最小限の材料で製造でき、コストの低
減が実現できる特徴を有する。
樹脂３５を製造工程中に支持基板として活用し、導電路
３６の分離作業ができることにある。このため、図２１
の従来の製造方法のように、不要な支持基板５を必要と
しない。従って、最小限の材料で製造でき、コストの低
減が実現できる特徴を有する。
【００４８】更に、実装される回路素子３１により違っ
てくるが、回路装置４０としての厚さは、厚くも薄くも
できる特徴を有する。ここでは、４００μｍ厚の絶縁性
樹脂３５に４０μｍの導電路３６と回路素子３１が埋め
込まれた回路装置になる。回路装置の製造方法を説明す
る第２の実施の形態次に図６〜図１０を参照して第２の
実施の形態の回路装置４０の製造方法について説明す
る。尚、導電箔３０上に導電被膜３９を設ける点が異な
る以外は、第１の実施の形態と実質に同一であるため、
詳細な説明は省略する。従って、図１〜図５と同一構成
要素は同一符号を付した。
てくるが、回路装置４０としての厚さは、厚くも薄くも
できる特徴を有する。ここでは、４００μｍ厚の絶縁性
樹脂３５に４０μｍの導電路３６と回路素子３１が埋め
込まれた回路装置になる。回路装置の製造方法を説明す
る第２の実施の形態次に図６〜図１０を参照して第２の
実施の形態の回路装置４０の製造方法について説明す
る。尚、導電箔３０上に導電被膜３９を設ける点が異な
る以外は、第１の実施の形態と実質に同一であるため、
詳細な説明は省略する。従って、図１〜図５と同一構成
要素は同一符号を付した。
【００４９】まず図６に示すように、導電箔３０の上に
導電被膜３９で被覆された導電箔３０を用意する。
導電被膜３９で被覆された導電箔３０を用意する。
【００５０】太い実線がＮｉから成る導電被膜３９であ
り、その膜厚は１〜１０μｍ程度が好ましい。この導電
被膜３９は回路素子３１のダイボンドや金属細線３２の
導電路３６へのポストとしての役割を有する。導電被膜
３９は導電箔３０に全面に設けた後、予定の導電路とな
る部分を残してエッチング除去しても良いし、最初から
予定の導電路上に選択的にメッキしても良い。
り、その膜厚は１〜１０μｍ程度が好ましい。この導電
被膜３９は回路素子３１のダイボンドや金属細線３２の
導電路３６へのポストとしての役割を有する。導電被膜
３９は導電箔３０に全面に設けた後、予定の導電路とな
る部分を残してエッチング除去しても良いし、最初から
予定の導電路上に選択的にメッキしても良い。
【００５１】導電被膜３９としては、Ａｌ、Ａｇ、Ａｕ
等が考えられ、ＡｇおよびＡｕの場合はＮｉと同様にメ
ッキで形成され、Ａｌの場合は銅箔とアルミニウムのク
ラッド板でアルミニウムパッドを形成する。
等が考えられ、ＡｇおよびＡｕの場合はＮｉと同様にメ
ッキで形成され、Ａｌの場合は銅箔とアルミニウムのク
ラッド板でアルミニウムパッドを形成する。
【００５２】図７において、回路素子３１および受動素
子３３は予定の導電路上の導電被膜３９に導電ペースト
３４で固着される。このとき導電被膜３９は回路素子３
１および受動素子３３との接触抵抗を引き下げる働きが
ある。また金属細線３２も予定の導電路上の導電被膜３
９に直接ボンディングできる。導電箔３０としてＣｕ箔
を用いた場合は直接ボンディングすることができず、金
メッキしたポストを準備する必要があるので、作業性が
改善できる。
子３３は予定の導電路上の導電被膜３９に導電ペースト
３４で固着される。このとき導電被膜３９は回路素子３
１および受動素子３３との接触抵抗を引き下げる働きが
ある。また金属細線３２も予定の導電路上の導電被膜３
９に直接ボンディングできる。導電箔３０としてＣｕ箔
を用いた場合は直接ボンディングすることができず、金
メッキしたポストを準備する必要があるので、作業性が
改善できる。
【００５３】図７から図１０までの各工程は前述した第
１の実施の形態と共通であるので説明は省略する。
１の実施の形態と共通であるので説明は省略する。
【００５４】尚、図９において分離溝３７が形成する際
に、導電被膜３９は導電箔３０がオーバーエッチングさ
れてもエッチングされずに残り、ひさし３６を形成して
導電路３６がオーバーエッチングにより予定より幅狭に
なることを防止する。このために分離溝３７のエッチン
グの管理が大幅に簡素化できる。 回路素子の製造方法を説明する第３の実施の形態 図１１から図１５を参照して、一種類の回路素子を多数
個マトリックス状に配置し、封止後に個別分離して、デ
ィスクリート素子、ＩＣ素子とする製造方法を説明す
る。尚、本製造方法は、第１の実施の形態と殆どが同じ
であるため、同一の部分は簡単に述べる。
に、導電被膜３９は導電箔３０がオーバーエッチングさ
れてもエッチングされずに残り、ひさし３６を形成して
導電路３６がオーバーエッチングにより予定より幅狭に
なることを防止する。このために分離溝３７のエッチン
グの管理が大幅に簡素化できる。 回路素子の製造方法を説明する第３の実施の形態 図１１から図１５を参照して、一種類の回路素子を多数
個マトリックス状に配置し、封止後に個別分離して、デ
ィスクリート素子、ＩＣ素子とする製造方法を説明す
る。尚、本製造方法は、第１の実施の形態と殆どが同じ
であるため、同一の部分は簡単に述べる。
【００５５】まず図１１の如く、シート状の導電箔３０
を用意する。
を用意する。
【００５６】尚、シート状の導電箔３０は、所定の幅で
ロール状に巻かれて用意され、これが後述する各工程に
搬送されても良いし、所定の大きさにカットされた導電
箔が用意され、後述する各工程に搬送されても良い。
ロール状に巻かれて用意され、これが後述する各工程に
搬送されても良いし、所定の大きさにカットされた導電
箔が用意され、後述する各工程に搬送されても良い。
【００５７】続いて、図１２の如く、導電箔３０上の予
定の導電路に回路素子３１を電気的に接続して実装する
工程がある。
定の導電路に回路素子３１を電気的に接続して実装する
工程がある。
【００５８】回路素子３１としては、トランジスタ、ダ
イオード、ＩＣチップ等の半導体素子、チップコンデン
サ、チップ抵抗等の受動素子である。また厚みが厚くは
なるが、ＣＳＰ、ＢＧＡ等のフェイスダウンの半導体素
子も実装できる。
イオード、ＩＣチップ等の半導体素子、チップコンデン
サ、チップ抵抗等の受動素子である。また厚みが厚くは
なるが、ＣＳＰ、ＢＧＡ等のフェイスダウンの半導体素
子も実装できる。
【００５９】ここでは、ベアのトランジスタチップ３１
が予定の導電路にダイボンディングされ、エミッタ電極
およびベース電極と予定の導電路が金属細線３２を介し
て接続される。
が予定の導電路にダイボンディングされ、エミッタ電極
およびベース電極と予定の導電路が金属細線３２を介し
て接続される。
【００６０】更に、図１３に示すように、導電箔３０の
回路素子３１を設けた側を絶縁性樹脂３５で被覆する工
程である。これは、トランスファーモールド、インジェ
クションモールド、またはディッピングにより実現でき
る。
回路素子３１を設けた側を絶縁性樹脂３５で被覆する工
程である。これは、トランスファーモールド、インジェ
クションモールド、またはディッピングにより実現でき
る。
【００６１】本実施の形態では、導電箔３０表面に被覆
された絶縁性樹脂の厚さは、回路素子３１の最頂部から
約１００μｍ程度が被覆されるように調整されている。
この厚みは、強度を考慮して厚くすることも、薄くする
ことも可能である。
された絶縁性樹脂の厚さは、回路素子３１の最頂部から
約１００μｍ程度が被覆されるように調整されている。
この厚みは、強度を考慮して厚くすることも、薄くする
ことも可能である。
【００６２】続いて、図１４に示すように、続いて、導
電路３６となる領域を除いた導電箔３０を裏面より除去
して分離溝３７を形成する工程である。
電路３６となる領域を除いた導電箔３０を裏面より除去
して分離溝３７を形成する工程である。
【００６３】まず、導電箔３０の回路素子３１等を設け
た反対主面上に、ホトレジスト（耐エッチングマスク）
ＰＲを付着し、導電路３６となる領域を除いた導電箔３
０が露出するようにホトレジストＰＲをパターニングす
る。そして、ホトレジストＰＲを介して導電箔３０をエ
ッチング除去すればよい。
た反対主面上に、ホトレジスト（耐エッチングマスク）
ＰＲを付着し、導電路３６となる領域を除いた導電箔３
０が露出するようにホトレジストＰＲをパターニングす
る。そして、ホトレジストＰＲを介して導電箔３０をエ
ッチング除去すればよい。
【００６４】最後に、図１５に示すように露出した導電
路３６に半田等の導電材３８を付着し、回路素子３１毎
に分離して回路装置として完成する工程がある。
路３６に半田等の導電材３８を付着し、回路素子３１毎
に分離して回路装置として完成する工程がある。
【００６５】分離ラインは、矢印の所であり、ダイシン
グ、カット、プレス、チョコレートブレーク等で実現で
きる。尚、チョコレートブレークを採用する場合は、絶
縁性樹脂を被覆する際に分離ラインに溝が入るように金
型に突出部を形成しておけば良い。
グ、カット、プレス、チョコレートブレーク等で実現で
きる。尚、チョコレートブレークを採用する場合は、絶
縁性樹脂を被覆する際に分離ラインに溝が入るように金
型に突出部を形成しておけば良い。
【００６６】特にダイシングは、通常の半導体装置の製
造方法に於いて多用されるものであり、非常にサイズの
小さい物も分離可能であるため、好適である。
造方法に於いて多用されるものであり、非常にサイズの
小さい物も分離可能であるため、好適である。
【００６７】図２２の右側には、本発明を簡単にまとめ
たフローが示されている。Ｃｕ箔の用意、ＡｇまたはＮ
ｉ等のメッキ、ダイボンド、ワイヤーボンデイング、ト
ランスファーモールド、Ｃｕ箔のバックエッチング、導
電路の裏面処理およびダイシングの８工程で回路装置が
実現できる。しかも支持基板をメーカーから供給するこ
となく、全ての工程を内作する事ができる。回路装置の
種類およびこれらの実装方法を説明する実施の形態。
たフローが示されている。Ｃｕ箔の用意、ＡｇまたはＮ
ｉ等のメッキ、ダイボンド、ワイヤーボンデイング、ト
ランスファーモールド、Ｃｕ箔のバックエッチング、導
電路の裏面処理およびダイシングの８工程で回路装置が
実現できる。しかも支持基板をメーカーから供給するこ
となく、全ての工程を内作する事ができる。回路装置の
種類およびこれらの実装方法を説明する実施の形態。
【００６８】図１６は、フェイスダウン型の回路素子５
０を実装した回路装置５１を示すものである。回路素子
５０としては、ベアの半導体チップ、表面が封止された
ＣＳＰやＢＧＡ等が該当する。また図１７は、チップ抵
抗やチップ抵抗等の受動素子５２が実装された回路装置
５３を示すものである。これらは、支持基板が不要であ
るため、薄型であり、しかも絶縁性樹脂で封止されてあ
るため、耐環境性にも優れたものである。
０を実装した回路装置５１を示すものである。回路素子
５０としては、ベアの半導体チップ、表面が封止された
ＣＳＰやＢＧＡ等が該当する。また図１７は、チップ抵
抗やチップ抵抗等の受動素子５２が実装された回路装置
５３を示すものである。これらは、支持基板が不要であ
るため、薄型であり、しかも絶縁性樹脂で封止されてあ
るため、耐環境性にも優れたものである。
【００６９】図１８は、実層構造について説明するもの
である。プリント基板や金属基板、セラミック基板等の
実装基板５４に形成された導電路５５に今まで説明して
きた本発明の回路装置４０、５１、５３が実装されたも
のである。
である。プリント基板や金属基板、セラミック基板等の
実装基板５４に形成された導電路５５に今まで説明して
きた本発明の回路装置４０、５１、５３が実装されたも
のである。
【００７０】特に、半導体チップ３１の裏面が固着され
た導電路３６は、実装基板５４の導電路５５と熱的に結
合されているため、導電路５５を介して放熱させること
ができる。また実装基板５４として金属基板を採用する
と、金属基板の放熱性も手伝って更に半導体チップ３１
の温度を低下させることができる。そのため、半導体チ
ップの駆動能力を向上させることができる。
た導電路３６は、実装基板５４の導電路５５と熱的に結
合されているため、導電路５５を介して放熱させること
ができる。また実装基板５４として金属基板を採用する
と、金属基板の放熱性も手伝って更に半導体チップ３１
の温度を低下させることができる。そのため、半導体チ
ップの駆動能力を向上させることができる。
【００７１】例えばパワーＭＯＳ、ＩＧＢＴ、ＳＩＴ、
大電流駆動用のトランジスタ、大電流駆動用のＩＣ（Ｍ
ＯＳ型、ＢＩＰ型、Ｂｉ−ＣＭＯＳ型）メモリ素子等
は、好適である。
大電流駆動用のトランジスタ、大電流駆動用のＩＣ（Ｍ
ＯＳ型、ＢＩＰ型、Ｂｉ−ＣＭＯＳ型）メモリ素子等
は、好適である。
【００７２】また金属基板としては、Ａｌ基板、Ｃｕ基
板、Ｆｅ基板が好ましく、また導電路８５との短絡が考
慮されて、絶縁性樹脂および／または酸化膜等が形成さ
れている。
板、Ｆｅ基板が好ましく、また導電路８５との短絡が考
慮されて、絶縁性樹脂および／または酸化膜等が形成さ
れている。
【００７３】
【発明の効果】以上の説明から明らかなように、本発明
では、回路素子、導電路および絶縁性樹脂の必要最小限
で構成され、資源に無駄のない回路装置となる。よって
完成するまで余分な構成要素が無く、コストを大幅に低
減できる回路装置の製造方法を実現できる。また絶縁性
樹脂の被覆膜厚、導電箔の厚みを最適値にすることによ
り、非常に小型化、薄型化および軽量化された回路装置
の製造方法を実現できる。
では、回路素子、導電路および絶縁性樹脂の必要最小限
で構成され、資源に無駄のない回路装置となる。よって
完成するまで余分な構成要素が無く、コストを大幅に低
減できる回路装置の製造方法を実現できる。また絶縁性
樹脂の被覆膜厚、導電箔の厚みを最適値にすることによ
り、非常に小型化、薄型化および軽量化された回路装置
の製造方法を実現できる。
【００７４】また本発明の回路装置の製造方法では、導
電路の材料となる導電箔自体を支持基板として機能さ
せ、回路素子の実装、絶縁性樹脂の被着時までは導電箔
で全体を支持し、また導電箔を分離溝で各導電路として
分離する時は、絶縁性樹脂を支持基板にして機能させて
いる。従って、回路素子、導電箔、絶縁性樹脂の必要最
小限で製造できる。従来例で説明した如く、本来回路装
置を構成する上で支持基板が要らなくなり、コスト的に
も安価にできる。また支持基板が不要であること、導電
路が絶縁性樹脂に埋め込まれていること、更には絶縁性
樹脂と導電箔の厚みの調整が可能であることにより、非
常に薄い回路装置が形成できるメリットもある。
電路の材料となる導電箔自体を支持基板として機能さ
せ、回路素子の実装、絶縁性樹脂の被着時までは導電箔
で全体を支持し、また導電箔を分離溝で各導電路として
分離する時は、絶縁性樹脂を支持基板にして機能させて
いる。従って、回路素子、導電箔、絶縁性樹脂の必要最
小限で製造できる。従来例で説明した如く、本来回路装
置を構成する上で支持基板が要らなくなり、コスト的に
も安価にできる。また支持基板が不要であること、導電
路が絶縁性樹脂に埋め込まれていること、更には絶縁性
樹脂と導電箔の厚みの調整が可能であることにより、非
常に薄い回路装置が形成できるメリットもある。
【００７５】また図２２から明白なように、スルーホー
ルの形成工程、導体の印刷工程（セラミック基板の場
合）等を省略できるので、従来より従来より製造工程を
大幅に短縮でき、全行程を内作できる利点を有する。ま
たフレーム金型も一切不要であり、極めて短納期となる
製造方法である。
ルの形成工程、導体の印刷工程（セラミック基板の場
合）等を省略できるので、従来より従来より製造工程を
大幅に短縮でき、全行程を内作できる利点を有する。ま
たフレーム金型も一切不要であり、極めて短納期となる
製造方法である。
【図１】本発明の第１の実施の形態による回路装置の製
造方法を説明する図である。
造方法を説明する図である。
【図２】本発明の第１の実施の形態による回路装置の製
造方法を説明する図である。
造方法を説明する図である。
【図３】本発明の第１の実施の形態による回路装置の製
造方法を説明する図である。
造方法を説明する図である。
【図４】本発明の第１の実施の形態による回路装置の製
造方法を説明する図である。
造方法を説明する図である。
【図５】本発明の第１の実施の形態による回路装置の製
造方法を説明する図である。
造方法を説明する図である。
【図６】本発明の第２の実施の形態による回路装置の製
造方法を説明する図である。
造方法を説明する図である。
【図７】本発明の第２の実施の形態による回路装置の製
造方法を説明する図である。
造方法を説明する図である。
【図８】本発明の第２の実施の形態による回路装置の製
造方法を説明する図である。
造方法を説明する図である。
【図９】本発明の第２の実施の形態による回路装置の製
造方法を説明する図である。
造方法を説明する図である。
【図１０】本発明の第２の実施の形態による回路装置の
製造方法を説明する図である。
製造方法を説明する図である。
【図１１】本発明の第３の実施の形態による回路装置の
製造方法を説明する図である。
製造方法を説明する図である。
【図１２】本発明の第３の実施の形態による回路装置の
製造方法を説明する図である。
製造方法を説明する図である。
【図１３】本発明の第３の実施の形態による回路装置の
製造方法を説明する図である。
製造方法を説明する図である。
【図１４】本発明の第３の実施の形態による回路装置の
製造方法を説明する図である。
製造方法を説明する図である。
【図１５】本発明の第３の実施の形態による回路装置の
製造方法を説明する図である。
製造方法を説明する図である。
【図１６】本発明の回路装置の実装方法を説明する図で
ある。
ある。
【図１７】本発明の回路装置の実装方法を説明する図で
ある。
ある。
【図１８】本発明の回路装置の実装方法を説明する図で
ある。
ある。
【図１９】従来の回路装置の実装構造を説明する図であ
る。
る。
【図２０】従来の回路装置を説明する図である。
【図２１】従来の回路装置の製造方法を説明する図であ
る。
る。
【図２２】従来と本発明の回路装置の製造方法を説明す
る図である。
る図である。
３１ 回路素子 ３５ 絶縁性樹脂 ３６ 導電路 ３７ 分離溝 ４０ 回路装置
フロントページの続き (72)発明者 阪本 純次 大阪府守口市京阪本通２丁目５番５号 三 洋電機株式会社内 (72)発明者 真下 茂明 大阪府守口市京阪本通２丁目５番５号 三 洋電機株式会社内 (72)発明者 大川 克実 大阪府守口市京阪本通２丁目５番５号 三 洋電機株式会社内 (72)発明者 前原 栄寿 大阪府守口市京阪本通２丁目５番５号 三 洋電機株式会社内 (72)発明者 高橋 幸嗣 群馬県伊勢崎市喜多町29番地 関東三洋電 子株式会社内
Claims (12)
- 【請求項１】 導電箔を用意し、予定の導電路となる前
記導電箔上に回路素子を固着する工程と、 前記回路素子を含み前記導電箔の前記回路素子側を被覆
するように絶縁性樹脂でモールドする工程と、 前記導電箔に前記回路素子と反対主面から分離溝を設
け、前記導電箔を所望の導電路に分離する工程とを具備
することを特徴とする回路装置の製造方法。 - 【請求項２】 導電箔を用意し、予定の導電路となる前
記導電箔上に回路素子を固着する工程と、 前記回路素子の電極と前記予定の導電路となる前記導電
箔に電気的に接続する接続手段を形成する工程と、 前記回路素子を含み前記導電箔の前記回路素子側を被覆
するように絶縁性樹脂でモールドする工程と、 前記導電箔に前記回路素子と反対主面から分離溝を設
け、導電路に分離する工程とを具備することを特徴とす
る回路装置の製造方法。 - 【請求項３】 導電箔を用意し、該導電箔表面の少なく
とも予定の導電路となる領域に耐食性の導電被膜を形成
する工程と、 前記予定の導電路となる前記導電箔上に回路素子を固着
する工程と、 前記回路素子の電極と前記予定の導電路となる前記導電
箔に電気的に接続する接続手段を形成する工程と、 前記回路素子を含み前記導電箔の前記回路素子側を被覆
するように絶縁性樹脂でモールドする工程と、 前記導電箔に前記回路素子と反対主面から分離溝を設
け、導電路に分離する工程とを具備することを特徴とす
る回路装置の製造方法。 - 【請求項４】 導電箔を用意し、予定の導電路となる前
記導電箔上に回路素子を固着する工程と、 前記回路素子の電極と前記予定の導電路となる前記導電
箔に電気的に接続する接続手段を形成する工程と、 前記回路素子を含み前記導電箔の前記回路素子側を被覆
するように絶縁性樹脂でモールドする工程と、 前記導電箔に前記回路素子と反対主面から分離溝を設
け、導電路に分離する工程と、 前記絶縁性樹脂を切断して個別の回路装置に分離する工
程とを具備することを特徴とする回路装置の製造方法。 - 【請求項５】 導電箔を用意し、予定の導電路となる前
記導電箔上に複数の回路素子を固着する工程と、 前記複数の回路素子の電極と前記予定の導電路となる前
記導電箔に電気的に接続する接続手段を形成する工程
と、 前記複数の回路素子を含み前記導電箔の前記回路素子側
を被覆するように絶縁性樹脂でモールドする工程と、 前記導電箔に前記回路素子と反対主面から分離溝を設
け、導電路に分離する工程と、 前記絶縁性樹脂を切断して個別の回路装置に分離する工
程とを具備することを特徴とする回路装置の製造方法。 - 【請求項６】 前記導電箔は銅、アルミニウム、鉄−ニ
ッケルのいずれかで構成されることを特徴とする請求項
１から請求項５のいずれかに記載された回路装置の製造
方法。 - 【請求項７】 前記導電被膜は金メッキ、銀メッキ、ニ
ッケルメッキあるいはアルミニウムパッドのいずれかで
形成されることを特徴とする請求項３に記載された回路
装置の製造方法。 - 【請求項８】 前記導電箔に選択的に形成される前記分
離溝は化学的あるいは物理的エッチングにより形成され
ることを特徴とする請求項１から請求項５のいずれかに
記載された回路装置の製造方法。 - 【請求項９】 前記回路素子は半導体ベアチップ、チッ
プ回路部品のいずれかあるいは両方を固着されることを
特徴とする請求項１から請求項５のいずれかに記載され
た回路装置の製造方法。 - 【請求項１０】 前記接続手段はワイヤーボンディング
で形成されることを特徴とする請求項２から請求項５の
いずれかに記載された回路装置の製造方法。 - 【請求項１１】 前記絶縁性樹脂はトランスファーモー
ルドで付着されることを特徴とする請求項１から請求項
５のいずれかに記載された回路装置の製造方法。 - 【請求項１２】 前記絶縁性樹脂はダイシングにより個
別の回路装置に分離することを特徴とする請求項４また
は請求項５に記載された回路装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000063934A JP2001250887A (ja) | 2000-03-08 | 2000-03-08 | 回路装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000063934A JP2001250887A (ja) | 2000-03-08 | 2000-03-08 | 回路装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001250887A true JP2001250887A (ja) | 2001-09-14 |
Family
ID=18583716
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000063934A Pending JP2001250887A (ja) | 2000-03-08 | 2000-03-08 | 回路装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001250887A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004087895A (ja) * | 2002-08-28 | 2004-03-18 | Ibiden Co Ltd | パッケージ部品およびその製造方法 |
| JP2005101507A (ja) * | 2003-08-21 | 2005-04-14 | Seiko Epson Corp | 電子部品実装体の製造方法及び電気光学装置の製造方法 |
| CN100397641C (zh) * | 2002-12-20 | 2008-06-25 | 三洋电机株式会社 | 电路装置及其制造方法 |
| JP2009224674A (ja) * | 2008-03-18 | 2009-10-01 | Denso Corp | 電子装置およびその製造方法 |
| JP2011523213A (ja) * | 2008-06-04 | 2011-08-04 | ナショナル セミコンダクタ コーポレイション | 薄箔を基礎とした半導体パッケージ |
-
2000
- 2000-03-08 JP JP2000063934A patent/JP2001250887A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004087895A (ja) * | 2002-08-28 | 2004-03-18 | Ibiden Co Ltd | パッケージ部品およびその製造方法 |
| CN100397641C (zh) * | 2002-12-20 | 2008-06-25 | 三洋电机株式会社 | 电路装置及其制造方法 |
| JP2005101507A (ja) * | 2003-08-21 | 2005-04-14 | Seiko Epson Corp | 電子部品実装体の製造方法及び電気光学装置の製造方法 |
| CN100374912C (zh) * | 2003-08-21 | 2008-03-12 | 精工爱普生株式会社 | 电子部件安装体的制造方法 |
| JP2009224674A (ja) * | 2008-03-18 | 2009-10-01 | Denso Corp | 電子装置およびその製造方法 |
| JP2011523213A (ja) * | 2008-06-04 | 2011-08-04 | ナショナル セミコンダクタ コーポレイション | 薄箔を基礎とした半導体パッケージ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3639514B2 (ja) | 回路装置の製造方法 | |
| JP2002280480A (ja) | 回路装置の製造方法 | |
| JP2002110717A (ja) | 回路装置の製造方法 | |
| JP3600131B2 (ja) | 回路装置の製造方法 | |
| JP3574026B2 (ja) | 回路装置およびその製造方法 | |
| JP3561683B2 (ja) | 回路装置の製造方法 | |
| JP2001217372A (ja) | 回路装置およびその製造方法 | |
| JP2001257291A (ja) | 回路装置 | |
| JP3609684B2 (ja) | 半導体装置およびその製造方法 | |
| JP3574025B2 (ja) | 回路装置およびその製造方法 | |
| JP2003037344A (ja) | 回路装置およびその製造方法 | |
| JP2001250887A (ja) | 回路装置の製造方法 | |
| JP3634709B2 (ja) | 半導体モジュール | |
| JP2001274282A (ja) | 半導体装置 | |
| JP2002026186A (ja) | 半導体装置 | |
| JP3510839B2 (ja) | 半導体装置およびその製造方法 | |
| JP3668090B2 (ja) | 実装基板およびそれを用いた回路モジュール | |
| JP2001250884A (ja) | 回路装置の製造方法 | |
| JP3869633B2 (ja) | 半導体装置の製造方法 | |
| JP4443190B2 (ja) | 半導体装置の製造方法 | |
| JPH10340925A (ja) | 半導体装置およびその製造方法 | |
| JP2002057173A (ja) | 回路装置の製造方法 | |
| JP2003046055A (ja) | 板状体、リードフレームおよび半導体装置の製造方法 | |
| JP2001274290A (ja) | 回路装置 | |
| JP3691328B2 (ja) | 回路装置および回路モジュール |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040622 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20041214 |