JP2002026186A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JP2002026186A JP2002026186A JP2000203370A JP2000203370A JP2002026186A JP 2002026186 A JP2002026186 A JP 2002026186A JP 2000203370 A JP2000203370 A JP 2000203370A JP 2000203370 A JP2000203370 A JP 2000203370A JP 2002026186 A JP2002026186 A JP 2002026186A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- back surface
- semiconductor
- bonding pad
- chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
- H01L2224/05554—Shape in top view being square
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01004—Beryllium [Be]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01014—Silicon [Si]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01028—Nickel [Ni]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01046—Palladium [Pd]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01047—Silver [Ag]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/014—Solder alloys
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/06—Polymers
- H01L2924/078—Adhesive characteristics other than chemical
- H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/156—Material
- H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
- H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Wire Bonding (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
ルシート等が支持基板として半導体素子が実装されたB
GA型の半導体装置がある。しかしこれらの支持基板
は、本来必要でなく余分な材料であり、支持基板の厚み
が、半導体装置を大型化にし、中に組み込まれた半導体
素子の熱が放熱されにくい構造となっている。 【解決手段】 ボンディングパッド11が絶縁性樹脂1
0に埋め込まれて形成され、しかも導電箔20がハーフ
エッチングされて形成されるため、充分な厚みで形成さ
れる。そのため外部と接続されても機械的強度は維持さ
れる。また半導体ICチップ12の裏面が絶縁性樹脂1
0から露出されるため、放熱性に優れ、パッケージとし
ての厚みも非常に薄い半導体装置が提供できる。
Description
その製造方法に関し、特にフェイスダウン型の半導体装
置に関するものである。
・高密度実装機器への採用が進み、従来のICパッケー
ジとその実装概念が大きく変わろうとしている。詳細
は、例えば電子材料(1998年9月号22頁〜)の特
集「CSP技術とそれを支える実装材料・装置」で述べ
られている。
ターポーザー基板として採用するもので、このフレキシ
ブルシート50の上には、接着剤を介して銅箔パターン
51が貼り合わされ、更にICチップ52が固着されて
いる。そして、この導電パターン51として、このIC
チップ52の周囲に形成されたボンディング用パッド5
3がある。またこのボンディング用パッド53と一体で
形成される配線51Bを介して半田ボール接続用パッド
54が形成されている。
は、フレキシブルシートが開口された開口部56が設け
られており、この開口部56を介して半田ボール55が
形成されている。そしてフレキシブルシート50を基板
にして全体が絶縁性樹脂58で封止されている。
ップ52の裏面に設けられたフレキシブルシート50は
非常に高価であり、コスト上昇を来す問題、パッケージ
の厚みが厚くなる問題、重量増の問題があった。
接続電極として活用するには、ボンディングパッド真下
にスルーホールを形成する必要があり、実質不可能であ
った。
ため、ICチップ裏面からパッケージの裏面に渡る熱抵
抗を大きくする問題があった。前記支持基板としては、
フレキシブルシート、セラミック基板またはプリント基
板である。また熱伝導良好な材料より成る熱伝導パス
は、金属細線57、銅箔パターン51および半田ボール
55であり、駆動時に十分な放熱ができない構造であっ
た。よって、駆動時、ICチップが温度上昇し、駆動電
流を十分流せない問題があった。
に鑑みて成され、第1に、一領域を囲むように設けられ
た複数のボンディングパッドと、前記一領域に配置され
た半導体ICチップと、前記半導体ICチップ上のボン
ディング電極と前記ボンディングパッドを接続する金属
細線と、前記半導体ICチップ、前記ボンディングパッ
ドおよび前記金属細線を被覆し且つ前記ボンディングパ
ッドの裏面を露出する絶縁性樹脂とを備えた半導体装置
であり、前記ボンディングパッドの裏面を外部接続電極
としたことで解決するものである。
数のボンディングパッドと、前記一領域に配置された半
導体ICチップと、前記半導体ICチップ上のボンディ
ング電極と前記ボンディングパッドを接続する金属細線
と、前記半導体ICチップ、前記ボンディングパッドお
よび前記金属細線を被覆し且つ前記ボンディングパッド
の裏面を露出する絶縁性樹脂とを備えた半導体装置であ
り、前記ボンディングパッドと一体で延在される配線を
介して前記半導体ICチップの裏面に設けられた外部接
続電極とを有することで解決するものである。
数のボンディングパッドと、前記一領域に配置された半
導体ICチップと、前記半導体ICチップ上のボンディ
ング電極と前記ボンディングパッドを接続する金属細線
と、前記半導体ICチップ、前記ボンディングパッドお
よび前記金属細線を被覆し且つ前記ボンディングパッド
の裏面を露出する絶縁性樹脂とを備えた半導体装置であ
り、前記ボンディングパッドと一体で延在される配線を
介して前記半導体ICチップの裏面に設けられた外部接
続電極とを有し、前記半導体ICチップの搭載領域に対
応する配線および外部接続電極の上面は、ボンディング
パッドの上面よりも低く形成されることで解決するもの
である。
基板を採用しなくても、アイランド状に形成されたボン
ディングパッドが厚みを持った導電箔(または導電箔)
で絶縁性樹脂に埋め込まれて成るため、ボンディングパ
ッド裏面を外部接続電極として活用することが出来る。
そのため配線を採用することなく半導体ICチップを実
装することが出来る。また半導体ICチップに配線が延
在されず、支持基板を採用しないため、半導体ICチッ
プの裏面、半導体ICチップに形成された導電被膜を絶
縁性樹脂から露出させることが出来るため、半導体IC
チップの放熱を改善することができる。
の形態 まず本発明の半導体装置について図1を参照しながら説
明する。尚、図1Aは、半導体装置の平面図であり、図
1B〜図1Dは、A−A線の断面図である。
ボンディングパッド11…を有し、このボンディングパ
ッド11…に囲まれた一領域には、半導体ICチップ1
2が配置されている。また半導体ICチップ12のボン
ディング電極13とボンディングパッド11は、金属細
線14を介して電気的に接続されている。
は、ウェットエッチンクで形成されるため湾曲構造を有
し、この湾曲構造によりアンカー効果を発生している。
ボンディングパッド11…と、このボンディングパッド
11…および半導体ICチップ12を埋め込む絶縁性樹
脂10の3つの材料で構成され、ボンディングパッド…
間には、この絶縁性樹脂10で充填され、エッチングに
より形成された分離溝15が設けられる。そして絶縁性
樹脂10により前記ボンディングパッド11…、半導体
ICチップ12が支持されている。
硬化性樹脂、ポリイミド樹脂、ポリフェニレンサルファ
イド等の熱可塑性樹脂を用いることができる。また絶縁
性樹脂は、金型を用いて固める樹脂、ディップ、塗布を
して被覆できる樹脂であれば、全ての樹脂が採用でき
る。またボンディングパッド11…としては、Cuを主
材料とした導電箔、Alを主材料とした導電箔、または
Fe−Ni合金、Al−Cuの積層体、Al−Cu−A
lの積層体等を用いることができる。もちろん、他の導
電材料でも可能であり、特にエッチングできる導電材、
レーザで蒸発する導電材が好ましい。
15にも充填され、絶縁性樹脂10で前記ボンディング
パッド11…が支持されているために、ボンディングパ
ッド11…の抜けを防止できる特徴を有する。またエッ
チングとしてドライエッチング、あるいはウェットエッ
チングを採用して非異方性的なエッチングを施すことに
より、ボンディングパッド11…の側面を湾曲構造と
し、アンカー効果を発生させることもできる。その結
果、ボンディングパッド11…が絶縁性樹脂10から抜
けない構造を実現できる。
ICチップ12の裏面は、絶縁性樹脂10から成るパッ
ケージの裏面に露出している。よって、半導体ICチッ
プ12の裏面に、AuやAg等の導電被膜から成る固着
層16を被覆しておけば、この固着層16を実装基板上
の電極と固着でき、この構造により、半導体ICチップ
12から発生する熱は、固着層16を介して実装基板上
の電極に放熱でき、半導体ICチップ12の温度上昇を
防止でき、その分半導体ICチップ12の駆動電流を増
大させることができる。半導体ICチップの裏面は、固
着層が設けられず、そのままシリコン基板が露出しても
良い。
…を封止樹脂である絶縁性樹脂10で支持しているた
め、支持基板が不要となり、ボンディングパッド11
…、半導体チップ12、接続手段および絶縁性樹脂10
で構成される。この構成は、本発明の特徴である。従来
の技術の欄でも説明したように、従来の半導体装置の導
電路は、支持基板(フレキシブルシート、プリント基板
またはセラミック基板)で支持されていたり、リードフ
レームで支持されているため、本来不要にしても良い構
成が付加されている。しかし、本回路装置は、必要最小
限の構成要素で構成され、支持基板を不要としているた
め、薄型・軽量となり、しかも材料費がかからないため
安価となる特徴を有する。
面は、ボンディングパッド11…が露出し、固着層16
も露出している。この領域に例えば半田等のロウ材を被
覆すると、固着層16の方が面積が広いため、ロウ材が
厚く濡れる。そのため、実装基板上に固着させる場合、
ボンディングパッド11…裏面が実装基板上の電極に濡
れず、接続不良になってしまう場合が想定される。
で、半導体装置17の裏面に絶縁被膜18を形成するこ
とで解決している。図1Aで示した点線の○は、絶縁被
膜17から露出したボンディングパッド11…、半導体
ICチップ12を示すものである。つまりこの○以外は
絶縁被膜18で覆われ、○の部分のサイズが実質同一サ
イズであるため、ロウ材の厚みは実質同一になる。これ
は、半田印刷後、リフロー後でも同様である。またA
g、Au、Ag−Pd等の導電ペーストでも同様のこと
が言える。この構造により、半田の接続不良も抑制でき
る。また半導体ICチップ12の露出部18は、半導体
ICチップの放熱性が考慮され、ボンディングパッドの
露出サイズよりも大きく形成されても良い。またボンデ
ィングパッド11…は全て同一サイズであるため、ボン
ディングパッド11…は全領域に渡り露出され、半導体
ICチップ12裏面の一部が絶縁被膜18から露出され
ても良い。
装基板に設けられる配線を本半導体装置の裏面に延在さ
せることができる。一般に、実装基板側に設けられた配
線は、前記半導体装置の固着領域を迂回して配置される
が、前記絶縁被膜18の形成により迂回せずに配置でき
る。
の裏面に凸部19を設けた例を示す。この凸部の高さを
調整することにより、実装基板側にダストが存在して
も、半導体装置を良好に接続できるメリットを有する。
例えば、図1B、図1Cの半導体装置に於いて、半導体
装置と実装基板の間にダストがあると、半導体装置17
が浮き、ロウ材がお互いに融合せず、半田不良になる事
が想定できる。しかし凸部を設けることにより、ダスト
による浮きが無くなり、この問題が解決される。
施の形態 本製造方法は、図1の製造方法であり、図2から図7
は、図1AのA−A線に対応する断面図である。
さは、10μm〜300μm程度が好ましく、ここでは
70μmの銅箔を採用した。続いてこの導電箔20の表
面に、耐エッチングマスクとして導電被膜21またはホ
トレジストを形成する。尚、このパターンは、図1Aの
ボンディングパッド11…である。また導電被膜21の
代わりにホトレジストを採用する場合、ホトレジストの
下層には、少なくともボンディングパッドに対応する部
分にAu、Ag、PdまたはNi等の導電被膜が形成さ
れる。これは、ボンディングやダイボンディングを可能
とするために設けられるものである。
ストを介して導電箔20をハーフエッチングする。エッ
チング深さは、導電箔20の厚みよりも浅ければよい。
尚、エッチングの深さが浅ければ浅いほど、微細パター
ンの形成が可能である。
導電パターンが導電箔20の表面に凸状に現れる。尚、
導電箔20は、Alから成る導電箔、Fe−Ni合金か
ら成る導電箔、Cu−Alの積層体、Al−Cu−Al
の積層体でも良い。特に、Al−Cu−Alの積層体
は、熱膨張係数の差により発生する反りを防止できる。
(以上図2を参照) 続いてボンディングパッド11…で囲まれた一領域に半
導体ICチップ12を固着し、半導体ICチップ12の
ボンディング電極13とボンディングパッド11を電気
的に接続する。図面では、半導体ICチップ12がフェ
ィスアップで実装されるため、接続手段として金属細線
14が採用される。
パッド11…は導電箔20と一体であり、しかも導電箔
20の裏面は、フラットであるため、ボンディングマシ
ーンのテーブルに面で当接される。従って導電箔20が
ボンディングテーブルに完全に固定されれば、ボンディ
ングパッド11…の位置ずれもなく、ボンディングエネ
ルギーを効率よく金属細線14とボンディングパッド1
1…に伝えることができる。よって、金属細線の固着強
度を向上させて接続することができる。ボンディングテ
ーブルの固定は、例えばテーブル全面に複数の真空吸引
孔を設けることで可能となる。また上から導電箔21を
押さえても良い。
のハーフエッチングにより、ボンディングパッド11…
を囲むように分離溝15が形成されている。この分離溝
15に半導体ICチップ12を固着するため、半導体I
Cチップ12の高さは、その分低く配置される。よって
金属細線14の頂部も低くなり、後述する被覆樹脂の厚
さを薄くすることが出来る。(以上図3を参照) そして前記ボンディングパッド11…、半導体ICチッ
プ12、および金属細線14を覆うように絶縁性樹脂1
0が形成される。絶縁性樹脂としては、熱可塑性、熱硬
化性のどちらでも良い。
クションモールド、ディッピングまたは塗布により実現
できる。樹脂材料としては、エポキシ樹脂等の熱硬化性
樹脂がトランスファーモールドで実現でき、液晶ポリマ
ー、ポリフェニレンサルファイド等の熱可塑性樹脂はイ
ンジェクションモールドで実現できる。
金属細線14の頂部から上に約100μmが被覆される
ように調整されている。この厚みは、半導体装置の強度
を考慮して厚くすることも、薄くすることも可能であ
る。
シート状の導電箔20と一体で成るため、導電箔20の
ずれが無い限り、導電パターンの位置ずれは全くない。
ここでも下金型と導電箔20裏面の固定は、真空吸引で
実現できる。
成されたボンディングパッド11…、半導体ICチップ
12が埋め込まれ、凸部よりも下方の導電箔20が裏面
に露出されている。(以上図4を参照) 続いて、前記絶縁性樹脂10の裏面に露出している導電
箔20を取り除き、ボンディングパッド11…を個々に
分離する。
れ、裏面をエッチングにより取り除いて分離しても良い
し、研磨や研削で削り込んでも分離しても良い。また、
両方を採用しても良い。例えば、絶縁性樹脂10が露出
するまで削り込んでいくと、導電箔20の削りカスや外
側に薄くのばされたバリ状の金属が、絶縁性樹脂10に
食い込んでしまう問題がある。そのため、絶縁性樹脂1
0が露出する手前で、削り込みを停止し、その後は、エ
ッチングによりボンディングパッド11…を分離すれ
ば、ボンディングパッド11…の間に位置する絶縁性樹
脂表面に導電箔20の金属が食い込むこと無く形成でき
る。これにより、微細間隔のボンディングパッド11…
同士の短絡を防止することができる。
数形成されている場合は、この分離の工程の後に、ダイ
シング工程が追加される。ここではダイシング装置を採
用して個々に分離しているが、チョコレートブレークで
も、プレスやカットでも可能である。以上の製造方法に
より複数のボンディングパッド、半導体ICチップ12
および絶縁性樹脂10の3要素で、軽薄短小のパッケー
ジが実現できる。
工程でボンディングパッド11…、半導体ICチップ1
2の裏面が露出された後に以下の工程を付して製造され
たものである。つまり半導体装置17の裏面に絶縁被膜
18を被覆し、ボンディングパッド11…の一部が露出
するように、絶縁被膜18をパターニングする。この絶
縁被膜18のパターニングが終了した後、ダイシング工
程が付加される。個々に分離された後、絶縁被膜18を
エッチングすると、取り扱いに手間がかかるからであ
る。
工程の後に以下の工程を付して製造されたものである。
つまり導電箔20の裏面に耐エッチングマスクを形成
し、凸部に対応する領域以外が露出されるように前記マ
スクをパターニングする。そして裏面全面をエッチング
していくことで前記凸部19が形成される。
に、絶縁被膜18を塗布し、絶縁被膜18から凸部19
の裏面を露出している。次に、以上の製造方法により発
生する効果を説明する。まず第1に、ボンディングパッ
ドは、ハーフエッチングされ、導電箔と一体となって支
持されているため、従来支持用に用いた基板を無くすこ
とができる。
れて凸部となったボンディングパッドが形成されるた
め、ボンディングパッドの微細化が可能となる。従って
幅、間隔を狭くすることができ、より平面サイズの小さ
いパッケージが形成できる。
要最小限で構成でき、極力無駄な材料を無くすことがで
き、コストを大幅に抑えた薄型の半導体装置が実現でき
る。第4に、ボンディングパッドは、ハーフエッチング
で凸部と成って形成され、個別分離は封止の後に行われ
るため、タイバー、吊りリードは不要となる。よって、
タイバー(吊りリード)の形成、タイバー(吊りリー
ド)のカットは、本発明では全く不要となる。
が絶縁性樹脂に埋め込まれた後、絶縁性樹脂の裏面から
導電箔を取り除いて、ボンディングパッドを分離してい
るため、従来のリードフレームのように、リードとリー
ドの間に発生する樹脂バリを無くすことができる。
樹脂の裏面から露出するので、本半導体装置から発生す
る熱を、本半導体装置の裏面から効率よく放出すること
ができる。半導体装置を説明する第3の実施の形態 図8に本半導体装置30の図を示す。図8Aは、その平
面図であり、図8B〜図8Dは、A−A線に於ける断面
図である。
ィングパッド11…のみが設けられている。しかし本実
施の形態では、ボンディングパッド11から配線31が
一体で設けられ、配線31の他端には外部接続電極32
が一体で設けられている。この外部接続電極32…は、
ボンディングパッド11…で囲まれた領域にマトリック
ス状に分散されるため、配線の長いものと、短いものが
形成されている。
示すように、ボンディングパッド11…、配線31…、
外部接続電極32…が露出される。また配線31…、外
部接続電極32…が半導体ICチップ12の裏面に延在
されるため、半導体ICチップ12は、絶縁性接着剤3
3を介して固着されている。半導体ICチップ12の裏
面は、前記絶縁性接着剤33、配線31、外部接続電極
32が有るため、半導体ICチップ12の裏面は露出さ
れない。よって絶縁性接着剤33は、一般的には熱抵抗
が大きいため、放熱性に劣るが、外部接続電極32をマ
トリックス状に分散できるので、外部接続電極32…と
実装基板上の電極との接続不良、特にロウ材の応力の分
散が可能となり、半田不良を抑制することが出来る。
11、配線31および外部接続電極32で成る導電路を
オーバーエッチングして、絶縁性樹脂10、絶縁性接着
剤33の裏面よりも凹まして構成しても良い。
図8Aの点線で示す○の部分が絶縁被膜18から露出さ
れているものである。当然ボンディングパッド11…、
配線は絶縁被膜18で覆われる。この絶縁被膜は、半田
レジストが簡単でよいが、絶縁耐圧を考えるとエポキシ
樹脂等が好ましい。
凸部19が形成されるものである。この凸部の高さを調
整することにより、実装基板側にダストが存在しても、
半導体装置を良好に接続できるメリットを有する。例え
ば、図8B、図8Cの半導体装置に於いて、半導体装置
と実装基板の間にダストがあると、ロウ材がお互いに融
合せず、半田不良になる事が想定できる。しかし凸部を
設けることにより、この問題が解決される。半導体装置
30の製造方法を説明する第4の実施の形態 本製造方法は、図8の製造方法であり、図9から図14
は、図8AのA−A線に対応する断面図である。また図
2〜図7の製造方法と実質同一であり、詳細な説明は省
略する。
に耐エッチングマスクとして導電被膜21またはホトレ
ジストを形成する。尚、このパターンは、図8Aに示す
ボンディングパッド11…、配線31、外部接続電極3
2である。そして前記導電被膜21またはホトレジスト
を介して導電箔20をハーフエッチングする。(以上図
9を参照) 続いてボンディングパッド11…で囲まれた一領域で、
配線31、外部接続電極32が延在される領域に絶縁性
接着剤33を介して半導体ICチップ12を固着し、半
導体ICチップ12のボンディング電極13とボンディ
ングパッド11を電気的に接続する。(以上図10を参
照) そして前記ボンディングパッド11…、配線31…、外
部接続電極32…、半導体ICチップ12、および金属
細線14を覆うように絶縁性樹脂10が塗布される。絶
縁性樹脂10には、凸部として形成されたボンディング
パッド11…、配線31…、外部接続電極32…、半導
体ICチップ12が埋め込まれ、凸部よりも下方の導電
箔20が裏面に露出されている。(以上図11を参照) 続いて、前記絶縁性樹脂10の裏面に露出している導電
箔20を取り除き、ボンディングパッド11…、配線3
1…、外部接続電極32…を個々に分離する。
数形成されている場合は、この分離の工程の後に、ダイ
シングする工程が付加される。
2の工程でボンディングパッド11…、半導体ICチッ
プ12の裏面が露出された後に以下の工程を付して製造
されたものである。
8を被覆し、外部接続電極32…の一部が露出するよう
に、絶縁被膜18をパターニングする工程が付加され
る。尚、この絶縁被膜18のパターニングが終了した
後、ダイシングした方が良い。
1の工程の後に以下の工程を付して製造されたものであ
る。
クを形成し、凸部に対応する領域以外が露出されるよう
に前記マスクをパターニングする。そして裏面全面をエ
ッチングしていくことで前記凸部19が形成される。
に、絶縁被膜18を塗布し、絶縁被膜18から凸部19
の裏面を露出している。図15の半導体装置40を説明
する第5の実施の形態 図15に本半導体装置40を示す。図15Aは、その平
面図であり、図15B〜図15Dは、A−A線に於ける
断面図である。
線31、外部接続電極32の厚みは、実質全て同じであ
る。本発明は、半導体チップの固着位置を下げるため
に、半導体ICチップ12の搭載領域がハーフエッチン
グされ、半導体装置の厚みを薄くしたものである。また
半導体装置40の裏面は、図15Bに示すとおり、ボン
ディングパッド11…、配線31、外部接続電極32の
裏面、絶縁性樹脂10および絶縁性接着剤の裏面と実質
一致している。
ド11、配線31および外部接続電極32で成る導電路
をオーバーエッチングして、絶縁性樹脂10、絶縁性接
着剤33の裏面から凹ましても良い。
り、図15Aの点線で示す○の部分が絶縁被膜18から
露出されているものである。
り、凸部19が形成されるものである。図15の半導体
装置40を説明する第6の実施の形態 本製造方法は、図15の製造方法であり、図16から図
22は、図15AのA−A線に対応する断面図である。
面に耐エッチングマスクとして導電被膜21またはホト
レジストを形成する。尚、このパターンは、図15Aに
示すボンディングパッド11…である。そして前記導電
被膜21またはホトレジストを介して導電箔20をハー
フエッチングする。(以上図16を参照) 続いて、ボンディングパッド11…、配線31、外部接
続電極32に対応する領域に前記耐エッチングマスクM
SKを付け直し、ハーフエッチングする。このエッチン
グ工程により、半導体ICチップ12の搭載領域RGN
がボンディングパッド11の表面よりも下がって形成さ
れる。(以上図17を参照) 続いてボンディングパッド11…で囲まれた搭載領域R
GNに絶縁性接着剤33を介して半導体ICチップ12
を固着し、半導体ICチップ12のボンディング電極1
3とボンディングパッド11を電気的に接続し、その
後、絶縁性樹脂10が塗布される。(以上図18を参
照) 続いて、前記絶縁性樹脂10の裏面に露出している導電
箔20を取り除き、ボンディングパッド11…、配線3
1…、外部接続電極32…を個々に分離する。
数形成されている場合は、この分離の工程の後に、個々
の半導体装置30…として分離されるようにダイシング
する工程が付加される。(以上図19を参照) 図20は、図15Cを示すものであり、図19の工程の
後に以下の工程を付して製造されたものである。
8を被覆し、外部接続電極32…の一部が露出するよう
に、絶縁被膜18をパターニングし、この絶縁被膜18
のパターニングが終了した後、ダイシングを行い完成さ
れたものである。
18の工程の後に以下の工程を付して製造されたもので
ある。
クを形成し、凸部に対応する領域以外が露出されるよう
に前記マスクをパターニングする。そして裏面全面をエ
ッチングしていくことで前記凸部19が形成される。
に、絶縁被膜18を塗布し、絶縁被膜18から凸部19
の裏面を露出している。
では、支持基板を採用しなくても、アイランド状に形成
されたボンディングパッドが厚みを持った導電箔(また
は導電箔)で絶縁性樹脂に埋め込まれて成るため、ボン
ディングパッド裏面の機械的強度を確保でき、外部接続
電極として活用することが出来る。また半導体ICチッ
プに配線が延在されず、支持基板を採用しないため、半
導体ICチップの裏面、半導体ICチップに形成された
導電被膜を絶縁性樹脂から露出させることが出来るた
め、半導体ICチップの放熱を改善することが出来る。
しかも支持基板を採用せず、配線、外部接続電極を形成
しないため、半導体チップの裏面を絶縁性樹脂の裏面と
一致させることが出来る。よって薄型で軽量なパッケー
ジが実現できる。
トリックス状に外部接続電極を分散させることにより、
外部接続電極に形成されたロウ材の応力を緩和でき、接
続不良を抑制することが出来る。
配線、外部接続電極の表面を下方に配置するように形成
したため、半導体ICチップの固着位置が低下し、パッ
ケージの厚みを薄くすることが出来る。
必要最小限で構成され、資源に無駄のない回路装置とな
る。よって完成するまで余分な構成要素が無く、コスト
を大幅に低減できる半導体装置を実現できる。
と導電路の表面は、実質一致している平坦な表面を有す
る構造となる場合、半導体装置自身をそのまま水平に移
動できるので、半導体装置ずれの修正が極めて容易とな
る。
合、アンカー効果を発生させることができ、導電路の反
り、抜けを防止することができる。
ある。
ある。
ある。
ある。
ある。
ある。
ある。
である。
である。
である。
である。
である。
である。
である。
である。
である。
である。
である。
Claims (31)
- 【請求項1】 一領域を囲むように設けられた複数のボ
ンディングパッドと、前記一領域に配置された半導体I
Cチップと、前記半導体ICチップ上のボンディング電
極と前記ボンディングパッドを接続する金属細線と、前
記半導体ICチップ、前記ボンディングパッドおよび前
記金属細線を被覆し且つ前記ボンディングパッドの裏面
を露出する絶縁性樹脂とを備えた半導体装置であり、 前記ボンディングパッドの裏面を外部接続電極としたこ
とを特徴とした半導体装置。 - 【請求項2】 前記ボンディングパッドの裏面と前記半
導体ICチップ裏面の固着層が前記絶縁性樹脂から露出
されていることを特徴とした請求項1に記載の半導体装
置。 - 【請求項3】 前記ボンディングパッドの裏面と前記半
導体ICチップの裏面が前記絶縁性樹脂から露出されて
いることを特徴とした請求項1に記載の半導体装置。 - 【請求項4】 前記複数のボンディングパッドの裏面
は、絶縁被膜が設けられ、同じサイズで露出されている
ことを特徴とした請求項2または請求項3に記載の半導
体装置。 - 【請求項5】 前記ボンディングパッドの裏面が同じサ
イズで突出していることを特徴とした請求項1から請求
項4に記載の半導体装置。 - 【請求項6】 固着層は、絶縁性接着剤または導電性被
膜であることを特徴とした請求項2に記載の半導体装
置。 - 【請求項7】 前記ボンディングパッドは、銅を主材料
としたもの、アルミニウムを主材料としたものまたは鉄
−ニッケルを主材料とした合金で構成されることを特徴
とする請求項1から請求項5のいずれかに記載された半
導体装置。 - 【請求項8】 前記ボンディングパッドの上面には、異
なる材料より成る導電被膜が設けられ、前記導電被膜か
ら成るひさしが設けられることを特徴とする請求項1か
ら請求項7のいずれかに記載された半導体装置。 - 【請求項9】 前記導電被膜はニッケル、銀、金または
パラジウムで構成される事を特徴とする請求項8に記載
された半導体装置。 - 【請求項10】 前記ボンディングパッドの側面は、湾
曲構造で成ることを特徴とした請求項1から請求項9の
いずれかに記載の半導体装置。 - 【請求項11】 一領域を囲むように設けられた複数の
ボンディングパッドと、前記一領域に配置された半導体
ICチップと、前記半導体ICチップ上のボンディング
電極と前記ボンディングパッドを接続する金属細線と、
前記半導体ICチップ、前記ボンディングパッドおよび
前記金属細線を被覆し且つ前記ボンディングパッドの裏
面を露出する絶縁性樹脂とを備えた半導体装置であり、 前記ボンディングパッドと一体で延在される配線を介し
て前記半導体ICチップの裏面に外部接続電極を延在さ
せることを特徴とした半導体装置。 - 【請求項12】 前記外部接続電極は、前記一領域に分
散されて配置されることを特徴とした請求項11に記載
の半導体装置。 - 【請求項13】 前記ボンディングパッドの裏面、配線
の裏面および外部接続電極の裏面が前記絶縁性樹脂から
露出されていることを特徴とした請求項11に記載の半
導体装置。 - 【請求項14】 前記半導体ICチップの裏面は、絶縁
性接着剤で固着されることを特徴とした請求項11に記
載の半導体装置。 - 【請求項15】 前記複数のボンディングパッドの裏
面、配線の裏面、外部接続電極の裏面は、絶縁被膜が設
けられ、前記外部接続電極の一部が同じサイズで露出さ
れていることを特徴とした請求項11に記載の半導体装
置。 - 【請求項16】 前記外部接続電極の裏面が突出してい
ることを特徴とした請求項11から請求項15に記載の
半導体装置。 - 【請求項17】 前記外部接続電極の一部は、前記半導
体ICチップの搭載領域の周辺に設けられることを特徴
とした請求項11に記載の半導体装置。 - 【請求項18】 前記ボンディングパッド、配線および
外部接続電極は、銅を主材料としたもの、アルミニウム
を主材料としたものまたは鉄−ニッケルを主材料とした
合金で構成されることを特徴とする請求項11から請求
項17のいずれかに記載された半導体装置。 - 【請求項19】 前記ボンディングパッドの上面には、
異なる材料より成る導電被膜が設けられ、前記導電被膜
から成るひさしが設けられることを特徴とする請求項1
1から請求項18のいずれかに記載された半導体装置。 - 【請求項20】 前記導電被膜はニッケル、銀、金また
はパラジウムで構成される事を特徴とする請求項19に
記載された半導体装置。 - 【請求項21】 前記ボンディングパッドの側面、配線
の側面および外部接続電極の側面は、湾曲構造で成るこ
とを特徴とした請求項11から請求項20のいずれかに
記載の半導体装置。 - 【請求項22】 一領域を囲むように設けられた複数の
ボンディングパッドと、前記一領域に配置された半導体
ICチップと、前記半導体ICチップ上のボンディング
電極と前記ボンディングパッドを接続する金属細線と、
前記半導体ICチップ、前記ボンディングパッドおよび
前記金属細線を被覆し且つ前記ボンディングパッドの裏
面を露出する絶縁性樹脂とを備えた半導体装置であり、 前記ボンディングパッドと一体で延在される配線を介し
て前記半導体ICチップの裏面に外部接続電極を延在
し、 前記半導体ICチップの搭載領域に対応する配線および
外部接続電極の上面は、ボンディングパッドの上面より
も低く形成されることを特徴とした半導体装置。 - 【請求項23】 前記外部接続電極は、前記一領域に分
散されて配置されることを特徴とした請求項22に記載
の半導体装置。 - 【請求項24】 前記ボンディングパッドの裏面、配線
の裏面、外部接続電極の裏面が前記絶縁性樹脂から露出
されていることを特徴とした請求項22に記載の半導体
装置。 - 【請求項25】 前記複数のボンディングパッドの裏
面、配線の裏面、外部接続電極の裏面は、絶縁被膜が設
けられ、前記外部接続電極の一部が同じサイズで露出さ
れていることを特徴とした請求項22に記載の半導体装
置。 - 【請求項26】 前記外部接続電極の裏面が突出してい
ることを特徴とした請求項22または請求項25に記載
の半導体装置。 - 【請求項27】 前記半導体ICチップの裏面は、絶縁
性接着剤で固着されることを特徴とした請求項22から
請求項26のいずれかに記載の半導体装置。 - 【請求項28】 前記ボンディングパッド、配線および
外部接続電極は、銅を主材料としたもの、アルミニウム
を主材料としたものまたは鉄−ニッケルを主材料とした
合金で構成されることを特徴とする請求項22から請求
項27のいずれかに記載された半導体装置。 - 【請求項29】 前記ボンディングパッドの上面には、
異なる材料より成る導電被膜が設けられ、前記導電被膜
から成るひさしが設けられることを特徴とする請求項2
2から請求項29のいずれかに記載された半導体装置。 - 【請求項30】 前記導電被膜はニッケル、銀、金また
はパラジウムで構成される事を特徴とする請求項29に
記載された半導体装置。 - 【請求項31】 前記ボンディングパッドの側面、配線
の側面および外部接続電極の側面は、湾曲構造で成るこ
とを特徴とした請求項22から請求項30のいずれかに
記載の半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000203370A JP3668101B2 (ja) | 2000-07-05 | 2000-07-05 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000203370A JP3668101B2 (ja) | 2000-07-05 | 2000-07-05 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2002026186A true JP2002026186A (ja) | 2002-01-25 |
JP3668101B2 JP3668101B2 (ja) | 2005-07-06 |
Family
ID=18700788
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000203370A Expired - Fee Related JP3668101B2 (ja) | 2000-07-05 | 2000-07-05 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3668101B2 (ja) |
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002237565A (ja) * | 2001-02-08 | 2002-08-23 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
US6706547B2 (en) * | 2001-03-22 | 2004-03-16 | Sanyo Electric Co., Ltd. | Method of manufacturing a circuit device with trenches in a conductive foil |
JP2006128501A (ja) * | 2004-10-29 | 2006-05-18 | Sanyo Electric Co Ltd | 回路装置およびその製造方法 |
JP2008282853A (ja) * | 2007-05-08 | 2008-11-20 | Spansion Llc | 半導体装置及びその製造方法 |
JP2010050491A (ja) * | 2009-12-02 | 2010-03-04 | Renesas Technology Corp | 半導体装置の製造方法 |
JP2010129591A (ja) * | 2008-11-25 | 2010-06-10 | Mitsui High Tec Inc | リードフレーム、このリードフレームを用いた半導体装置及びその中間製品、並びにこれらの製造方法 |
JP2011096892A (ja) * | 2009-10-30 | 2011-05-12 | Mitsui High Tec Inc | 半導体装置の製造方法 |
JP2012209343A (ja) * | 2011-03-29 | 2012-10-25 | Dainippon Printing Co Ltd | 半導体装置および半導体装置の製造方法 |
CN107912069A (zh) * | 2015-05-04 | 2018-04-13 | 由普莱克斯有限公司 | 不具有裸片附接垫的引线载体结构和由此形成的封装 |
-
2000
- 2000-07-05 JP JP2000203370A patent/JP3668101B2/ja not_active Expired - Fee Related
Cited By (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002237565A (ja) * | 2001-02-08 | 2002-08-23 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
JP4637380B2 (ja) * | 2001-02-08 | 2011-02-23 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
US6706547B2 (en) * | 2001-03-22 | 2004-03-16 | Sanyo Electric Co., Ltd. | Method of manufacturing a circuit device with trenches in a conductive foil |
JP2006128501A (ja) * | 2004-10-29 | 2006-05-18 | Sanyo Electric Co Ltd | 回路装置およびその製造方法 |
JP2008282853A (ja) * | 2007-05-08 | 2008-11-20 | Spansion Llc | 半導体装置及びその製造方法 |
JP2010129591A (ja) * | 2008-11-25 | 2010-06-10 | Mitsui High Tec Inc | リードフレーム、このリードフレームを用いた半導体装置及びその中間製品、並びにこれらの製造方法 |
JP2011096892A (ja) * | 2009-10-30 | 2011-05-12 | Mitsui High Tec Inc | 半導体装置の製造方法 |
JP2010050491A (ja) * | 2009-12-02 | 2010-03-04 | Renesas Technology Corp | 半導体装置の製造方法 |
JP2012209343A (ja) * | 2011-03-29 | 2012-10-25 | Dainippon Printing Co Ltd | 半導体装置および半導体装置の製造方法 |
CN107912069A (zh) * | 2015-05-04 | 2018-04-13 | 由普莱克斯有限公司 | 不具有裸片附接垫的引线载体结构和由此形成的封装 |
Also Published As
Publication number | Publication date |
---|---|
JP3668101B2 (ja) | 2005-07-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3650001B2 (ja) | 半導体装置およびその製造方法 | |
US6548328B1 (en) | Circuit device and manufacturing method of circuit device | |
JP3679687B2 (ja) | 混成集積回路装置 | |
JP2002083904A (ja) | 半導体装置およびその製造方法 | |
JP2002118214A (ja) | 半導体装置および半導体モジュール | |
JP2002083903A (ja) | 半導体装置およびその製造方法 | |
JP2003007921A (ja) | 回路装置およびその製造方法 | |
JP2003007916A (ja) | 回路装置の製造方法 | |
JP2003007917A (ja) | 回路装置の製造方法 | |
JP2002118213A (ja) | 半導体装置および半導体モジュール | |
JP2002026186A (ja) | 半導体装置 | |
JP2001257291A (ja) | 回路装置 | |
JP2001217372A (ja) | 回路装置およびその製造方法 | |
JP3759572B2 (ja) | 半導体装置 | |
JPH0864635A (ja) | 半導体装置 | |
JP2003046054A (ja) | 板状体、リードフレームおよび半導体装置の製造方法 | |
JP3574025B2 (ja) | 回路装置およびその製造方法 | |
JP3634709B2 (ja) | 半導体モジュール | |
JP2677242B2 (ja) | 半導体装置及びその製造方法 | |
JP4663172B2 (ja) | 半導体装置の製造方法 | |
JP2002158315A (ja) | 半導体装置およびその製造方法 | |
JP2001250887A (ja) | 回路装置の製造方法 | |
JP2002083890A (ja) | 半導体モジュール | |
JP2001237363A (ja) | 回路装置および実装基板 | |
JP3963914B2 (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040301 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040323 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040423 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041221 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050207 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050322 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050407 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090415 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100415 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110415 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120415 Year of fee payment: 7 |
|
LAPS | Cancellation because of no payment of annual fees |