JP2002237565A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法

Info

Publication number
JP2002237565A
JP2002237565A JP2001032362A JP2001032362A JP2002237565A JP 2002237565 A JP2002237565 A JP 2002237565A JP 2001032362 A JP2001032362 A JP 2001032362A JP 2001032362 A JP2001032362 A JP 2001032362A JP 2002237565 A JP2002237565 A JP 2002237565A
Authority
JP
Japan
Prior art keywords
semiconductor chip
die pad
semiconductor device
lead
lead frame
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2001032362A
Other languages
English (en)
Other versions
JP4637380B2 (ja
JP2002237565A5 (ja
Inventor
Shunichi Abe
俊一 阿部
Tetsuya Kamibayashi
哲也 上林
Tadao Izumi
直生 和泉
Akira Yamazaki
暁 山崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2001032362A priority Critical patent/JP4637380B2/ja
Priority to US09/892,539 priority patent/US6737736B2/en
Priority to DE10142585A priority patent/DE10142585B4/de
Priority to KR10-2001-0063287A priority patent/KR100445501B1/ko
Publication of JP2002237565A publication Critical patent/JP2002237565A/ja
Priority to US10/810,813 priority patent/US6965154B2/en
Publication of JP2002237565A5 publication Critical patent/JP2002237565A5/ja
Application granted granted Critical
Publication of JP4637380B2 publication Critical patent/JP4637380B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3201—Structure
    • H01L2224/32012—Structure relative to the bonding area, e.g. bond pad
    • H01L2224/32014—Structure relative to the bonding area, e.g. bond pad the layer connector being smaller than the bonding area, e.g. bond pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06562—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking at least one device in the stack being rotated or offset
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

(57)【要約】 【課題】 面積を増大させることなく薄肉化することに
より小型化、高密度化をはかった半導体装置およびその
製造方法を提供する。 【解決手段】 平面的に見て半導体チップ１ａ，１ｂが
配置された領域の外側に端子電極４ａが配置され、端子
電極の高さ位置範囲と重なる高さ位置範囲を占めるよう
に位置する下側の半導体チップ１ｂと、下側の半導体チ
ップの上側に位置する上側の半導体チップ１ａと、上側
と下側の半導体チップと端子電極とを接続するワイヤ５
と、上側、下側の半導体チップとワイヤとを封止する封
止樹脂６とを備え、封止樹脂の底面が端子電極の底面と
同一平面上に位置する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体装置および
その製造方法に関し、より具体的には、半導体チップを
高密度に積層した半導体装置およびその製造方法に関す
るものである。
【０００２】
【従来の技術】従来の半導体チップの実装においては、
１個の半導体チップを１つのリードフレームにダイボン
ドする方法が主流であった。図３６は、このような従来
の半導体装置を示す断面図である。半導体チップ１０１
は、リードフレームと一体化しているダイパッド１０３
の上に、直接、接着剤や両面テープにより取り付けられ
る。半導体チップの端子電極（図示せず）とリード端子
１０４とは、ワイヤ１０５によって接続され、さらに湿
気や衝撃等から保護するために封止樹脂によって封止さ
れる。この半導体装置は製造も容易であり、多くの実績
を有するが、単位容積に収納する半導体チップの割合が
低いという問題を有していた。
【０００３】このため、図３７に示すように、２個の半
導体チップ１０１ａ，１０１ｂを積層する半導体装置の
提案がなされた（特開2000-156464号公報）。この半導
体装置では、一方のフレーム１０４ａに下側の半導体チ
ップ１０１ｂが接着剤１０７によって取り付けられ、他
方のフレーム１０４ｂに上側の半導体チップ１０１ａが
取り付けられ、さらに両方の半導体チップどうしが接着
剤１０７によって接着される。両方の半導体チップの端
子電極（図示せず）とリード端子（図示せず）とは、ワ
イヤ（図示せず）によって接続され、封止樹脂１０６に
よって封止される。上記図３７に示す半導体装置では、
平面的に見て半導体チップが少しずれて、大略重なって
配置されている。このため、図２に示す半導体装置は図
１に示す半導体装置に比較して、大幅な高密度化が可能
となった。
【０００４】
【発明が解決しようとする課題】しかしながら、絶え間
ない微細化の歴史を経て微細化してきた半導体チップの
厚さは、今や、リードフレームの厚さ程度以下にまで薄
くなってきた。このような半導体チップの高密度化の進
展に比較して、半導体チップを実装した半導体装置の高
密度化の達成度は不充分であるといえる。とくに、これ
まで着目される機会が少なかった半導体装置の薄肉化の
達成度は不充分であるといえる。このため、携帯電話器
等の携帯情報端末、デジタルカメラ、ビデオカメラ等の
急激な拡大に伴い、半導体装置の厚さに着目した小型
化、高密度化の要求が強く出されている。また、上記の
用途に限らず、面積を増大させることなく薄肉化をとも
なって半導体装置を小型化、高密度化することは、多く
の用途に対して望ましい効果をもたらす。
【０００５】そこで、本発明は、面積を増大させずに薄
肉化することにより小型化、高密度化をはかった半導体
装置およびその製造方法を提供することを目的とする。
【０００６】
【課題を解決するための手段】本発明の第１の局面にお
ける半導体装置は、平面的に見て、半導体チップが配置
された領域の外側に端子電極が配置された半導体装置で
ある。この半導体装置は、端子電極の高さ位置範囲と重
なる高さ位置範囲を占めるように位置する下側の半導体
チップと、下側の半導体チップの上側に位置する上側の
半導体チップと、上側および下側の半導体チップと端子
電極とを接続するワイヤと、上側および下側の半導体チ
ップおよびワイヤを封止する封止樹脂とを備え、封止樹
脂の底面が端子電極の底面と同一平面上に位置する（請
求項１）。
【０００７】この構成によれば、端子電極の厚さのすべ
てを半導体チップの厚さに加える形で、半導体装置の厚
さを構成しない。すなわち、半導体装置の厚さに、端子
電極の厚さはまったく影響しないか、または影響すると
しても端子電極の厚さの一部のみが加算されるだけであ
る。このため、端子電極が形成されているリードフレー
ムの厚さに関係なく、半導体装置を薄くすることがで
き、その結果、携帯情報端末等の製品の小型化、高密度
化を推進することが可能になる。また、封止樹脂と端子
電極の底面とを同じ平面とすることにより、たとえば、
粘着テープの上に端子電極を貼着して、上記の構造の半
導体装置を構成し、粘着テープを封止樹脂の洩れ防止シ
ートを兼ねた封止樹脂の外形形成面にして樹脂封止する
ことができるので、製造が容易となる。
【０００８】上記本発明の第１の局面における半導体装
置では、たとえば、上側の半導体チップが、端子電極と
ともに同一平面上に配置されたダイパッド部に支持さ
れ、下側の半導体チップが、平面的に見てダイパッド部
に重複しないように配置されることができる（請求項
２）。
【０００９】この構成により、上側に位置する上側の半
導体チップを強固に支持することができる。上側の半導
体チップがダイパッド部とともに、下側の半導体チップ
にも接着されてもよい。または、上側および下側の半導
体チップが離れて、間に封止樹脂が充填されていてもよ
い。ここで、「支持する」とは接着剤やダイボンド材等
によって接着され、支持することを含んでいる。
【００１０】上記本発明の第１の局面における半導体装
置では、たとえば、下側の半導体チップの底面が封止樹
脂の底面と同じ平面上にあり、封止樹脂から露出するこ
とができる（請求項３）。
【００１１】この構成によれば、たとえば、粘着テープ
の上に端子電極とともに下側の半導体チップを貼着し
て、この半導体装置を組み立てることができるので、製
造が容易になる。また、第２の半導体装置を第１の半導
体装置によってのみ支持することにより、ダイパッド部
を省略することもでき、製造コストを低減することが可
能となる。
【００１２】上記本発明の第１の局面における半導体装
置では、たとえば、上側の半導体チップが、端子電極よ
り上側に位置するダイパッド部に支持され、下側の半導
体チップの底面が封止樹脂によって封止されることがで
きる（請求項４）。
【００１３】この構成によれば、ダイパッド部に支持さ
れる上側の半導体チップに下側の半導体チップがぶら下
げるように支持されるので、下側の半導体チップは端子
電極の底面から離して内方に配置させることができる。
このため、下側の半導体チップも封止樹脂によって封止
されるでの、半導体装置の全部分を湿気や直接的な打撃
等から保護することが可能となる。
【００１４】上記本発明の第１の局面における半導体装
置では、たとえば、外側に配置された端子電極が、半導
体チップを取り囲むように四周に配置されたＱＦＮ(Qua
d Flat Non-Lead Package)タイプの半導体装置である
（請求項５）。
【００１５】四周に端子電極が配置されているので、ワ
イヤリングの際、半導体チップと接続する端子電極が近
くに位置する。このため、２つの半導体チップを部分的
に重ねる際の重ね方の自由度を増大させることができ
る。
【００１６】上記本発明の第１の局面における半導体装
置では、たとえば、上側および下側の半導体チップは矩
形であり、半導体チップの接続端子が矩形の対向する短
辺に沿って配置され、上側および下側の半導体チップ
は、平面的に見て矩形どうしが交差するように配置され
ることができる（請求項６）。
【００１７】この構成により、接続端子は４辺に分布す
ることになり、半導体チップの側で上記ワイヤが空間的
に混んで干渉することがなくなる。とくに、四周に端子
電極が配置されたＱＦＮタイプでは、４辺に配置された
接続端子と四周に配置された端子電極とを短いワイヤに
よって整然と接続することが可能となる。
【００１８】上記本発明の第１の局面における半導体装
置では、たとえば、外側に配置された端子電極が、半導
体チップを挟んで対向する２辺に沿って配置されたリー
ドであることができる（請求項７）。
【００１９】この構成により、薄型のＴＳＯＰ型の半導
体装置を容易に簡単な方法により製造することができ、
能率向上、歩留り向上により、製造コストを低減するこ
とが可能となる。
【００２０】本発明の第２の局面における半導体装置
は、平面的に見て対向する２辺のそれぞれに設けられた
第１のリード部および第２のリード部の間に半導体チッ
プが配置されたＴＳＯＰ(Thin Small Outline Packag
e）タイプの半導体装置である。この半導体装置では、
第１のリード部と同じ平面に位置することなく一体的に
連続し、第１および第２のリード部の最も高い位置の表
面と、最も低い位置の表面との間の中心位置を通る平面
である基準平面に対して上側に位置する第１のダイパッ
ド部と、第２のリード部と同じ平面に位置することなく
一体的に連続し、基準平面に対して下側に位置する第２
のダイパッド部と、第１および第２のリード部の高さ位
置範囲と重なる高さ位置範囲を占めるように位置する部
分的に重ねられた２つの半導体チップであって、第１の
ダイパッド部によって支持される下側の半導体チップ
と、第２のダイパッド部によって支持される上側の半導
体チップとを備える（請求項８）。
【００２１】この構成によっても、リードフレームの厚
さのすべてを半導体チップの厚さに加える形で、半導体
装置の厚さを構成しない。すなわち、半導体装置の厚さ
に、リードフレームの厚さはまったく影響しないか、ま
たは影響するとしてもリードフレームの厚さの一部のみ
が加算されるだけである。このため、半導体装置を薄く
することができる。また、基準平面を中心にして上下対
称に部材が配置され、熱応力や残留応力が上下に不均一
に生じにくいので、反り等のひずみ変形が生じにくい。
上記の上側および下側の半導体チップは接着されていて
もよいし、接着されて隙間があり、封止樹脂が充填され
ていてもよい。なお、上記の「支持」は、接着された２
つの半導体チップの一方に、直接、接着され支持するこ
とを指し、力学的に総合的に考察した場合、結局、どち
らのダイパッド部も協働して両方の半導体チップを支持
することになる場合をも含んでいる。また、基準平面
は、上記のリード部を構成する平面に平行な平面であ
る。
【００２２】上記本発明の第２の局面における半導体装
置では、たとえば、第１のダイパッド部は、基準平面の
上側に前記第１のリードを含んで位置する第１のリード
フレームに設けられ、第２のダイパッド部は、基準平面
の下側に第２のリード部を含んで位置する第２のリード
フレームに設けられることができる（請求項９）。
【００２３】この構成により、重ねた２枚のリードフレ
ームを用いて半導体装置を製造することができるので、
２枚のリードフレームへの２つの半導体チップの積層を
容易に能率的に行なうことができる。
【００２４】上記本発明の第２の局面における半導体装
置では、たとえば、第１のダイパッド部は、第１のリー
ド部の端の部分から第２のリード部の手前に向かって延
びる第１の延長部と、当該第１の延長部に連続して第１
のリード部に平行に延びる第１の対向部とを備えたＬ字
形状であり、第２のダイパッド部は、第１のダイパッド
部に平面的に見て対向するように配置され、第２のリー
ド部の端の部分から第２のリード部の手前に向かって延
びる第２の延長部と、当該第２の延長部に連続して第２
のリード部に平行に延びる第２の対向部とを備えたＬ字
形状であり、第１の延長部および第１の対向部の下面が
下側の半導体チップを支持し、第２の延長部および第２
の対向部の上面が上側の半導体チップを支持することが
できる（請求項１０）。
【００２５】このようなＬ字形状のダイパッド部を用い
ることにより、薄型高密度の半導体装置を、高能率で製
造することができる。
【００２６】上記本発明の第２の局面における半導体装
置では、たとえば、第１および第２のリード部と、第１
および第２のダイパッド部とは、１枚の共通のリードフ
レームに一体的に形成されたものであり、基準平面は、
リードフレームの厚さ中心を通る平面であり、第１のダ
イパッド部が部分的に重ねられた半導体チップの下側の
半導体チップを支持し、第２のダイパッド部が上側の半
導体チップを支持することができる（請求項１１）。
【００２７】この構造は簡単で分り易いために、高歩留
りで能率よく短納期で製造することができる。また、基
準平面に上下対称に部材が配置されるので、熱ひずみや
残留応力等に起因する反りが発生しにくくなる。
【００２８】上記本発明の第２の局面における半導体装
置では、たとえば、第１のダイパッド部の厚さ中心と、
第２のダイパッド部の厚さ中心とは、リードフレームの
厚さの半分と上側および下側の半導体チップを接着して
いる接着層の厚さの半分とを加えた距離だけ、互いに逆
の上下方向に、基準平面から離れることが望ましい（請
求項１２）。
【００２９】この基準平面に関して厳密な対称性が保た
れ、上述の反り等に対して大きな耐久性を得ることが可
能となる。
【００３０】本発明の第１の局面の半導体装置の製造方
法は、平面的に見て、半導体チップが配置された領域の
外側に端子電極が配置された半導体装置の製造方法であ
る。この製造方法は、粘着シート上に端子電極および下
側の半導体チップを貼り付けるシート上貼着工程と、下
側の半導体チップの上に上側の半導体チップを接着する
半導体チップ積層工程と、下側の半導体チップおよび上
側の半導体チップのそれぞれと端子電極とをワイヤで接
続するワイヤ接続工程と、粘着シートの上に配置された
端子電極、下側の半導体チップ、上側の半導体チップお
よびワイヤを樹脂により封止する樹脂封止工程と、樹脂
封止工程で樹脂封止されたものから粘着シートを剥離す
る粘着シート剥離工程とを備える（請求項１３）。
【００３１】この構成により、粘着シート上に端子電極
や半導体チップを配置し、樹脂封止工程において、樹脂
洩れ防止と封止樹脂の外形面形成とを兼ね備えたシート
として用いることができる。このため、端子電極の厚さ
が半導体装置の厚さにまったく加算されないか、または
端子電極の一部の厚さが加算されるだけの薄い半導体装
置を簡便に、かつ安価に製造することが可能となる。
【００３２】上記本発明の第１の局面の半導体装置の製
造方法において、シート上貼着工程では、たとえば、端
子電極および下側の半導体チップとともにダイパッド部
を貼着し、半導体チップ積層工程では、上側の半導体チ
ップをダイパッド部に接着することができる（請求項１
４）。
【００３３】この構成により、上側の半導体チップはダ
イパッド部に支持されるので、下側の半導体チップの位
置の設定の自由度が増す。すなわち、製造途中、下側の
半導体チップを粘着テープに支持され、製造後、底面に
露出させる配置とすることもできるし、上側の半導体チ
ップにぶら下げるように支持させることができる。この
結果、下側の半導体チップは底面から内方に離し、外面
を封止樹脂で形成することができ、湿気や打撃に強い構
造を得ることができる。
【００３４】上記本発明の第１の局面の半導体装置の製
造方法において、たとえば、シート上貼着工程では、端
子電極およびダイパッド部のみが貼着され、半導体チッ
プ積層工程では、あらかじめ接着され下側の半導体チッ
プと上側の半導体チップとを含む積層半導体チップの上
側の半導体チップを、ダイパッド部に接着することがで
きる（請求項１５）。
【００３５】下側の半導体チップを底面から内方に離し
て位置させる場合、この製造方法により製造することが
できる。
【００３６】上記本発明の第１の局面の半導体装置の製
造方法において、たとえば、シート上貼着工程では、下
側の半導体チップのみが貼着され、半導体チップ積層工
程では、上側の半導体チップがあらかじめ接着されたダ
イパッド部が、端子電極とともに、粘着シートに貼着さ
れることができる（請求項１６）。
【００３７】製造現場の状況に応じて、このような製造
方法によっても、厚さの薄い半導体装置を能率よく製造
することができる。上側および下側の半導体チップは、
接着剤で接着されてもよいし、隙間があってその隙間に
封止樹脂が充填されていてもよい。
【００３８】本発明の第２の局面の半導体装置の製造方
法は、第１のリード部および下側の半導体チップが配置
される領域の周縁部に沿って当該第１のリード部の端か
らＬ字形状に延びる第１のダイパッド部を備える第１の
リードフレームと、第２のリード部および平面的に見て
第１のダイパッド部に対向するように、上側の半導体チ
ップが配置される領域の周縁部に沿って当該第２のリー
ド部の端からＬ字形状に延びる第２のダイパッド部を備
える第２のリードフレームとを、平面的に見て上側およ
び下側の半導体チップを配置する部分を挟んで第１およ
び第２のリード部が対向するように、第１のリードフレ
ームを上側にして重ねるリードフレーム積層工程と、第
１のダイパッド部に下側の半導体チップを、また第２の
ダイパッド部に上側の半導体チップを接着する半導体チ
ップ接着工程と、第１のリードフレームと第２のリード
フレームとの重なった部分を溶接する溶接工程と、上側
および下側の半導体チップと端子電極とをワイヤで接続
するワイヤボンド工程と、溶接箇所の内側領域を樹脂に
より封止する樹脂封止工程と、樹脂封止工程で樹脂封止
された第１および第２のリード部と上側および下側の半
導体チップとを含む部分の外側を切断して除く切断除去
工程とを備える（請求項１７）。
【００３９】この製造方法により、２枚のリードフレー
ムと溶接とを用いて厚さの薄い高密度の半導体装置を能
率よく製造することができる。
【００４０】上記本発明の第２の局面の半導体装置の製
造方法では、たとえば、リードフレーム積層工程と半導
体チップ接着工程における動作の一部が、リードフレー
ム積層工程および半導体チップ接着工程を合わせた工程
において、順序を変えて行なわれることが望ましい（請
求項１８）。
【００４１】製造現場によっては、リードフレーム積層
工程においてあらかじめ片方のダイパッド部に半導体チ
ップを接着しておいたほうが能率的な場合がある。この
ような動作の順序の改変は、上記の構成のように、各工
程間で順序を変えて行なうことが望ましい。
【００４２】上記本発明の第２の局面の半導体装置の製
造方法では、たとえば、リードフレーム積層工程と半導
体チップ接着工程とを合わせた工程が、上側および下側
の半導体チップを第１および第２のダイパッド部に接着
するダイボンド材を配置するダイボンド材配置工程を備
えることができる（請求項１９）。
【００４３】２つのリードフレームのうち、一方のリー
ドフレームを下向きにしたり、または両方のリードフレ
ームを傾けることが避けられないので、流動性の高い接
着剤を用いるよりは、ダイボンド材を用いることが望ま
しい。この結果、安定性に優れた製造工程を構成するこ
とが可能になる。
【００４４】
【発明の実施の形態】次に、図面を用いて、本発明の実
施の形態について説明する。
【００４５】（実施の形態１）図１は、本発明の実施の
形態１における半導体装置が示されている模式的斜視図
である。この半導体装置は、製造に用いられた粘着シー
ト８がそのまま貼着されているが、剥がす必要がある。
図１において、ダイパッド４ｂと端子電極であるリード
４ａと、下側の半導体チップ１ｂとは、粘着シート８の
上に接している。ただし、リード４は粘着シート８と接
するように配置される必要があるが、ダイパッド４ｂは
粘着シートと接してもよいし、粘着シートから離れて上
方に位置してもよい。ダイパッド４ｂとリード４ａと
は、同じ厚さであり、同じ１枚の板から打ち抜き加工等
によって形成することができる。上側の半導体チップ１
ａは、下側の半導体チップ１ｂの上の接着剤７およびダ
イパッド４ｂの上の接着剤７に接して、配置されてい
る。上下の半導体チップ１ａ，１ｂでは、いずれも、そ
の接続端子（図示せず）がワイヤ５によってリード４ａ
と接続され、所定の配線がなされている。これらを固定
するとともに、湿気や外力から保護するために、封止樹
脂６が粘着テープと接している部分を除いて全体を覆っ
ている。
【００４６】（製造方法Ａ）：次に、図１に示す半導体
装置の製造方法Ａについて説明する。まず、図２に示す
ように、粘着シート８に下側の半導体チップ１ｂを貼着
する。次いで、図３に示すように、半導体チップ１ｂの
上の所定範囲に接着剤７を塗布する。一方、図２と図３
の流れとは別に、図４に示すように、ダイパッド４ｂと
リード４ａとを含むリードフレームを粘着シート８に貼
着させ、次いで、ダイパッド４ｂの上に接着剤７を塗布
し、その上に上側の半導体チップ１ａを載せ固定する。
次いで、図３に示す接着剤７の上に、図５の上側の半導
体チップ１ａが載って固定されるように位置合わせし
て、粘着シート８にリード４ａとダイパッド４ｂとを貼
着する（図６）。この後の工程の図示は省略し、説明の
み行なう。上側の半導体チップ１ａおよび下側の半導体
チップ１ｂの接続端子とは、ワイヤによって接続され、
その後、封止樹脂によって封止され、それぞれの部分が
固定される。次いで、粘着シートを剥離する。本実施の
形態における半導体装置では、この粘着シートの剥離に
よって、リードと、ダイパッドと、下側の半導体チップ
とは露出する。
【００４７】（製造方法Ｂ）：次に、上記の製造方法Ａ
とは異なる変形した製造方法Ｂについて説明する。ま
ず、図７に示すように、粘着シート８に、リード４ａお
よびダイパッド４ｂを含むリードフレームと、下側の半
導体チップ１ｂとを貼着する。上述したように、本実施
の形態の対象とする半導体チップの厚さはリードフレー
ムの厚さとほぼ同じかそれより薄いので、図７におい
て、半導体チップ１ｂの上面は、リード４ａやダイパッ
ド４ｂの上面とほぼ同じ高さか、それより低い。次い
で、図８に示すように、下側の半導体チップ１ｂの上面
の所定範囲およびダイパッドの上面に適当な厚さの接着
剤７を塗布する。この接着剤の上に上側の半導体チップ
１ａを載せて固定すれば、図６の構成の中間製品ができ
る。この後のワイヤリングや樹脂封止の工程は、上記製
造方法Ａの工程と同じである。
【００４８】（詳細構造）：次に、図１の半導体装置に
ついて、より詳しく説明する。図９は、本実施の形態の
半導体装置を製造途中において、リードフレーム４の周
辺部も含んだ切断前の状態を示す平面図である。リード
４ａの中間を通って、２個の半導体チップ１ａ，１ｂを
取り囲む２重線Ｌｍは、樹脂封止の際の外側表面となる
モールド外形を示す線である。個々の半導体装置を切り
出すカットラインは、モールドラインを含むその外側の
領域の適当な位置に配置する。リードの外周に隙間をお
いて配置されたスリット１２は、切断が容易になるよう
に配置したスリットである。実際の製造では、たとえ
ば、製造方法Ｂの方法では、テープ状のリードフレーム
や下側の半導体チップが、テープ状の粘着シートに、連
続的に貼着され、半導体装置の中間製品が、次々とライ
ン的に製造されてゆく。
【００４９】図１０〜図１３は、それぞれ図９における
Ａ-Ａ’、Ｂ-Ｂ’、Ｃ-Ｃ’およびＤ-Ｄ’断面図であ
る。粘着テープを除いた後、露出している部材は、封止
樹脂によって、封止され固定されている。これらの図で
は、半導体チップ１ａ，１ｂとリード４ａとを接続する
ワイヤの記載は省略されているが、封止樹脂の厚さは、
ワイヤを封止するのに十分な厚さとされている。
【００５０】上記の構成によれば、リードの間に半導体
チップを収納し、その上に半導体チップを重ねて配置す
ることにより、面積を増加させることなく、効率的に厚
さを薄くすることができる。
【００５１】（変形例１）：次に、本発明の実施の形態
１の変形例１について説明する。図１４〜図１７は、そ
れぞれ、変形例１の半導体装置における、図９のＡ-
Ａ’、Ｂ-Ｂ’、Ｃ-Ｃ’およびＤ-Ｄ’線に対応する位
置の断面図である。この変形例１では、ダイパッド４ｂ
が少し上方にシフトするように加工してある。ダイパッ
ドの上方へのシフトに対応して、上側の半導体チップ１
ａおよび下側の半導体チップは、ともに自ずと上方にシ
フトした配置をとる。他の部分の構造は、実施の形態１
と同じである。このため、下側の半導体チップ１ｂの下
側には、封止樹脂が回り込む。粘着シートを除いたと
き、下側の半導体チップ１ｂとダイパッド４ｂとが、裏
面に露出することはない。
【００５２】この変形例１の製造方法は、次の通りであ
る。上述の製造方法Ｂにおいて、図７の段階で、下側の
半導体チップ１ｂを粘着シート８に貼着させず、リード
４ａとダイパッド４ｂとを含むリードフレームのみを粘
着シートに貼着させる。その後、上側の半導体チップ１
ａと下側の半導体チップ１ｂとを交差させて接着剤で接
着し、あらかじめ一体化する。その後、一体化した半導
体チップの上側の半導体チップを、接着剤を塗布したダ
イパッドに載せ固定する。
【００５３】この変形例１の半導体装置では、厚さの減
少は、図１０〜図１３の半導体装置ほど大きくないが、
裏面に半導体チップが露出しないので、より高いレベル
で湿気や外力に保護される利点がある。
【００５４】（変形例２）：図１８〜図２１は、本発明
の実施の形態１の変形例２における半導体装置の、図９
のＡ-Ａ’、Ｂ-Ｂ’、Ｃ-Ｃ’およびＤ-Ｄ’線に対応す
る位置の断面図である。この変形例２では、上側の半導
体チップ１ａと下側の半導体チップ１ｂとの厚さが相違
する点に、上述の実施の形態に比べて、特徴がある。他
の部分の構造は、変形例１と同じである。この変形例２
のダイパッド４ｂは、上方にシフトしており、したがっ
て、変形例１の製造方法を用いることができる。
【００５５】この構成によれば、半導体チップの種類の
どのような組合せにも本発明を適用することができ、汎
用性をもって厚さが薄い多くの半導体装置を得ることが
可能となる。
【００５６】（実施の形態２）図２２は、本発明の実施
の形態２における半導体装置を説明する模式的斜視図で
ある。同図において、リードフレーム１４，１５は、リ
ード部１４ａ，１５ａとダイパッド部１４ｂ，１５ｂと
を含んでいる。リード部１４ａ，１５ａは、本来、多数
のリードピンが形成されているが、図２２では、全体構
成を提示することを重視し、複雑化を避けるために、リ
ードピンのそれぞれまで区別して描かれていない。リー
ド部１４ａと、ダイパッド部１４ｂとは、ほぼ同一平面
上に位置するが、いずれかが上方または下方にシフトす
るように加工されていてもよい。ダイパッド部１４ｂ
は、延長部４４ｂと対向部５４ｂとを備えている。もう
一方のリードフレーム１５についても同様であり、ダイ
パッド部１５ｂは、延長部４５ｂと対向部５５ｂとを備
えている。
【００５７】上側のリードフレーム１４のダイパッド部
１４ｂには、ダイボンド材１７を介して半導体チップ１
ｂが接着され、下側のリードフレーム１５のダイパッド
部１５ｂには、ダイボンド材１７を介して半導体チップ
１ａが接着される。２つの半導体チップ１ａ，１ｂは、
上記のように固定された上で、さらにダイボンド材１７
によって互いに接着されている。上側の半導体チップ１
ａの接続端子（図示せず）とリード部１４ａのリードピ
ン（図示せず）とは、ワイヤ５によって接続されてい
る。これらの全体を封止樹脂によって封止して、湿気や
外力から半導体装置の中身を保護している。
【００５８】図２３は、本発明の実施の形態２における
半導体装置を説明するための断面図である。上側のリー
ドフレーム１４のダイパッド部１４ｂが、ダイボンド材
１７を介して下側の半導体チップ１ｂを支持し、下側の
リードフレーム１５のダイパッド部１５ｂが、ダイボン
ド材１７を介して上側の半導体チップ１ａを支持してい
る。基準平面Ｐは、上側のリードフレーム１４の厚さ中
心と下側のリードフレーム１５の厚さ中心との中間を通
る平面である。ワイヤ５のうちの１本がダイパッド部１
４ｂ，１５ｂに接続されているのは、グランド（アー
ス）をとるためである。図２３によれば、基準平面Ｐか
ら、上下にずれて位置する２つのリードフレームの間
に、重なった２個の半導体装置を配置するので、半導体
装置１ａ，１ｂとリードフレーム１４，１５とが、平面
的に見て重なることがなく、したがって厚さ部分を一緒
に構成することがない。このため、半導体装置の厚さを
薄くすることが可能となる。
【００５９】次に、図２２または図２３に示す半導体装
置の製造方法について説明する。図２４は上側のリード
フレーム１４を示す図であり、図２５は下側のリードフ
レーム１５を示す図である。リードフレーム１４，１５
では、リード部１４ａ，１５ａとダイパッド部１４ｂ，
１５ｂとは、上フレーム１４ｃ，１５ｃと下フレーム１
４ｄ，１５ｄとの間に形成されている。図２６は、下側
の半導体チップ１ｂが上側のリードフレーム１４のダイ
パッド部１４ｂの下面に取り付けられた想像図である。
また、図２７は、上側の半導体チップ１ｂが下側のリー
ドフレーム１５のダイパッド部１５ｂの上面に取り付け
られた想像図である。実際の製造にあたって、両方のリ
ードフレームを重ねる前においては、両方のリードフレ
ームのどちらか一方にのみ半導体チップを固定する。両
方のリードフレームを重ねる前に、両方のリードフレー
ムともに半導体チップを固定すると、重ね合わせにおい
て支障をきたすことになる。
【００６０】図２８は、位置関係を示すために、半導体
チップを１つも取り付けずに上側のリードフレーム１４
と、下側のリードフレーム１５とを重ね合わせたときの
平面図である。図２８において、上側のリードフレーム
１４のダイパッド部１４ｂは、下側のリードフレーム１
５のダイパッド部１５ｂの上側に位置している。ダイパ
ッド部１４ｂの下面に下側の半導体チップ１ｂを取り付
けたとき、その下側の半導体チップ１ｂとダイパッド部
１５ｂとは、ほぼ同じ高さに位置する。また、下側のダ
イパッド部１５ｂの上面に上側の半導体チップ１ａを取
り付けたとき、その上側の半導体チップ１ａとダイパッ
ド部１４ｂとは、ほぼ同じ高さに位置する。
【００６１】図２９は、２枚のリードフレーム１４，１
５のダイパッド部１４ｂ，１５ｂの所定位置に、それぞ
れ１個の半導体チップを取り付けて重ね、四隅にスポッ
ト溶接を行なった状態の平面図である。ダイボンド材の
記載は省略してある。このスポット溶接によって２枚の
リードフレームをしっかりと連結した後、上側の半導体
チップ１ａは上側のリード部１４ｂと、また、下側の半
導体チップ１ｂは下側のリード部１５ｂと、それぞれワ
イヤによって接続される。図２９のモールドラインＬｍ
が囲む範囲内に封止樹脂を充填し、かつ上側と下側とを
被覆して、半導体チップ、ワイヤ等を封止する。その
後、図２９のカットラインＬｃに沿って切断して、半導
体装置を取り出す。
【００６２】図３０〜図３３は、それぞれ図２９の、Ａ
-Ａ’、Ｂ-Ｂ’、Ｃ-Ｃ’およびＤ-Ｄ’断面図である。
これらの図から、ＴＳＯＰタイプの半導体装置におい
て、周囲をリードフレームに囲まれた中に２つの半導体
チップを配置することにより、厚さを薄くできることが
分る。また、本実施の形態２における製造方法は、スポ
ット溶接を用いて能率よく製造できるので、安価かつ大
量に半導体装置を製造するのに適している。
【００６３】（実施の形態３）図３４は、本発明の実施
の形態３における中間段階の半導体装置の平面図であ
る。また、図３５は、図３４の半導体装置のＡ-Ａ’断
面図である。本実施の形態では、リードフレーム２４
は、リード部２４ａと。ダイパッド部２４ｂ，２４ｃと
を有する。左右に位置するリード部２４ａは、同一平面
上に位置している。基準平面Ｐは、リードフレーム２４
の厚さ中心を通る平面である。ダイパッド部２４ｂは、
右側のリードフレームから上方にシフトするように加工
されており、また、ダイパッド部２４ｃは、左側のリー
ドフレームかた下方にシフトするように加工されてい
る。これらのシフト距離Ｓは、図３５に示すように、基
準平面Ｐからリードフレーム２４の厚さの半分と、ダイ
ボンド材１７の厚さの半分とを加えた長さである。上側
にシフトしたダイパッド部２４ｂの下面には、ダイボン
ド材１７を介して下側の半導体チップ１ｂが取り付けら
れ、下側にシフトしたダイパッド部２４ｃの上面には、
ダイボンド材１７を介して上側の半導体チップ１ａが取
り付けられている。
【００６４】上記の構造によれば、２個の半導体チップ
が重なった部分とリードフレームとが重なることがな
く、かつ、半導体チップ等が、リードフレームに対して
上下方向に対称の配置となる。このため、熱ひずみや応
力分布の不均一が生じにくく、反り等の変形に対し、大
きな抵抗力を有する。また、封止樹脂の無駄な厚さ部分
を生じない。
【００６５】上記において、本発明の実施の形態につい
て説明を行なったが、上記に開示された本発明の実施の
形態は、あくまで例示であって、本発明の範囲はこれら
発明の実施の形態に限定されない。本発明の範囲は、特
許請求の範囲の記載によって示され、さらに特許請求の
範囲の記載と均等の意味および範囲内でのすべての変更
を含むものである。
【００６６】
【発明の効果】本発明の半導体装置は、面積の増大なし
に薄肉化をはかることができるので、携帯情報端末等の
製品に用いることにより小型化および高密度化を推進す
ることができる。また、本発明の半導体装置の製造方法
によれば、高品質の上記の半導体装置を安価に能率よく
大量生産することが可能となる。
【図面の簡単な説明】
【図１】 本発明の実施の形態１の半導体装置を示す模
式的斜視図である。
【図２】 図１の半導体装置の製造方法Ａにおいて、粘
着シートに下側の半導体チップを貼着した段階の斜視図
である。
【図３】 図２の状態に対して、半導体チップの所定領
域に接着剤を塗布した段階の斜視図である。
【図４】 図２および図３の工程とは別に、リードとダ
イパッドとを備えるリードフレームを示す斜視図であ
る。
【図５】 図４のダイパッド上に上側の半導体チップを
接着した段階の斜視図である。
【図６】 図３の下側の半導体チップの上に交差させ
て、図５の上側の半導体チップを接着した段階の斜視図
である。
【図７】 図１の半導体装置の製造方法Ｂにおいて、粘
着シートの上にリードフレームと下側の半導体チップと
を貼着した段階の斜視図である。
【図８】 図７の状態の半導体チップの表面の所定領域
に接着剤を塗布した段階の斜視図である。
【図９】 実施の形態１の半導体装置の製造途中におい
て、図１の半導体装置の周囲のリードフレームをも含め
た平面図である。
【図１０】 図９のＡ-Ａ’断面図である。
【図１１】 図９のＢ-Ｂ’断面図である。
【図１２】 図９のＣ-Ｃ’断面図である。
【図１３】 図９のＤ-Ｄ’断面図である。
【図１４】 本発明の実施の形態１の変形例１における
半導体装置の図９のＡ-Ａ’に対応する断面図である。
【図１５】 本発明の実施の形態１の変形例１における
半導体装置の図９のＢ-Ｂ’に対応する断面図である。
【図１６】 本発明の実施の形態１の変形例１における
半導体装置の図９のＣ-Ｃ’に対応する断面図である。
【図１７】 本発明の実施の形態１の変形例１における
半導体装置の図９のＤ-Ｄ’に対応する断面図である。
【図１８】 本発明の実施の形態１の変形例２における
半導体装置の図９のＡ-Ａ’に対応する断面図である。
【図１９】 本発明の実施の形態１の変形例２における
半導体装置の図９のＢ-Ｂ’に対応する断面図である。
【図２０】 本発明の実施の形態１の変形例２における
半導体装置の図９のＣ-Ｃ’に対応する断面図である。
【図２１】 本発明の実施の形態１の変形例２における
半導体装置の図９のＤ-Ｄ’に対応する断面図である。
【図２２】 本発明の実施の形態２における半導体装置
の模式的斜視図である。
【図２３】 本発明の実施の形態２における半導体装置
の断面図である。
【図２４】 図２２の上側のリードフレームの平面図で
ある。
【図２５】 図２２の下側のリードフレームの平面図で
ある。
【図２６】 図２２の上側のリードフレームのダイパッ
ド部の下面に下側の半導体チップを取り付けた想像図で
ある。
【図２７】 図２２の下側のリードフレームのダイパッ
ド部の上面に上側の半導体チップを取り付けた想像図で
ある。
【図２８】 図２４の上側のリードフレームと図２５の
下側のリードフレームとを重ねた状態の平面図である。
【図２９】 上下側のリードフレームに半導体チップを
それぞれ取り付けて重ね合わせ、スポット溶接した段階
の平面図である。
【図３０】 図２９のＡ-Ａ’断面図である。
【図３１】 図２９のＢ-Ｂ’断面図である。
【図３２】 図２９のＣ-Ｃ’断面図である。
【図３３】 図２９のＤ-Ｄ’断面図である。
【図３４】 本発明の実施の形態３における半導体装置
の平面図である。
【図３５】 図３４のＡ-Ａ’断面図である。
【図３６】 従来の半導体装置を示す断面図である。
【図３７】 従来の他の半導体装置を示す断面図であ
る。
【符号の説明】
１ａ，１ｂ 半導体チップ、４，１４，１５，２４ リ
ードフレーム、４ａ，１４ａ，１５ａ，２４ａ リード
部、４ｂ，１４ｂ，１５ｂ，２４ｂ，２４ｃダイパッド
部、５ ワイヤ、６ 封止樹脂、７ 接着剤、８ 粘着
シート、１２スリット、１４ｃ，１５ｃ 上フレーム、
１４ｄ，１５ｄ 下フレーム、１７ダイボンド材、２０
スポット溶接部、４４ｂ，４５ｂ 延長部、５４ｂ，
５５ｂ 対向部、Ｌc カットライン、Ｌm モールドラ
イン、Ｐ 基準平面、Ｓダイパッド部の基準平面からの
シフト距離。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 和泉 直生 東京都千代田区丸の内二丁目２番３号 三 菱電機株式会社内 (72)発明者 山崎 暁 東京都千代田区丸の内二丁目２番３号 三 菱電機株式会社内 Ｆターム(参考） 5F067 AA01 AA02 AB04 BE00 BE06 BE10 CB00

Claims (19)

    【特許請求の範囲】
  1. 【請求項１】 平面的に見て、半導体チップが配置され
    た領域の外側に端子電極が配置された半導体装置であっ
    て、 前記端子電極の高さ位置範囲と重なる高さ位置範囲を占
    めるように位置する下側の半導体チップと、 前記下側の半導体チップの上側に位置する上側の半導体
    チップと、 前記上側および下側の半導体チップと前記端子電極とを
    接続するワイヤと、 前記上側および下側の半導体チップおよびワイヤを封止
    する封止樹脂とを備え、 前記封止樹脂の底面が前記端子電極の底面と同一平面上
    に位置する、半導体装置。
  2. 【請求項２】 前記上側の半導体チップが、前記端子電
    極とともに前記同一平面上に配置されたダイパッド部に
    支持され、前記下側の半導体チップが、平面的に見て前
    記ダイパッド部に重複しないように配置されている、請
    求項１に記載の半導体装置。
  3. 【請求項３】 前記下側の半導体チップの底面が、前記
    封止樹脂の底面と同じ平面上にあり、前記封止樹脂から
    露出している、請求項１または２に記載の半導体装置。
  4. 【請求項４】 前記上側の半導体チップが、前記端子電
    極より上側に位置するダイパッド部に支持され、前記下
    側の半導体チップの底面が前記封止樹脂によって封止さ
    れている、請求項１または２に記載の半導体装置。
  5. 【請求項５】 前記外側に配置された端子電極が、前記
    半導体チップを取り囲むように四周に配置されたＱＦＮ
    (Quad Flat Non-Lead Package)タイプの半導体装置であ
    る、請求項１〜４のいずれかに記載の半導体装置。
  6. 【請求項６】 前記上側および下側の半導体チップは矩
    形であり、半導体チップの接続端子が前記矩形の対向す
    る短辺に沿って配置され、前記上側および下側の半導体
    チップは、平面的に見て前記矩形どうしが交差するよう
    に配置されている、請求項１〜５のいずれかに記載の半
    導体装置。
  7. 【請求項７】 前記外側に配置された端子電極が、前記
    半導体チップを挟んで対向する２辺に沿って配置された
    リードである、請求項１〜４のいずれかに記載の半導体
    装置。
  8. 【請求項８】 平面的に見て対向する２辺のそれぞれに
    設けられた第１のリード部および第２のリード部の間に
    半導体チップが配置されたＴＳＯＰ(Thin Small Outlin
    e Package）タイプの半導体装置であって、 前記第１のリード部と同じ平面に位置することなく一体
    的に連続し、前記第１および第２のリード部の最も高い
    位置の表面と、最も低い位置の表面との間の中心位置を
    通る平面である基準平面に対して上側に位置する第１の
    ダイパッド部と、 前記第２のリード部と同じ平面に位置することなく一体
    的に連続し、前記基準平面に対して下側に位置する第２
    のダイパッド部と、 前記第１および第２のリード部の高さ位置範囲と重なる
    高さ位置範囲を占めるように位置する部分的に重ねられ
    た２つの半導体チップであって、前記第１のダイパッド
    部によって支持される下側の半導体チップと、前記第２
    のダイパッド部によって支持される上側の半導体チップ
    とを備える、半導体装置。
  9. 【請求項９】 前記第１のダイパッド部は、前記基準平
    面の上側に前記第１のリードを含んで位置する第１のリ
    ードフレームに設けられ、前記第２のダイパッド部は、
    前記基準平面の下側に前記第２のリード部を含んで位置
    する第２のリードフレームに設けられている、請求項８
    に記載の半導体装置。
  10. 【請求項１０】 前記第１のダイパッド部は、前記第１
    のリード部の端の部分から前記第２のリード部の手前に
    向かって延びる第１の延長部と、当該第１の延長部に連
    続して前記第１のリード部に平行に延びる第１の対向部
    とを備えたＬ字形状であり、前記第２のダイパッド部
    は、前記第１のダイパッド部に平面的に見て対向するよ
    うに配置され、前記第２のリード部の端の部分から前記
    第２のリード部の手前に向かって延びる第２の延長部
    と、当該第２の延長部に連続して前記第２のリード部に
    平行に延びる第２の対向部とを備えたＬ字形状であり、
    前記第１の延長部および第１の対向部の下面が前記下側
    の半導体チップを支持し、前記第２の延長部および第２
    の対向部の上面が前記上側の半導体チップを支持する、
    請求項９に記載の半導体装置。
  11. 【請求項１１】 前記第１および第２のリード部と、前
    記第１および第２のダイパッド部とは、１枚の共通のリ
    ードフレームに一体的に形成されたものであり、前記基
    準平面は、前記リードフレームの厚さ中心を通る平面で
    あり、前記第１のダイパッド部が前記部分的に重ねられ
    た半導体チップの下側の半導体チップを支持し、前記第
    ２のダイパッド部が上側の半導体チップを支持する、請
    求項８に記載の半導体装置。
  12. 【請求項１２】 前記第１のダイパッド部の厚さ中心
    と、前記第２のダイパッド部の厚さ中心とは、リードフ
    レームの厚さの半分と前記上側および下側の半導体チッ
    プを接着している接着層の厚さの半分とを加えた距離だ
    け、互いに逆の上下方向に、前記基準平面から離れてい
    る、請求項１１に記載の半導体装置。
  13. 【請求項１３】 平面的に見て、半導体チップが配置さ
    れた領域の外側に端子電極が配置された半導体装置の製
    造方法であって、 粘着シート上に前記端子電極および下側の半導体チップ
    を貼り付けるシート上貼着工程と、 前記下側の半導体チップの上に上側の半導体チップを接
    着する半導体チップ積層工程と、 前記下側の半導体チップおよび前記上側の半導体チップ
    のそれぞれと前記端子電極とをワイヤで接続するワイヤ
    接続工程と、 前記粘着シートの上に配置された端子電極、下側の半導
    体チップ、上側の半導体チップおよびワイヤを樹脂によ
    り封止する樹脂封止工程と、 前記樹脂封止工程で樹脂封止されたものから粘着シート
    を剥離する粘着シート剥離工程とを備える、半導体装置
    の製造方法。
  14. 【請求項１４】 前記シート上貼着工程では、前記端子
    電極および前記下側の半導体チップとともにダイパッド
    部が貼着され、 前記半導体チップ積層工程では、前記上側の半導体チッ
    プが前記ダイパッド部に接着される、請求項１３に記載
    の半導体装置の製造方法。
  15. 【請求項１５】 前記シート上貼着工程では、前記端子
    電極およびダイパッド部のみが貼着され、前記半導体チ
    ップ積層工程では、あらかじめ接着され下側の半導体チ
    ップと上側の半導体チップとを含む積層半導体チップの
    上側の半導体チップを、前記ダイパッド部に接着する、
    請求項１４に記載の半導体装置の製造方法。
  16. 【請求項１６】 前記シート上貼着工程では、前記下側
    の半導体チップのみが貼着され、前記半導体チップ積層
    工程では、前記上側の半導体チップがあらかじめ接着さ
    れた前記ダイパッド部が、前記端子電極とともに、前記
    粘着シートに貼着される、請求項１３〜１５のいずれか
    に記載の半導体装置の製造方法。
  17. 【請求項１７】 第１のリード部および下側の半導体チ
    ップが配置される領域の周縁部に沿って当該第１のリー
    ド部の端からＬ字形状に延びる第１のダイパッド部を備
    える第１のリードフレームと、第２のリード部および平
    面的に見て前記第１のダイパッド部に対向するように、
    上側の半導体チップが配置される領域の周縁部に沿って
    当該第２のリード部の端からＬ字形状に延びる第２のダ
    イパッド部を備える第２のリードフレームとを、平面的
    に見て前記上側および下側の半導体チップを配置する部
    分を挟んで前記第１および第２のリード部が対向するよ
    うに、前記第１のリードフレームを上側にして重ねるリ
    ードフレーム積層工程と、 前記第１のダイパッド部に前記下側の半導体チップを、
    また前記第２のダイパッド部に前記上側の半導体チップ
    を接着する半導体チップ接着工程と、 前記第１のリードフレームと前記第２のリードフレーム
    との重なった部分を溶接する溶接工程と、 前記上側および下側の半導体チップと端子電極とをワイ
    ヤで接続するワイヤボンド工程と、 前記溶接箇所の内側領域を樹脂により封止する樹脂封止
    工程と、 前記樹脂封止工程で樹脂封止された前記第１および第２
    のリード部と前記上側および下側の半導体チップとを含
    む部分の外側を切断して除く切断除去工程とを備える、
    半導体装置の製造方法。
  18. 【請求項１８】 前記リードフレーム積層工程と前記半
    導体チップ接着工程における動作の一部が、前記リード
    フレーム積層工程および前記半導体チップ接着工程を合
    わせた工程において、順序を変えて行なわれる、請求項
    １７に記載の半導体装置の製造方法。
  19. 【請求項１９】 前記リードフレーム積層工程と前記半
    導体チップ接着工程とを合わせた工程が、前記上側およ
    び下側の半導体チップを前記第１および第２のダイパッ
    ド部に接着するダイボンド材を配置するダイボンド材配
    置工程を備える、請求項１７または１８に記載の半導体
    装置の製造方法。
JP2001032362A 2001-02-08 2001-02-08 半導体装置 Expired - Fee Related JP4637380B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2001032362A JP4637380B2 (ja) 2001-02-08 2001-02-08 半導体装置
US09/892,539 US6737736B2 (en) 2001-02-08 2001-06-28 Semiconductor device
DE10142585A DE10142585B4 (de) 2001-02-08 2001-08-31 Halbleiteranordnung und zugehöriges Verfahren zu deren Herstellung
KR10-2001-0063287A KR100445501B1 (ko) 2001-02-08 2001-10-15 반도체장치 및 그 제조방법
US10/810,813 US6965154B2 (en) 2001-02-08 2004-03-29 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001032362A JP4637380B2 (ja) 2001-02-08 2001-02-08 半導体装置

Publications (3)

Publication Number Publication Date
JP2002237565A true JP2002237565A (ja) 2002-08-23
JP2002237565A5 JP2002237565A5 (ja) 2008-03-21
JP4637380B2 JP4637380B2 (ja) 2011-02-23

Family

ID=18896308

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001032362A Expired - Fee Related JP4637380B2 (ja) 2001-02-08 2001-02-08 半導体装置

Country Status (4)

Country Link
US (2) US6737736B2 (ja)
JP (1) JP4637380B2 (ja)
KR (1) KR100445501B1 (ja)
DE (1) DE10142585B4 (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006505126A (ja) * 2002-10-29 2006-02-09 フリースケール セミコンダクター インコーポレイテッド 光センサパッケージ
JP2007116030A (ja) * 2005-10-24 2007-05-10 Toshiba Corp 半導体装置とそれを用いた半導体パッケージ
JP2008060562A (ja) * 2006-08-04 2008-03-13 Dainippon Printing Co Ltd 樹脂封止型半導体装置とその製造方法、半導体装置用基材、および積層型樹脂封止型半導体装置
JP2008270301A (ja) * 2007-04-16 2008-11-06 Sanyo Electric Co Ltd 半導体装置
JP2010129848A (ja) * 2008-11-28 2010-06-10 Sanyo Electric Co Ltd 半導体装置
WO2014037815A2 (en) * 2012-09-07 2014-03-13 Eoplex Limited Lead carrier with print-formed terminal pads
WO2019021766A1 (ja) * 2017-07-24 2019-01-31 株式会社デンソー 半導体装置及び半導体装置の製造方法
JP2019024084A (ja) * 2017-07-24 2019-02-14 株式会社デンソー 半導体装置及び半導体装置の製造方法

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6843421B2 (en) * 2001-08-13 2005-01-18 Matrix Semiconductor, Inc. Molded memory module and method of making the module absent a substrate support
US6731011B2 (en) * 2002-02-19 2004-05-04 Matrix Semiconductor, Inc. Memory module having interconnected and stacked integrated circuits
JP2004071899A (ja) * 2002-08-07 2004-03-04 Sanyo Electric Co Ltd 回路装置およびその製造方法
US6879028B2 (en) * 2003-02-21 2005-04-12 Freescale Semiconductor, Inc. Multi-die semiconductor package
FR2854495B1 (fr) * 2003-04-29 2005-12-02 St Microelectronics Sa Procede de fabrication d'un boitier semi-conducteur et boitier semi-conducteur a grille.
JP2006019652A (ja) * 2004-07-05 2006-01-19 Toshiba Corp 半導体装置
US20060056233A1 (en) * 2004-09-10 2006-03-16 Parkinson Ward D Using a phase change memory as a replacement for a buffered flash memory
US8110440B2 (en) 2009-05-18 2012-02-07 Stats Chippac, Ltd. Semiconductor device and method of forming overlapping semiconductor die with coplanar vertical interconnect structure
JP5478638B2 (ja) * 2010-06-11 2014-04-23 パナソニック株式会社 樹脂封止型半導体装置及びその製造方法
DE102010047128A1 (de) * 2010-09-30 2012-04-05 Infineon Technologies Ag Hallsensoranordnung zum redundanten Messen eines Magnetfeldes
CN102891123B (zh) * 2011-07-22 2018-01-05 超大规模集成电路技术有限责任公司 堆叠式管芯半导体封装体
JP2014207821A (ja) 2013-04-15 2014-10-30 矢崎総業株式会社 電子部品及び電子部品の組付構造
US9275944B2 (en) * 2013-08-29 2016-03-01 Infineon Technologies Ag Semiconductor package with multi-level die block
US8952509B1 (en) * 2013-09-19 2015-02-10 Alpha & Omega Semiconductor, Inc. Stacked multi-chip bottom source semiconductor device and preparation method thereof
DE102014213217A1 (de) * 2014-07-08 2016-01-14 Continental Teves Ag & Co. Ohg Körperschallentkopplung an mit Geberfeldern arbeitenden Sensoren
US9754864B1 (en) * 2016-06-23 2017-09-05 Alpha And Omega Semiconductor Incorporated Semiconductor power device having single in-line lead module and method of making the same
JP6846225B2 (ja) * 2017-02-06 2021-03-24 ラピスセミコンダクタ株式会社 検査回路、半導体記憶素子、半導体装置、および接続検査方法
JP7167721B2 (ja) * 2019-01-10 2022-11-09 株式会社デンソー 半導体装置およびその製造方法

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0444145A (ja) * 1990-06-11 1992-02-13 Nec Corp 端末構成認識方式
JPH1012773A (ja) * 1996-06-24 1998-01-16 Matsushita Electron Corp 樹脂封止型半導体装置およびその製造方法
JPH10200038A (ja) * 1996-12-28 1998-07-31 Lg Semicon Co Ltd ボトムリード半導体パッケージ及びその製造方法
JPH1140743A (ja) * 1997-07-23 1999-02-12 Sanyo Electric Co Ltd 半導体装置
JPH11260972A (ja) * 1998-03-13 1999-09-24 Sumitomo Metal Mining Co Ltd 薄型半導体装置
JP2001060657A (ja) * 1999-08-23 2001-03-06 Matsushita Electronics Industry Corp 半導体装置及びその製造方法
JP2001127199A (ja) * 1999-10-29 2001-05-11 Matsushita Electronics Industry Corp 樹脂封止型半導体装置およびその製造方法
JP2001127244A (ja) * 1999-11-01 2001-05-11 Nec Corp マルチチップ半導体装置およびその製造方法
JP2001250833A (ja) * 2000-03-07 2001-09-14 Oki Electric Ind Co Ltd 半導体装置及びその製造方法
JP2002026186A (ja) * 2000-07-05 2002-01-25 Sanyo Electric Co Ltd 半導体装置
JP2002093992A (ja) * 2000-09-13 2002-03-29 Seiko Epson Corp 半導体装置及びその製造方法

Family Cites Families (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AU2309388A (en) * 1987-08-26 1989-03-31 Matsushita Electric Industrial Co., Ltd. Integrated circuit device and method of producing the same
JPH0444145U (ja) * 1990-08-15 1992-04-15
US5172214A (en) * 1991-02-06 1992-12-15 Motorola, Inc. Leadless semiconductor device and method for making the same
JPH0521703A (ja) 1991-07-11 1993-01-29 Mitsubishi Electric Corp 半導体装置
JPH05218295A (ja) 1992-02-04 1993-08-27 Fujitsu Ltd 半導体装置
KR0128251Y1 (ko) * 1992-08-21 1998-10-15 문정환 리드 노출형 반도체 조립장치
US6165819A (en) * 1992-10-20 2000-12-26 Fujitsu Limited Semiconductor device, method of producing semiconductor device and semiconductor device mounting structure
KR960005042B1 (ko) * 1992-11-07 1996-04-18 금성일렉트론주식회사 반도체 펙케지
KR0149798B1 (ko) * 1994-04-15 1998-10-01 모리시다 요이치 반도체 장치 및 그 제조방법과 리드프레임
JPH088389A (ja) * 1994-04-20 1996-01-12 Fujitsu Ltd 半導体装置及び半導体装置ユニット
JPH08222681A (ja) * 1995-02-14 1996-08-30 Toshiba Corp 樹脂封止型半導体装置
US5721452A (en) * 1995-08-16 1998-02-24 Micron Technology, Inc. Angularly offset stacked die multichip device and method of manufacture
US5886412A (en) * 1995-08-16 1999-03-23 Micron Technology, Inc. Angularly offset and recessed stacked die multichip device
US5689135A (en) * 1995-12-19 1997-11-18 Micron Technology, Inc. Multi-chip device and method of fabrication employing leads over and under processes
KR0179803B1 (ko) * 1995-12-29 1999-03-20 문정환 리드노출형 반도체 패키지
KR100204753B1 (ko) * 1996-03-08 1999-06-15 윤종용 엘오씨 유형의 적층 칩 패키지
US6001671A (en) * 1996-04-18 1999-12-14 Tessera, Inc. Methods for manufacturing a semiconductor package having a sacrificial layer
KR0179924B1 (ko) * 1996-06-14 1999-03-20 문정환 버텀리드 반도체 패키지
KR100242994B1 (ko) * 1996-12-28 2000-02-01 김영환 버텀리드프레임 및 그를 이용한 버텀리드 반도체 패키지
WO1998033217A1 (en) * 1997-01-24 1998-07-30 Rohm Co., Ltd. Semiconductor device and method for manufacturing thereof
KR100214561B1 (ko) * 1997-03-14 1999-08-02 구본준 버틈 리드 패키지
US6297547B1 (en) * 1998-02-13 2001-10-02 Micron Technology Inc. Mounting multiple semiconductor dies in a package
KR100277438B1 (ko) * 1998-05-28 2001-02-01 윤종용 멀티칩패키지
KR100293815B1 (ko) * 1998-06-30 2001-07-12 박종섭 스택형 패키지
JP3842444B2 (ja) * 1998-07-24 2006-11-08 富士通株式会社 半導体装置の製造方法
KR100302593B1 (ko) * 1998-10-24 2001-09-22 김영환 반도체패키지및그제조방법
JP2000156464A (ja) 1998-11-20 2000-06-06 Hitachi Ltd 半導体装置の製造方法
JP3034517B1 (ja) 1999-03-11 2000-04-17 沖電気工業株式会社 半導体装置およびその製造方法
JP3235589B2 (ja) 1999-03-16 2001-12-04 日本電気株式会社 半導体装置
TW404030B (en) * 1999-04-12 2000-09-01 Siliconware Precision Industries Co Ltd Dual-chip semiconductor package device having malposition and the manufacture method thereof
US6215193B1 (en) * 1999-04-21 2001-04-10 Advanced Semiconductor Engineering, Inc. Multichip modules and manufacturing method therefor
US6163076A (en) * 1999-06-04 2000-12-19 Advanced Semiconductor Engineering, Inc. Stacked structure of semiconductor package
US6376914B2 (en) * 1999-12-09 2002-04-23 Atmel Corporation Dual-die integrated circuit package
US6448659B1 (en) * 2000-04-26 2002-09-10 Advanced Micro Devices, Inc. Stacked die design with supporting O-ring
US6518659B1 (en) * 2000-05-08 2003-02-11 Amkor Technology, Inc. Stackable package having a cavity and a lid for an electronic device
US6424031B1 (en) * 2000-05-08 2002-07-23 Amkor Technology, Inc. Stackable package with heat sink
US6365966B1 (en) * 2000-08-07 2002-04-02 Advanced Semiconductor Engineering, Inc. Stacked chip scale package
TW546789B (en) * 2000-09-06 2003-08-11 Siliconware Precision Industries Co Ltd Dual-chip structure without die pad
US6476474B1 (en) * 2000-10-10 2002-11-05 Siliconware Precision Industries Co., Ltd. Dual-die package structure and method for fabricating the same
US6462422B2 (en) * 2001-01-19 2002-10-08 Siliconware Precision Industries Co., Ltd. Intercrossedly-stacked dual-chip semiconductor package
US6388313B1 (en) * 2001-01-30 2002-05-14 Siliconware Precision Industries Co., Ltd. Multi-chip module

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0444145A (ja) * 1990-06-11 1992-02-13 Nec Corp 端末構成認識方式
JPH1012773A (ja) * 1996-06-24 1998-01-16 Matsushita Electron Corp 樹脂封止型半導体装置およびその製造方法
JPH10200038A (ja) * 1996-12-28 1998-07-31 Lg Semicon Co Ltd ボトムリード半導体パッケージ及びその製造方法
JPH1140743A (ja) * 1997-07-23 1999-02-12 Sanyo Electric Co Ltd 半導体装置
JPH11260972A (ja) * 1998-03-13 1999-09-24 Sumitomo Metal Mining Co Ltd 薄型半導体装置
JP2001060657A (ja) * 1999-08-23 2001-03-06 Matsushita Electronics Industry Corp 半導体装置及びその製造方法
JP2001127199A (ja) * 1999-10-29 2001-05-11 Matsushita Electronics Industry Corp 樹脂封止型半導体装置およびその製造方法
JP2001127244A (ja) * 1999-11-01 2001-05-11 Nec Corp マルチチップ半導体装置およびその製造方法
JP2001250833A (ja) * 2000-03-07 2001-09-14 Oki Electric Ind Co Ltd 半導体装置及びその製造方法
JP2002026186A (ja) * 2000-07-05 2002-01-25 Sanyo Electric Co Ltd 半導体装置
JP2002093992A (ja) * 2000-09-13 2002-03-29 Seiko Epson Corp 半導体装置及びその製造方法

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006505126A (ja) * 2002-10-29 2006-02-09 フリースケール セミコンダクター インコーポレイテッド 光センサパッケージ
JP4705784B2 (ja) * 2002-10-29 2011-06-22 タング スング キャピタル エルエルシー イメージセンサデバイスの製造方法
JP2007116030A (ja) * 2005-10-24 2007-05-10 Toshiba Corp 半導体装置とそれを用いた半導体パッケージ
JP4602223B2 (ja) * 2005-10-24 2010-12-22 株式会社東芝 半導体装置とそれを用いた半導体パッケージ
JP2008060562A (ja) * 2006-08-04 2008-03-13 Dainippon Printing Co Ltd 樹脂封止型半導体装置とその製造方法、半導体装置用基材、および積層型樹脂封止型半導体装置
JP2008270301A (ja) * 2007-04-16 2008-11-06 Sanyo Electric Co Ltd 半導体装置
JP2010129848A (ja) * 2008-11-28 2010-06-10 Sanyo Electric Co Ltd 半導体装置
WO2014037815A2 (en) * 2012-09-07 2014-03-13 Eoplex Limited Lead carrier with print-formed terminal pads
WO2014037815A3 (en) * 2012-09-07 2014-07-03 Eoplex Limited Lead carrier with print-formed terminal pads
WO2019021766A1 (ja) * 2017-07-24 2019-01-31 株式会社デンソー 半導体装置及び半導体装置の製造方法
JP2019024084A (ja) * 2017-07-24 2019-02-14 株式会社デンソー 半導体装置及び半導体装置の製造方法

Also Published As

Publication number Publication date
DE10142585B4 (de) 2007-08-09
KR20020066366A (ko) 2002-08-16
US20020105061A1 (en) 2002-08-08
JP4637380B2 (ja) 2011-02-23
US20040178490A1 (en) 2004-09-16
DE10142585A1 (de) 2002-09-05
US6965154B2 (en) 2005-11-15
US6737736B2 (en) 2004-05-18
KR100445501B1 (ko) 2004-08-21

Similar Documents

Publication Publication Date Title
JP2002237565A (ja) 半導体装置およびその製造方法
JP3205235B2 (ja) リードフレーム、樹脂封止型半導体装置、その製造方法及び該製造方法で用いる半導体装置製造用金型
US9236317B2 (en) Semiconductor device
KR100477020B1 (ko) 멀티 칩 패키지
JP2002231882A (ja) 半導体装置
JP2003037219A (ja) 樹脂封止型半導体装置およびその製造方法
WO2004004005A1 (ja) 半導体装置およびその製造方法
JP2002222889A (ja) 半導体装置及びその製造方法
US6483181B2 (en) Multi-chip package
TW200919604A (en) Integrated circuit packaging system with base structure device
JPH11317488A (ja) 半導体装置、半導体装置用リードフレームおよびその製造方法
US7838972B2 (en) Lead frame and method of manufacturing the same, and semiconductor device
JP3497775B2 (ja) 半導体装置
KR20020091797A (ko) 리드 프레임, 이를 사용하는 반도체 디바이스 및 반도체디바이스의 제조 방법
JP2007287809A (ja) 積層型半導体装置及び積層型半導体装置の製造方法
KR100268756B1 (ko) 리드프레임의 분리형 다이패드구조
JP2002134439A (ja) 半導体チップの製造方法と樹脂封止型半導体装置およびその製造方法
JP2012164798A (ja) 半導体装置及びその製造方法
JP3034517B1 (ja) 半導体装置およびその製造方法
JPH0936300A (ja) 半導体装置およびその製造方法
JP2001332684A (ja) 樹脂封止型半導体装置及びその製造方法
JP2011210936A (ja) 半導体装置の製造方法および半導体装置
JP2012164799A (ja) 半導体装置及びその製造方法
JPH08181165A (ja) 半導体集積回路
JP2006032773A (ja) 半導体装置

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080204

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080204

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20091005

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100209

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100407

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20100519

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20101116

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20101124

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131203

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees