JP2001250833A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法

Info

Publication number
JP2001250833A
JP2001250833A JP2000062268A JP2000062268A JP2001250833A JP 2001250833 A JP2001250833 A JP 2001250833A JP 2000062268 A JP2000062268 A JP 2000062268A JP 2000062268 A JP2000062268 A JP 2000062268A JP 2001250833 A JP2001250833 A JP 2001250833A
Authority
JP
Japan
Prior art keywords
semiconductor element
die pad
adhesive layer
semiconductor
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2000062268A
Other languages
English (en)
Other versions
JP3429245B2 (ja
Inventor
Takahiro Oka
▲隆▼弘 岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP2000062268A priority Critical patent/JP3429245B2/ja
Priority to US09/799,803 priority patent/US20010023994A1/en
Publication of JP2001250833A publication Critical patent/JP2001250833A/ja
Priority to US10/201,275 priority patent/US6777264B2/en
Application granted granted Critical
Publication of JP3429245B2 publication Critical patent/JP3429245B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29005—Structure
    • H01L2224/29007—Layer connector smaller than the underlying bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/4826—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49113—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting different bonding areas on the semiconductor or solid-state body to a common bonding area outside the body, e.g. converging wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92142—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92147—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/1016—Shape being a cuboid
    • H01L2924/10162—Shape being a cuboid with a square active surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Die Bonding (AREA)
  • Wire Bonding (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

(57)【要約】 【課題】 ダウンセット加工する必要がなく、リードフ
レーム製作時の歩留まりを低下させることがなく、ま
た、接着層を設ける際に同時に粘性が生じてしまい、半
導体素子の位置決めが困難になることを防止することが
できる半導体装置及びその製造方法を提供する。 【解決手段】 半導体素子を搭載するリードフレームの
ダイパッド３はフラットであり、かつ、前記ダイパッド
３のサイズはこのダイパッド３の上に搭載する第２の半
導体素子２よりは大きく、前記ダイパッド３の下に搭載
する第１の半導体素子１よりは小さいサイズに設定し、
前記ダイパッド３上に第２の半導体素子２の裏面を第２
の接着層５により固着し、前記ダイパッド３下に第１の
半導体素子１の表面を第１の接着層４により固着する。
その際にダイパッド３上下の接着層の位置をずらして配
置する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体装置及びそ
の製造方法に関するものである。
【０００２】
【従来の技術】一般に広く採用されている樹脂封止型半
導体装置の断面の概略図を図１０に、上面からみた透視
図を図１１に示す。これらの図は、ＱＦＰ（Ｑｕａｄ
Ｆｌａｔ Ｐａｃｋａｇｅ）と呼ばれるパッケージ形態
を示している。本パッケージは２つの半導体素子を積層
しており、それを１つのパッケージに搭載している。
【０００３】図１０及び図１１に示すように、半導体素
子１及び２を搭載するダイパッド３は、その配線におい
てショート等の発生を抑え、トランスファモールド成型
時に樹脂をバランスよく充填させ、成型後にパッケージ
の反りを抑制するために、インナーリード部８よりも折
り曲げて位置を低くする、ダウンセットと称される加工
を施されている。すなわち、ダウンセット深さをＤとし
て、半導体素子２上のモールド樹脂厚ｔ１とダイパッド
３下のモールド樹脂厚ｔ２を同一寸法にするように設計
されている。
【０００４】こうして製作されたリードフレームのダイ
パッド３上に、半導体素子１が導電性接着剤、又は絶縁
性接着剤等の接着層４によって搭載され（第１の接着
層）、さらに半導体素子１の上に半導体素子２が絶縁性
接着剤等の接着層５によって搭載（第２の接着層）され
る。第２の接着層５は半導体素子１，２同士を接着する
ため絶縁性が必要である。
【０００５】次に、半導体素子１上の電極６、及び半導
体素子２上の電極７とインナーリード部８が金線等の金
属細線９、及び１０で配線され、また、半導体素子１上
の電極６と半導体素子２上の電極７が金属細線１１で配
線される。さらに、必要部分はエポキシ樹脂等によって
トランスファモールド封止され、パッケージ部分１２が
形成され、アウターリード部１３が半田メッキ等の端子
処理と所望の形状に加工されることによりパッケージン
グが完了する。
【０００６】
【発明が解決しようとする課題】しかしながら、上記し
た従来構成のパッケージでは、以下に示すような問題点
があった。
【０００７】（１）２つの半導体素子を搭載するため、
ダウンセット深さが通常より深いため、リードフレーム
製作時の歩留まりが通常に比べて低下し、その結果、コ
ストアップとなっていた（通常のダウンセット深さは半
導体素子と接着層の厚さの１／２であり、一般に０．１
５〜０．２５ｍｍ程度であるが、２つの半導体素子を搭
載するには、その２倍の０．３〜０．５ｍｍ程度に設計
する必要があり、ハンドリング等の問題が発生し易くな
っていた）。
【０００８】（２）２つの半導体素子を搭載するため、
ダウンセット深さが通常より深いため、組立工程での搬
送やモールドまでの工程で変形が発生し、所望のダウン
セット量を維持できないため、ワイヤ断線やワイヤ露出
等のモールド不良が発生し、組立歩留まりが低下し、そ
の結果、コストアップとなっていた。
【０００９】（３）半導体素子１の上に直接もう一つの
半導体素子２を搭載するため、その接着剤の応力が半導
体素子１の表面に発生し、その結果、半導体素子上のア
ルミ等の配線がスライド又は、断線したり、パッシベー
ション膜にクラックが入たりし、その結果、耐湿性等の
品質低下を発生させることがあった。
【００１０】また、この表面に加わるダメージを防止す
るために素子表面にバッファとなるコーティングを施す
対策が考えられるが、それはコストアップを招いてい
た。
【００１１】（４）半導体素子１の上に直接もう一つの
半導体素子２を搭載するため、その接着剤のヌレ広がり
をコントロールすることが難しい。そのため、下側の半
導体素子１と上側の半導体素子２の寸法差をそのヌレ広
がりの分大きくする必要があった。その結果、接着剤の
種類にもよるが片側０．５ｍｍ程度は大きくする必要が
あった。
【００１２】（５）半導体素子１の上に直接もう一つの
半導体素子２を搭載するため、高速で信号をやりとりす
る場合には、半導体素子２が半導体素子１のノイズ等を
受けてしまう。その結果、所望の特性を得ることができ
ず、本パッケージ構造を採用できなかった。
【００１３】（６）半導体素子１の上に直接もう一つの
半導体素子２を搭載するため、半導体素子２が素子の裏
面に電位を必要とする場合は、構造上電位を与えられな
い。その結果、本パッケージ構造を採用できなかった
（メモリ系デバイスとロジック系デバイスを組み合わせ
る場合、一般にメモリ系デバイスの方が小さいことが多
く、その場合、メモリ系デバイスが半導体素子２に該当
することになるが、設計によってはメモリ系デバイスは
裏面電位が必要になることも多かった）。
【００１４】本発明は、上記問題点を除去し、ダウンセ
ット加工する必要がなく、リードフレーム製作時の歩留
まりを低下させることがなく、また、接着層を設ける際
に同時に粘性が生じてしまい、半導体素子の位置決めが
困難になることを防止することができる半導体装置及び
その製造方法を提供することを目的とする。
【００１５】
【課題を解決するための手段】本発明は、上記目的を達
成するために、 〔１〕二つの半導体素子を積層して搭載する半導体装置
において、半導体素子を搭載するリードフレームのダイ
パッドはフラットであり、かつ、前記ダイパッドのサイ
ズはこのダイパッドの上に搭載する第２の半導体素子よ
りは大きく、前記ダイパッドの下に搭載する第１の半導
体素子よりは小さいサイズに設定し、前記ダイパッド上
に第２の半導体素子の裏面を第２の接着層により固着
し、前記ダイパッド下に第１の半導体素子の表面を第１
の接着層により固着し、前記第１の接着層と第２の接着
層の位置をずらして配置することを特徴とする。
【００１６】〔２〕二つの半導体素子を積層して搭載す
る半導体装置において、半導体素子を搭載するリードフ
レームのダイパッドはフラットであり、かつ、前記ダイ
パッドのサイズはこのダイパッドの上に搭載する第２の
半導体素子、及び前記ダイパッドの下に搭載する第１の
半導体素子より十分小さいサイズに設定し、前記ダイパ
ッド上に第２の半導体素子の裏面を第２の接着層により
固着し、前記ダイパッド下に第１の半導体素子の表面を
第１の接着層により固着し、前記第１の接着層と第２の
接着層の位置をずらして配置することを特徴とする。
【００１７】〔３〕二つの半導体素子を積層して搭載す
る半導体装置の製造方法において、半導体素子を搭載す
るフラットなリードフレームのダイパッドの表面と裏面
に予めそれぞれ位置を異ならせて第１及び第２の接着層
を形成し、まず、前記ダイパッドの裏面側に前記第１の
接着層により前記ダイパッドのサイズより大きい第１の
半導体素子の表面を固着し、その後、前記ダイパッドの
表面側に前記第２の接着層により前記ダイパッドのサイ
ズより小さい第２の半導体素子の裏面を固定することを
特徴とする。
【００１８】〔４〕二つの半導体素子を積層して搭載す
る半導体装置の製造方法において、半導体素子を搭載す
るフラットなリードフレームのダイパッドの裏面に予め
第１の接着層を形成し、まず、前記ダイパッドの裏面側
にこのダイパッドのサイズより大きい第１の半導体素子
の表面を固着し、その後、前記ダイパッドの表面側に第
２の接着層を前記接着層の位置を異ならせて形成し、前
記ダイパッドの表面側にこのダイパッドのサイズより小
さい第２の半導体素子の裏面を固定することを特徴とす
る。
【００１９】〔５〕上記〔３〕又は〔４〕記載の半導体
装置の製造方法において、前記第１の接着層と第２の接
着層とは軟化温度の異なったものを用いることを特徴と
する。
【００２０】〔６〕半導体装置において、表面および裏
面を有するダイパッドと、電極パッドの形成された表面
と、裏面とを有し、前記電極パッドを避けた前記表面が
前記ダイパッドの前記裏面に固定された第１の半導体素
子と、電極パッドの形成された表面と、裏面とを有し、
前記裏面が前記ダイパッドの前記表面に固定された、前
記第１の半導体素子よりも小さい第２の半導体素子と、
を含むことを特徴とする。
【００２１】〔７〕上記〔６〕記載の半導体装置におい
て、前記第２の半導体素子のサイズは前記ダイパッドの
サイズよりも小さいことを特徴とする。
【００２２】〔８〕上記〔６〕記載の半導体装置におい
て、前記ダイパッドの裏面の面積は、対応する前記第１
の半導体素子の表面の面積の１／２以下であることを特
徴とする。
【００２３】
〔９〕上記〔６〕記載の半導体装置におい
て、さらに前記ダイパッドと略同一面内に配置されたイ
ンナーリードを含むことを特徴とする。
【００２４】〔１０〕上記〔６〕記載の半導体装置にお
いて、前記第１の半導体素子の前記電極パッドは、前記
第２の半導体素子の縁により規定される領域よりも外側
に設けられていることを特徴とする。
【００２５】〔１１〕上記〔１０〕記載の半導体装置に
おいて、さらに、前記第１の半導体素子の前記電極パッ
ドと、前記第２の半導体素子の前記電極バッドとを接続
する素子間接続ワイヤを含むことを特徴とする。
【００２６】〔１２〕上記〔６〕記載の半導体装置にお
いて、前記第１の半導体素子は前記記憶素子に記憶され
た情報に基づいて論理動作を行う素子を含み、前記第２
の半導体素子は情報を記憶する複数の記憶素子を含むこ
とを特徴とする。
【００２７】〔１３〕上記
〔９〕記載の半導体装置にお
いて、さらに、前記第１の半導体素子の前記電極パッド
と前記インナーリードとを接続する第１のワイヤと、前
記第２の半導体素子の前記電極パッドと前記インナーリ
ードとを接続する第２のワイヤとを含み、前記第１のワ
イヤおよび前記第２のワイヤは、前記インナーリードに
おける同じ側の表面に接続されることを特徴とする。
【００２８】〔１４〕上記〔６〕記載の半導体装置にお
いて、さらに、前記第１の半導体素子、前記第２の半導
体素子、および前記ダイパッドを封止する封止樹脂を含
み、前記第１の半導体素子の前記裏面の前記封止樹脂の
厚さと、前記第２の半導体素子の前記表面の前記封止樹
脂の厚さは、略同一であることを特徴とする。
【００２９】〔１５〕半導体装置の製造方法において、
表面と、裏面とを有するダイパッドを設ける工程と、前
記ダイパッドの前記裏面に第１の接着層を設ける工程
と、前記ダイパッドの前記表面に第２の接着層を設ける
工程と、電極パッドの形成された表面と、裏面とを有す
る第１の半導体素子の前記電極パッドを避けた前記表面
を前記第１の接着層に固定する工程と、電極パッドの形
成された表面と、裏面とを有し、前記第１の半導体素子
よりも小さい第２の半導体素子の前記裏面を前記第２の
接着層に固定する工程と、を含むことを特徴とする。
【００３０】〔１６〕上記〔１５〕記載の半導体装置の
製造方法において、前記第１若しくは前記第２の接着層
は、前記第２若しくは前記第１の半導体素子が固定され
た後に設けられることを特徴とする。
【００３１】〔１７〕上記〔１５〕記載の半導体装置の
製造方法において、前記第１の接着層及び前記第２の接
着層は熱硬化性を有する接着層であることを特徴とす
る。
【００３２】〔１８〕上記〔１７〕記載の半導体装置の
製造方法において、前記第１及び前記第２の接着層は、
各々、異なる硬化温度を有しており、前記第１若しくは
第２の半導体素子のいずれか一方が、より低い硬化温度
を有する接着層により固定された後、他方の前記第２若
しくは前記第１の半導体素子が、より高い硬化温度を有
する接着層により固定されることを特徴とする。
【００３３】〔１９〕上記〔１５〕記載の半導体装置の
製造方法において、前記第１の接着層及び前記第２の接
着層は熱可塑性を有する接着層であることを特徴とす
る。
【００３４】〔２０〕上記〔１９〕記載の半導体装置の
製造方法において、前記第１及び前記第２の接着層は、
各々、異なる軟化温度を有しており、前記第１若しくは
第２の半導体素子のいずれか一方が、より高い軟化温度
を有する接着層により固定された後、他方の前記第２若
しくは前記第１の半導体素子がより低い軟化温度を有す
る接着層により固定されることを特徴とする。
【００３５】〔２１〕上記〔１７〕記載の半導体装置の
製造方法において、前記ダイパッドの前記裏面に設けら
れる前記第１の接着層の領域は、前記ダイパッドの前記
表面に設けられる前記第２の接着層の領域に対向する領
域と異なる領域に設けられていることを特徴とする。
【００３６】〔２２〕上記〔１９〕記載の半導体装置の
製造方法において、前記ダイパッドの前記裏面に設けら
れる前記第１の接着層の領域は、前記ダイパッドの前記
表面に設けられる前記第２の接着層の領域に対向する領
域と異なる領域に設けられていることを特徴とする。
【００３７】〔２３〕上記〔１５〕記載の半導体装置の
製造方法において、前記第１の半導体素子の前記電極パ
ッドは、前記第２の半導体素子の縁により規定される領
域よりも外側に設けられており、さらに、前記第１の半
導体素子及び前記第２の半導体素子を前記ダイパッドの
前記裏面及び前記表面に固定した後、前記第１の半導体
素子の前記電極パッドと前記第２の半導体素子の前記電
極パッドとを電気的に接続する工程と、を含むことを特
徴とする。
【００３８】〔２４〕上記〔１５〕記載の半導体装置の
製造方法において、前記第１の半導体素子の前記電極パ
ッドは、前記第２の半導体素子の縁により規定される領
域よりも外側に設けられており、さらに、前記第１の半
導体素子と前記第２の半導体素子とを前記ダイパッドの
前記裏面及び前記表面に固定した後、前記第１の半導体
素子の前記電極パッド及び前記第２の半導体素子の前記
電極パッドとインナーリードとを電気的に接続する工程
と、を含むことを特徴とする。
【００３９】
【発明の実施の形態】以下、本発明の実施の形態につい
て図を参照しながら詳細に説明する。
【００４０】図１は本発明の第１実施例を示す樹脂封止
型半導体装置の概略断面図、図２はその樹脂封止型半導
体装置を上面から見た透視図である。
【００４１】これらの図において、１は下側の半導体素
子（第１の半導体素子）、２は上側の半導体素子（第２
の半導体素子）、３はダイパッド、４は第１の接着層、
５は第２の接着層、６は下側の半導体素子の電極、７は
上側の半導体素子の電極、８はインナーリード部、９，
１０，１１は金属細線、１２はパッケージ部分、１３は
アウターリード部である。
【００４２】半導体素子を搭載するダイパッド３は、ダ
ウンセット加工されていない、インナーリードとダイパ
ッドとが同一面に形成されているリードフレームを使用
する。ダウンセット加工されていないダイパッド３上に
は第２の半導体素子２の裏面が搭載され、ダイパッド３
下には第１の半導体素子１の表面が搭載される構造であ
る。
【００４３】また、本実施例では、ダイパッド３の下に
固定される第１の半導体素子の電極パッド６が、上に固
定される第２の半導体素子２の縁により規定された領域
よりも外側に設けられた半導体素子を搭載するようにし
ているので、第１の半導体素子の電極パッド６及び第２
の半導体素子の電極パッド７は重ならない。また、各電
極パッド６，７はダイパッド３より露出するように設け
られている。具体的には、用いる接着剤の種類にもよる
が、ダイパッド３の上に搭載される第２の半導体素子２
と、下に搭載される第１の半導体素子１とのサイズの差
は、下側の第１の半導体素子の電極パッド６に配線でき
る最小寸法、つまり、片側０．３ｍｍ程度にすることが
できる。
【００４４】このような構造にすることで、ダイパッド
３に各半導体素子を搭載した後、公知のワイヤボンディ
ング法等により、各半導体素子の一括した電気的接続を
行うことが可能となる。
【００４５】この結果、ダウンセット深さをＤとして、
第２の半導体素子２上のモールド樹脂厚ｔ１と第１の半
導体素子１下のモールド樹脂厚ｔ２が同一寸法になるの
である。つまり、ダイパッド３を中心に上下に第１，第
２の半導体素子１，２と、その接着層４，５を持たせる
ため、第１，第２の半導体素子１，２の厚さと接着層
４，５の厚さを同じに設定すれば、第２の半導体素子２
上のモールド樹脂厚ｔ１と第１の半導体素子１下のモー
ルド樹脂ｔ２が同一寸法になる（リードフレームを挟ん
でモールドの上側寸法と下型寸法を同一にした場合）。
【００４６】ここで、ダイパッド３のサイズはダイパッ
ド３の上に搭載する第２の半導体素子２より大きく、ダ
イパッド３の下に搭載する第１の半導体素子１より小さ
いサイズとする（第２の半導体素子２のサイズ＜ダイパ
ッド３のサイズ＜第１の半導体素子１のサイズ）。
【００４７】このようにして製作されたリードフレーム
のダイパッド３上に、第２の半導体素子２の裏面が導電
性接着剤、又は絶縁性接着剤等の第２の接着層５によっ
て搭載され、さらにダイパッド３下には半導体素子１の
表面が絶縁性接着剤等の第１の接着層４によって搭載さ
れている。ここで、第２の接着層５に用いる接着剤の持
つ性質を変えると、必要に応じて第２の半導体素子２に
電位を与えることが可能となる。また、第１の接着層４
は下側の半導体素子１を接着するため絶縁性が必要であ
る。
【００４８】次に、第１の半導体素子１上の電極６、及
び第２の半導体素子２上の電極７とインナーリード部８
が金線等の金属細線９、及び１０で配線され、また、第
１の半導体素子１上の電極６と第２の半導体素子２上の
電極７が金属細線１１で配線される。さらに、必要部分
がエポキシ樹脂等によってトランスファモールド封止さ
れ、パッケージ部分１２が形成され、アウターリード部
１３が半田メッキ等の端子処理と所望の形状に加工され
ることによりパッケージングが完了する。
【００４９】そこで、第１の半導体素子１、及び第２の
半導体素子２の電気信号は、それぞれの一部の電極同士
が金属細線１１で接続され、また、もう一方の電極同志
は金属細線９，１０を介してリードフレーム（インナー
リード）８に接続され、最終的にアウターリード１３に
至り、外部へ伝わる。
【００５０】このように構成したので、第１実施例によ
れば、以下のような効果を奏することができる。
【００５１】（１）ダウンセット加工する必要がないた
め、リードフレーム製作時の歩留まりを低下させること
がなく、また単純な構造になり、その結果、コストダウ
ンできる。
【００５２】（２）ダウンセット加工する必要がないた
め、組立工程での搬送やモールドまでの工程で変形が発
生し難く、組立歩留まりを低下させることがなく、その
結果、コストの低減化を図ることができる。
【００５３】（３）リードフレーム（ダイパッド３）を
挟んで上下に半導体素子１，２を搭載するため、半導体
素子間をリードフレーム（ダイパッド３）がシールドす
ることとなり、ノイズの影響を受けることを抑制する。
その結果、高速で信号をやりとりする場合でも、本パッ
ケージ構造の採用が可能となる。
【００５４】（４）リードフレーム（ダイパッド３）に
半導体素子２を搭載しているため、半導体素子２の裏面
に電位が必要な場合は、第２の接着層５として導電性の
接着剤、例えば半田ペースト等を用いることにより、電
位を与えることが可能となる。
【００５５】本実施例では、各半導体素子とダイパッド
のサイズの関係が（第２の半導体素子２＜ダイパッド３
＜第１の半導体素子１）となるようにした。特に本実施
例においては、（ダイパッド３＜第１の半導体素子１）
という関係にすることで、第１の半導体素子１を第１の
接着層４に固定する際に、第１の接着層４が、ダイパッ
ド３下の第１の半導体素子１へ流れ出てしまうことを防
止している。
【００５６】更に、第１の半導体素子１が搭載されるダ
イパッド３の面積をより広くすることで、高いグランド
効果を得ることが可能となり、第１の半導体素子１を動
作させた際に生じるノイズを低減することが可能とな
る。
【００５７】次に、本発明の第２実施例について説明す
る。
【００５８】図３は本発明の第２実施例を示す樹脂封止
型半導体装置の概略断面図、図４はその樹脂封止型半導
体装置を上面から見た透視図である。第１実施例と同様
に、半導体素子を搭載するダイパッド３は、ダウンセッ
ト加工されていない、フラットなフレームを使用する。
【００５９】さらにダイパッド３のサイズはダイパッド
３の下側に搭載する第１の半導体素子１、第２の半導体
素子２のそれぞれのサイズより極めて（十分）小さく具
体的には、ダイパッド３下に搭載される第１の半導体層
１表面の面積の１／２以下であることが望ましい。本実
施例においては、（ダイパッド３のサイズ＜第２の半導
体素子２のサイズ＜第１の半導体素子１のサイズ）とな
るように配置している。その他は第１実施例と同様のた
め省略する。
【００６０】このように構成したので、第２実施例によ
れば、以下のような効果を奏することができる。
【００６１】（１）ダウンセット加工する必要がないた
め、リードフレーム製作時の歩留まりを低下させること
がなく、また、単純な構造になる。その結果、コストの
低減化を図ることができる。
【００６２】（２）ダウンセット加工する必要がないた
め、組立工程での搬送やモールドまでの工程で変形が発
生し難く、組立歩留まりを低下させることがない。その
結果、コストの低減化を図ることができる。
【００６３】（３）ダイパッドサイズが十分に小さいた
め、半導体との接着面の面積も小さくなることと、その
接着層の位置がパッケージの中央にあり、発生応力はパ
ッケージ中央からの距離に比例することから、第１の半
導体素子１の表面に発生する応力が小さくなるため、パ
ッシベーション膜が半導体素子上のアルミニウム等の配
線がスライドまたは、断線耐湿性等の品質の低下を発生
させる危険性を抑制することが可能となる。従って、こ
の表面に加わるダメージを防止するために素子表面にバ
ッファとなるコーティングを施す対策を取る必要がなく
なり、その結果、コストの低減化を図ることができる。
【００６４】（４）各半導体素子を搭載するダイパッド
３の面積が十分に小さいため、半導体素子１，２を固定
する際に必要な接着剤の塗布量が少なくて済むようにな
る。このようにすることで、半導体素子１，２を接着す
る際、加える圧力にバラツキが生じた場合でも、接着剤
を均一に行き渡らせることが可能となる。結果、十分な
接着強度を得ることが可能となる。
【００６５】（５）リードフレーム（ダイパッド３）を
挟んで上下に第１，第２の半導体素子１，２を搭載する
こととダイパッド３のサイズは小さいが第１の半導体素
子１と第２の半導体素子２の間にダイパッド３の板厚分
の距離を取れることから、比較的高速で信号をやり取り
する場合でも、半導体素子間をリードフレーム（ダイパ
ッド３）がシールドする効果を得られることとなり、ノ
イズの影響を受けることを抑制する。その結果、本パッ
ケージ構造の採用が可能となる。
【００６６】（６）リードフレーム（ダイパッド）３に
第２の半導体素子２を搭載するため、第２の半導体素子
２が素子の裏面に電位を必要な場合でも、構造上電位を
与えることが可能となる。
【００６７】次に、本発明の第３実施例について説明す
る。
【００６８】図５は本発明の第３実施例を示す半導体素
子の製造工程断面図である。
【００６９】（１）まず、図５（ａ）に示すように、半
導体素子を搭載するダイパッド３は、ダウンセット加工
されていない、フラットなフレームを用意し、さらに、
ダイパッド３の上下には、予め、絶縁性接着剤の接着層
４と絶縁性又は導電性接着剤５を形成する。つまり、半
導体素子（図示なし）を搭載する際に接着層（第１、及
び第２の接着層）となるようにしている。この接着層
は、熱硬化性、又は熱可塑性の性質を有するペースト
状、または、テープ状の絶縁性接着剤が考えられる。特
に、最終硬化する前に、半導体素子の位置決めが可能な
程度の適度の粘性を有するものが望ましい。
【００７０】（２）次に、図５（ｂ）に示すように、ダ
イパッド３下に搭載する第１の半導体素子１を位置決め
して、第１の半導体素子１の裏面を通して、第１の半導
体素子１とダイパッド３を加熱し、ダイパッド３下の第
１の接着層４を軟化させて第１の半導体素子１を接着す
る。
【００７１】（３）次に、図５（ｃ）に示すように、第
１の半導体素子１の裏面から第１の半導体素子１とダイ
パッド３を通して加熱し、ダイパッド３上の第２の接着
層５を軟化させて、位置決めした第２の半導体素子２を
接着する。
【００７２】（４）その後、図５（ｄ）に示すように、
最終的な硬化処理を行い、完全に半導体素子を固着し、
ダイスボンド工程を完了する。更に、金属細線１０，１
１によるワイヤボンドを行なう。それ以降はモールド工
程等を行なう。
【００７３】このように構成したので、第３実施例によ
れば、以下のような効果を奏することができる。
【００７４】（１）ダウンセット加工する必要がないた
め、リードフレーム製作時の歩留まりを低下させること
がなく、また単純な構造になる。しかし、ダイパッドの
上下に接着層を設けることによりコストアップになる
が、ダウンセット加工がないことと組立時に半導体素子
に接着層を設ける必要がなくなることから、最終的にコ
ストの低減化を図ることができる。
【００７５】（２）ダイパッドを挟んで第１の半導体素
子１、及び第２の半導体素子２を搭載することと、予め
ダイパッド３上下に接着層を設けているため、各半導体
素子を接着する際に必要な加圧による接着剤の広がりを
容易にコントロールすることが可能となり、結果、接着
剤がダイパッド３下に流れ出る恐れが少なくなる。その
ため、下側の半導体素子１と上側の半導体素子２の寸法
差を最小（下側の第１の半導体素子１の電極に配線でき
る寸法）とすることが可能となる。接着剤の種類にもよ
るが、片側０．３ｍｍ程度にすることが可能となる。
【００７６】次に、本発明の第４実施例について説明す
る。
【００７７】図６は本発明の第４実施例を示す半導体素
子の製造工程要部断面図である。
【００７８】この実施例では、半導体素子を搭載するダ
イパッド３は、ダウンセット加工されていない、フラッ
トなフレームである。さらに、ダイパッド３の上下に
は、予め、絶縁性接着剤等の接着層を形成しておき、半
導体素子を搭載する際に接着層（第１及び第２の接着
層）１５，１６となるようにしている。この第１、第２
の接着層１５，１６は、熱硬化性、又は熱可塑性の性質
を有するペースト状、又はテープ状の絶縁性接着剤が考
えられる。特に、最終硬化する前に、半導体素子の位置
決めが可能な程度の適度の粘性を有するものが望まし
い。
【００７９】ただし、接着層を設ける際に接着層によっ
ては、同時に粘性が生じてしまい、同一の位置には設け
られない場合がある。例えば、熱硬化性若しくは熱可塑
性の接着層で、接着を行う際に加熱を必要とする場合等
である。この場合、加熱によってダイパッド３の上下に
ある接着層１６，１５に同時に粘性が生じてしまい、後
に接着を行う接着層の接着力が劣化する恐れがある。従
って、ここでは、ダイパッド上下で設ける接着層１６，
１５の領域をずらし、表面と裏面で異なる位置に各接着
層１６，１５を設けるように工夫している。このように
各接着層１６，１５の位置をずらして設けるようにする
ことで、ダイパッド３の裏面に第１の半導体素子１を接
着する際、接着層１６，１５が設けられていない領域を
加熱し、第１の半導体素子１の接着を行うことが可能と
なる。結果、後に第２の半導体素子２を接着する接着層
１６に直接熱が加わることがなく、接着層１６の粘性を
生じさせ難くすることができる。その為、接着層１６の
接着力の劣化を防ぐことが可能となる。
【００８０】以下、その製造方法を説明する。この製造
工程も概ね、図５の製造工程と同様であるので、詳細な
説明は省略し、概略を説明する。但し、本実施例におい
ては、熱可塑性接着剤を用いている。
【００８１】（１）まず、ダイパッド３下に搭載する第
１の半導体素子１を位置決めして、第１の半導体素子１
の裏面、接着層１５が設けられており、かつ、接着層１
６が設けられていない領域を通して、第１の半導体素子
１とダイパッド３を加熱し、ダイパッド３下の第１の接
着層１５を軟化させて第１の半導体素子１を接着する。
【００８２】（２）次に、第１の半導体素子１の裏面か
ら第１の半導体素子１とダイパッド３を通して加熱し、
ダイパッド３上の第２の接着層１６を軟化させて位置決
めした第２の半導体素子２を接着する。
【００８３】（３）その後、最終的な硬化処理を行い、
完全に第１，第２の半導体素子１，２を固着し、ダイス
ボンド工程を完了する。ワイヤボンド以降は通常も組立
工程と同一のため省略する。
【００８４】このように構成したので、第４実施例によ
れば、第３実施例の効果に加え、ダイパッド３の裏面に
第１の半導体素子１を接着する際、接着層１５，１６が
設けられていない領域を加熱し、第１の半導体素子１の
接着を行うことが可能となる。結果として、接着層１６
の粘性が生じることを防止し、後に第２の半導体素子２
を接着する為に、重要な接着層１６の接着力の劣化を防
ぐことが可能となる。これにより、各半導体素子が確実
に接着された半導体装置を得ることができるようにな
る。
【００８５】次に、本発明の第５実施例について説明す
る。
【００８６】図７は本発明の第５実施例を示す半導体素
子の製造工程要部断面図である。
【００８７】半導体素子を搭載するダイパッド３は、ダ
ウンセット加工されていない、フラットなフレームであ
る。
【００８８】さらに、ダイパッド３の上下には、予め、
絶縁性接着剤等の接着層を形成しており、半導体素子
（図示なし）を搭載する際に接着層（第１及び第２の接
着層）１７，１８となるようにしている。この接着層１
７，１８は、熱硬化性、又は熱可塑性の性質を有するペ
ースト状、又はテープ状の絶縁性接着剤が考えられる。
特に、最終硬化する前に、半導体素子の位置決めが可能
な程度の粘性を有するものが望ましい。
【００８９】ただし、接着層を設ける際に接着層によっ
ては、同時に粘性が生じてしまい、ダイスボンド工程で
半導体素子が動いてしまい、十分な半導体素子の位置決
め精度が得られない場合がある。例えば、熱硬化性若し
くは熱可塑性の接着層で、接着を行う際に加熱を必要と
する場合等である。この場合、加熱によってダイパッド
の上下にある接着層１８，１７に同時に粘性が生じてし
まい、ダイスボンド工程で半導体素子が動いてしまう。
その為、十分な半導体素子の位置決め精度が得られない
恐れが生じてしまう。従って、本実施例では、ダイパッ
ド上下に設ける接着層１８，１７の軟化温度を変えるこ
とで工夫を行っている。
【００９０】なお、本実施例では、先程の第４実施例同
様、熱可塑性接着剤を例に挙げ、説明を行っている。し
かし、本実施例においても、接着層に熱硬化性接着剤を
用いてもよく、熱硬化性接着剤を用いる場合には、先に
接着を行う接着層の硬化温度が、後に接着する接着層の
硬化温度よりも低くなるように設定すればよい。具体的
には、先に接着を行うダイパッド３下に設けられている
第１の接着層１７の軟化温度を高く設定し（例えば１０
０℃）、後に接着を行うダイパッド３上に設けられてい
る第２の接着層１８の軟化温度を低く設定する（例えば
５０℃）。
【００９１】以下、その製造方法を説明する。
【００９２】（１）まず、先に接着を行う、ダイパッド
３下に搭載する第１の半導体素子１を位置決めして、第
１の半導体素子１の裏面を通して、第１の半導体素子１
とダイパッド３を加熱し、ダイパッド３下の第１の接着
層１７部分の温度を所望の温度（例えば１００℃）に設
定することによって、接着層を軟化させて第１の半導体
素子１を接着する。
【００９３】（２）次に、第１の半導体素子１の裏面か
ら第１の半導体素子１とダイパッド３を通して加熱し、
ダイパッド３上の第２の接着層１８部分の温度を所望の
温度（例えば５０℃）に設定することによって、第２の
接着層１８を軟化させて、位置決めした第２の半導体素
子２を接着する。
【００９４】（３）その後、最終的な軟化処理を行い、
完全に半導体素子を固着し、ダイスボンド工程を完了す
る。ワイヤボンド以降は通常の組立工程と同一のため省
略する。
【００９５】このように第５実施例によれば、各接着層
の硬化温度、軟化温度が異なる接着層を設けるようにし
たので、第３実施例の効果に加え、先に接着された半導
体素子の位置がずれることなく、もう一つの半導体素子
をダイパッドに接着することが可能となる。これによ
り、十分な半導体素子の位置決め精度が得られるように
なる。
【００９６】次に、本発明の第６実施例について説明す
る。
【００９７】図８は本発明の第６実施例を示す半導体素
子の製造工程要部断面図である。
【００９８】半導体素子を搭載するダイパッド３は、ダ
ウンセット加工されていない、フラットなフレームであ
る。さらに、ダイパッド３の下には、予め、絶縁性接着
剤等の接着層１４を形成しており、半導体素子（図示な
し）を搭載する際に接着層（第１の接着層）となるよう
にしている。この接着層は、熱硬化性、又は熱可塑性の
性質を有するペースト状、又はテープ状の絶縁性接着剤
が考えられる。
【００９９】そして、ダイパッド３の上には、予め、導
電性接着剤の接着層１９を形成しており、半導体素子を
搭載する際に接着層（第２の接着層）となるようにして
いる。
【０１００】これらの第１，第２の接着層１４，１９
は、熱硬化性、又は熱可塑性の性質を有するペースト
状、又はテープ状の導電性接着剤１４，１９が考えられ
る。どちらの接着層も特に、最終硬化する前に、半導体
素子の位置決めが可能な程度の適度の粘性を有するもの
が望ましい。
【０１０１】以下、その製造方法を説明する。
【０１０２】（１）まず、ダイパッド３下に搭載する第
１の半導体素子１（図示なし）を位置決めして、第１の
半導体素子１の裏面を通して、第１の半導体素子１とダ
イパッド３を加熱し、ダイパッド３下の第１の接着層１
４を軟化させて第１の半導体素子１を接着する。
【０１０３】（２）次に、第１の半導体素子１の裏面か
ら第１の半導体素子１とダイパッド３を通して加熱し、
ダイパッド３上の第２の接着層１９を軟化させて、位置
決めした第２の半導体素子２を接着する。その後、最終
的な硬化処理を行い、完全に半導体素子を固着し、ダイ
スボンド工程を完了する。ワイヤボンド以降は通常の組
立工程と同一のため省略する。
【０１０４】このように構成したので、第６実施例によ
れば、第３実施例の効果に加えて、ダイパッド上に導電
性の接着層によって、第２の半導体素子２を搭載するた
め、第２の半導体素子２が素子の裏面に電位を必要な場
合は、構造上、電位を与えることが可能となる。
【０１０５】次に、本発明の第７実施例について説明す
る。
【０１０６】図９は本発明の第７実施例を示す半導体素
子の製造工程要部断面図である。
【０１０７】半導体素子を搭載するダイパッド３は、ダ
ウンセット加工されていない、フラットなフレームであ
る。さらに、ダイパッド３の下には、予め、絶縁性接着
剤の接着層１４を形成しており、半導体素子を搭載する
際に接着層となるようにしている。この接着層１４は、
熱硬化性、又は熱可塑性の性質を有するペースト状、又
はテープ状の絶縁性接着剤が考えられる。そして、ダイ
パッド３の上には、予め、接着層を形成していない。
【０１０８】以下、その製造方法を説明する。
【０１０９】（１）まず、ダイパッド下に搭載する第１
の半導体素子１（図示なし）を位置決めして、第１の半
導体素子１の裏面を通して、第１の半導体素子１とダイ
パッド３を加熱し、ダイパッド下の接着層を軟化させて
第１の半導体素子１を接着する。
【０１１０】（２）次に、ダイパッド３上に導電性、ま
たは、絶縁性接着剤を塗布する等の方法で接着層（図示
なし）を設けて、位置決めした第２の半導体素子２を接
着する。
【０１１１】（３）その後、最終的な軟化処理を行い、
完全に半導体素子を固着し、ダイスボンド工程を完了す
る。ワイヤボンド以降は通常の組立工程と同一のため省
略する。
【０１１２】このように、第７実施例によれば、ダイパ
ッド３上の接着層を予め設けていないことから、必要に
応じて、第２の半導体素子２の搭載方法を決定できるた
め、第２の半導体素子２が素子の裏面に電位を必要な場
合には、構造上電位を与えることが可能となるととも
に、電位が不要な場合にも対応可能である。
【０１１３】なお、本発明は上記実施例に限定されるも
のではなく、本発明の趣旨に基づいて種々の変形が可能
であり、これらを本発明の範囲から排除するものではな
い。
【０１１４】
【発明の効果】以上、詳細に説明したように、本発明に
よれば、ダウンセット加工する必要がなく、リードフレ
ーム製作時の歩留まりを低下させることがなく、また、
接着層を設ける際に同時に粘性が生じてしまい。半導体
素子の位置決めが困難になることを防止することができ
る。
【０１１５】さらに、より具体的には、次のような効果
を奏することができる。
【０１１６】（Ａ）ダイパッドをダウンセット加工する
必要がないため、リードフレーム製作時の歩留まりを低
下させることがなく、また単純な構造になる。その結
果、コストの低減化を図ることができる。
【０１１７】（Ｂ）ダイパッドサイズが十分に小さいた
め、接着剤の面積も小さくなることと、その接着層の位
置がパッケージの中央にあり、発生応力はパッケージ中
央からの距離に比例することから、半導体素子の表面に
発生する応力が小さくなるため、パッシベーション膜が
半導体素子上のアルミニウム等の配線がスライド、また
は、断線耐湿性等の品質の低下を発生させる危険性を抑
制することが可能となる。
【０１１８】（Ｃ）ダイパッドを挟んで下側の半導体素
子、及び上側の半導体素子を搭載することと、予めダイ
パッド上下に接着層を設けているため、その接着剤のヌ
レ広がりをコントロールすることが容易になる。そのた
め、下側の半導体素子と上側の半導体素子の寸法差を最
小（下側の半導体素子の電極に配線できる寸法）とする
ことが可能となる。
【０１１９】（Ｄ）ダイパッド上の接着層を予め設けて
いないことから、必要に応じて、上側の半導体素子の搭
載方法を決定できるため、上側の半導体素子が素子の裏
面に電位を必要な場合には、構造上電位を与えることが
可能となるとともに、電位が不要な場合にも対応可能で
ある。
【図面の簡単な説明】
【図１】本発明の第１実施例を示す樹脂封止型半導体装
置の概略断面図である。
【図２】本発明の第１実施例を示す樹脂封止型半導体装
置を上面から見た透視図である。
【図３】本発明の第２実施例を示す樹脂封止型半導体装
置の概略断面図である。
【図４】本発明の第２実施例を示す樹脂封止型半導体装
置を上面から見た透視図である。
【図５】本発明の第３実施例を示す半導体素子の製造工
程断面図である。
【図６】本発明の第４実施例を示す半導体素子の製造工
程要部断面図である。
【図７】本発明の第５実施例を示す半導体素子の製造工
程要部断面図である。
【図８】本発明の第６実施例を示す半導体素子の製造工
程要部断面図である。
【図９】本発明の第７実施例を示す半導体素子の製造工
程要部断面図である。
【図１０】従来の樹脂封止型半導体装置の断面の概略図
である。
【図１１】従来の樹脂封止型半導体装置を上面からみた
透視図である。
【符号の説明】
１ 下側の半導体素子（第１の半導体素子） ２ 上側の半導体素子（第２の半導体素子） ３ ダイパッド ４，１５ 第１の接着層 ５，１６ 第２の接着層 ６ 下側の半導体素子の電極 ７ 上側の半導体素子の電極 ８ インナーリード部 ９，１０，１１ 金属細線 １２ パッケージ部分 １３ アウターリード部 １４ 絶縁性接着剤等の接着層 １７ 第１の接着層（軟化温度１００℃） １８ 第２の接着層（軟化温度５０℃） １９ 導電性接着剤等の接着層
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｌ 25/065 Ｈ０１Ｌ 25/08 Ｂ 25/07 25/18

Claims (24)

    【特許請求の範囲】
  1. 【請求項１】 二つの半導体素子を積層して搭載する半
    導体装置において、 半導体素子を搭載するリードフレームのダイパッドはフ
    ラットであり、かつ、前記ダイパッドのサイズは該ダイ
    パッドの上に搭載する第２の半導体素子よりは大きく、
    前記ダイパッドの下に搭載する第１の半導体素子よりは
    小さいサイズに設定し、前記ダイパッド上に第２の半導
    体素子の裏面を第２の接着層により固着し、前記ダイパ
    ッド下に第１の半導体素子の表面を第１の接着層により
    固着し、前記第１の接着層と第２の接着層の位置をずら
    して配置することを特徴とする半導体装置。
  2. 【請求項２】 二つの半導体素子を積層して搭載する半
    導体装置において、 半導体素子を搭載するリードフレームのダイパッドはフ
    ラットであり、かつ、前記ダイパッドのサイズは該ダイ
    パッドの上に搭載する第２の半導体素子、及び前記ダイ
    パッドの下に搭載する第１の半導体素子より十分小さい
    サイズに設定し、前記ダイパッド上に第２の半導体素子
    の裏面を第２の接着層により固着し、前記ダイパッド下
    に第１の半導体素子の表面を第１の接着層により固着
    し、前記第１の接着層と第２の接着層の位置をずらして
    配置することを特徴とする半導体装置。
  3. 【請求項３】 二つの半導体素子を積層して搭載する半
    導体装置の製造方法において、 半導体素子を搭載するフラットなリードフレームのダイ
    パッドの表面と裏面に予めそれぞれ位置を異ならせて第
    １及び第２の接着層を形成し、まず、前記ダイパッドの
    裏面側に前記第１の接着層により前記ダイパッドのサイ
    ズより大きい第１の半導体素子の表面を固着し、その
    後、前記ダイパッドの表面側に前記第２の接着層により
    前記ダイパッドのサイズより小さい第２の半導体素子の
    裏面を固定することを特徴とする半導体装置の製造方
    法。
  4. 【請求項４】 二つの半導体素子を積層して搭載する半
    導体装置の製造方法において、 半導体素子を搭載するフラットなリードフレームのダイ
    パッドの裏面に予め第１の接着層を形成し、まず、前記
    ダイパッドの裏面側に該ダイパッドのサイズより大きい
    第１の半導体素子の表面を固着し、その後、前記ダイパ
    ッドの表面側に第２の接着層を前記接着層の位置を異な
    らせて形成し、前記ダイパッドの表面側に該ダイパッド
    のサイズより小さい第２の半導体素子の裏面を固定する
    ことを特徴とする半導体装置の製造方法。
  5. 【請求項５】 請求項３又は４記載の半導体装置の製造
    方法において、前記第１の接着層と第２の接着層とは軟
    化温度の異なったものを用いることを特徴とする半導体
    装置の製造方法。
  6. 【請求項６】 表面および裏面を有するダイパッドと、 電極パッドの形成された表面と、裏面とを有し、前記電
    極パッドを避けた前記表面が前記ダイパッドの前記裏面
    に固定された第１の半導体素子と、 電極パッドの形成された表面と、裏面とを有し、前記裏
    面が前記ダイパッドの前記表面に固定された、前記第１
    の半導体素子よりも小さい第２の半導体素子と、 を含むことを特徴とする半導体装置。
  7. 【請求項７】 請求項６記載の半導体装置において、前
    記第２の半導体素子のサイズは前記ダイパッドのサイズ
    よりも小さいことを特徴とする半導体装置。
  8. 【請求項８】 請求項６記載の半導体装置において、前
    記ダイパッドの裏面の面積は、対応する前記第１の半導
    体素子の表面の面積の１／２以下であることを特徴とす
    る半導体装置。
  9. 【請求項９】 請求項６記載の半導体装置において、さ
    らに前記ダイパッドと略同一面内に配置されたインナー
    リードを含むことを特徴とする半導体装置。
  10. 【請求項１０】 請求項６記載の半導体装置において、
    前記第１の半導体素子の前記電極パッドは、前記第２の
    半導体素子の縁により規定される領域よりも外側に設け
    られていることを特徴とする半導体装置。
  11. 【請求項１１】 請求項１０記載の半導体装置におい
    て、さらに、前記第１の半導体素子の前記電極パッド
    と、前記第２の半導体素子の前記電極バッドとを接続す
    る素子間接続ワイヤを含むことを特徴とする半導体装
    置。
  12. 【請求項１２】 請求項６記載の半導体装置において、
    前記第１の半導体素子は前記記憶素子に記憶された情報
    に基づいて論理動作を行う素子を含み、前記第２の半導
    体素子は情報を記憶する複数の記憶素子を含むことを特
    徴とする半導体装置。
  13. 【請求項１３】 請求項９記載の半導体装置において、
    さらに、前記第１の半導体素子の前記電極パッドと前記
    インナーリードとを接続する第１のワイヤと、前記第２
    の半導体素子の前記電極パッドと前記インナーリードと
    を接続する第２のワイヤとを含み、前記第１のワイヤお
    よび前記第２のワイヤは、前記インナーリードにおける
    同じ側の表面に接続されることを特徴とする半導体装
    置。
  14. 【請求項１４】 請求項６記載の半導体装置において、
    さらに、前記第１の半導体素子、前記第２の半導体素
    子、および前記ダイパッドを封止する封止樹脂を含み、
    前記第１の半導体素子の前記裏面の前記封止樹脂の厚さ
    と、前記第２の半導体素子の前記表面の前記封止樹脂の
    厚さは、略同一であることを特徴とする半導体装置。
  15. 【請求項１５】 表面と、裏面とを有するダイパッドを
    設ける工程と、 前記ダイパッドの前記裏面に第１の接着層を設ける工程
    と、 前記ダイパッドの前記表面に第２の接着層を設ける工程
    と、 電極パッドの形成された表面と、裏面とを有する第１の
    半導体素子の前記電極パッドを避けた前記表面を前記第
    １の接着層に固定する工程と、 電極パッドの形成された表面と、裏面とを有し、前記第
    １の半導体素子よりも小さい第２の半導体素子の前記裏
    面を前記第２の接着層に固定する工程と、 を含むことを特徴とする半導体装置の製造方法。
  16. 【請求項１６】 請求項１５記載の半導体装置の製造方
    法において、前記第１若しくは前記第２の接着層は、前
    記第２若しくは前記第１の半導体素子が固定された後に
    設けられることを特徴とする半導体装置の製造方法。
  17. 【請求項１７】 請求項１５記載の半導体装置の製造方
    法において、前記第１の接着層及び前記第２の接着層は
    熱硬化性を有する接着層であることを特徴とする半導体
    装置の製造方法。
  18. 【請求項１８】 請求項１７記載の半導体装置の製造方
    法において、前記第１及び前記第２の接着層は、各々、
    異なる硬化温度を有しており、前記第１若しくは第２の
    半導体素子のいずれか一方が、より低い硬化温度を有す
    る接着層により固定された後、他方の前記第２若しくは
    前記第１の半導体素子が、より高い硬化温度を有する接
    着層により固定されることを特徴とする半導体装置の製
    造方法。
  19. 【請求項１９】 請求項１５記載の半導体装置の製造方
    法において、前記第１の接着層及び前記第２の接着層は
    熱可塑性を有する接着層であることを特徴とする半導体
    装置の製造方法。
  20. 【請求項２０】 請求項１９記載の半導体装置の製造方
    法において、前記第１及び前記第２の接着層は、各々、
    異なる軟化温度を有しており、前記第１若しくは第２の
    半導体素子のいずれか一方が、より高い軟化温度を有す
    る接着層により固定された後、他方の前記第２若しくは
    前記第１の半導体素子がより低い軟化温度を有する接着
    層により固定されることを特徴とする半導体装置の製造
    方法。
  21. 【請求項２１】 請求項１７記載の半導体装置の製造方
    法において、前記ダイパッドの前記裏面に設けられる前
    記第１の接着層の領域は、前記ダイパッドの前記表面に
    設けられる前記第２の接着層の領域に対向する領域と異
    なる領域に設けられていることを特徴とする半導体装置
    の製造方法。
  22. 【請求項２２】 請求項１９記載の半導体装置の製造方
    法において、前記ダイパッドの前記裏面に設けられる前
    記第１の接着層の領域は、前記ダイパッドの前記表面に
    設けられる前記第２の接着層の領域に対向する領域と異
    なる領域に設けられていることを特徴とする半導体装置
    の製造方法。
  23. 【請求項２３】 請求項１５記載の半導体装置の製造方
    法において、前記第１の半導体素子の前記電極パッド
    は、前記第２の半導体素子の縁により規定される領域よ
    りも外側に設けられており、さらに、前記第１の半導体
    素子及び前記第２の半導体素子を前記ダイパッドの前記
    裏面及び前記表面に固定した後、前記第１の半導体素子
    の前記電極パッドと前記第２の半導体素子の前記電極パ
    ッドとを電気的に接続する工程と、を含むことを特徴と
    する半導体装置の製造方法。
  24. 【請求項２４】 請求項１５記載の半導体装置の製造方
    法において、前記第１の半導体素子の前記電極パッド
    は、前記第２の半導体素子の縁により規定される領域よ
    りも外側に設けられており、さらに、前記第１の半導体
    素子と前記第２の半導体素子とを前記ダイパッドの前記
    裏面及び前記表面に固定した後、前記第１の半導体素子
    の前記電極パッド及び前記第２の半導体素子の前記電極
    パッドとインナーリードとを電気的に接続する工程と、
    を含むことを特徴とする半導体装置の製造方法。
JP2000062268A 2000-03-07 2000-03-07 半導体装置及びその製造方法 Expired - Fee Related JP3429245B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2000062268A JP3429245B2 (ja) 2000-03-07 2000-03-07 半導体装置及びその製造方法
US09/799,803 US20010023994A1 (en) 2000-03-07 2001-03-07 Semiconductor device and the method for manufacturing the same
US10/201,275 US6777264B2 (en) 2000-03-07 2002-07-24 Method of manufacturing a semiconductor device having a die pad without a downset

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000062268A JP3429245B2 (ja) 2000-03-07 2000-03-07 半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
JP2001250833A true JP2001250833A (ja) 2001-09-14
JP3429245B2 JP3429245B2 (ja) 2003-07-22

Family

ID=18582300

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000062268A Expired - Fee Related JP3429245B2 (ja) 2000-03-07 2000-03-07 半導体装置及びその製造方法

Country Status (2)

Country Link
US (2) US20010023994A1 (ja)
JP (1) JP3429245B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002237565A (ja) * 2001-02-08 2002-08-23 Mitsubishi Electric Corp 半導体装置およびその製造方法

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002124626A (ja) * 2000-10-16 2002-04-26 Hitachi Ltd 半導体装置
KR100401020B1 (ko) 2001-03-09 2003-10-08 앰코 테크놀로지 코리아 주식회사 반도체칩의 스택킹 구조 및 이를 이용한 반도체패키지
US7326594B2 (en) * 2002-07-31 2008-02-05 Microchip Technology Incorporated Connecting a plurality of bond pads and/or inner leads with a single bond wire
US7157790B2 (en) 2002-07-31 2007-01-02 Microchip Technology Inc. Single die stitch bonding
US7816182B2 (en) * 2004-11-30 2010-10-19 Stmicroelectronics Asia Pacific Pte. Ltd. Simplified multichip packaging and package design
US7675180B1 (en) 2006-02-17 2010-03-09 Amkor Technology, Inc. Stacked electronic component package having film-on-wire spacer
US7633144B1 (en) 2006-05-24 2009-12-15 Amkor Technology, Inc. Semiconductor package
US20070290332A1 (en) * 2006-06-15 2007-12-20 Powertech Technology Inc. Stacking structure of chip package
US7919848B2 (en) * 2007-08-03 2011-04-05 Stats Chippac Ltd. Integrated circuit package system with multiple devices
US7911040B2 (en) * 2007-12-27 2011-03-22 Stats Chippac Ltd. Integrated circuit package with improved connections
US7875965B2 (en) * 2008-03-18 2011-01-25 Mediatek Inc. Semiconductor chip package
JP2018107394A (ja) * 2016-12-28 2018-07-05 新光電気工業株式会社 配線基板及び電子部品装置とそれらの製造方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5012323A (en) * 1989-11-20 1991-04-30 Micron Technology, Inc. Double-die semiconductor package having a back-bonded die and a face-bonded die interconnected on a single leadframe
JPH053284A (ja) 1991-06-25 1993-01-08 Sony Corp 樹脂封止型半導体装置
JPH0555452A (ja) 1991-08-27 1993-03-05 Mitsubishi Electric Corp 半導体集積回路装置
JPH05109975A (ja) 1991-10-14 1993-04-30 Hitachi Ltd 樹脂封止型半導体装置
US6046072A (en) * 1993-03-29 2000-04-04 Hitachi Chemical Company, Ltd. Process for fabricating a crack resistant resin encapsulated semiconductor chip package
US5952725A (en) * 1996-02-20 1999-09-14 Micron Technology, Inc. Stacked semiconductor devices
JP3266815B2 (ja) * 1996-11-26 2002-03-18 シャープ株式会社 半導体集積回路装置の製造方法
TW384304B (en) * 1996-12-26 2000-03-11 Tomoegawa Paper Co Ltd Adhesive tape for electronic parts
JP3077668B2 (ja) * 1998-05-01 2000-08-14 日本電気株式会社 半導体装置、半導体装置用リードフレームおよびその製造方法
JP3958522B2 (ja) * 1998-10-14 2007-08-15 株式会社ルネサステクノロジ 半導体装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002237565A (ja) * 2001-02-08 2002-08-23 Mitsubishi Electric Corp 半導体装置およびその製造方法
JP4637380B2 (ja) * 2001-02-08 2011-02-23 ルネサスエレクトロニクス株式会社 半導体装置

Also Published As

Publication number Publication date
JP3429245B2 (ja) 2003-07-22
US6777264B2 (en) 2004-08-17
US20030020177A1 (en) 2003-01-30
US20010023994A1 (en) 2001-09-27

Similar Documents

Publication Publication Date Title
US6433421B2 (en) Semiconductor device
US8836101B2 (en) Multi-chip semiconductor packages and assembly thereof
JP2882780B2 (ja) リードフレームに液状の接着剤を塗布して形成された接着層を有するリードオンチップ半導体パッケージ及びその製造方法
JP4097403B2 (ja) 半導体装置
JP2972096B2 (ja) 樹脂封止型半導体装置
JPH11345915A (ja) スタックパッケ―ジ及びその製造方法
JPH041503B2 (ja)
JP2002164492A (ja) インテリジェントパワーモジュールパッケージ
US10504857B2 (en) Semiconductor package structure for improving die warpage and manufacturing method thereof
JP2001274316A (ja) 半導体装置及びその製造方法
US20140061953A1 (en) Semiconductor device and manufacturing method of the same
JP2001250833A (ja) 半導体装置及びその製造方法
US8368191B2 (en) Semiconductor device and manufacturing method of the same
JP3638750B2 (ja) 半導体装置
JP2586835B2 (ja) 半導体集積回路
JPH1056098A (ja) 半導体装置及びその製造方法
JP2824175B2 (ja) 半導体装置及びその製造方法
JPH08213545A (ja) 半導体装置
JP2002164496A (ja) 半導体装置およびその製造方法
JP4839387B2 (ja) 半導体装置
JP3251436B2 (ja) リードフレーム、半導体装置及び半導体装置の製造方法
JPH08162596A (ja) リードフレーム及び半導体装置
JP3514516B2 (ja) 半導体装置の製造方法
JPH04278548A (ja) 樹脂封止型半導体装置
JPH0478161A (ja) 半導体装置

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20030430

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080516

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090516

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090516

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100516

Year of fee payment: 7

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100516

Year of fee payment: 7

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110516

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110516

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120516

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130516

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140516

Year of fee payment: 11

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees