JP2002124626A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JP2002124626A JP2002124626A JP2000315785A JP2000315785A JP2002124626A JP 2002124626 A JP2002124626 A JP 2002124626A JP 2000315785 A JP2000315785 A JP 2000315785A JP 2000315785 A JP2000315785 A JP 2000315785A JP 2002124626 A JP2002124626 A JP 2002124626A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- bonding
- main surface
- chip
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49575—Assemblies of semiconductor devices on lead frames
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
- H01L2224/05553—Shape in top view being rectangular
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
- H01L2224/05554—Shape in top view being square
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05556—Shape in side view
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05599—Material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48095—Kinked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
- H01L2224/48471—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area being a ball bond, i.e. wedge-to-ball, reverse stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/485—Material
- H01L2224/48505—Material at the bonding interface
- H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
- H01L2224/49113—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting different bonding areas on the semiconductor or solid-state body to a common bonding area outside the body, e.g. converging wires
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/494—Connecting portions
- H01L2224/4945—Wire connectors having connecting portions of different types on the semiconductor or solid-state body, e.g. regular and reverse stitches
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
- H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
- H01L2224/85399—Material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
- H01L2224/92—Specific sequence of method steps
- H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
- H01L2224/9222—Sequential connecting processes
- H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
- H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L25/0657—Stacked arrangements of devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01014—Silicon [Si]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01015—Phosphorus [P]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01023—Vanadium [V]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01028—Nickel [Ni]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01039—Yttrium [Y]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Abstract
(57)【要約】
【課題】 半導体装置の低コスト化を図る。
【解決手段】 第１半導体チップと、前記第１半導体チ
ップ上に積層された第２半導体チップとの電気的な接続
は、前記第１半導体チップの周囲に配置されたリードの
内部リード部及び２本のボンディングワイヤを介して行
なう。
ップ上に積層された第２半導体チップとの電気的な接続
は、前記第１半導体チップの周囲に配置されたリードの
内部リード部及び２本のボンディングワイヤを介して行
なう。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体装置に関
し、特に、２つの半導体チップを積層して１つの樹脂封
止体で封止する半導体装置に適用して有効な技術に関す
るものである。
し、特に、２つの半導体チップを積層して１つの樹脂封
止体で封止する半導体装置に適用して有効な技術に関す
るものである。
【０００２】
【従来の技術】半導体装置として、ＭＣＰ（Ｍulti Ｃh
ip Ｐackage ）型と呼称される半導体装置が知られてい
る。このＭＣＰ型半導体装置においては、種々な構造の
ものが開発され、製品化されているが、２つの半導体チ
ップを積層して１つのパッケージに組み込んだＭＣＰ型
半導体装置が最も普及している。例えば特開平２−５４
５５号公報（公知文献１）には、プログラムによって動
作するプロセッサユニットが内蔵されたマイコン用チッ
プ上に、メモリ用チップとして不揮発性記憶ユニットが
内蔵されたＥＥＰＲＯＭ（Ｅlectrically Ｅrasable Ｐ
rogrammable Ｒead Ｏnly Ｍemory ）用チップを積層
し、この２つのチップを１つの樹脂封止体で封止したＭ
ＣＰ型半導体装置が開示されている。そして、公知文献
１には、マイコン用チップと、このマイコン用チップの
周囲に配置されたリードとの電気的な接続をボンディン
グワイヤで行ない、マイコン用チップとＥＥＰＲＯＭ用
チップとの電気的な接続をバンプで行なう技術が開示さ
れている。
ip Ｐackage ）型と呼称される半導体装置が知られてい
る。このＭＣＰ型半導体装置においては、種々な構造の
ものが開発され、製品化されているが、２つの半導体チ
ップを積層して１つのパッケージに組み込んだＭＣＰ型
半導体装置が最も普及している。例えば特開平２−５４
５５号公報（公知文献１）には、プログラムによって動
作するプロセッサユニットが内蔵されたマイコン用チッ
プ上に、メモリ用チップとして不揮発性記憶ユニットが
内蔵されたＥＥＰＲＯＭ（Ｅlectrically Ｅrasable Ｐ
rogrammable Ｒead Ｏnly Ｍemory ）用チップを積層
し、この２つのチップを１つの樹脂封止体で封止したＭ
ＣＰ型半導体装置が開示されている。そして、公知文献
１には、マイコン用チップと、このマイコン用チップの
周囲に配置されたリードとの電気的な接続をボンディン
グワイヤで行ない、マイコン用チップとＥＥＰＲＯＭ用
チップとの電気的な接続をバンプで行なう技術が開示さ
れている。
【０００３】また、特開平５−３４３６０９号公報に
は、ＭＯＳＦＥＴ(Ｍetal Ｏxide Ｓemiconductor Ｆie
ld Ｅffect Ｔransistor）を主体とする回路が内蔵され
たＣＭＯＳ（Ｃomplementary ＭＯＳ ）用チップ上に、
バイポーラトランジスタを主体とする回路が内蔵された
バイポーラ用チップを積層し、この２つのチップを１つ
の樹脂封止体で封止したＭＣＰ型半導体装置が開示され
ている。そして、公知文献２には、ＣＭＯＳ用チップ
と、このＣＭＯＳ用チップの周囲に配置されたリードと
の電気的な接続をボンディングワイヤで行ない、ＣＭＯ
Ｓ用チップとバイポーラ用チップとの電気的な接続をボ
ンディングワイヤで行なう技術が開示されている。
は、ＭＯＳＦＥＴ(Ｍetal Ｏxide Ｓemiconductor Ｆie
ld Ｅffect Ｔransistor）を主体とする回路が内蔵され
たＣＭＯＳ（Ｃomplementary ＭＯＳ ）用チップ上に、
バイポーラトランジスタを主体とする回路が内蔵された
バイポーラ用チップを積層し、この２つのチップを１つ
の樹脂封止体で封止したＭＣＰ型半導体装置が開示され
ている。そして、公知文献２には、ＣＭＯＳ用チップ
と、このＣＭＯＳ用チップの周囲に配置されたリードと
の電気的な接続をボンディングワイヤで行ない、ＣＭＯ
Ｓ用チップとバイポーラ用チップとの電気的な接続をボ
ンディングワイヤで行なう技術が開示されている。
【０００４】
【発明が解決しようとする課題】１つのパッケージにマ
イコン用チップ及びＥＥＰＲＯＭ用チップを組み込んだ
半導体装置の要求が高まっている。そこで、本発明者等
は、マイコン用チップ上にＥＥＰＲＯＭ用チップを積層
し、この２つのチップを１つの樹脂封止体で封止する半
導体装置の開発に先立ち、以下の問題点を見出した。
イコン用チップ及びＥＥＰＲＯＭ用チップを組み込んだ
半導体装置の要求が高まっている。そこで、本発明者等
は、マイコン用チップ上にＥＥＰＲＯＭ用チップを積層
し、この２つのチップを１つの樹脂封止体で封止する半
導体装置の開発に先立ち、以下の問題点を見出した。
【０００５】（１）マイコン用チップ及びＥＥＰＲＯＭ
用チップを１つのパッケージに組み込む場合、マイコン
用チップとＥＥＰＲＯＭ用チップとの電気的な接続が必
要である。そこで、マイコン用チップのボンディングパ
ッドに電気的に接続されるマイコン用リードと、ＥＥＰ
ＲＯＭ用チップのボンディングパッドに電気的に接続さ
れるＥＥＰＲＯＭ用リードとを設け、このマイコン用リ
ードとＥＥＰＲＯＭ用リードとを、半導体装置の実装時
に用いられる実装基板の配線で電気的に接続することに
より、マイコン用チップとＥＥＰＲＯＭ用チップとの電
気的な接続を行うことができる。しかしながら、この場
合、マイコン用チップの品種毎にリードフレームを新た
に開発する必要があり、半導体装置の製造コストが増加
する。
用チップを１つのパッケージに組み込む場合、マイコン
用チップとＥＥＰＲＯＭ用チップとの電気的な接続が必
要である。そこで、マイコン用チップのボンディングパ
ッドに電気的に接続されるマイコン用リードと、ＥＥＰ
ＲＯＭ用チップのボンディングパッドに電気的に接続さ
れるＥＥＰＲＯＭ用リードとを設け、このマイコン用リ
ードとＥＥＰＲＯＭ用リードとを、半導体装置の実装時
に用いられる実装基板の配線で電気的に接続することに
より、マイコン用チップとＥＥＰＲＯＭ用チップとの電
気的な接続を行うことができる。しかしながら、この場
合、マイコン用チップの品種毎にリードフレームを新た
に開発する必要があり、半導体装置の製造コストが増加
する。
【０００６】一方、公知文献１には、マイコン用チップ
の回路形成面の周縁にリードとの電気的な接続を行うた
めのリード用ボンディングパッドを設け、マイコン用チ
ップの回路形成面の中央領域にＥＥＰＲＯＭ用チップの
ボンディングパッドとの電気的な接続を行うためのＥＥ
ＰＲＯＭ用ボンディングパッドを設けて両者の電気的な
接続を行う方法が開示されている。この場合、マイコン
用チップに合わせて開発されたリードフレームをそのま
ま用いることができるため、マイコン用チップの品種毎
にリードフレームを新たに開発する必要はないが、ＥＥ
ＰＲＯＭ用ボンディングパッドを設けたマイコン用チッ
プを品種毎に開発する必要があるため、半導体装置の製
造コストが増加してしまう。
の回路形成面の周縁にリードとの電気的な接続を行うた
めのリード用ボンディングパッドを設け、マイコン用チ
ップの回路形成面の中央領域にＥＥＰＲＯＭ用チップの
ボンディングパッドとの電気的な接続を行うためのＥＥ
ＰＲＯＭ用ボンディングパッドを設けて両者の電気的な
接続を行う方法が開示されている。この場合、マイコン
用チップに合わせて開発されたリードフレームをそのま
ま用いることができるため、マイコン用チップの品種毎
にリードフレームを新たに開発する必要はないが、ＥＥ
ＰＲＯＭ用ボンディングパッドを設けたマイコン用チッ
プを品種毎に開発する必要があるため、半導体装置の製
造コストが増加してしまう。
【０００７】（２）公知文献２には、ＣＭＯＳ用チップ
の回路形成面の周縁に設けられたリード用ボンディング
パッドと、ＣＭＯＳ用チップの周囲に配置されたリード
との電気的な接続をボンディングワイヤで行い、バイポ
ーラ用チップの回路形成面に設けられたボンディングパ
ッドと、ＣＭＯＳ用チップの回路形成面の中央領域に設
けられたバイポーラ用ボンディングパッドとの電気的な
接続をボンディングワイヤで行う方法が開示されてい
る。
の回路形成面の周縁に設けられたリード用ボンディング
パッドと、ＣＭＯＳ用チップの周囲に配置されたリード
との電気的な接続をボンディングワイヤで行い、バイポ
ーラ用チップの回路形成面に設けられたボンディングパ
ッドと、ＣＭＯＳ用チップの回路形成面の中央領域に設
けられたバイポーラ用ボンディングパッドとの電気的な
接続をボンディングワイヤで行う方法が開示されてい
る。
【０００８】ワイヤボンディング工程では、半導体チッ
プの位置をＣＣＤ（Ｃharge Ｃoupled Ｄevice）カメラ
で認識し、この位置データに基づいてボンディングパッ
ドの位置を把握した後、ワイヤボンディングが行われ
る。２つのチップを積層した場合、上側チップの位置検
出はＣＣＤカメラの光学レンズを下側チップに合焦させ
て行うため、上側チップが厚いと光学レンズの被写界深
度を超えてしまい、上側チップの画像がぼける。上側チ
ップの画像がぼけた場合、上側チップの位置検出に誤差
が生じ、これに基づいてボンディングパッドの位置検出
にも誤差が生じるため、上側チップのボンディングパッ
ドとボンディングワイヤとの接続不良が生じ、半導体装
置の歩留まりが低下する。この問題は、ボンディングパ
ッドの外形サイズが小さくなるに従って顕著になる。
プの位置をＣＣＤ（Ｃharge Ｃoupled Ｄevice）カメラ
で認識し、この位置データに基づいてボンディングパッ
ドの位置を把握した後、ワイヤボンディングが行われ
る。２つのチップを積層した場合、上側チップの位置検
出はＣＣＤカメラの光学レンズを下側チップに合焦させ
て行うため、上側チップが厚いと光学レンズの被写界深
度を超えてしまい、上側チップの画像がぼける。上側チ
ップの画像がぼけた場合、上側チップの位置検出に誤差
が生じ、これに基づいてボンディングパッドの位置検出
にも誤差が生じるため、上側チップのボンディングパッ
ドとボンディングワイヤとの接続不良が生じ、半導体装
置の歩留まりが低下する。この問題は、ボンディングパ
ッドの外形サイズが小さくなるに従って顕著になる。
【０００９】本発明の目的は、半導体装置の低コスト化
を図ることが可能な技術を提供することにある。
を図ることが可能な技術を提供することにある。
【００１０】本発明の他の目的は、半導体装置の製造歩
留まりの向上を図ることが可能な技術を提供することに
ある。
留まりの向上を図ることが可能な技術を提供することに
ある。
【００１１】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述及び添付図面によって明らか
になるであろう。
な特徴は、本明細書の記述及び添付図面によって明らか
になるであろう。
【００１２】
【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
下記のとおりである。
発明のうち、代表的なものの概要を簡単に説明すれば、
下記のとおりである。
【００１３】（１）一主面に、制御回路、第１ボンディ
ングパッド及び複数の第２ボンディングパッドを有する
第１半導体チップと、一主面に、記憶回路及び第３ボン
ディングパッドを有し、かつ、前記第１半導体チップの
一主面上に配置された第２半導体チップであって、前記
記憶回路が前記第１半導体チップの制御回路の制御信号
によって制御される第２半導体チップと、内部リード部
及び前記内部リード部と一体に形成された外部リード部
を有し、かつ、前記内部リード部が前記第１半導体チッ
プの周囲に配置された第１リードと、各々が内部リード
部及び前記内部リード部と一体に形成された外部リード
部を有し、かつ、前記内部リード部が前記第１半導体チ
ップの周囲に配置された複数の第２リードと、前記第１
半導体チップの前記第１ボンディングパッドと前記第１
リードの内部リード部とを接続する第１ボンディングワ
イヤと、前記第１半導体チップの前記複数の第２ボンデ
ィングパッドと前記複数の第２リードの内部リード部と
を接続する複数の第２ボンディングワイヤと、前記第２
半導体チップの前記第３ボンディングパッドと前記第１
リードの内部リード部とを接続する第３ボンディングワ
イヤと、前記第１及び第２半導体チップ、前記第１、第
２及び第３ボンディングワイヤ、及び前記第１及び第２
リードの内部リード部を封止する樹脂封止体とを有し、
前記制御回路の制御信号は、前記第１半導体チップの第
１ボンディングパッドから出力され、前記第１ボンディ
ングワイヤ、前記第１リード及び前記第３ボンディング
ワイヤを介して前記第２半導体チップの前記第３ボンデ
ィングパッドに入力されることを特徴とする半導体装置
である。
ングパッド及び複数の第２ボンディングパッドを有する
第１半導体チップと、一主面に、記憶回路及び第３ボン
ディングパッドを有し、かつ、前記第１半導体チップの
一主面上に配置された第２半導体チップであって、前記
記憶回路が前記第１半導体チップの制御回路の制御信号
によって制御される第２半導体チップと、内部リード部
及び前記内部リード部と一体に形成された外部リード部
を有し、かつ、前記内部リード部が前記第１半導体チッ
プの周囲に配置された第１リードと、各々が内部リード
部及び前記内部リード部と一体に形成された外部リード
部を有し、かつ、前記内部リード部が前記第１半導体チ
ップの周囲に配置された複数の第２リードと、前記第１
半導体チップの前記第１ボンディングパッドと前記第１
リードの内部リード部とを接続する第１ボンディングワ
イヤと、前記第１半導体チップの前記複数の第２ボンデ
ィングパッドと前記複数の第２リードの内部リード部と
を接続する複数の第２ボンディングワイヤと、前記第２
半導体チップの前記第３ボンディングパッドと前記第１
リードの内部リード部とを接続する第３ボンディングワ
イヤと、前記第１及び第２半導体チップ、前記第１、第
２及び第３ボンディングワイヤ、及び前記第１及び第２
リードの内部リード部を封止する樹脂封止体とを有し、
前記制御回路の制御信号は、前記第１半導体チップの第
１ボンディングパッドから出力され、前記第１ボンディ
ングワイヤ、前記第１リード及び前記第３ボンディング
ワイヤを介して前記第２半導体チップの前記第３ボンデ
ィングパッドに入力されることを特徴とする半導体装置
である。
【００１４】（２）前記手段（１）に記載の半導体装置
において、前記第２半導体チップは、前記第１半導体チ
ップよりも小さい平面サイズで形成されていることを特
徴とする半導体装置である。
において、前記第２半導体チップは、前記第１半導体チ
ップよりも小さい平面サイズで形成されていることを特
徴とする半導体装置である。
【００１５】（３）前記手段（１）に記載の半導体装置
において、前記第２半導体チップは、その一主面と対向
する他の主面が前記第１半導体チップの一主面と向かい
合う状態で前記第１半導体チップの一主面上に配置され
ていることを特徴とする半導体装置である。
において、前記第２半導体チップは、その一主面と対向
する他の主面が前記第１半導体チップの一主面と向かい
合う状態で前記第１半導体チップの一主面上に配置され
ていることを特徴とする半導体装置である。
【００１６】（４）前記手段（１）に記載の半導体装置
において、前記第１及び第３ボンディングワイヤは、前
記第１リードの同一面に接続されていることを特徴とす
る半導体装置である。
において、前記第１及び第３ボンディングワイヤは、前
記第１リードの同一面に接続されていることを特徴とす
る半導体装置である。
【００１７】（５）互いに対向する第１主面及び第２主
面を有し、前記第１主面に複数のボンディングパッドが
形成された第１半導体チップと、互いに対向する第１主
面及び第２主面を有し、前記第１主面に複数のボンディ
ングパッドが形成された第２半導体チップであって、前
記第２主面が前記第１半導体チップの第１主面と向かい
合う状態で前記第１半導体チップ上に配置され、かつ、
平面サイズが前記第１半導体チップよりも小さい第２半
導体チップと、各々が内部リード部及び前記内部リード
部と一体に形成された外部リード部を有し、かつ、前記
内部リード部が前記第１半導体チップの周囲に配置され
た複数のリードと、前記第１及び第２半導体チップの複
数のボンディングパッドと、前記複数のリードの内部リ
ード部とを夫々接続する複数のボンディングワイヤと、
前記第１及び第２半導体チップ、前記複数のリードの内
部リード部、及び前記複数のボンディングワイヤを封止
する樹脂封止体とを有し、前記第２半導体チップは、前
記第１半導体チップよりも厚さが薄いことを特徴とする
半導体装置である。
面を有し、前記第１主面に複数のボンディングパッドが
形成された第１半導体チップと、互いに対向する第１主
面及び第２主面を有し、前記第１主面に複数のボンディ
ングパッドが形成された第２半導体チップであって、前
記第２主面が前記第１半導体チップの第１主面と向かい
合う状態で前記第１半導体チップ上に配置され、かつ、
平面サイズが前記第１半導体チップよりも小さい第２半
導体チップと、各々が内部リード部及び前記内部リード
部と一体に形成された外部リード部を有し、かつ、前記
内部リード部が前記第１半導体チップの周囲に配置され
た複数のリードと、前記第１及び第２半導体チップの複
数のボンディングパッドと、前記複数のリードの内部リ
ード部とを夫々接続する複数のボンディングワイヤと、
前記第１及び第２半導体チップ、前記複数のリードの内
部リード部、及び前記複数のボンディングワイヤを封止
する樹脂封止体とを有し、前記第２半導体チップは、前
記第１半導体チップよりも厚さが薄いことを特徴とする
半導体装置である。
【００１８】（６）前記手段（５）に記載の半導体装置
において、前記第２半導体チップは、接着層を介在して
前記第１半導体チップの第１主面に接着されていること
を特徴とする半導体装置である。
において、前記第２半導体チップは、接着層を介在して
前記第１半導体チップの第１主面に接着されていること
を特徴とする半導体装置である。
【００１９】（７）前記手段（６）に記載の半導体装置
において、前記接着層は、樹脂フィルムからなることを
特徴とする半導体装置である。
において、前記接着層は、樹脂フィルムからなることを
特徴とする半導体装置である。
【００２０】（８）前記手段（６）に記載の半導体装置
において、前記第１半導体チップの第１主面から前記第
２半導体チップの第２主面までの距離は、前記第１半導
体チップの厚さよりも小さいことを特徴とする半導体装
置である。
において、前記第１半導体チップの第１主面から前記第
２半導体チップの第２主面までの距離は、前記第１半導
体チップの厚さよりも小さいことを特徴とする半導体装
置である。
【００２１】
【発明の実施の形態】以下、本発明の構成について、Ｑ
ＦＰ（Ｑuad Ｆlatpack Ｐackage）型半導体装置に本発
明を適用した実施の形態とともに説明する。なお、実施
の形態を説明するための図面において、同一機能を有す
るものは同一符号を付け、その繰り返しの説明は省略す
る。
ＦＰ（Ｑuad Ｆlatpack Ｐackage）型半導体装置に本発
明を適用した実施の形態とともに説明する。なお、実施
の形態を説明するための図面において、同一機能を有す
るものは同一符号を付け、その繰り返しの説明は省略す
る。
【００２２】（実施形態１）図１は本発明の実施形態１
である半導体装置の樹脂封止体の上部を除去した状態の
模式的平面図であり、図２は図１のａ−ａ切断線にほぼ
沿う模式的断面図であり、図３は図１のｂ−ｂ切断線に
ほぼ沿う模式的断面図であり、図４は図１のｃ−ｃ切断
線にほぼ沿う模式的断面図であり、図５は図１のｄ−ｄ
切断線にほぼ沿う模式的断面図であり、図６は図４の一
部を拡大した模式的断面図であり、図７は前記半導体装
置に組み込まれた２つの半導体チップ（マイコン用チッ
プ，ＥＥＰＲＯＭ用チップ）の積層状態を示す模式的平
面図であり、図８はＥＥＰＲＯＭ用チップの平面レイア
ウト図であり、図９は前記半導体装置のシステムブロッ
ク図である。
である半導体装置の樹脂封止体の上部を除去した状態の
模式的平面図であり、図２は図１のａ−ａ切断線にほぼ
沿う模式的断面図であり、図３は図１のｂ−ｂ切断線に
ほぼ沿う模式的断面図であり、図４は図１のｃ−ｃ切断
線にほぼ沿う模式的断面図であり、図５は図１のｄ−ｄ
切断線にほぼ沿う模式的断面図であり、図６は図４の一
部を拡大した模式的断面図であり、図７は前記半導体装
置に組み込まれた２つの半導体チップ（マイコン用チッ
プ，ＥＥＰＲＯＭ用チップ）の積層状態を示す模式的平
面図であり、図８はＥＥＰＲＯＭ用チップの平面レイア
ウト図であり、図９は前記半導体装置のシステムブロッ
ク図である。
【００２３】なお、図２乃至図５は、ボンディングワイ
ヤ及び２つの半導体チップが表れるように各切断線を部
分的に屈曲させた模式的断面図である。
ヤ及び２つの半導体チップが表れるように各切断線を部
分的に屈曲させた模式的断面図である。
【００２４】図１乃至図５に示すように、本実施形態の
ＱＦＰ型半導体装置３０Ａは、２つの半導体チップ（マ
イコン用チップ１０，ＥＥＰＲＯＭ用チップ２０）を上
下に積層し、この２つの半導体チップを１つの樹脂封止
体１７で封止した構成になっている。
ＱＦＰ型半導体装置３０Ａは、２つの半導体チップ（マ
イコン用チップ１０，ＥＥＰＲＯＭ用チップ２０）を上
下に積層し、この２つの半導体チップを１つの樹脂封止
体１７で封止した構成になっている。
【００２５】マイコン用チップ１０及びＥＥＰＲＯＭ用
チップ２０は異なる平面サイズ（外形寸法）で形成さ
れ、夫々の平面形状は方形状で形成されている。本実施
形態において、マイコン用チップ１０の平面形状は例え
ば４．０５［ｍｍ］×４．１５［ｍｍ］の長方形で形成
され、ＥＥＰＲＯＭ用チップ２０の平面形状は例えば
１．９９［ｍｍ］×１．２３［ｍｍ］の長方形で形成さ
れている。つまり、ＥＥＰＲＯＭ用チップ２０の平面サ
イズは、マイコン用チップ１０の平面サイズよりも小さ
い。ここで、平面サイズとは、後述する回路形成面の大
きさを意味しており、回路形成面の面積は、ＥＥＰＲＯ
Ｍ用チップ２０の方がマイコン用チップ１０よりも小で
ある。
チップ２０は異なる平面サイズ（外形寸法）で形成さ
れ、夫々の平面形状は方形状で形成されている。本実施
形態において、マイコン用チップ１０の平面形状は例え
ば４．０５［ｍｍ］×４．１５［ｍｍ］の長方形で形成
され、ＥＥＰＲＯＭ用チップ２０の平面形状は例えば
１．９９［ｍｍ］×１．２３［ｍｍ］の長方形で形成さ
れている。つまり、ＥＥＰＲＯＭ用チップ２０の平面サ
イズは、マイコン用チップ１０の平面サイズよりも小さ
い。ここで、平面サイズとは、後述する回路形成面の大
きさを意味しており、回路形成面の面積は、ＥＥＰＲＯ
Ｍ用チップ２０の方がマイコン用チップ１０よりも小で
ある。
【００２６】マイコン用チップ１０及びＥＥＰＲＯＭ用
チップ２０は、例えば、単結晶シリコンからなる半導体
基板と、この半導体基板の回路形成面上において絶縁
層、配線層の夫々を複数段積み重ねた多層配線層と、こ
の多層配線層を覆うようにして形成された表面保護膜
（最終保護膜）とを有する構成となっている。
チップ２０は、例えば、単結晶シリコンからなる半導体
基板と、この半導体基板の回路形成面上において絶縁
層、配線層の夫々を複数段積み重ねた多層配線層と、こ
の多層配線層を覆うようにして形成された表面保護膜
（最終保護膜）とを有する構成となっている。
【００２７】マイコン用チップ１０の互いに対向する回
路形成面（一主面）１０Ａ及び裏面（他の主面）のうち
の回路形成面１０Ａには、複数のボンディングパッド１
１が形成されている。この複数のボンディングパッド１
１は、マイコン用チップ１０の多層配線層のうちの最上
層の配線層に形成されている。最上層の配線層はその上
層に形成された表面保護膜で被覆され、この表面保護膜
にはボンディングパッド１１の表面を露出するボンディ
ング開口が形成されている。
路形成面（一主面）１０Ａ及び裏面（他の主面）のうち
の回路形成面１０Ａには、複数のボンディングパッド１
１が形成されている。この複数のボンディングパッド１
１は、マイコン用チップ１０の多層配線層のうちの最上
層の配線層に形成されている。最上層の配線層はその上
層に形成された表面保護膜で被覆され、この表面保護膜
にはボンディングパッド１１の表面を露出するボンディ
ング開口が形成されている。
【００２８】ＥＥＰＲＯＭ用チップ２０の互いに対向す
る回路形成面（一主面）２０Ａ及び裏面（他の主面）の
うちの回路形成面２０Ａには、複数のボンディングパッ
ド２１が形成されている。この複数のボンディングパッ
ド２１は、ＥＥＰＲＯＭ用チップ２０の多層配線層のう
ちの最上層の配線層に形成されている。最上層の配線層
はその上層に形成された表面保護膜で被覆され、この表
面保護膜にはボンディングパッド２１の表面を露出する
ボンディング開口が形成されている。
る回路形成面（一主面）２０Ａ及び裏面（他の主面）の
うちの回路形成面２０Ａには、複数のボンディングパッ
ド２１が形成されている。この複数のボンディングパッ
ド２１は、ＥＥＰＲＯＭ用チップ２０の多層配線層のう
ちの最上層の配線層に形成されている。最上層の配線層
はその上層に形成された表面保護膜で被覆され、この表
面保護膜にはボンディングパッド２１の表面を露出する
ボンディング開口が形成されている。
【００２９】マイコン用チップ１０のボンディングパッ
ド１１及びＥＥＰＲＯＭ用チップ２０のボンディングパ
ッド２１の平面形状は、例えば６５［μｍ］×６５［μ
ｍ］の正方形で形成されている。
ド１１及びＥＥＰＲＯＭ用チップ２０のボンディングパ
ッド２１の平面形状は、例えば６５［μｍ］×６５［μ
ｍ］の正方形で形成されている。
【００３０】図１及び図７に示すように、マイコン用チ
ップ１０の複数のボンディングパッド１１は、マイコン
用チップ１０の４つの辺（互いに対向する２つの長辺
（１０Ａ１，１０Ａ２）及び互いに対向する２つの短辺
（１０Ａ３，１０Ａ４））に沿って配列されている。Ｅ
ＥＰＲＯＭ用チップ２０の複数のボンディングパッド２
１は、ＥＥＰＲＯＭ用チップ２０の４つの辺（互いに対
向する２つの短辺（２０Ａ１，２０Ａ２）及び互いに対
向する２つの長辺（２０Ａ３，２０Ａ４））に沿って配
列されている。
ップ１０の複数のボンディングパッド１１は、マイコン
用チップ１０の４つの辺（互いに対向する２つの長辺
（１０Ａ１，１０Ａ２）及び互いに対向する２つの短辺
（１０Ａ３，１０Ａ４））に沿って配列されている。Ｅ
ＥＰＲＯＭ用チップ２０の複数のボンディングパッド２
１は、ＥＥＰＲＯＭ用チップ２０の４つの辺（互いに対
向する２つの短辺（２０Ａ１，２０Ａ２）及び互いに対
向する２つの長辺（２０Ａ３，２０Ａ４））に沿って配
列されている。
【００３１】図１乃至図５に示すように、ＥＥＰＲＯＭ
用チップ２０は、ＥＥＰＲＯＭ用チップ２０の他の主面
である裏面がマイコン用チップ１０の回路形成面１０Ａ
と向かい合う状態でマイコン用チップ１０の回路形成面
１０Ａ上に配置され、接着層１５を介在してマイコン用
チップ１０の回路形成面１０Ａに接着固定されている。
本実施形態において、接着層１５としては例えばポリイ
ミド系の接着用樹脂フィルムを用いている。
用チップ２０は、ＥＥＰＲＯＭ用チップ２０の他の主面
である裏面がマイコン用チップ１０の回路形成面１０Ａ
と向かい合う状態でマイコン用チップ１０の回路形成面
１０Ａ上に配置され、接着層１５を介在してマイコン用
チップ１０の回路形成面１０Ａに接着固定されている。
本実施形態において、接着層１５としては例えばポリイ
ミド系の接着用樹脂フィルムを用いている。
【００３２】マイコン用チップ１０は、その裏面がダイ
パッド５と向かい合う状態で、接着層を介在してダイパ
ッド５に接着固定されている。ダイパッド５には４本の
吊りリード６が一体化され、これらのダイパッド５及び
４本の吊りリード６で支持体４が構成されている。
パッド５と向かい合う状態で、接着層を介在してダイパ
ッド５に接着固定されている。ダイパッド５には４本の
吊りリード６が一体化され、これらのダイパッド５及び
４本の吊りリード６で支持体４が構成されている。
【００３３】樹脂封止体１７の平面形状は方形状で形成
されている。本実施形態において、樹脂封止体１７の平
面形状は例えば１０［ｍｍ］×１０［ｍｍ］の正方形で
形成されている。樹脂封止体１７は、低応力化を図る目
的として、例えばフェノール硬化剤、シリコーンゴム及
びフィラー等が添加されたエポキシ系の樹脂で形成され
ている。この樹脂封止体１７の形成においては、大量生
産に好適なトランスファモールド法が用いられている。
トランスファモールド法は、ポット、ランナー、流入ゲ
ート及びキャビティ等を備えた成形金型を使用し、ポッ
トからランナー及び流入ゲートを通してキャビティの内
部に樹脂を注入して樹脂封止体を形成する方法である。
されている。本実施形態において、樹脂封止体１７の平
面形状は例えば１０［ｍｍ］×１０［ｍｍ］の正方形で
形成されている。樹脂封止体１７は、低応力化を図る目
的として、例えばフェノール硬化剤、シリコーンゴム及
びフィラー等が添加されたエポキシ系の樹脂で形成され
ている。この樹脂封止体１７の形成においては、大量生
産に好適なトランスファモールド法が用いられている。
トランスファモールド法は、ポット、ランナー、流入ゲ
ート及びキャビティ等を備えた成形金型を使用し、ポッ
トからランナー及び流入ゲートを通してキャビティの内
部に樹脂を注入して樹脂封止体を形成する方法である。
【００３４】マイコン用チップ１０の周囲には、樹脂封
止体１７の各辺に沿って配列された複数のリード２が配
置されている。複数のリード２の夫々は、内部リード部
（インナーリード）及びこの内部リード部と一体に形成
された外部リード部（アウターリード）を有する構成と
なっている。各リード２の内部リード部は樹脂封止体１
７の内部に位置し、外部リード部は樹脂封止体１７の外
部に位置する。即ち、複数のリード２は、樹脂封止体１
７の内外に亘って延在している。各リード２の外部リー
ド部は、面実装型リード形状の１つである例えばガルウ
ィング型リード形状に折り曲げ成形されている。
止体１７の各辺に沿って配列された複数のリード２が配
置されている。複数のリード２の夫々は、内部リード部
（インナーリード）及びこの内部リード部と一体に形成
された外部リード部（アウターリード）を有する構成と
なっている。各リード２の内部リード部は樹脂封止体１
７の内部に位置し、外部リード部は樹脂封止体１７の外
部に位置する。即ち、複数のリード２は、樹脂封止体１
７の内外に亘って延在している。各リード２の外部リー
ド部は、面実装型リード形状の１つである例えばガルウ
ィング型リード形状に折り曲げ成形されている。
【００３５】図９に示すように、マイコン用チップ１０
は、プロセッサユニット（ＣＰＵ）１２、ＲＯＭユニッ
ト１３、ＲＡＭユニット１４、タイマユニット１５、Ａ
／Ｄ変換ユニット１６、シリアル・コミュニケーション
・インターフェイス・ユニット１７、データ入出力回路
ユニット（Ｉ／Ｏ）１９等を同一基板に搭載した構成と
なっている。これらの各ユニット間は、データバス１８
Ａやアドレスバス１８Ｂを介在して相互に接続されてい
る。プロセッサユニット１３は、主に、中央処理部、制
御回路部及び演算回路部等で構成されている。このよう
に構成されたマイコン用チップ１０は、プログラムによ
って動作する。
は、プロセッサユニット（ＣＰＵ）１２、ＲＯＭユニッ
ト１３、ＲＡＭユニット１４、タイマユニット１５、Ａ
／Ｄ変換ユニット１６、シリアル・コミュニケーション
・インターフェイス・ユニット１７、データ入出力回路
ユニット（Ｉ／Ｏ）１９等を同一基板に搭載した構成と
なっている。これらの各ユニット間は、データバス１８
Ａやアドレスバス１８Ｂを介在して相互に接続されてい
る。プロセッサユニット１３は、主に、中央処理部、制
御回路部及び演算回路部等で構成されている。このよう
に構成されたマイコン用チップ１０は、プログラムによ
って動作する。
【００３６】ＥＥＰＲＯＭ用チップ２０は、シリアル・
コミュニケーション・インターフェイス・ユニット２３
及び不揮発性記憶ユニット２４等を同一基板に搭載した
構成となっている。
コミュニケーション・インターフェイス・ユニット２３
及び不揮発性記憶ユニット２４等を同一基板に搭載した
構成となっている。
【００３７】ＥＥＰＲＯＭ用チップ２０は、複数のボン
ディングパッド２１の中に、信号用端子であるシリアル
データ（ＳＤＡ）用ボンディングパッド２１Ａ及びシリ
アルクロック（ＳＣＬ）用ボンディングパッド２１Ｂを
有している。マイコン用チップ１０は、複数のボンディ
ングパッド１１の中に、信号用端子であるシリアルデー
タ（ＳＤＡ）用ボンディングパッド１１Ａ及びシリアル
クロック（ＳＣＬ）用ボンディングパッド１１Ｂを有し
ている。ＥＥＰＲＯＭ用チップ２０のＳＤＡ用ボンディ
ングパッド２１Ａは信号伝達経路２５Ａを介してマイコ
ン用チップ１０のＳＤＡ用ボンディングパッド１１Ａに
電気的に接続され、ＥＥＰＲＯＭ用チップ２０のＳＣＬ
用ボンディングパッド２１Ｂは信号伝達経路２５Ｂを介
してマイコン用チップ２０のＳＣＬ用ボンディングパッ
ド１１Ｂに電気的に接続され、ＥＥＰＲＯＭ用チップ１
０の不揮発性記憶ユニット２４は、マイコン用チップ１
０の動作によってシリアルデータが書き込まれる。即
ち、ＥＥＰＲＯＭ用チップ２０の不揮発性記憶ユニット
（記憶回路）２４は、マイコン用チップ１０のプロセッ
サユニット（制御回路）１２の制御信号によって書き込
み動作及び読み出し動作が制御される。なお、信号用伝
達経路２５Ａ及び２５Ｂは、後で詳細に説明するが、リ
ードの内部リード部及び２本のボンディングワイヤで構
成されている。
ディングパッド２１の中に、信号用端子であるシリアル
データ（ＳＤＡ）用ボンディングパッド２１Ａ及びシリ
アルクロック（ＳＣＬ）用ボンディングパッド２１Ｂを
有している。マイコン用チップ１０は、複数のボンディ
ングパッド１１の中に、信号用端子であるシリアルデー
タ（ＳＤＡ）用ボンディングパッド１１Ａ及びシリアル
クロック（ＳＣＬ）用ボンディングパッド１１Ｂを有し
ている。ＥＥＰＲＯＭ用チップ２０のＳＤＡ用ボンディ
ングパッド２１Ａは信号伝達経路２５Ａを介してマイコ
ン用チップ１０のＳＤＡ用ボンディングパッド１１Ａに
電気的に接続され、ＥＥＰＲＯＭ用チップ２０のＳＣＬ
用ボンディングパッド２１Ｂは信号伝達経路２５Ｂを介
してマイコン用チップ２０のＳＣＬ用ボンディングパッ
ド１１Ｂに電気的に接続され、ＥＥＰＲＯＭ用チップ１
０の不揮発性記憶ユニット２４は、マイコン用チップ１
０の動作によってシリアルデータが書き込まれる。即
ち、ＥＥＰＲＯＭ用チップ２０の不揮発性記憶ユニット
（記憶回路）２４は、マイコン用チップ１０のプロセッ
サユニット（制御回路）１２の制御信号によって書き込
み動作及び読み出し動作が制御される。なお、信号用伝
達経路２５Ａ及び２５Ｂは、後で詳細に説明するが、リ
ードの内部リード部及び２本のボンディングワイヤで構
成されている。
【００３８】図８に示すように、ＥＥＰＲＯＭ用チップ
２０の複数のボンディングパッド２１は、ＳＤＡ用ボン
ディングパッド２１Ａ、ＳＣＬ用ボンディングパッド２
１Ｂ、電源用端子として第１の電位（例えば５［Ｖ］）
が印加されるＶＣＣ用ボンディングパッド２１Ｃ、電源
用端子として第２の電位（例えば０［Ｖ］）が印加され
るＶＳＳ用ボンディングパッド２１Ｄを含んでいる。Ｓ
ＤＡ用ボンディングパッド２１Ａ、ＳＣＬ用ボンディン
グパッド２１Ｂ、ＶＣＣ用ボンディングパッド２１Ｃ及
びＶＳＳ用ボンディングパッド２１Ｄは複数設けられて
いる。
２０の複数のボンディングパッド２１は、ＳＤＡ用ボン
ディングパッド２１Ａ、ＳＣＬ用ボンディングパッド２
１Ｂ、電源用端子として第１の電位（例えば５［Ｖ］）
が印加されるＶＣＣ用ボンディングパッド２１Ｃ、電源
用端子として第２の電位（例えば０［Ｖ］）が印加され
るＶＳＳ用ボンディングパッド２１Ｄを含んでいる。Ｓ
ＤＡ用ボンディングパッド２１Ａ、ＳＣＬ用ボンディン
グパッド２１Ｂ、ＶＣＣ用ボンディングパッド２１Ｃ及
びＶＳＳ用ボンディングパッド２１Ｄは複数設けられて
いる。
【００３９】複数のＳＤＡ用ボンディングパッド２１Ａ
及びＳＣＬ用ボンディングパッド２１Ｂは、ＥＥＰＲＯ
Ｍ用チップ２０の辺２０Ａ１に沿って配列されている。
複数のＶＣＣ用ボンディングパッド２１Ｃ及びＶＳＳ用
ボンディングパッド２１Ｄは、主に、ＥＥＰＲＯＭ用チ
ップ２０の辺２０Ａ２、２０Ａ３及び２０Ａ４に沿って
配列されている。
及びＳＣＬ用ボンディングパッド２１Ｂは、ＥＥＰＲＯ
Ｍ用チップ２０の辺２０Ａ１に沿って配列されている。
複数のＶＣＣ用ボンディングパッド２１Ｃ及びＶＳＳ用
ボンディングパッド２１Ｄは、主に、ＥＥＰＲＯＭ用チ
ップ２０の辺２０Ａ２、２０Ａ３及び２０Ａ４に沿って
配列されている。
【００４０】複数のＳＤＡ用ボンディングパッド２１Ａ
及びＳＣＬ用ボンディングパッド２１Ｂは２つのパッド
群に分割され、この２つのパッド群においてＳＣＬ用ボ
ンディングパッド２１Ｂは２つのＳＤＡ用ボンディング
パッド２１Ａの間に配置されている。なお、２つのパッ
ド群の間には、ＶＣＣ用ボンディングパッド２１Ｃ及び
ＶＳＳ用ボンディングパッド２１Ｄが配置されている。
及びＳＣＬ用ボンディングパッド２１Ｂは２つのパッド
群に分割され、この２つのパッド群においてＳＣＬ用ボ
ンディングパッド２１Ｂは２つのＳＤＡ用ボンディング
パッド２１Ａの間に配置されている。なお、２つのパッ
ド群の間には、ＶＣＣ用ボンディングパッド２１Ｃ及び
ＶＳＳ用ボンディングパッド２１Ｄが配置されている。
【００４１】複数のＶＣＣ用ボンディングパッド２１Ｃ
及びＶＳＳ用ボンディングパッド２１Ｄは、主として交
互に配置されている。
及びＶＳＳ用ボンディングパッド２１Ｄは、主として交
互に配置されている。
【００４２】複数のＳＤＡ用ボンディングパッド２１Ａ
はＥＥＰＲＯＭ用チップ２０の内部配線２２Ａを介して
互いに電気的に接続され、複数のＳＣＬ用ボンディング
パッド２１ＢはＥＥＰＲＯＭ用チップ２０の内部配線２
２Ｂを介して互いに電気的に接続され、複数のＶＣＣ用
ボンディングパッド２１ＣはＥＥＰＲＯＭ用チップ２０
の内部配線２２Ｃを介して互いに電気的に接続され、複
数のＶＳＳ用ボンディングパッド２１ＤはＥＥＰＲＯＭ
用チップ２０の内部配線２２Ｄを介して互いに電気的に
接続されている。
はＥＥＰＲＯＭ用チップ２０の内部配線２２Ａを介して
互いに電気的に接続され、複数のＳＣＬ用ボンディング
パッド２１ＢはＥＥＰＲＯＭ用チップ２０の内部配線２
２Ｂを介して互いに電気的に接続され、複数のＶＣＣ用
ボンディングパッド２１ＣはＥＥＰＲＯＭ用チップ２０
の内部配線２２Ｃを介して互いに電気的に接続され、複
数のＶＳＳ用ボンディングパッド２１ＤはＥＥＰＲＯＭ
用チップ２０の内部配線２２Ｄを介して互いに電気的に
接続されている。
【００４３】図１乃至図５に示すように、マイコン用チ
ップ１０の複数のボンディングパッド１１は、ボンディ
ングワイヤ１６を介して複数のリード２の内部リード部
に夫々電気的に接続されている。
ップ１０の複数のボンディングパッド１１は、ボンディ
ングワイヤ１６を介して複数のリード２の内部リード部
に夫々電気的に接続されている。
【００４４】ＥＥＰＲＯＭ用チップ２０において、複数
のＶＳＳ用ボンディングパッド２１Ｄの中の１つは、マ
イコン用チップ１０の複数のボンディングパッド１１の
中のＶＳＳ用ボンディングパッド１１Ｄと電気的に接続
されたリード２Ｄの内部リード部に、ボンディングワイ
ヤ１６を介して電気的に接続されている（図２参照）。
また、複数のＶＣＣ用ボンディングパッド２１Ｃの中の
１つは、マイコン用チップ１０の複数のボンディングパ
ッド１１の中のＶＣＣ用ボンディングパッド１１Ｃと電
気的に接続されたリード２Ｃの内部リード部に、ボンデ
ィングワイヤ１６を介して電気的に接続されている（図
３参照）。また、複数のＳＡＤ用ボンディングパッド２
１Ａの中の１つは、マイコン用チップ１０の複数のボン
ディングパッド１１の中のＳＡＤ用ボンディングパッド
１１Ａと電気的に接続されたリード２Ａの内部リード部
に、ボンディングワイヤ１６を介して電気的に接続され
ている（図４参照）。また、複数のＳＣＬ用ボンディン
グパッド２１Ｂの中の１つは、マイコン用チップ１０の
複数のボンディングパッド１１の中のＳＣＬ用ボンディ
ングパッド１１Ｂと電気的に接続されたリード２Ｂの内
部リード部に、ボンディングワイヤ１６を介して電気的
に接続されている（図５参照）。
のＶＳＳ用ボンディングパッド２１Ｄの中の１つは、マ
イコン用チップ１０の複数のボンディングパッド１１の
中のＶＳＳ用ボンディングパッド１１Ｄと電気的に接続
されたリード２Ｄの内部リード部に、ボンディングワイ
ヤ１６を介して電気的に接続されている（図２参照）。
また、複数のＶＣＣ用ボンディングパッド２１Ｃの中の
１つは、マイコン用チップ１０の複数のボンディングパ
ッド１１の中のＶＣＣ用ボンディングパッド１１Ｃと電
気的に接続されたリード２Ｃの内部リード部に、ボンデ
ィングワイヤ１６を介して電気的に接続されている（図
３参照）。また、複数のＳＡＤ用ボンディングパッド２
１Ａの中の１つは、マイコン用チップ１０の複数のボン
ディングパッド１１の中のＳＡＤ用ボンディングパッド
１１Ａと電気的に接続されたリード２Ａの内部リード部
に、ボンディングワイヤ１６を介して電気的に接続され
ている（図４参照）。また、複数のＳＣＬ用ボンディン
グパッド２１Ｂの中の１つは、マイコン用チップ１０の
複数のボンディングパッド１１の中のＳＣＬ用ボンディ
ングパッド１１Ｂと電気的に接続されたリード２Ｂの内
部リード部に、ボンディングワイヤ１６を介して電気的
に接続されている（図５参照）。
【００４５】即ち、マイコン用チップ１０とＥＥＰＲＯ
Ｍ用チップ２０との電気的な接続は、樹脂封止体１７の
内部において、リード２のインナー部及び２本のボンデ
ィングワイヤ１６によって行われている。このような構
成とすることにより、マイコン用チップ１０に合わせて
開発されたリードフレームをそのまま使用することがで
きるため、マイコン用チップ１０の品種毎にリードフレ
ームを新たに開発する必要がない。また、ＥＥＰＲＯＭ
用チップ２０と電気的に接続するためのＥＥＰＲＯＭ用
ボンディングパッドを設けたマイコン用チップを品種毎
に開発する必要もない。
Ｍ用チップ２０との電気的な接続は、樹脂封止体１７の
内部において、リード２のインナー部及び２本のボンデ
ィングワイヤ１６によって行われている。このような構
成とすることにより、マイコン用チップ１０に合わせて
開発されたリードフレームをそのまま使用することがで
きるため、マイコン用チップ１０の品種毎にリードフレ
ームを新たに開発する必要がない。また、ＥＥＰＲＯＭ
用チップ２０と電気的に接続するためのＥＥＰＲＯＭ用
ボンディングパッドを設けたマイコン用チップを品種毎
に開発する必要もない。
【００４６】シリアルデータ信号は、マイコン用チップ
１０のＳＤＡ用ボンディングパッド１１Ａから出力さ
れ、ボンディングワイヤ１６、リード２、ボンディング
ワイヤ１６を介してＥＥＰＲＯＭ用チップ２０のＳＤＡ
用ボンディングパッド２１Ａに入力される。シリアルク
ロック信号は、マイコン用チップ１０のＳＣＬ用ボンデ
ィングパッド１１Ｂから出力され、ボンディングワイヤ
１６、リード２、ボンディングワイヤ１６を介してＥＥ
ＰＲＯＭ用チップ２０のＳＣＬ用ボンディングパッド２
１Ｂに入力される。
１０のＳＤＡ用ボンディングパッド１１Ａから出力さ
れ、ボンディングワイヤ１６、リード２、ボンディング
ワイヤ１６を介してＥＥＰＲＯＭ用チップ２０のＳＤＡ
用ボンディングパッド２１Ａに入力される。シリアルク
ロック信号は、マイコン用チップ１０のＳＣＬ用ボンデ
ィングパッド１１Ｂから出力され、ボンディングワイヤ
１６、リード２、ボンディングワイヤ１６を介してＥＥ
ＰＲＯＭ用チップ２０のＳＣＬ用ボンディングパッド２
１Ｂに入力される。
【００４７】マイコン用チップ１０のボンディングパッ
ド１１とリード２とを接続するボンディングワイヤ１６
は、一端側がマイコン用チップ１０のボンディングパッ
ド１１に接続され、他端側がリード２の内部リード部に
接続されている。ＥＥＰＲＯＭ用チップ２０のボンディ
ングパッド２１とリード２とを接続するボンディングワ
イヤ１６は、一端側がＥＥＰＲＯＭ用チップ２０のボン
ディングパッド２１に接続され、他端側がリード２の内
部リード部に接続されている。これらのボンディングワ
イヤ１６の他端側は、リード２の同一面に接続されてい
る。
ド１１とリード２とを接続するボンディングワイヤ１６
は、一端側がマイコン用チップ１０のボンディングパッ
ド１１に接続され、他端側がリード２の内部リード部に
接続されている。ＥＥＰＲＯＭ用チップ２０のボンディ
ングパッド２１とリード２とを接続するボンディングワ
イヤ１６は、一端側がＥＥＰＲＯＭ用チップ２０のボン
ディングパッド２１に接続され、他端側がリード２の内
部リード部に接続されている。これらのボンディングワ
イヤ１６の他端側は、リード２の同一面に接続されてい
る。
【００４８】図７に示すように、ＥＥＰＲＯＭ用チップ
２０は、ボンディングワイヤ１６の長さが短くなるよう
に、マイコン用チップ１０の中心点（中心座標点）Ｐ１
に対してＥＥＰＲＯＭ用チップ２０の中心点（中心座標
点）Ｐ２の位置をずらした状態でＥＥＰＲＯＭ用チップ
２０の回路形成面２０Ａ上に配置されている。ここで、
マイコン用チップ１０の中心点Ｐ１とは、マイコン用チ
ップ１０の辺１０Ａ１と同一方向におけるＸ−Ｘ中心線
１０Ｘと、このＸ−Ｘ中心線１０Ｘに直交するＹ−Ｙ中
心線１０Ｙとが交差する点を言う。また、ＥＥＰＲＯＭ
用チップ２０の中心点Ｐ２とは、ＥＥＰＲＯＭ用チップ
２０の辺２０Ａ１と同一方向におけるＸ−Ｘ中心線２０
Ｘと、このＸ−Ｘ中心線２０Ｘに直交するＹ−Ｙ中心線
２０Ｙとが交差する点を言う。マイコン用チップ１０の
中心点Ｐ１とは、４角形のマイコン用チップ１０の対角
線の交点でもあり、ＥＥＰＲＯＭ用チップ２０の中心点
Ｐ２とは、４角形のＥＥＰＲＯＭ用チップ２０の対角線
の交点でもある。
２０は、ボンディングワイヤ１６の長さが短くなるよう
に、マイコン用チップ１０の中心点（中心座標点）Ｐ１
に対してＥＥＰＲＯＭ用チップ２０の中心点（中心座標
点）Ｐ２の位置をずらした状態でＥＥＰＲＯＭ用チップ
２０の回路形成面２０Ａ上に配置されている。ここで、
マイコン用チップ１０の中心点Ｐ１とは、マイコン用チ
ップ１０の辺１０Ａ１と同一方向におけるＸ−Ｘ中心線
１０Ｘと、このＸ−Ｘ中心線１０Ｘに直交するＹ−Ｙ中
心線１０Ｙとが交差する点を言う。また、ＥＥＰＲＯＭ
用チップ２０の中心点Ｐ２とは、ＥＥＰＲＯＭ用チップ
２０の辺２０Ａ１と同一方向におけるＸ−Ｘ中心線２０
Ｘと、このＸ−Ｘ中心線２０Ｘに直交するＹ−Ｙ中心線
２０Ｙとが交差する点を言う。マイコン用チップ１０の
中心点Ｐ１とは、４角形のマイコン用チップ１０の対角
線の交点でもあり、ＥＥＰＲＯＭ用チップ２０の中心点
Ｐ２とは、４角形のＥＥＰＲＯＭ用チップ２０の対角線
の交点でもある。
【００４９】本実施形態において、マイコン用チップ１
０のＶＣＣ用ボンディングパッド１１Ｃ及びＶＳＳ用ボ
ンディングパッド１１Ｄはマイコン用チップ１０の辺１
０Ａ３側に配置され、マイコン用チップ１０のＳＤＡ用
ボンディングパッド１１Ａ及びＳＣＬ用ボンディングパ
ッド１１Ｂはマイコン用チップ１０の辺１０Ａ１側に配
置されているため、ＥＥＰＲＯＭ用チップ２０は、その
中心点Ｐ２がマイコン用チップ１０の中心点Ｐ１よりも
マイコン用チップ１０の辺１０Ａ３側及び辺１０Ａ１側
に位置するように配置されている。本実施形態におい
て、ＥＥＰＲＯＭ用チップ２０の中心点Ｐ２は、マイコ
ン用チップ１０の中心点Ｐ１に対して、例えばマイコン
用チップ１０の辺１０Ａ３側及び１０Ａ１側に夫々１０
０〜１５０［μｍ］程度偏移している。これにより、Ｅ
ＥＰＲＯＭ用チップ２０のＶＣＣ用ボンディングパッド
２１Ｃ、ＶＳＳ用ボンディングパッド２１Ｄ、ＳＤＡ用
ボンディングパッド２１Ａ、ＳＣＬ用ボンディングパッ
ド２１Ｂとリードとを接続するボンディングワイヤの長
さを短くすることができる。
０のＶＣＣ用ボンディングパッド１１Ｃ及びＶＳＳ用ボ
ンディングパッド１１Ｄはマイコン用チップ１０の辺１
０Ａ３側に配置され、マイコン用チップ１０のＳＤＡ用
ボンディングパッド１１Ａ及びＳＣＬ用ボンディングパ
ッド１１Ｂはマイコン用チップ１０の辺１０Ａ１側に配
置されているため、ＥＥＰＲＯＭ用チップ２０は、その
中心点Ｐ２がマイコン用チップ１０の中心点Ｐ１よりも
マイコン用チップ１０の辺１０Ａ３側及び辺１０Ａ１側
に位置するように配置されている。本実施形態におい
て、ＥＥＰＲＯＭ用チップ２０の中心点Ｐ２は、マイコ
ン用チップ１０の中心点Ｐ１に対して、例えばマイコン
用チップ１０の辺１０Ａ３側及び１０Ａ１側に夫々１０
０〜１５０［μｍ］程度偏移している。これにより、Ｅ
ＥＰＲＯＭ用チップ２０のＶＣＣ用ボンディングパッド
２１Ｃ、ＶＳＳ用ボンディングパッド２１Ｄ、ＳＤＡ用
ボンディングパッド２１Ａ、ＳＣＬ用ボンディングパッ
ド２１Ｂとリードとを接続するボンディングワイヤの長
さを短くすることができる。
【００５０】なお、マイコン用チップ１０に対するＥＥ
ＰＲＯＭ用チップ２０の偏移は、トランスファモールド
法に基づいて樹脂封止体を形成する時のキャビティの内
部に注入された樹脂の流動を考慮して設定する必要があ
る。
ＰＲＯＭ用チップ２０の偏移は、トランスファモールド
法に基づいて樹脂封止体を形成する時のキャビティの内
部に注入された樹脂の流動を考慮して設定する必要があ
る。
【００５１】図６に示すように、ＥＥＰＲＯＭ用チップ
２０の厚さＴ２は、マイコン用チップ１０の厚さＴ１よ
りも薄くなっている。また、マイコン用チップ１０の回
路形成面１０ＡからＥＥＰＲＯＭ用チップ２０の回路形
成面２０Ａまでの距離Ｌは、マイコン用チップ１０の厚
さＴ１よりも小さくなっている。本実施形態において、
マイコン用チップ１０の厚さＴ１は例えば２８０［μ
ｍ］程度に設定され、ＥＥＰＲＯＭ用チップ２０の厚さ
Ｔ２は例えば２００〜２５０［μｍ］程度に設定され、
接着層１５の厚さは例えば２５［μｍ］程度に設定され
ている。
２０の厚さＴ２は、マイコン用チップ１０の厚さＴ１よ
りも薄くなっている。また、マイコン用チップ１０の回
路形成面１０ＡからＥＥＰＲＯＭ用チップ２０の回路形
成面２０Ａまでの距離Ｌは、マイコン用チップ１０の厚
さＴ１よりも小さくなっている。本実施形態において、
マイコン用チップ１０の厚さＴ１は例えば２８０［μ
ｍ］程度に設定され、ＥＥＰＲＯＭ用チップ２０の厚さ
Ｔ２は例えば２００〜２５０［μｍ］程度に設定され、
接着層１５の厚さは例えば２５［μｍ］程度に設定され
ている。
【００５２】次に、半導体装置３０Ａの製造に用いられ
るリードフレームについて、図１０を用いて説明する。
図１０はリードフレームの模式的平面図である。なお、
実際のリードフレームは複数の半導体装置を製造できる
ように多連構造になっているが、図面を見易くするた
め、図１０は１つの半導体装置が製造される１個分の領
域を示している。
るリードフレームについて、図１０を用いて説明する。
図１０はリードフレームの模式的平面図である。なお、
実際のリードフレームは複数の半導体装置を製造できる
ように多連構造になっているが、図面を見易くするた
め、図１０は１つの半導体装置が製造される１個分の領
域を示している。
【００５３】図１０に示すように、リードフレームＬＦ
は、フレーム本体（枠体）１で規定されたリード配置領
域に、複数のリード２、支持体４等を配置した構成にな
っている。支持体４は、ダイパッド５及びこのダイパッ
ド５と一体に形成された４本の吊りリード６を有する構
成になっている。ダイパッド５は、その中心点Ｐ３がリ
ード配置領域の中心点に位置するように設定されてい
る。ここで、リード配置領域の中心点とは、リード配置
領域のＸ方向におけるＸ−Ｘ中心線と、このＸ−Ｘ中心
線に対して直交するＹ−Ｙ中心線とが交差する点を言
う。ダイパッド５の中心点Ｐ３とは、ダイパッドのＸ方
向におけるＸ−Ｘ中心線と、このＸ−Ｘ中心線に対して
直交するＹ−Ｙ中心線とが交差する点を言う。中心点Ｐ
３は、隣接する２本の吊りリード６の延長線の交点と一
致する。又、中心点Ｐ３は、４本の吊りリード６の延長
線の交点とも一致する。
は、フレーム本体（枠体）１で規定されたリード配置領
域に、複数のリード２、支持体４等を配置した構成にな
っている。支持体４は、ダイパッド５及びこのダイパッ
ド５と一体に形成された４本の吊りリード６を有する構
成になっている。ダイパッド５は、その中心点Ｐ３がリ
ード配置領域の中心点に位置するように設定されてい
る。ここで、リード配置領域の中心点とは、リード配置
領域のＸ方向におけるＸ−Ｘ中心線と、このＸ−Ｘ中心
線に対して直交するＹ−Ｙ中心線とが交差する点を言
う。ダイパッド５の中心点Ｐ３とは、ダイパッドのＸ方
向におけるＸ−Ｘ中心線と、このＸ−Ｘ中心線に対して
直交するＹ−Ｙ中心線とが交差する点を言う。中心点Ｐ
３は、隣接する２本の吊りリード６の延長線の交点と一
致する。又、中心点Ｐ３は、４本の吊りリード６の延長
線の交点とも一致する。
【００５４】複数のリード２は４つのリード群に分割さ
れ、各リード群は２つのリード群が互いに対向するよう
にダイパッド５の周囲に配置されている。４つのリード
群のうち、互いに対向する２つのリード群のリード２
は、リード配置領域のＸ−Ｘ中心線と同一方向に沿って
配列されている。４つのリード群のうち、互いに対向す
る他の２つのリード群のリード２は、リード配置領域の
Ｙ−Ｙ中心線と同一方向に沿って配列されている。各リ
ード群のリード２は、内部リード部及びこの内部リード
部と一体に形成された外部リード部とを有する構成にな
っており、タイバー３を介して互いに連結されている。
れ、各リード群は２つのリード群が互いに対向するよう
にダイパッド５の周囲に配置されている。４つのリード
群のうち、互いに対向する２つのリード群のリード２
は、リード配置領域のＸ−Ｘ中心線と同一方向に沿って
配列されている。４つのリード群のうち、互いに対向す
る他の２つのリード群のリード２は、リード配置領域の
Ｙ−Ｙ中心線と同一方向に沿って配列されている。各リ
ード群のリード２は、内部リード部及びこの内部リード
部と一体に形成された外部リード部とを有する構成にな
っており、タイバー３を介して互いに連結されている。
【００５５】リードフレームＬＦは、例えば鉄（Ｆｅ）
−ニッケル（Ｎｉ）系の合金、又は銅（Ｃｕ）、若しく
は銅系の合金からなる平板材にエッチング加工、又はプ
レス加工を施して所定のリードパターンを形成すること
によって形成される。
−ニッケル（Ｎｉ）系の合金、又は銅（Ｃｕ）、若しく
は銅系の合金からなる平板材にエッチング加工、又はプ
レス加工を施して所定のリードパターンを形成すること
によって形成される。
【００５６】次に、半導体装置３０Ａの製造について図
１１乃至図１８を用いて説明する。
１１乃至図１８を用いて説明する。
【００５７】図１１及び図１２はチップ・ボンディング
工程を説明するための模式的平面図であり、図１３はチ
ップ・ボンディング工程を説明するための模式的断面図
（（Ａ）は図１のａ−ａ線に対応する位置での模式的断
面図，（Ｂ）は図１のｃ−ｃ線に対応する位置での模式
的断面図）であり、図１４及び図１５はワイヤ・ボンデ
ィング工程を説明するための模式的平面図であり、図１
６は樹脂封止体形成工程を説明するための模式的断面図
であり、図１７は図１４の一部を拡大した模式的断面図
であり、図１８は他のマイコン用チップを用いた時のワ
イヤ接続状態を示す模式的断面図である。
工程を説明するための模式的平面図であり、図１３はチ
ップ・ボンディング工程を説明するための模式的断面図
（（Ａ）は図１のａ−ａ線に対応する位置での模式的断
面図，（Ｂ）は図１のｃ−ｃ線に対応する位置での模式
的断面図）であり、図１４及び図１５はワイヤ・ボンデ
ィング工程を説明するための模式的平面図であり、図１
６は樹脂封止体形成工程を説明するための模式的断面図
であり、図１７は図１４の一部を拡大した模式的断面図
であり、図１８は他のマイコン用チップを用いた時のワ
イヤ接続状態を示す模式的断面図である。
【００５８】まず、図１０に示すリードフレームＬＦを
ダイボンディング装置に搬送し、その後、図１１に示す
ように、リードフレームＬＦにマイコン用チップ１０を
接着固定する。リードフレームＬＦとマイコン用チップ
１０との接着固定は、ダイパッド５のチップ搭載面に例
えば熱硬化性樹脂からなる接着剤を塗布して接着層を形
成し、その後、ダイパッド５のチップ搭載面にマイコン
用チップ１０を熱圧着して行なう。この時、ダイパッド
５の中心点Ｐ３にマイコン用チップ１０の中心点Ｐ１が
位置するように位置合わせして行う。
ダイボンディング装置に搬送し、その後、図１１に示す
ように、リードフレームＬＦにマイコン用チップ１０を
接着固定する。リードフレームＬＦとマイコン用チップ
１０との接着固定は、ダイパッド５のチップ搭載面に例
えば熱硬化性樹脂からなる接着剤を塗布して接着層を形
成し、その後、ダイパッド５のチップ搭載面にマイコン
用チップ１０を熱圧着して行なう。この時、ダイパッド
５の中心点Ｐ３にマイコン用チップ１０の中心点Ｐ１が
位置するように位置合わせして行う。
【００５９】次に、図１２に示すように、マイコン用チ
ップ１０にＥＥＰＲＯＭ用チップ２０を接着固定する。
マイコン用チップ１０とＥＥＰＲＯＭ用チップ２０との
接着固定は、マイコン用チップ１０の回路形成面１０Ａ
とＥＥＰＲＯＭ用チップ２０の裏面との間に例えば熱硬
化性の接着用樹脂フィルムからなる接着層１５を介在さ
せた状態で、マイコン用チップ１０にＥＥＰＲＯＭ用チ
ップ２０を熱圧着して行なう。接着用樹脂フィルムから
なる接着層１５は、予めＥＥＰＲＯＭ用チップの裏面に
貼り付けておく。
ップ１０にＥＥＰＲＯＭ用チップ２０を接着固定する。
マイコン用チップ１０とＥＥＰＲＯＭ用チップ２０との
接着固定は、マイコン用チップ１０の回路形成面１０Ａ
とＥＥＰＲＯＭ用チップ２０の裏面との間に例えば熱硬
化性の接着用樹脂フィルムからなる接着層１５を介在さ
せた状態で、マイコン用チップ１０にＥＥＰＲＯＭ用チ
ップ２０を熱圧着して行なう。接着用樹脂フィルムから
なる接着層１５は、予めＥＥＰＲＯＭ用チップの裏面に
貼り付けておく。
【００６０】この工程において、ＥＥＰＲＯＭ用チップ
２０のボンディングパッド２１とリード２の内部リード
部とを接続するボンディングワイヤ１６の長さが短くな
るように、マイコン用チップ２０の中心点Ｐ１からＥＥ
ＰＲＯＭ用チップの中心点Ｐ２をずらした状態でマイコ
ン用チップ１０の回路形成面１０Ａ上にＥＥＰＲＯＭ用
チップ２０を配置する。
２０のボンディングパッド２１とリード２の内部リード
部とを接続するボンディングワイヤ１６の長さが短くな
るように、マイコン用チップ２０の中心点Ｐ１からＥＥ
ＰＲＯＭ用チップの中心点Ｐ２をずらした状態でマイコ
ン用チップ１０の回路形成面１０Ａ上にＥＥＰＲＯＭ用
チップ２０を配置する。
【００６１】図７に示すように本実施形態において、Ｅ
ＥＰＲＯＭ用チップ２０のＶＣＣ用ボンディングパッド
２１Ｃ及びＶＳＳ用ボンディングパッド２１Ｄはマイコ
ン用チップ１０の辺１０Ａ３側に配置され、ＥＥＰＲＯ
Ｍ用チップ２０のＳＤＡ用ボンディングパッド２１Ａ及
びＳＣＬ用ボンディングパッド２１Ｂはマイコン用チッ
プ１０の辺１０Ａ１側に配置されているため、ＥＥＰＲ
ＯＭ用チップ２０は、図１３（Ａ）及び図１３（Ｂ）に
示すように、その中心点Ｐ２がマイコン用チップ１０の
中心点Ｐ１よりもマイコン用チップ１０の辺１０Ａ３側
及び辺１０Ａ１側に位置するように配置する。本実施形
態において、ＥＥＰＲＯＭ用チップ２０は、その中心点
Ｐ２をマイコン用チップ１０の中心点Ｐ１に対して、例
えばマイコン用チップ１０の辺１０Ａ３側及び１０Ａ１
側に夫々１００〜１５０［μｍ］程度偏移させた状態で
配置する。なお、ダイボンディング装置の位置決め精度
の誤差は、最大で５０［μｍ］程度である。
ＥＰＲＯＭ用チップ２０のＶＣＣ用ボンディングパッド
２１Ｃ及びＶＳＳ用ボンディングパッド２１Ｄはマイコ
ン用チップ１０の辺１０Ａ３側に配置され、ＥＥＰＲＯ
Ｍ用チップ２０のＳＤＡ用ボンディングパッド２１Ａ及
びＳＣＬ用ボンディングパッド２１Ｂはマイコン用チッ
プ１０の辺１０Ａ１側に配置されているため、ＥＥＰＲ
ＯＭ用チップ２０は、図１３（Ａ）及び図１３（Ｂ）に
示すように、その中心点Ｐ２がマイコン用チップ１０の
中心点Ｐ１よりもマイコン用チップ１０の辺１０Ａ３側
及び辺１０Ａ１側に位置するように配置する。本実施形
態において、ＥＥＰＲＯＭ用チップ２０は、その中心点
Ｐ２をマイコン用チップ１０の中心点Ｐ１に対して、例
えばマイコン用チップ１０の辺１０Ａ３側及び１０Ａ１
側に夫々１００〜１５０［μｍ］程度偏移させた状態で
配置する。なお、ダイボンディング装置の位置決め精度
の誤差は、最大で５０［μｍ］程度である。
【００６２】次に、ダイボンディング装置からワイヤボ
ンディング装置にリードフレームＬＦを搬送して、図１
４に示すように、マイコン用チップ１０のボンディング
パッド１１とリード２の内部リード部とをボンディング
ワイヤ１６で電気的に接続し、その後、ＥＥＰＲＯＭ用
チップ２０のボンディングパッド２１とリード２の内部
リード部とをボンディングワイヤ１６で電気的に接続す
る。ボンディングワイヤ１６としては、例えば金（Ａ
ｕ）ワイヤを用いる。ボンディングワイヤ１６の接続方
法としては、例えば熱圧着に超音波振動を併用したボー
ルボンディング法を用いる。
ンディング装置にリードフレームＬＦを搬送して、図１
４に示すように、マイコン用チップ１０のボンディング
パッド１１とリード２の内部リード部とをボンディング
ワイヤ１６で電気的に接続し、その後、ＥＥＰＲＯＭ用
チップ２０のボンディングパッド２１とリード２の内部
リード部とをボンディングワイヤ１６で電気的に接続す
る。ボンディングワイヤ１６としては、例えば金（Ａ
ｕ）ワイヤを用いる。ボンディングワイヤ１６の接続方
法としては、例えば熱圧着に超音波振動を併用したボー
ルボンディング法を用いる。
【００６３】この工程において、ワイヤボンディング
は、図１５に示すように、下側に位置するマイコン用チ
ップ１０及び上側に位置するＥＥＰＲＯＭ用チップ２０
の位置をＣＣＤカメラ３１で認識し、これらの位置デー
タに基づいてマイコン用チップ１０のボンディングパッ
ド１１及びＥＥＰＲＯＭ用チップ２０のボンディングパ
ッド２１の位置を把握した後に行なわれるが、上側のＥ
ＥＰＲＯＭ用チップ２０の位置検出はＣＣＤカメラ３１
の光学レンズを下側のマイコン用チップ１０に合焦させ
て行うため、上側のＥＥＰＲＯＭ用チップ２０が厚いと
光学レンズの被写界深度を超えてしまい、上側のＥＥＰ
ＲＯＭ用チップ２０の画像がぼける。上側のＥＥＰＲＯ
Ｍ用チップ２０の画像がぼけた場合、上側のＥＥＰＲＯ
Ｍ用チップ２０の位置検出に誤差が生じ、これに基づい
てボンディングパッド２１の位置検出も誤差が生じるた
め、上側のＥＥＰＲＯＭ用チップ２０のボンディングパ
ッド２１とボンディングワイヤ１６との接続不良が生じ
易くなる。本実施形態では、上側チップとして、下側の
マイコン用チップ１０よりも厚さが薄いＥＥＰＲＯＭ用
チップ２０を用いているため、画像ぼけによるＥＥＰＲ
ＯＭ用チップ２０の位置検出誤差を抑制することができ
る。なお、マイコン用チップ１０とＥＥＰＲＯＭ用チッ
プ２０との間には接着層１５が介在されているため、マ
イコン用チップ１０の回路形成面１０ＡからＥＥＰＲＯ
Ｍ用チップ２０の回路形成面２０Ａまでの距離をマイコ
ン用チップ１０の厚さよりも薄くすることが望ましい。
本実施形態では、接着用樹脂フィルムを用いて接着層１
５を形成している。接着用樹脂フィルムは、マイコン用
チップ２０の回路形成面に接着剤を塗布して接着層１５
を形成する場合と比較して接着層１５の厚さを薄くする
ことができる。即ち、マイコン用チップ１０とＥＥＰＲ
ＯＭ用チップ２０との間に介在される接着層１５として
接着用樹脂フィルムを用いることにより、接着剤を塗布
して接着層を形成する場合と比較して、マイコン用チッ
プ１０の回路形成面１０ＡからＥＥＰＲＯＭ用チップ２
０の回路形成面２０Ａまでの距離を小さくすることがで
きる。
は、図１５に示すように、下側に位置するマイコン用チ
ップ１０及び上側に位置するＥＥＰＲＯＭ用チップ２０
の位置をＣＣＤカメラ３１で認識し、これらの位置デー
タに基づいてマイコン用チップ１０のボンディングパッ
ド１１及びＥＥＰＲＯＭ用チップ２０のボンディングパ
ッド２１の位置を把握した後に行なわれるが、上側のＥ
ＥＰＲＯＭ用チップ２０の位置検出はＣＣＤカメラ３１
の光学レンズを下側のマイコン用チップ１０に合焦させ
て行うため、上側のＥＥＰＲＯＭ用チップ２０が厚いと
光学レンズの被写界深度を超えてしまい、上側のＥＥＰ
ＲＯＭ用チップ２０の画像がぼける。上側のＥＥＰＲＯ
Ｍ用チップ２０の画像がぼけた場合、上側のＥＥＰＲＯ
Ｍ用チップ２０の位置検出に誤差が生じ、これに基づい
てボンディングパッド２１の位置検出も誤差が生じるた
め、上側のＥＥＰＲＯＭ用チップ２０のボンディングパ
ッド２１とボンディングワイヤ１６との接続不良が生じ
易くなる。本実施形態では、上側チップとして、下側の
マイコン用チップ１０よりも厚さが薄いＥＥＰＲＯＭ用
チップ２０を用いているため、画像ぼけによるＥＥＰＲ
ＯＭ用チップ２０の位置検出誤差を抑制することができ
る。なお、マイコン用チップ１０とＥＥＰＲＯＭ用チッ
プ２０との間には接着層１５が介在されているため、マ
イコン用チップ１０の回路形成面１０ＡからＥＥＰＲＯ
Ｍ用チップ２０の回路形成面２０Ａまでの距離をマイコ
ン用チップ１０の厚さよりも薄くすることが望ましい。
本実施形態では、接着用樹脂フィルムを用いて接着層１
５を形成している。接着用樹脂フィルムは、マイコン用
チップ２０の回路形成面に接着剤を塗布して接着層１５
を形成する場合と比較して接着層１５の厚さを薄くする
ことができる。即ち、マイコン用チップ１０とＥＥＰＲ
ＯＭ用チップ２０との間に介在される接着層１５として
接着用樹脂フィルムを用いることにより、接着剤を塗布
して接着層を形成する場合と比較して、マイコン用チッ
プ１０の回路形成面１０ＡからＥＥＰＲＯＭ用チップ２
０の回路形成面２０Ａまでの距離を小さくすることがで
きる。
【００６４】また、この工程において、ＥＥＰＲＯＭ用
チップ２０のＳＤＡ用ボンディングパッド２１Ａ及びＳ
ＣＬ用ボンディングパッド２１Ｂは、ＥＥＰＲＯＭ用チ
ップ２０の辺２０Ａ１に沿って複数設けられている。ま
た、ＥＥＰＲＯＭ用チップ２０のＶＣＣ用ボンディング
パッド２１Ｃ及びＶＳＳ用ボンディングパッド２１Ｄ
は、ＥＥＰＲＯＭ用チップ２０の４つの辺（２０Ａ１，
２０Ａ２，２０Ａ３，２０Ａ４）に沿って複数設けられ
ている。従って、接続しようとするリードの内部リード
部の先端から最も距離が近いボンディングパッド２１を
選択することができるため、ＥＥＰＲＯＭ用チップ２０
のボンディングパッド２１とリード２の内部リード部と
を接続するボンディングワイヤ１６の長さを短くするこ
とができる。
チップ２０のＳＤＡ用ボンディングパッド２１Ａ及びＳ
ＣＬ用ボンディングパッド２１Ｂは、ＥＥＰＲＯＭ用チ
ップ２０の辺２０Ａ１に沿って複数設けられている。ま
た、ＥＥＰＲＯＭ用チップ２０のＶＣＣ用ボンディング
パッド２１Ｃ及びＶＳＳ用ボンディングパッド２１Ｄ
は、ＥＥＰＲＯＭ用チップ２０の４つの辺（２０Ａ１，
２０Ａ２，２０Ａ３，２０Ａ４）に沿って複数設けられ
ている。従って、接続しようとするリードの内部リード
部の先端から最も距離が近いボンディングパッド２１を
選択することができるため、ＥＥＰＲＯＭ用チップ２０
のボンディングパッド２１とリード２の内部リード部と
を接続するボンディングワイヤ１６の長さを短くするこ
とができる。
【００６５】次に、ワイヤボンディング装置から成形装
置にリードフレームＬＦを搬送し、その後、図１６に示
すように、成形金型３５の上型３５Ａと下型３５Ｂとの
間にリードフレームＬＦを位置決めする。この時、マイ
コン用チップ１０、ＥＥＰＲＯＭ用チップ２０、リード
２の内部リード部、ボンディングワイヤ１６、チップ支
持体（ダイパッド５，吊りリード６）４等は、成形金型
３５のキャビティ３６の内部に配置される。
置にリードフレームＬＦを搬送し、その後、図１６に示
すように、成形金型３５の上型３５Ａと下型３５Ｂとの
間にリードフレームＬＦを位置決めする。この時、マイ
コン用チップ１０、ＥＥＰＲＯＭ用チップ２０、リード
２の内部リード部、ボンディングワイヤ１６、チップ支
持体（ダイパッド５，吊りリード６）４等は、成形金型
３５のキャビティ３６の内部に配置される。
【００６６】次に、成形金型３５のポットからランナー
及び流入ゲートを通してキャビティ３６の内部に樹脂を
注入して樹脂封止体１７を形成する。この時、マイコン
用チップ１０、ＥＥＰＲＯＭ用チップ２０、リード２の
内部リード部、ボンディングワイヤ１６、チップ支持体
４等は、樹脂封止体１７で封止される。
及び流入ゲートを通してキャビティ３６の内部に樹脂を
注入して樹脂封止体１７を形成する。この時、マイコン
用チップ１０、ＥＥＰＲＯＭ用チップ２０、リード２の
内部リード部、ボンディングワイヤ１６、チップ支持体
４等は、樹脂封止体１７で封止される。
【００６７】次に、リード２に連結されたタイバー３を
切断し、その後、リード２の外部リード部にメッキ処理
を施し、その後、リードフレームＬＦのフレーム本体１
からリード２の外部リード部を切断し、その後、リード
２の外部リード部をガルウィング形状に成形し、その
後、リードフレームＬＦのフレーム本体１から吊りリー
ド６を切断することにより、図１乃至図５に示す半導体
装置３０Ａがほぼ完成する。
切断し、その後、リード２の外部リード部にメッキ処理
を施し、その後、リードフレームＬＦのフレーム本体１
からリード２の外部リード部を切断し、その後、リード
２の外部リード部をガルウィング形状に成形し、その
後、リードフレームＬＦのフレーム本体１から吊りリー
ド６を切断することにより、図１乃至図５に示す半導体
装置３０Ａがほぼ完成する。
【００６８】ところで、マイコン用チップ１０のボンデ
ィングパッド１１の配列順は、品種によって異なる。例
えば図１７に示すように、本実施形態で用いたマイコン
用チップ１０のＳＤＡ用ボンディングパッド１１Ａは、
マイコン用チップ１０の辺１０Ａ１の右端から数えて５
番目に位置し、ＳＣＬ用ボンディングパッド１１Ｂは、
マイコン用チップ１０の辺１０Ａ１の右端から数えて４
番目に位置している。これに対し、品種が異なるマイコ
ン用チップ１０においては、図１８に示すように、ＳＤ
Ａ用ボンディングパッド１１Ａがマイコン用チップ１０
の辺１０Ａ１の右端から数えて４番目に位置し、ＳＣＬ
用ボンディングパッド１１Ｂがマイコン用チップ１０の
辺１０Ａ１の右端から数えて５番目に位置する場合があ
る。このような場合、ボンディングパッド１１の配列順
に対応して、リード２の端子機能の配列順も変わるた
め、ＥＥＰＲＯＭ用チップ２０のＳＡＤ用ボンディング
パッド２１Ａとリード２Ａとを接続するボンディングワ
イヤ１６と、ＥＥＰＲＯＭ用チップ２０のＳＣＬ用ボン
ディングパッド２１Ｂとリード２Ｂとを接続するボンデ
ィングワイヤ１６とが交差してしまう。しかしながら、
本実施形態のＥＥＰＲＯＭ用チップ２０は、ＳＣＬ用ボ
ンディングパッド１１Ｂの両端に、互いに電気的に接続
された２つのＳＡＤ用ボンディングパッド２１Ａを配置
しているため、図１８に示すように、ボンディングワイ
ヤ１６を交差させることなく、ワイヤボンディングを行
なうことができる。
ィングパッド１１の配列順は、品種によって異なる。例
えば図１７に示すように、本実施形態で用いたマイコン
用チップ１０のＳＤＡ用ボンディングパッド１１Ａは、
マイコン用チップ１０の辺１０Ａ１の右端から数えて５
番目に位置し、ＳＣＬ用ボンディングパッド１１Ｂは、
マイコン用チップ１０の辺１０Ａ１の右端から数えて４
番目に位置している。これに対し、品種が異なるマイコ
ン用チップ１０においては、図１８に示すように、ＳＤ
Ａ用ボンディングパッド１１Ａがマイコン用チップ１０
の辺１０Ａ１の右端から数えて４番目に位置し、ＳＣＬ
用ボンディングパッド１１Ｂがマイコン用チップ１０の
辺１０Ａ１の右端から数えて５番目に位置する場合があ
る。このような場合、ボンディングパッド１１の配列順
に対応して、リード２の端子機能の配列順も変わるた
め、ＥＥＰＲＯＭ用チップ２０のＳＡＤ用ボンディング
パッド２１Ａとリード２Ａとを接続するボンディングワ
イヤ１６と、ＥＥＰＲＯＭ用チップ２０のＳＣＬ用ボン
ディングパッド２１Ｂとリード２Ｂとを接続するボンデ
ィングワイヤ１６とが交差してしまう。しかしながら、
本実施形態のＥＥＰＲＯＭ用チップ２０は、ＳＣＬ用ボ
ンディングパッド１１Ｂの両端に、互いに電気的に接続
された２つのＳＡＤ用ボンディングパッド２１Ａを配置
しているため、図１８に示すように、ボンディングワイ
ヤ１６を交差させることなく、ワイヤボンディングを行
なうことができる。
【００６９】以上説明したように、本実施形態によれば
以下の効果が得られる。
以下の効果が得られる。
【００７０】（１）マイコン用チップ１０とＥＥＰＲＯ
Ｍ用チップ２０との電気的な接続は、樹脂封止体１７の
内部において、リード２のインナー部及び２本のボンデ
ィングワイヤ１６によって行われている。このような構
成とすることにより、マイコン用チップ１０に合わせて
開発されたリードフレームをそのまま使用することがで
きるため、マイコン用チップ１０の品種毎にリードフレ
ームを新たに開発する必要がない。また、ＥＥＲＯＭ用
チップ２０と電気的に接続するためのＥＥＰＲＯＭ用ボ
ンディングパッドを設けたマイコン用チップを品種毎に
開発する必要もない。この結果、半導体装置３０Ａの低
コスト化を図ることができる。
Ｍ用チップ２０との電気的な接続は、樹脂封止体１７の
内部において、リード２のインナー部及び２本のボンデ
ィングワイヤ１６によって行われている。このような構
成とすることにより、マイコン用チップ１０に合わせて
開発されたリードフレームをそのまま使用することがで
きるため、マイコン用チップ１０の品種毎にリードフレ
ームを新たに開発する必要がない。また、ＥＥＲＯＭ用
チップ２０と電気的に接続するためのＥＥＰＲＯＭ用ボ
ンディングパッドを設けたマイコン用チップを品種毎に
開発する必要もない。この結果、半導体装置３０Ａの低
コスト化を図ることができる。
【００７１】（２）ＥＥＰＲＯＭ用チップ２０は、マイ
コン用チップ１０よりも厚さが薄い。このような構成と
することにより、ワイヤボンディング工程において、Ｅ
ＥＰＲＯＭ用チップ２０の位置をＣＣＤカメラで認識す
る時の画像ぼけによるＥＥＰＲＯＭ用チップ２０の位置
検出誤差を抑制することができる。この結果、ＥＥＰＲ
ＯＭ用チップ２０のボンディングパッド２１とボンディ
ングワイヤ１６との接続不良を抑制できるので、半導体
装置３０Ａの歩留まりの向上を図ることができる。
コン用チップ１０よりも厚さが薄い。このような構成と
することにより、ワイヤボンディング工程において、Ｅ
ＥＰＲＯＭ用チップ２０の位置をＣＣＤカメラで認識す
る時の画像ぼけによるＥＥＰＲＯＭ用チップ２０の位置
検出誤差を抑制することができる。この結果、ＥＥＰＲ
ＯＭ用チップ２０のボンディングパッド２１とボンディ
ングワイヤ１６との接続不良を抑制できるので、半導体
装置３０Ａの歩留まりの向上を図ることができる。
【００７２】（３）ＥＥＰＲＯＭ用チップ２０のＳＤＡ
用ボンディングパッド２１Ａ及びＳＣＬ用ボンディング
パッド２１Ｂは、ＥＥＰＲＯＭ用チップ２０の辺２０Ａ
１に沿って複数設けられている。また、ＥＥＰＲＯＭ用
チップのＶＣＣ用ボンディングパッド２１Ｃ及びＶＳＳ
用ボンディングパッド２１Ｄは、ＥＥＰＲＯＭ用チップ
２０の４つの辺（２０Ａ１，２０Ａ２，２０Ａ３，２０
Ａ４）に沿って複数設けられている。このような構成と
することにより、接続しようとするリード２の内部リー
ド部の先端から最も距離が近いボンディングパッド２１
を選択することができるため、ＥＥＰＲＯＭ用チップ２
０のボンディングパッド２１とリード２の内部リード部
とを接続するボンディングワイヤ１６の長さを短くする
ことができる。この結果、樹脂封止体形成工程におい
て、キャビティ３６に注入された樹脂の流れによって生
じるワイヤ流れを抑制でき、ワイヤ流れに起因するワイ
ヤ同志の短絡を抑制できるので、半導体装置３０Ａの歩
留まりの向上を図ることができる。
用ボンディングパッド２１Ａ及びＳＣＬ用ボンディング
パッド２１Ｂは、ＥＥＰＲＯＭ用チップ２０の辺２０Ａ
１に沿って複数設けられている。また、ＥＥＰＲＯＭ用
チップのＶＣＣ用ボンディングパッド２１Ｃ及びＶＳＳ
用ボンディングパッド２１Ｄは、ＥＥＰＲＯＭ用チップ
２０の４つの辺（２０Ａ１，２０Ａ２，２０Ａ３，２０
Ａ４）に沿って複数設けられている。このような構成と
することにより、接続しようとするリード２の内部リー
ド部の先端から最も距離が近いボンディングパッド２１
を選択することができるため、ＥＥＰＲＯＭ用チップ２
０のボンディングパッド２１とリード２の内部リード部
とを接続するボンディングワイヤ１６の長さを短くする
ことができる。この結果、樹脂封止体形成工程におい
て、キャビティ３６に注入された樹脂の流れによって生
じるワイヤ流れを抑制でき、ワイヤ流れに起因するワイ
ヤ同志の短絡を抑制できるので、半導体装置３０Ａの歩
留まりの向上を図ることができる。
【００７３】（４）互いに電気的に接続された２つのＳ
ＡＤ用ボンディングパッド２１Ａの間にＳＣＬ用ボンデ
ィングパッド１１Ｂが配置されている。このような構成
とすることにより、ボンディングワイヤ１６を交差させ
ることなく、ワイヤボンディングを行なうことができ
る。
ＡＤ用ボンディングパッド２１Ａの間にＳＣＬ用ボンデ
ィングパッド１１Ｂが配置されている。このような構成
とすることにより、ボンディングワイヤ１６を交差させ
ることなく、ワイヤボンディングを行なうことができ
る。
【００７４】（５）ＥＥＰＲＯＭ用チップ２０の不揮発
性記憶ユニットはマイコン用チップ１０の動作によって
シリアルデータが書き込まれる。このような構成とする
ことにより、ＥＥＰＲＯＭ用チップ２０とマイコン用チ
ップ１０とを電気的に接続する信号伝達経路の数を少な
くすることができるので、リード２の本数を少なくする
ことができる。
性記憶ユニットはマイコン用チップ１０の動作によって
シリアルデータが書き込まれる。このような構成とする
ことにより、ＥＥＰＲＯＭ用チップ２０とマイコン用チ
ップ１０とを電気的に接続する信号伝達経路の数を少な
くすることができるので、リード２の本数を少なくする
ことができる。
【００７５】なお、本実施形態では、ボンディングワイ
ヤ１６の長さを短くするため、マイコン用チップ１０の
中心点Ｐ１に対して、ＥＥＰＲＯＭ用チップ２０の中心
点Ｐ２の位置をずらした例について説明したが、図１９
（模式的平面図）に示すように、マイコン用チップ１０
の互いに接する２つの辺とＥＥＰＲＯＭ用チップ２０の
一辺とが向かい合うように、マイコン用チップ１０の向
きに対してＥＥＰＲＯＭ用チップ２０の向きを偏移させ
てもよい。つまり、ＥＥＰＲＯＭ用チップ２０のボンデ
ィングパッド２１とリード２の内部リード部とを接続す
るボンディングワイヤ１６の長さが短くなるように、マ
イコン用チップ１０の辺に対してＥＥＰＲＯＭ用チップ
２０の辺が鋭角をなす状態でＥＥＰＲＯＭ用チップ２０
を配置する。
ヤ１６の長さを短くするため、マイコン用チップ１０の
中心点Ｐ１に対して、ＥＥＰＲＯＭ用チップ２０の中心
点Ｐ２の位置をずらした例について説明したが、図１９
（模式的平面図）に示すように、マイコン用チップ１０
の互いに接する２つの辺とＥＥＰＲＯＭ用チップ２０の
一辺とが向かい合うように、マイコン用チップ１０の向
きに対してＥＥＰＲＯＭ用チップ２０の向きを偏移させ
てもよい。つまり、ＥＥＰＲＯＭ用チップ２０のボンデ
ィングパッド２１とリード２の内部リード部とを接続す
るボンディングワイヤ１６の長さが短くなるように、マ
イコン用チップ１０の辺に対してＥＥＰＲＯＭ用チップ
２０の辺が鋭角をなす状態でＥＥＰＲＯＭ用チップ２０
を配置する。
【００７６】（実施形態２）図２０は本発明の実施形態
２である半導体装置の要部模式的断面図であり、図２１
は２つの半導体チップ（マイコン用チップ，ＥＥＰＲＯ
Ｍ用チップ）の積層状態を示す模式的平面図である。
２である半導体装置の要部模式的断面図であり、図２１
は２つの半導体チップ（マイコン用チップ，ＥＥＰＲＯ
Ｍ用チップ）の積層状態を示す模式的平面図である。
【００７７】図２０及び図２１に示すように、本実施形
態の半導体装置３０Ｂは、前述の実施形態１とほぼ同様
の構成となっており、以下の構成が異なっている。
態の半導体装置３０Ｂは、前述の実施形態１とほぼ同様
の構成となっており、以下の構成が異なっている。
【００７８】即ち、ＥＥＰＲＯＭ用チップ２０のボンデ
ィングパッド２１は、マイコン用チップ１０のボンディ
ングパッド１１よりも平面サイズが大きくなっている。
つまり、ＥＥＰＲＯＭ用チップ２０のＸ方向におけるボ
ンディングパッド２１の大きさＳ２１Ｘは、マイコン用
チップ１０のＸ方向におけるボンディングパッド１１の
大きさＳ１１Ｘよりも大である。つまり、Ｓ２１Ｘ＞Ｓ
１１Ｙの関係に有り、同様にＹ方向においても、Ｓ２１
Ｙ＞Ｓ１１Ｙの関係に有る。このような構成にすること
により、ワイヤボンディング工程において、ＥＥＰＲＯ
Ｍ用チップ２０の位置をＣＣＤカメラで認識する時の画
像ぼけによるＥＥＰＲＯＭ用チップ２０の位置検出誤差
を補うことができるので、ＥＥＰＲＯＭ用チップ２０の
ボンディングパッド２１とボンディングワイヤ１６との
接続不良を抑制できすることができる。この結果、半導
体装置３０ＢＡの歩留まりの向上を図ることができる。
ィングパッド２１は、マイコン用チップ１０のボンディ
ングパッド１１よりも平面サイズが大きくなっている。
つまり、ＥＥＰＲＯＭ用チップ２０のＸ方向におけるボ
ンディングパッド２１の大きさＳ２１Ｘは、マイコン用
チップ１０のＸ方向におけるボンディングパッド１１の
大きさＳ１１Ｘよりも大である。つまり、Ｓ２１Ｘ＞Ｓ
１１Ｙの関係に有り、同様にＹ方向においても、Ｓ２１
Ｙ＞Ｓ１１Ｙの関係に有る。このような構成にすること
により、ワイヤボンディング工程において、ＥＥＰＲＯ
Ｍ用チップ２０の位置をＣＣＤカメラで認識する時の画
像ぼけによるＥＥＰＲＯＭ用チップ２０の位置検出誤差
を補うことができるので、ＥＥＰＲＯＭ用チップ２０の
ボンディングパッド２１とボンディングワイヤ１６との
接続不良を抑制できすることができる。この結果、半導
体装置３０ＢＡの歩留まりの向上を図ることができる。
【００７９】また、ＣＣＤカメラの焦点をＥＥＰＲＯＭ
用チップ２０のボンディングパッドに合わせてワイヤボ
ンディングをする場合には、両チップのボンディングパ
ッドの大きさの関係は逆になり、Ｓ２１Ｘ＜Ｓ１１Ｘ、
Ｓ２１Ｙ＜Ｓ１１Ｙとなる。但し、マイコン用チップ１
０のボンディングパッド数がＥＥＰＲＯＭ用チップ２０
のボンディングパッド数よりも多いので、前者の方が効
果的である。
用チップ２０のボンディングパッドに合わせてワイヤボ
ンディングをする場合には、両チップのボンディングパ
ッドの大きさの関係は逆になり、Ｓ２１Ｘ＜Ｓ１１Ｘ、
Ｓ２１Ｙ＜Ｓ１１Ｙとなる。但し、マイコン用チップ１
０のボンディングパッド数がＥＥＰＲＯＭ用チップ２０
のボンディングパッド数よりも多いので、前者の方が効
果的である。
【００８０】（実施形態３）図２２は本発明の実施形態
３である半導体装置の模式的断面図であり、図２３は図
２２の一部を拡大した模式的断面図であり、図２４はワ
イヤ接続状態を示す要部模式的平面図である。
３である半導体装置の模式的断面図であり、図２３は図
２２の一部を拡大した模式的断面図であり、図２４はワ
イヤ接続状態を示す要部模式的平面図である。
【００８１】図２２乃至図２４に示すように、本実施形
態の半導体装置３０Ｃは、前述の実施形態１とほぼ同様
の構成となっており、以下の構成が異なっている。
態の半導体装置３０Ｃは、前述の実施形態１とほぼ同様
の構成となっており、以下の構成が異なっている。
【００８２】即ち、ＥＥＰＲＯＭ用チップ２０のボンデ
ィングパッド２１とリード２の内部リード部とを接続す
るボンディングワイヤ１６は、リード２を第１ボンドと
し、ボンディングパッド２１を第２ボンドとする逆ボン
ディング法にて接続されている。また、ＥＥＰＲＯＭ用
チップ２０のボンディングパッド２１は、ボンディング
ワイヤ１６が延在する方向に沿う辺２１Ｘがリード２の
内部リード部の先端と向かい合う辺２１Ｙよりも長い方
形状で形成されている。また、ボンディングパッド２１
は、マイコン用チップ１０のボンディングパッド１１よ
りも平面サイズが大きい。マイコン用チップ１０のボン
ディングパッド１１と比較した場合、ＥＥＰＲＯＭ用チ
ップ２０のボンディングパッド２１のボンディングワイ
ヤ１６が延在する方向に沿う辺２１Ｘは、マイコン用チ
ップ１０のボンディングパッド１１のボンディングワイ
ヤ１６が延在する方向に沿う辺１１Ｘよりも大である。
ィングパッド２１とリード２の内部リード部とを接続す
るボンディングワイヤ１６は、リード２を第１ボンドと
し、ボンディングパッド２１を第２ボンドとする逆ボン
ディング法にて接続されている。また、ＥＥＰＲＯＭ用
チップ２０のボンディングパッド２１は、ボンディング
ワイヤ１６が延在する方向に沿う辺２１Ｘがリード２の
内部リード部の先端と向かい合う辺２１Ｙよりも長い方
形状で形成されている。また、ボンディングパッド２１
は、マイコン用チップ１０のボンディングパッド１１よ
りも平面サイズが大きい。マイコン用チップ１０のボン
ディングパッド１１と比較した場合、ＥＥＰＲＯＭ用チ
ップ２０のボンディングパッド２１のボンディングワイ
ヤ１６が延在する方向に沿う辺２１Ｘは、マイコン用チ
ップ１０のボンディングパッド１１のボンディングワイ
ヤ１６が延在する方向に沿う辺１１Ｘよりも大である。
【００８３】このように、ＥＥＰＲＯＭ用チップ２０の
ボンディングパッド２１を、ボンディングワイヤ１６が
延在する方向に沿う辺２１Ｘがリード２の内部リード部
の先端と向かい合う辺２１Ｙよりも長い方形状で形成す
ることにより、逆ボンディング法によるボンディングワ
イヤ１６の接続を容易に行うことができる。逆ボンディ
ングであるため、ボンディングワイヤ１６は、ＥＥＰＲ
ＯＭ用チップ２０の回路形成面２０Ａに対してほぼ垂直
な方向に延びる第１部分と、ほぼ回路形成面２０Ａの方
向に沿って延びる第２部分を有し、第１部分は回路形成
面２０Ａ上ではなく、リード２上に位置している。
ボンディングパッド２１を、ボンディングワイヤ１６が
延在する方向に沿う辺２１Ｘがリード２の内部リード部
の先端と向かい合う辺２１Ｙよりも長い方形状で形成す
ることにより、逆ボンディング法によるボンディングワ
イヤ１６の接続を容易に行うことができる。逆ボンディ
ングであるため、ボンディングワイヤ１６は、ＥＥＰＲ
ＯＭ用チップ２０の回路形成面２０Ａに対してほぼ垂直
な方向に延びる第１部分と、ほぼ回路形成面２０Ａの方
向に沿って延びる第２部分を有し、第１部分は回路形成
面２０Ａ上ではなく、リード２上に位置している。
【００８４】以上、本発明者によってなされた発明を、
前記実施形態に基づき具体的に説明したが、本発明は、
前記実施形態に限定されるものではなく、その要旨を逸
脱しない範囲において種々変更可能であることは勿論で
ある。
前記実施形態に基づき具体的に説明したが、本発明は、
前記実施形態に限定されるものではなく、その要旨を逸
脱しない範囲において種々変更可能であることは勿論で
ある。
【００８５】
【発明の効果】本願において開示される発明のうち代表
的なものによって得られる効果を簡単に説明すれば、下
記のとおりである。
的なものによって得られる効果を簡単に説明すれば、下
記のとおりである。
【００８６】本発明によれば、半導体装置の低コスト化
を図ることができる。
を図ることができる。
【００８７】本発明によれば、半導体装置の歩留まりの
向上を図ることができる。
向上を図ることができる。
【図１】本発明の実施形態１である半導体装置の樹脂封
止体の上部を除去した状態の模式的平面図である。
止体の上部を除去した状態の模式的平面図である。
【図２】図１のａ−ａ切断線にほぼ沿う模式的断面図で
ある。
ある。
【図３】図１のｂ−ｂ切断線にほぼ沿う模式的断面図で
ある。
ある。
【図４】図１のｃ−ｃ切断線にほぼ沿う模式的断面図で
ある。
ある。
【図５】図１のｄ−ｄ切断線にほぼ沿う模式的断面図で
ある。
ある。
【図６】図４の一部を拡大した模式的断面図である。
【図７】実施形態１において、２つの半導体チップ（マ
イコン用チップ，ＥＥＰＲＯＭ用チップ）の積層状態を
示す模式的平面図である。
イコン用チップ，ＥＥＰＲＯＭ用チップ）の積層状態を
示す模式的平面図である。
【図８】実施形態１において、ＥＥＰＲＯＭ用チップの
平面レイアウト図である。
平面レイアウト図である。
【図９】実施形態１において、半導体装置のシステムブ
ロック図である。
ロック図である。
【図１０】実施形態１において、半導体装置の製造に用
いられるリードフレームの模式的平面図である。
いられるリードフレームの模式的平面図である。
【図１１】実施形態１の半導体装置の製造において、チ
ップ・ボンディング工程を説明するための模式的平面図
である。
ップ・ボンディング工程を説明するための模式的平面図
である。
【図１２】実施形態１の半導体装置の製造において、チ
ップ・ボンディング工程を説明するための模式的平面図
である。
ップ・ボンディング工程を説明するための模式的平面図
である。
【図１３】実施形態１の半導体装置の製造において、チ
ップ・ボンディング工程を説明するための模式的断面図
（（Ａ）は図１のａ−ａ切断線にほぼ対応する位置での
模式的断面図，（Ｂ）は図１のｃ−ｃ切断線にほぼ対応
する位置での模式的断面図）である。
ップ・ボンディング工程を説明するための模式的断面図
（（Ａ）は図１のａ−ａ切断線にほぼ対応する位置での
模式的断面図，（Ｂ）は図１のｃ−ｃ切断線にほぼ対応
する位置での模式的断面図）である。
【図１４】実施形態１の半導体装置の製造において、ワ
イヤ・ボンディング工程を説明するための模式的平面図
である。
イヤ・ボンディング工程を説明するための模式的平面図
である。
【図１５】実施形態１の半導体装置の製造において、ワ
イヤ・ボンディング工程を説明するための模式的断面図
である。
イヤ・ボンディング工程を説明するための模式的断面図
である。
【図１６】実施形態１の半導体装置の製造において、樹
脂封止体形成工程を説明するための模式的断面図であ
る。
脂封止体形成工程を説明するための模式的断面図であ
る。
【図１７】図１４の一部を拡大した模式的断面図であ
る。
る。
【図１８】他のマイコン用チップを用いた時のワイヤ接
続状態を示す模式的断面図である。
続状態を示す模式的断面図である。
【図１９】実施形態１の変形例である２つの半導体チッ
プ（マイコン用チップ，ＥＥＰＲＯＭ用チップ）の積層
状態を示す模式的平面図である。
プ（マイコン用チップ，ＥＥＰＲＯＭ用チップ）の積層
状態を示す模式的平面図である。
【図２０】本発明の実施形態２である半導体装置の要部
模式断面図である。
模式断面図である。
【図２１】実施形態２において、２つの半導体チップ
（マイコン用チップ，ＥＥＰＲＯＭ用チップ）の積層状
態を示す模式的平面図である。
（マイコン用チップ，ＥＥＰＲＯＭ用チップ）の積層状
態を示す模式的平面図である。
【図２２】本発明の実施形態３である半導体装置の模式
的断面図である。
的断面図である。
【図２３】図２２の一部を拡大した模式的断面図であ
る。
る。
【図２４】実施形態３において、ワイヤ接続状態を示す
要部模式的平面図である。
要部模式的平面図である。
ＬＦ…リードフレーム、１…フレーム本体、２…リー
ド、３…ダムバー、４…支持体、５…ダイパッド、６…
吊りリード、１０…マイコン用チップ、１０Ｘ…Ｘ−Ｘ
中心線、１０Ｙ…Ｙ−Ｙ中心線、１１…ボンディングパ
ッド、１５…接着層、１６…ボンディングワイヤ、１７
…樹脂封止体、２０…ＥＥＰＲＯＭ用チップ、２０Ｘ…
Ｘ−Ｘ中心線、２０Ｙ…Ｙ−Ｙ中心線、２１…ボンディ
ングパッド、３０Ａ，３０Ｂ，３０Ｃ…半導体装置、３
１…ＣＣＤカメラ、３５…成形金型、３５Ａ…上型、３
５Ｂ…下型、３６…キャビティ。
ド、３…ダムバー、４…支持体、５…ダイパッド、６…
吊りリード、１０…マイコン用チップ、１０Ｘ…Ｘ−Ｘ
中心線、１０Ｙ…Ｙ−Ｙ中心線、１１…ボンディングパ
ッド、１５…接着層、１６…ボンディングワイヤ、１７
…樹脂封止体、２０…ＥＥＰＲＯＭ用チップ、２０Ｘ…
Ｘ−Ｘ中心線、２０Ｙ…Ｙ−Ｙ中心線、２１…ボンディ
ングパッド、３０Ａ，３０Ｂ，３０Ｃ…半導体装置、３
１…ＣＣＤカメラ、３５…成形金型、３５Ａ…上型、３
５Ｂ…下型、３６…キャビティ。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 石田 徹 北海道亀田郡七飯町字中島145番地 日立 北海セミコンダクタ株式会社内 (72)発明者 浦和 哲治 北海道亀田郡七飯町字中島145番地 日立 北海セミコンダクタ株式会社内 (72)発明者 伊藤 富士夫 東京都小平市上水本町５丁目22番１号 株 式会社日立超エル・エス・アイ・システム ズ内 (72)発明者 松澤 朝夫 東京都小平市上水本町５丁目22番１号 株 式会社日立超エル・エス・アイ・システム ズ内 (72)発明者 鈴木 一成 東京都小平市上水本町５丁目22番１号 株 式会社日立超エル・エス・アイ・システム ズ内 (72)発明者 亀岡 昭彦 東京都小平市上水本町５丁目22番１号 株 式会社日立超エル・エス・アイ・システム ズ内 (72)発明者 鈴木 博通 東京都小平市上水本町五丁目20番１号 株 式会社日立製作所半導体グループ内 (72)発明者 井手 琢二 東京都小平市上水本町五丁目20番１号 株 式会社日立製作所半導体グループ内
Claims (31)
- 【請求項１】一主面に、制御回路、第１ボンディングパ
ッド及び複数の第２ボンディングパッドを有する第１半
導体チップと、 一主面に、記憶回路及び第３ボンディングパッドを有
し、かつ、前記第１半導体チップの一主面上に配置され
た第２半導体チップであって、前記記憶回路が前記第１
半導体チップの制御回路の制御信号によって制御される
第２半導体チップと、 内部リード部及び前記内部リード部と一体に形成された
外部リード部を有し、かつ、前記内部リード部が前記第
１半導体チップの周囲に配置された第１リードと、 各々が内部リード部及び前記内部リード部と一体に形成
された外部リード部を有し、かつ、前記内部リード部が
前記第１半導体チップの周囲に配置された複数の第２リ
ードと、 前記第１半導体チップの前記第１ボンディングパッドと
前記第１リードの内部リード部とを接続する第１ボンデ
ィングワイヤと、 前記第１半導体チップの前記複数の第２ボンディングパ
ッドと前記複数の第２リードの内部リード部とを接続す
る複数の第２ボンディングワイヤと、 前記第２半導体チップの前記第３ボンディングパッドと
前記第１リードの内部リード部とを接続する第３ボンデ
ィングワイヤと、 前記第１及び第２半導体チップ、前記第１、第２及び第
３ボンディングワイヤ、及び前記第１及び第２リードの
内部リード部を封止する樹脂封止体とを有し、 前記制御回路の制御信号は、前記第１半導体チップの第
１ボンディングパッドから出力され、前記第１ボンディ
ングワイヤ、前記第１リード及び前記第３ボンディング
ワイヤを介して前記第２半導体チップの前記第３ボンデ
ィングパッドに入力されることを特徴とする半導体装
置。 - 【請求項２】請求項１に記載の半導体装置において、 前記第２半導体チップは、前記第１半導体チップよりも
小さい平面サイズで形成されていることを特徴とする半
導体装置。 - 【請求項３】請求項１に記載の半導体装置において、 前記第２半導体チップは、その一主面と対向する他の主
面が前記第１半導体チップの一主面と向かい合う状態で
前記第１半導体チップの一主面上に配置されていること
を特徴とする半導体装置。 - 【請求項４】請求項１に記載の半導体装置において、 前記第１及び第３ボンディングワイヤは、前記第１リー
ドの同一面に接続されていることを特徴とする半導体装
置。 - 【請求項５】一主面に、プログラムによって動作するプ
ロセッサユニットと、複数のボンディングパッドとを有
する第１半導体チップと、 一主面に、前記マイコン用チップの動作によってシリア
ルデータが書き込まれる不揮発性記憶ユニットと、複数
のボンディングパッドとを有する第２半導体チップであ
って、前記マイコン用チップの一主面上に配置された第
２半導体チップと、 各々が内部リード部及び前記内部リード部と一体に形成
された外部リード部を有する複数のリードであって、前
記内部リード部が前記マイコン用チップの周囲に配置さ
れた複数のリードと、 前記第１及び前記第２半導体チップ、及び前記複数のリ
ードの内部リード部を封止する樹脂封止体とを有し、 前記第１及び前記第２半導体チップの前記複数のボンデ
ィングパッドは、前記複数のリードの内部リード部に電
気的に接続されていることを特徴とする半導体装置。 - 【請求項６】請求項５に記載の半導体装置において、 前記第１半導体チップはマイコン用チップであり、 前記第２半導体チップはＥＥＰＲＯＭ用チップであるこ
とを特徴とする半導体装置。 - 【請求項７】請求項５に記載の半導体装置において、 前記第１半導体チップの複数のボンディングパッドは、
第１ボンディングパッドを含み、 前記第２半導体チップの複数のボンディングパッドは、
第２ボンディングパッドを含み、 前記第１ボンディングパッドは第１ボンディングワイヤ
を介して前記複数のリードの中の１つのリードの内部リ
ード部に電気的に接続され、 前記第２ボンディングパッドは第２ボンディングワイヤ
を介して前記複数のリードの中の１つのリードの内部リ
ード部に電気的に接続され、 前記シリアルデータは、前記第１ボンディングパッドか
ら出力され、前記第１ボンディングワイヤ、前記複数の
リードの中の１つのリード及び前記第２ボンディングワ
イヤを介して前記第２ボンディングパッドに入力される
ことを特徴とする半導体装置。 - 【請求項８】請求項５に記載の半導体装置において、 前記第２半導体チップは、前記第１半導体チップよりも
小さい平面サイズで形成されていることを特徴とする半
導体装置。 - 【請求項９】請求項５に記載の半導体装置において、 前記第２半導体チップは、その一主面と対向する他の主
面が前記第１半導体チップの一主面と向かい合う状態で
前記第１半導体チップの一主面上に配置されていること
を特徴とする半導体装置。 - 【請求項１０】請求項６に記載の半導体装置において、 前記第１及び第２ボンディングワイヤは、前記複数のリ
ードの中の１つのリードの同一面に接続されていること
を特徴とする半導体装置。 - 【請求項１１】一主面に第１ボンディングパッド及び複
数の第２ボンディングパッドを有する第１半導体チップ
と、 一主面に、互いに電気的に接続された複数の第３ボンデ
ィングパッドを有し、かつ、前記第１半導体チップの一
主面上に配置された第２半導体チップと、 内部リード部及び前記内部リード部と一体に形成された
外部リード部を有し、かつ、前記内部リード部が前記第
１半導体チップの周囲に配置された第１リードと、 各々が内部リード部及び前記内部リード部と一体に形成
された外部リード部を有し、かつ、前記内部リード部が
前記第１半導体チップの周囲に配置された複数の第２リ
ードと、 前記第１半導体チップの前記第１ボンディングパッドと
前記第１リードの内部リード部とを接続する第１ボンデ
ィングワイヤと、 前記第１半導体チップの前記複数の第２ボンディングパ
ッドと前記複数の第２リードの内部リード部とを接続す
る複数の第２ボンディングワイヤと、 前記第２半導体チップの前記複数の第３ボンディングパ
ッドの中の１つと前記第１リードの内部リード部とを接
続する第３ボンディングワイヤと、 前記第１及び第２半導体チップ、前記第１、第２及び第
３リードの内部リード部、及び前記第１、第２及び第３
ボンディングワイヤを封止する樹脂封止体とを有するこ
とを特徴とする半導体装置。 - 【請求項１２】請求項１１に記載の半導体装置におい
て、 前記第２半導体チップは平面が方形状で形成され、 前記複数の第３ボンディングパッドは、前記第２半導体
チップの少なくとも一辺に沿って配置されていることを
特徴とする半導体装置。 - 【請求項１３】請求項１１に記載の半導体装置におい
て、 前記第２半導体チップは平面が方形状で形成され、 前記複数の第３ボンディングパッドは、前記第２半導体
チップの少なくとも互いに接する２つの辺に沿って配置
されていることを特徴とする半導体装置。 - 【請求項１４】請求項１１に記載の半導体装置におい
て、 前記第１ボンディングパッド及び前記複数の第３ボンデ
ィングパッドは、信号用ボンディングパッドであること
を特徴とする半導体装置。 - 【請求項１５】請求項１１に記載の半導体装置におい
て、 前記第２半導体チップは、前記第１半導体チップよりも
小さい平面サイズで形成されていることを特徴とする半
導体装置。 - 【請求項１６】請求項１１に記載の半導体装置におい
て、 前記第２半導体チップは、その一主面と対向する他の主
面が前記第１半導体チップの一主面と向かい合う状態で
前記第１半導体チップの一主面上に配置されていること
を特徴とする半導体装置。 - 【請求項１７】請求項１１に記載の半導体装置におい
て、 前記第１及び第３ボンディングワイヤは、前記第１リー
ドの同一面に接続されていることを特徴とする半導体装
置。 - 【請求項１８】一主面に第１ボンディングパッド及び第
２ボンディングパッドを有し、かつ、前記第１及び第２
ボンディングパッドが前記一主面の一辺に沿って配置さ
れた方形状の第１半導体チップと、 一主面に、第３ボンディングパッドと、互いに電気的に
接続された２つの第４ボンディングパッドとを有し、前
記第３及び第４ボンディングパッドが前記一主面の一辺
に沿って配置され、かつ、前記第３ボンディングパッド
が前記第４ボンディングパッドの間に配置された方形状
の第２半導体チップであって、前記一主面の一辺が前記
第１半導体チップの一主面の一辺と向かい合う状態で前
記第１半導体チップの一主面上に配置された第２半導体
チップと、 各々が内部リード部及び前記内部リードと一体に形成さ
れた外部リード部を有し、かつ、前記内部リード部が前
記第１半導体チップの一辺の外側に配置された第１リー
ド及び第２リードと、 前記第１半導体チップの前記第１ボンディングパッドと
前記第１リードの内部リード部とを接続する第１ボンデ
ィングワイヤと、 前記第１半導体チップの前記第２ボンディングパッドと
前記第２リードの内部リード部とを接続する第２ボンデ
ィングワイヤと、 前記第２半導体チップの前記第３ボンディングパッドと
前記第１リードの内部リード部とを接続する第３ボンデ
ィングワイヤと、 前記第２半導体チップの前記２つの第４ボンディングパ
ッドの中の１つと前記第２リードの内部リード部とを接
続する第４ボンディングワイヤと、 前記第１及び第２半導体チップ、前記第１及び第２リー
ドの内部リード部、及び前記第１、第２、第３及び第４
ボンディングワイヤを封止する樹脂封止体とを有するこ
とを特徴とする半導体装置。 - 【請求項１９】一主面の一辺側に第１ボンディングパッ
ドを有する方形状の第１半導体チップと、 一主面の一辺側に第２ボンディングパッドを有し、か
つ、前記一主面の一辺が前記第１半導体チップの一辺と
向かい合う状態で前記第１半導体チップの一主面上に配
置された方形状の第２半導体チップと、 内部リード部及び前記内部リード部と一体に形成された
外部リード部とを有し、かつ、前記内部リード部が前記
第１半導体チップの一辺の外側に配置されたリードと、 前記第１半導体チップの第１ボンディングパッドと前記
リードの内部リード部とを接続する第１ボンディングワ
イヤと、 前記第２半導体チップの第２ボンディングパッドと前記
リードの内部リード部とを接続する第２ボンディングワ
イヤと、 前記第１及び第２半導体チップ、前記リードの内部リー
ド部、及び前記第１及び第２ボンディングワイヤを封止
する樹脂封止体とを有し、 前記第２半導体チップは、前記第２半導体チップの中心
点が前記第１半導体チップの中心点よりも前記第１半導
体チップの一辺側に位置するように位置を偏移させた状
態で前記第１半導体チップの一主面上に配置されている
ことを特徴とする半導体装置。 - 【請求項２０】請求項１９に記載の半導体装置におい
て、 前記第１半導体チップの中心点は、前記第１半導体チッ
プの一辺と同一方向における第１中心線と、前記第１中
心線に直交する第２中心線とが交差する点であり、 前記第２半導体チップの中心点は、前記第２半導体チッ
プの一辺と同一方向における第１中心線と、前記第１中
心線に直交する第２中心線とが交差する点であることを
特徴とする半導体装置。 - 【請求項２１】平面が方形状で形成され、一主面の第１
辺側に第１ボンディングパッドを有し、更に、前記一主
面の第１辺と接する第２辺側に第２ボンディングパッド
を有する第１半導体チップと、 平面が方形状で形成され、一主面の第１辺側に第３ボン
ディングパッドを有し、更に、前記一主面の第１辺と接
する第２辺側に第４ボンディングパッドを有する第２半
導体チップであって、 前記一主面の第１辺が前記第１半導体チップの第１辺と
向かい合い、かつ、前記一主面の第２辺が前記第１半導
体チップの第２辺と向かい合う状態で前記第１半導体チ
ップの一主面上に配置された第２半導体チップと、 内部リード部及び前記内部リード部と一体に形成された
外部リード部とを有し、かつ、前記内部リード部が前記
第１半導体チップの第１辺の外側に配置された第１リー
ドと、 内部リード部及び前記内部リード部と一体に形成された
外部リード部とを有し、かつ、前記内部リード部が前記
第１半導体チップの第２辺の外側に配置された第２リー
ドと、 前記第１半導体チップの第１ボンディングパッドと前記
第１リードの内部リード部とを接続する第１ボンディン
グワイヤと、 前記第２半導体チップの第１ボンディングパッドと前記
第１リードの内部リード部とを接続する第２ボンディン
グワイヤと、 記記第１半導体チップの第２ボンディングパッドと前記
第２リードの内部リード部とを接続する第３ボンディン
グワイヤと、 前記第２半導体チップの第２ボンディングパッドと前記
第２リードの内部リード部とを接続する第４ボンディン
グワイヤと、 前記第１及び第２半導体チップ、前記第１及び第２リー
ドの内部リード部、及び前記第１乃至第４ボンディング
ワイヤを封止する樹脂封止体とを有し、 前記第２半導体チップは、前記第２半導体チップの中心
点が前記第１半導体チップの中心点よりも前記第１半導
体チップの第１辺側及び第２辺側に位置するように位置
を偏移させた状態で前記第１半導体チップの一主面上に
配置されていることを特徴とする半導体装置。 - 【請求項２２】請求項２１に記載の半導体装置におい
て、 前記第１半導体チップの中心点は、前記第１半導体チッ
プの第１辺と同一方向における第１中心線と、前記第１
中心線に直交する第２中心線とが交差する点であり、 前記第２半導体チップの中心点は、前記第２半導体チッ
プの第１辺と同一方向における第１中心線と、前記第１
中心線に直交する第２中心線とが交差する点であること
を特徴とする半導体装置。 - 【請求項２３】一主面の一辺側に第１ボンディングパッ
ドを有する方形状の第１半導体チップと、 一主面の一辺側に第２ボンディングパッドを有し、か
つ、前記第１半導体チップの一主面上に配置された方形
状の第２半導体チップと、 内部リード部及び前記内部リード部と一体に形成された
外部リード部とを有し、かつ、前記内部リード部が前記
第１半導体チップの一辺の外側に配置されたリードと、 前記第１半導体チップの第１ボンディングパッドと前記
リードの内部リード部とを接続する第１ボンディングワ
イヤと、 前記第２半導体チップの第２ボンディングパッドと前記
リードの内部リード部とを接続する第２ボンディングワ
イヤと、 前記第１及び第２半導体チップ、前記リードの内部リー
ド部、及び前記第１及び第２ボンディングワイヤを封止
する樹脂封止体とを有し、 前記第２半導体チップは、前記第２ボンディングワイヤ
の長さが短くなるように、前記第２半導体チップの一辺
が前記第１半導体チップの互いに接する２つの辺と向か
い合う状態で前記第１半導体チップの一主面上に配置さ
れていることを特徴とする半導体装置。 - 【請求項２４】互いに対向する第１主面及び第２主面を
有し、前記第１主面に複数のボンディングパッドが形成
された第１半導体チップと、 互いに対向する第１主面及び第２主面を有し、前記第１
主面に複数のボンディングパッドが形成された第２半導
体チップであって、前記第２主面が前記第１半導体チッ
プの第１主面と向かい合う状態で前記第１半導体チップ
上に配置され、かつ、平面サイズが前記第１半導体チッ
プよりも小さい第２半導体チップと、 各々が内部リード部及び前記内部リード部と一体に形成
された外部リード部を有し、かつ、前記内部リード部が
前記第１半導体チップの周囲に配置された複数のリード
と、 前記第１及び第２半導体チップの複数のボンディングパ
ッドと、前記複数のリードの内部リード部とを夫々接続
する複数のボンディングワイヤと、 前記第１及び第２半導体チップ、前記複数のリードの内
部リード部、及び前記複数のボンディングワイヤを封止
する樹脂封止体とを有し、 前記第２半導体チップは、前記第１半導体チップよりも
厚さが薄いことを特徴とする半導体装置。 - 【請求項２５】請求項２４に記載の半導体装置におい
て、 前記第２半導体チップは、接着層を介在して前記第１半
導体チップの第１主面に接着されていることを特徴とす
る半導体装置。 - 【請求項２６】請求項２５に記載の半導体装置におい
て、 前記接着層は、接着用樹脂フィルムからなることを特徴
とする半導体装置。 - 【請求項２７】請求項２５に記載の半導体装置におい
て、 前記第１半導体チップの第１主面から前記第２半導体チ
ップの第２主面までの距離は、前記第１半導体チップの
厚さよりも小さいことを特徴とする半導体装置。 - 【請求項２８】互いに対向する第１主面及び第２主面を
有し、前記第１主面に複数のボンディングパッドが形成
された第１半導体チップと、 互いに対向する第１主面及び第２主面を有し、前記第１
主面に複数のボンディングパッドが形成された第２半導
体チップであって、前記第２主面が前記第１半導体チッ
プの第１主面と向かい合う状態で前記第１半導体チップ
上に配置され、かつ、平面サイズが前記第１半導体チッ
プよりも小さい第２半導体チップと、 各々が内部リード部及び前記内部リード部と一体に形成
された外部リード部を有し、かつ、前記内部リード部が
前記第１半導体チップの周囲に配置された複数のリード
と、 前記第１及び第２半導体チップの複数のボンディングパ
ッドと、前記複数のリードの内部リード部とを夫々接続
する複数のボンディングワイヤと、 前記第１及び第２半導体チップ、前記複数のリードの内
部リード部、及び前記複数のボンディングワイヤを封止
する樹脂封止体とを有し、 前記第２半導体チップのボンディングパッドは、前記第
１半導体チップのボンディングパッドよりも平面サイズ
が大きいことを特徴とする半導体装置。 - 【請求項２９】互いに対向する第１主面及び第２主面を
有し、かつ、前記第１主面に方形状の複数のボンディン
グパッドが形成された第１半導体チップと、 互いに対向する第１主面及び第２主面を有し、かつ、前
記第１主面に方形状の複数のボンディングパッドが形成
された第２半導体チップであって、前記第２主面が前記
第１半導体チップの第１主面と向かい合う状態で前記第
１半導体チップ上に配置され、かつ、平面サイズが前記
第１半導体チップよりも小さい第２半導体チップと、 各々が内部リード部及び前記内部リード部と一体に形成
された外部リード部を有し、かつ、前記内部リード部が
前記第１半導体チップの周囲に配置された複数のリード
と、 前記第１半導体チップの複数のボンディングパッドと、
前記複数のリードの内部リード部とを接続する複数の第
１ボンディングワイヤと、 前記第２半導体チップの複数のボンディングパッドと、
前記複数のリードの内部リード部とを接続する複数の第
２ボンディングワイヤと、 前記第１及び第２半導体チップ、前記複数のリードの内
部リード部、及び前記第１及び第２ボンディングワイヤ
を封止する樹脂封止体とを有し、 前記第２半導体チップのボンディングパッドは、前記ボ
ンディングワイヤが延在する方向に沿う辺が前記リード
と向かい合う辺よりも長い長方形で形成されていること
を特徴とする半導体装置。 - 【請求項３０】請求項２９に記載の半導体装置におい
て、 前記第２半導体チップのボンディングパッドは、前記第
１半導体チップのボンディングパッドよりも平面サイズ
が大きいことを特徴とする半導体装置。 - 【請求項３１】請求項２９に記載の半導体装置におい
て、 前記第２ボンディングワイヤは、前記第２半導体チップ
の第１主面と垂直な方向に延びる第１部分と、前記第２
半導体チップの第１主面に沿う方向に延びる第２部分と
を有し、 前記第１部分は前記内部リード部上に位置することを特
徴とする半導体装置。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000315785A JP2002124626A (ja) | 2000-10-16 | 2000-10-16 | 半導体装置 |
| US09/964,484 US7199469B2 (en) | 2000-10-16 | 2001-09-28 | Semiconductor device having stacked semiconductor chips sealed with a resin seal member |
| TW090124306A TW517318B (en) | 2000-10-16 | 2001-10-02 | Semiconductor device |
| KR1020010062057A KR100827044B1 (ko) | 2000-10-16 | 2001-10-09 | 반도체장치 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000315785A JP2002124626A (ja) | 2000-10-16 | 2000-10-16 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002124626A true JP2002124626A (ja) | 2002-04-26 |
Family
ID=18794832
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000315785A Pending JP2002124626A (ja) | 2000-10-16 | 2000-10-16 | 半導体装置 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US7199469B2 (ja) |
| JP (1) | JP2002124626A (ja) |
| KR (1) | KR100827044B1 (ja) |
| TW (1) | TW517318B (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006041258A (ja) * | 2004-07-28 | 2006-02-09 | Renesas Technology Corp | ゲッタリング層を有する半導体チップとその製造方法 |
| JP2008034696A (ja) * | 2006-07-31 | 2008-02-14 | Mitsumi Electric Co Ltd | 半導体集積回路装置および不揮発性メモリ装置 |
| JP2010109234A (ja) * | 2008-10-31 | 2010-05-13 | Renesas Technology Corp | 半導体装置 |
| JP2014060417A (ja) * | 2008-09-19 | 2014-04-03 | Renesas Electronics Corp | 半導体装置 |
| JP2022503788A (ja) * | 2018-12-29 | 2022-01-12 | 中芯集成電路（寧波）有限公司 | マイクロコントローラ及びその製造方法 |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW523887B (en) | 2001-11-15 | 2003-03-11 | Siliconware Precision Industries Co Ltd | Semiconductor packaged device and its manufacturing method |
| US20040240004A1 (en) * | 2003-05-30 | 2004-12-02 | Ching Chen Wen | Image sensor module |
| JP4492926B2 (ja) * | 2003-11-28 | 2010-06-30 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
| DE102005007333B4 (de) * | 2004-05-07 | 2008-07-03 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Mehrchip-Gehäuse mit seriellen Hochgeschwindigkeitskommunikationen zwischen Halbleiterformen |
| US7342310B2 (en) | 2004-05-07 | 2008-03-11 | Avago Technologies General Ip Pte Ltd | Multi-chip package with high-speed serial communications between semiconductor die |
| JP5057417B2 (ja) * | 2005-05-30 | 2012-10-24 | ルネサスエレクトロニクス株式会社 | 液晶表示駆動用半導体集積回路 |
| JP4626490B2 (ja) * | 2005-11-07 | 2011-02-09 | ソニー株式会社 | 回路装置 |
| JP2007214314A (ja) * | 2006-02-09 | 2007-08-23 | Shinkawa Ltd | 半導体装置 |
| JP5080762B2 (ja) | 2006-07-31 | 2012-11-21 | ミツミ電機株式会社 | 半導体集積回路装置 |
| JP2008033724A (ja) * | 2006-07-31 | 2008-02-14 | Mitsumi Electric Co Ltd | シングル・チップ半導体集積回路装置の製造方法、プログラムデバッグ方法、マイクロコントローラの製造方法 |
| US20080308933A1 (en) * | 2007-06-14 | 2008-12-18 | Lionel Chien Hui Tay | Integrated circuit package system with different connection structures |
| US8558398B1 (en) * | 2012-10-22 | 2013-10-15 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Bond wire arrangement for minimizing crosstalk |
Family Cites Families (41)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH025455A (ja) | 1988-06-24 | 1990-01-10 | Hitachi Ltd | チップオンチップの半導体装置 |
| SE9003932L (sv) * | 1990-12-10 | 1991-12-02 | Johan Bystroem | Traktionsanordning |
| JPH05343609A (ja) | 1992-06-04 | 1993-12-24 | Nec Corp | 半導体集積回路装置 |
| US5777345A (en) * | 1996-01-03 | 1998-07-07 | Intel Corporation | Multi-chip integrated circuit package |
| WO1998033217A1 (en) * | 1997-01-24 | 1998-07-30 | Rohm Co., Ltd. | Semiconductor device and method for manufacturing thereof |
| JP3937265B2 (ja) * | 1997-09-29 | 2007-06-27 | エルピーダメモリ株式会社 | 半導体装置 |
| US6441495B1 (en) * | 1997-10-06 | 2002-08-27 | Rohm Co., Ltd. | Semiconductor device of stacked chips |
| US6087222A (en) * | 1998-03-05 | 2000-07-11 | Taiwan Semiconductor Manufacturing Company | Method of manufacture of vertical split gate flash memory device |
| US6261865B1 (en) * | 1998-10-06 | 2001-07-17 | Micron Technology, Inc. | Multi chip semiconductor package and method of construction |
| US6392304B1 (en) * | 1998-11-12 | 2002-05-21 | United Memories, Inc. | Multi-chip memory apparatus and associated method |
| JP4097403B2 (ja) * | 1998-12-02 | 2008-06-11 | 株式会社ルネサステクノロジ | 半導体装置 |
| US6291881B1 (en) * | 1999-03-04 | 2001-09-18 | United Microelectronics Corp. | Dual silicon chip package |
| TW404030B (en) * | 1999-04-12 | 2000-09-01 | Siliconware Precision Industries Co Ltd | Dual-chip semiconductor package device having malposition and the manufacture method thereof |
| TW497376B (en) * | 1999-05-14 | 2002-08-01 | Siliconware Precision Industries Co Ltd | Dual-die semiconductor package using lead as die pad |
| JP3822768B2 (ja) * | 1999-12-03 | 2006-09-20 | 株式会社ルネサステクノロジ | Ｉｃカードの製造方法 |
| JP3955712B2 (ja) * | 2000-03-03 | 2007-08-08 | 株式会社ルネサステクノロジ | 半導体装置 |
| JP3429245B2 (ja) * | 2000-03-07 | 2003-07-22 | 沖電気工業株式会社 | 半導体装置及びその製造方法 |
| JP3737333B2 (ja) * | 2000-03-17 | 2006-01-18 | 沖電気工業株式会社 | 半導体装置 |
| JP2001274316A (ja) * | 2000-03-23 | 2001-10-05 | Hitachi Ltd | 半導体装置及びその製造方法 |
| JP3813788B2 (ja) * | 2000-04-14 | 2006-08-23 | 株式会社ルネサステクノロジ | 半導体装置及びその製造方法 |
| US20020109222A1 (en) * | 2000-05-26 | 2002-08-15 | Ya-Yi Lai | Multi-die integrated circuit package structure and method of manufacturing the same |
| JP3370646B2 (ja) * | 2000-06-02 | 2003-01-27 | 株式会社新川 | 半導体装置 |
| JP2002076250A (ja) * | 2000-08-29 | 2002-03-15 | Nec Corp | 半導体装置 |
| US6552416B1 (en) * | 2000-09-08 | 2003-04-22 | Amkor Technology, Inc. | Multiple die lead frame package with enhanced die-to-die interconnect routing using internal lead trace wiring |
| SG97938A1 (en) * | 2000-09-21 | 2003-08-20 | Micron Technology Inc | Method to prevent die attach adhesive contamination in stacked chips |
| KR20020054475A (ko) * | 2000-12-28 | 2002-07-08 | 윤종용 | 반도체 칩 적층 패키지 및 그 제조 방법 |
| KR100355032B1 (ko) * | 2001-01-08 | 2002-10-05 | 삼성전자 주식회사 | 고집적 패키지 메모리 장치, 이 장치를 이용한 메모리 모듈, 및 이 모듈의 제어방법 |
| JP2002231882A (ja) * | 2001-02-06 | 2002-08-16 | Mitsubishi Electric Corp | 半導体装置 |
| US6603072B1 (en) * | 2001-04-06 | 2003-08-05 | Amkor Technology, Inc. | Making leadframe semiconductor packages with stacked dies and interconnecting interposer |
| US6437449B1 (en) * | 2001-04-06 | 2002-08-20 | Amkor Technology, Inc. | Making semiconductor devices having stacked dies with biased back surfaces |
| US20020145190A1 (en) * | 2001-04-10 | 2002-10-10 | Fernandez Joseph D. | Arrangement and method of arrangement of stacked dice in an integrated electronic device |
| US6744121B2 (en) * | 2001-04-19 | 2004-06-01 | Walton Advanced Electronics Ltd | Multi-chip package |
| US6483181B2 (en) * | 2001-04-19 | 2002-11-19 | Walton Advanced Electronics Ltd. | Multi-chip package |
| US6559526B2 (en) * | 2001-04-26 | 2003-05-06 | Macronix International Co., Ltd. | Multiple-step inner lead of leadframe |
| US20020180020A1 (en) * | 2001-06-01 | 2002-12-05 | Chih-Wen Lin | Three-dimension multi-chip stack package technology |
| US6900528B2 (en) * | 2001-06-21 | 2005-05-31 | Micron Technology, Inc. | Stacked mass storage flash memory package |
| JP2003023135A (ja) * | 2001-07-06 | 2003-01-24 | Sharp Corp | 半導体集積回路装置 |
| US6700794B2 (en) * | 2001-07-26 | 2004-03-02 | Harris Corporation | Decoupling capacitor closely coupled with integrated circuit |
| US20030038356A1 (en) * | 2001-08-24 | 2003-02-27 | Derderian James M | Semiconductor devices including stacking spacers thereon, assemblies including the semiconductor devices, and methods |
| US6965160B2 (en) * | 2002-08-15 | 2005-11-15 | Micron Technology, Inc. | Semiconductor dice packages employing at least one redistribution layer |
| US6841858B2 (en) * | 2002-09-27 | 2005-01-11 | St Assembly Test Services Pte Ltd. | Leadframe for die stacking applications and related die stacking concepts |
-
2000
- 2000-10-16 JP JP2000315785A patent/JP2002124626A/ja active Pending
-
2001
- 2001-09-28 US US09/964,484 patent/US7199469B2/en not_active Expired - Fee Related
- 2001-10-02 TW TW090124306A patent/TW517318B/zh not_active IP Right Cessation
- 2001-10-09 KR KR1020010062057A patent/KR100827044B1/ko not_active IP Right Cessation
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006041258A (ja) * | 2004-07-28 | 2006-02-09 | Renesas Technology Corp | ゲッタリング層を有する半導体チップとその製造方法 |
| JP2008034696A (ja) * | 2006-07-31 | 2008-02-14 | Mitsumi Electric Co Ltd | 半導体集積回路装置および不揮発性メモリ装置 |
| JP2014060417A (ja) * | 2008-09-19 | 2014-04-03 | Renesas Electronics Corp | 半導体装置 |
| US9000574B2 (en) | 2008-09-19 | 2015-04-07 | Renesas Electronics Corporation | Semiconductor device for battery power voltage control |
| US9209113B2 (en) | 2008-09-19 | 2015-12-08 | Renesas Electronics Corporation | Semiconductor device for battery power voltage control |
| JP2010109234A (ja) * | 2008-10-31 | 2010-05-13 | Renesas Technology Corp | 半導体装置 |
| JP2022503788A (ja) * | 2018-12-29 | 2022-01-12 | 中芯集成電路（寧波）有限公司 | マイクロコントローラ及びその製造方法 |
| JP7083965B2 (ja) | 2018-12-29 | 2022-06-13 | 中芯集成電路（寧波）有限公司 | マイクロコントローラ及びその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20020043717A1 (en) | 2002-04-18 |
| KR100827044B1 (ko) | 2008-05-02 |
| KR20020030255A (ko) | 2002-04-24 |
| US7199469B2 (en) | 2007-04-03 |
| TW517318B (en) | 2003-01-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6433421B2 (en) | Semiconductor device | |
| JP4097403B2 (ja) | 半導体装置 | |
| JP2002124626A (ja) | 半導体装置 | |
| US6420783B2 (en) | Semiconductor device and a method of manufacturing the same | |
| US6750080B2 (en) | Semiconductor device and process for manufacturing the same | |
| JP2003338519A (ja) | 半導体装置及びその製造方法 | |
| US8664775B2 (en) | Semiconductor device | |
| JP3494901B2 (ja) | 半導体集積回路装置 | |
| JP2005150647A (ja) | 半導体装置及びその製造方法 | |
| JP2011249582A (ja) | 半導体装置 | |
| JP4080006B2 (ja) | 半導体装置 | |
| JP2000156464A (ja) | 半導体装置の製造方法 | |
| JP5166903B2 (ja) | 半導体装置 | |
| JP2007173606A (ja) | 電子装置及びその製造方法 | |
| JP4750076B2 (ja) | 半導体装置の製造方法 | |
| JP3954586B2 (ja) | 半導体装置 | |
| JP3954585B2 (ja) | 半導体装置 | |
| KR101078717B1 (ko) | 칩 스택 패키지 | |
| JP4620915B2 (ja) | 樹脂封止型半導体装置 | |
| JP3908412B2 (ja) | 半導体装置の製造方法 | |
| JP2002280402A (ja) | 半導体装置及びその製造方法 | |
| JP2005303185A (ja) | 半導体装置 | |
| JP2002261229A (ja) | 半導体装置の製造方法 | |
| JP2004134706A (ja) | 半導体集積回路装置、リードフレーム及び半導体集積回路装置の製造方法 | |
| JP2007180586A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040227 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20050316 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050901 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050906 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051104 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060228 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20060822 |