JP2005150647A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
JP2005150647A
JP2005150647A JP2003390029A JP2003390029A JP2005150647A JP 2005150647 A JP2005150647 A JP 2005150647A JP 2003390029 A JP2003390029 A JP 2003390029A JP 2003390029 A JP2003390029 A JP 2003390029A JP 2005150647 A JP2005150647 A JP 2005150647A
Authority
JP
Japan
Prior art keywords
semiconductor chip
semiconductor
die pad
electrodes
leads
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2003390029A
Other languages
English (en)
Other versions
JP2005150647A5 (ja
Inventor
Koichi Kanemoto
光一 金本
Kazunari Suzuki
一成 鈴木
Toshihiro Shiotsuki
敏弘 塩月
Hideyuki Suga
秀幸 須賀
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Technology Corp
Original Assignee
Renesas Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Technology Corp filed Critical Renesas Technology Corp
Priority to JP2003390029A priority Critical patent/JP2005150647A/ja
Priority to TW93133221A priority patent/TW200529408A/zh
Priority to US10/981,489 priority patent/US20050110127A1/en
Priority to KR1020040091218A priority patent/KR20050049346A/ko
Publication of JP2005150647A publication Critical patent/JP2005150647A/ja
Publication of JP2005150647A5 publication Critical patent/JP2005150647A5/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3201—Structure
    • H01L2224/32012—Structure relative to the bonding area, e.g. bond pad
    • H01L2224/32014—Structure relative to the bonding area, e.g. bond pad the layer connector being smaller than the bonding area, e.g. bond pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/4826—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06562—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking at least one device in the stack being rotated or offset
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Wire Bonding (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

【課題】 製造歩留まりの高い薄型半導体装置を提供する。
【解決手段】 半導体装置は、第１の面に電極が配置された第１及び第２の半導体チップと、第１のボンディングワイヤを介して前記第１の半導体チップの電極に電気的に接続された第１のリードと、第２のボンディングワイヤを介して前記第２の半導体チップの電極に電気的に接続された第２のリードと、互いに反対側に位置する第１及び第２の面を有し、前記第１の面に前記第１の半導体チップの第１の面が接着され、前記第２の面に前記第２の半導体チップの第１の面が接着されたダイパッドと、前記第１及び第２の半導体チップ、前記第１及び第２のリードのインナー部、前記第１及び第２のボンディングワイヤ、並びに前記ダイパッドを封止する樹脂封止体とを有し、
前記第１及び第２のリードのインナー部、並びに前記ダイパッドは、前記樹脂封止体の厚さ方向において同じ高さに配置されている。
【選択図】 図４

Description

本発明は、半導体装置及びその製造技術に関し、特に、２つの半導体チップを積層して１つの樹脂封止体で封止する半導体装置に適用して有効な技術に関するものである。
記憶容量の大容量化を図るため、記憶回路が搭載された２つの半導体チップを積層し、この２つの半導体チップを１つの樹脂封止体で封止した半導体装置が知られている。この半導体装置においては、様々なパッケージ構造のものが提案され製品化されている。例えば国際公開番号ＷＯ００／２２６７６号公報（特許文献１）には、薄型化に好適なＴＳＯＰ（Ｔhin Ｓmall Ｏutline Ｐackage）型半導体装置が開示されている。
前記特許文献１に開示されたＴＳＯＰ型半導体装置は、主面（回路形成面）の第１の辺側にこの第１の辺に沿って複数の電極（ボンディングパッド）が配置された第１及び第２の半導体チップと、第１の半導体チップの第１の辺側に配置され、各々がインナー部及びアウター部を有する複数の第１のリードと、第１の半導体チップの第１の辺と反対側の第２の辺側に配置され、各々がインナー部及びアウター部を有する複数の第２のリードと、第１の半導体チップの複数の電極と複数の第１のリードとを夫々電気的に接続する複数の第１のボンディングワイヤと、第２の半導体チップの複数の電極と複数の第２のリードとを夫々電気的に接続する複数の第２のボンディングワイヤと、第１及び第２の半導体チップを支持する支持リードと、第１及び第２の半導体チップ、第１及び第２のリード、第１及び第２のボンディングワイヤ、支持リードを封止する樹脂封止体とを有し、第１及び第２の半導体チップは、第１の半導体チップの第１の辺、及び第２の半導体チップの第１の辺と反対側の第２の辺が第１のリード側に位置するように夫々の裏面同士を向かい合わせ、第１の半導体チップの第１の辺が第２の半導体チップの第２の辺よりも外側に位置し、第２の半導体チップの第１の辺が第１の半導体チップの第２の辺よりも外側に位置するように夫々の位置をずらした状態で接着され、支持リードは、第１又は第２の半導体チップの主面に接着されている。
国際公開番号ＷＯ００／２２６７６号公報
電子機器の薄型化及び小型化に伴い、特にカードに組み込まれる半導体装置においては薄型化が要求されている。そこで、本発明者は、前述のＴＳＯＰ型半導体装置の更なる薄型化について検討した。図２１は、本発明者が検討した半導体装置の内部構造を示す模式的断面図である。
図２１に示すように、本発明者が検討した半導体装置は、
各々の主面（２ｘ，３ｘ）の第１の辺（２ａ，３ａ）側に、この第１の辺（２ａ，３ａ）に沿って複数の電極（ボンディングパッド）４が配置された第１及び第２の半導体チップ（２，３）と、
第１の半導体チップ２の第１の辺２ａ側に配置され、各々がインナー部及びアウター部を有する複数の第１のリード５ａと、
第１の半導体チップ２の第１の辺２ａと反対側の第２の辺２ｂ側に配置され、各々がインナー部及びアウター部を有する複数の第２のリード５ｂと、
第１の半導体チップ２の複数の電極４と複数の第１のリード５ａとを夫々電気的に接続する複数の第１のボンディングワイヤ７ａと、
第２の半導体チップ３の複数の電極４と複数の第２のリード５ｂとを夫々電気的に接続する複数の第２のボンディングワイヤ７ｂと、
互いに反対側に位置する第１の面６ｘ及び第２の面６ｙを有し、第１及び第２の半導体チップ（２，３）を支持するダイパッド（タブ、又はチップ搭載部とも言う）６と、
第１及び第２の半導体チップ（２，３）、第１及び第２のリード（５ａ，５ｂ）のインナー部、第１及び第２のボンディングワイヤ（７ａ，７ｂ）、ダイパッド６を封止する樹脂封止体８とを有し、
第１及び第２の半導体チップ（２，３）は、第１の半導体チップ２の第１の辺２ａ、及び第２の半導体チップ３の第１の辺３ａと反対側の第２の辺３ｂが第１のリード５ａ側に位置するように夫々の主面（２ｘ，３ｘ）同士を向かい合わせ、第１の半導体チップ２の第１の辺２ａが第２の半導体チップ３の第２の辺３ｂよりも外側に位置し、第２の半導体チップ３の第１の辺３ａが第１の半導体チップ２の第２の辺２ｂよりも外側に位置するように夫々の位置をずらした状態で接着材９によって接着され、
ダイパッド６は、第１の半導体チップ２の裏面２ｙ又は第２の半導体チップ３の裏面３ｙに接着材９を介在して接着（図２１では第２の半導体チップ３の裏面にダイパッド６の第１の面６ｘが接着）されている。
このようなパッケージ構造にすることにより、第１のボンディングワイヤ７ａのループ高さを、２箇所の接着材９、第２の半導体チップ３、及びダイパッド６の夫々の厚さで吸収でき、第２のボンディングワイヤ７ｂのループ高さを、１箇所の接着材９、及び第１の半導体チップ２の夫々の厚さで吸収でき、第１の半導体チップ２の裏面２ｙ上、並びに第２の半導体チップ３の裏面３ｙ上における樹脂封止体８の厚さを薄くすることができるため、半導体装置の薄型化を図ることができる。
しかしながら、このようなパッケージ構造においては、以下の問題が生じる。
リード５（５ａ，５ｂ）のインナー部の厚さ方向における上下の樹脂厚は、樹脂封止体８の薄型化に伴い薄くなるため、リード５の固定強度を考慮した場合、リード５のインナー部は、樹脂封止体８の厚さ方向の中心に配置し、リード５のアウター部を樹脂封止体の厚さ方向の中心から突出させることが望ましい。一方、トランスファモールディング法による樹脂封止体８の形成では、ボイドによる樹脂封止体８の不良を抑制する必要があるため、２つの半導体チップ（２，３）、２箇所の接着材９、並びにダイパッド６を含めて積層体とした場合、この積層体の厚さ方向の中心が成形金型のキャビティの厚さ方向の中心に位置する状態で樹脂封止すること、換言すれば積層体の厚さ方向の中心が樹脂封止体８の厚さ方向の中心に位置する構造にすることが望ましい。このようなリード５の固定強度及びボイドの抑制を考慮すると、図２１に示すように、ダイパッド６の高さ位置とリード５のインナー部の高さ位置を樹脂封止体８の厚さ方向にオフセットする必要がある。ダイパッド６とリード５のインナー部とのオフセットは、ダイパッド６に連結された吊りリードに曲げ加工を施すことによって行うことができる。
しかしながら、ダイパッド６に連結された吊りリードに曲げ加工を施した場合、吊りリードの強度が低下するため、樹脂封止工程において、成形金型のキャビティの中に注入された樹脂の流動によってダイパッド６の位置が変位し易く、樹脂封止体８からボンディングワイヤ７ｂ、ダイパッド６、半導体チップ２等が露出するといったロケーション不具合が発生し易くなる。特に、半導体装置の薄型化においては、積層体の上下における樹脂厚を薄くする必要があるため、このようなロケーション不具合は半導体装置の製造歩留まり低下の要因となる。
本発明の目的は、製造歩留まりが高い薄型の半導体装置を提供することにある。
本発明の前記並びにその他の目的と新規な特徴は、本明細書の記述及び添付図面によって明らかになるであろう。
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、下記のとおりである。
（１）本発明の半導体装置は、互いに反対側に位置する第１及び第２の面、並びに前記第１の面に配置された複数の電極を有する第１及び第２の半導体チップと、
各々がインナー部及びアウター部を有し、前記各々のインナー部が複数の第１のボンディングワイヤを介して前記第１の半導体チップの複数の電極に夫々電気的に接続された複数の第１のリードと、
各々がインナー部及びアウター部を有し、前記各々のインナー部が複数の第２のボンディングワイヤを介して前記第２の半導体チップの複数の電極に夫々電気的に接続された複数の第２のリードと、
互いに反対側に位置する第１及び第２の面を有し、前記第１の面に前記第１の半導体チップの第１の面が接着され、前記第２の面に前記第２の半導体チップの第１の面が接着されたダイパッドと、
前記第１及び第２の半導体チップ、前記複数の第１及び第２のリードのインナー部、前記複数の第１及び第２のボンディングワイヤ、並びに前記ダイパッドを封止する樹脂封止体とを有し、
前記第１及び第２のリードのインナー部、並びに前記ダイパッドは、前記樹脂封止体の厚さ方向において同じ高さに配置されている。
（２）前記手段（１）に記載の半導体装置において、
前記第１及び第２のリードのインナー部は、各々の厚さ方向の中心が前記ダイパッドの厚さ内に位置している。
（３）前記手段（１）に記載の半導体装置において、
前記第１及び第２のリードのインナー部、並びに前記ダイパッドは、前記樹脂封止体の厚さ方向の中心に位置している。
（４）前記手段（１）に記載の半導体装置において、
前記第１及び第２のリードのインナー部、並びに前記ダイパッドは、各々の厚さ内に前記樹脂封止体の厚さ方向の中心が位置している。
（５）前記手段（１）に記載の半導体装置において、
更に、前記ダイパッドと一体的に形成された吊りリードを有し、
前記吊りリードは、樹脂封止体の厚さ方向に屈曲することなく真っ直ぐ延び、前記樹脂封止体の厚さ方向において前記第１及び第２のリードのインナー部と同じ高さに位置している。
（６）前記手段（１）に記載の半導体装置において、
前記第１のボンディングワイヤのループ高さは、前記樹脂封止体の厚さ方向において、前記第１の半導体チップの第２の面の高さよりも低く、
前記第２のボンディングワイヤのループ高さは、前記樹脂封止体の厚さ方向において、前記第２の半導体チップの第２の面よりも低い。
（７）前記手段（１）に記載の導体装置において、
前記第１及び第２の半導体チップは、互いに反対側に位置する第１及び第２の辺を有し、
前記第１の半導体チップの複数の電極は、前記第１の半導体チップの第１の辺に沿って配置され、
前記第２の半導体チップの複数の電極は、前記第２の半導体チップの第１の辺に沿って配置され、
前記複数の第１のリードは、前記第１の半導体チップの第１の辺側に配置され、
前記複数の第２のリードは、前記第１の半導体チップの第２の辺側に配置され、
前記第１及び第２の半導体チップは、前記第１の半導体チップの第１の辺、及び前記第２の半導体チップの第２の辺が前記第１のリード側に位置するように夫々の第１の面を向かい合わせ、更に前記第１の半導体チップの複数の電極が前記第２の半導体チップの第２の辺よりも外側に位置し、前記第２の半導体チップの複数の電極が前記第１の半導体チップの第２の辺よりも外側に位置するように夫々の位置をずらした状態で前記ダイパッドに接着されている。
（８）本発明の半導体装置は、互いに反対側に位置する第１及び第２の面、並びに前記第１の面に配置された複数の電極を有する第１及び第２の半導体チップと、
各々がインナー部及びアウター部を有し、前記各々のインナー部が複数の第１のボンディングワイヤを介して前記第１の半導体チップの複数の電極に夫々電気的に接続された複数の第１のリードと、
各々がインナー部及びアウター部を有し、前記各々のインナー部が複数の第２のボンディングワイヤを介して前記第２の半導体チップの複数の電極に夫々電気的に接続された複数の第２のリードと、
互いに反対側に位置する第１及び第２の面を有し、前記第１の面に前記第１の半導体チップの第１の面が接着され、前記第２の面に前記第２の半導体チップの第１の面が接着されたダイパッドと、
前記第１及び第２の半導体チップ、前記複数の第１及び第２のリードのインナー部、前記複数の第１及び第２のボンディングワイヤ、並びに前記ダイパッドを封止する樹脂封止体とを有し、
前記ダイパッドは、前記第１の半導体チップと前記第２の半導体チップとが重なり合う重合領域よりも大きい外形サイズになっている。
（９）前記手段（８）に記載の半導体装置において、
前記第１及び第２の半導体チップは、互いに反対側に位置する第１及び第２の辺を有し、
前記第１の半導体チップの複数の電極は、前記第１の半導体チップの第１の辺に沿って配置され、
前記第２の半導体チップの複数の電極は、前記第２の半導体チップの第１の辺に沿って配置され、
前記複数の第１のリードは、前記第１の半導体チップの第１の辺側に配置され、
前記複数の第２のリードは、前記第１の半導体チップの第２の辺側に配置され、
前記第１及び第２の半導体チップは、前記第１の半導体チップの第１の辺、及び前記第２の半導体チップの第２の辺が前記第１のリード側に位置するように夫々の第１の面を向かい合わせ、更に前記第１の半導体チップの複数の電極が前記第２の半導体チップの第２の辺よりも外側に位置し、前記第２の半導体チップの複数の電極が前記第１の半導体チップの第２の辺よりも外側に位置するように夫々の位置をずらした状態で前記ダイパッドに接着されている。
（１０）本発明の半導体装置の製造は、互いに反対側に位置する第１の面及び第２の面、並びに互いに反対側に位置する第１及び第２の辺を有するダイパッドと、前記ダイパッドの第１の辺側に配置された複数の第１のリードと、前記ダイパッドの第２の辺側に配置された複数の第２のリードとを有し、前記複数の第１及び第２のリード、並びに前記ダイパッドがこれらの厚さ方向において同じ高さに位置するリードフレームを準備し、更に、互いに反対側に位置する第１及び第２の面、並びに前記第１の面に配置された複数の電極を有する第１及び第２の半導体チップを準備する工程と、
前記ダイパッドの第１の面に前記第１の半導体チップの第１の面を接着する工程と、
前記ダイパッドの第２の面に前記第２の半導体チップの第１の面を接着する工程と、
前記第１の半導体チップの複数の電極と前記複数の第１のリードの夫々のインナー部とを複数の第１のボンディングワイヤで電気的に接続する工程と、
前記第２の半導体チップの複数の電極と前記複数の第２のリードの夫々のインナー部とを複数の第２のボンディングワイヤで電気的に接続する工程と、
前記第１及び第２の半導体チップ、前記複数の第１及び第２のリードの夫々のインナー部、並びに前記複数の第１及び第２のボンディングワイヤを樹脂封止する工程とを有する。
（１１）前記手段（１０）に記載の半導体装置の製造において、
前記第１及び第２の半導体チップは、互いに反対側に位置する第１及び第２の辺を有し、
前記第１の半導体チップの複数の電極は、前記第１の半導体チップの第１の辺に沿って配置され、
前記第２の半導体チップの複数の電極は、前記第２の半導体チップの第１の辺に沿って配置され、
前記第１及び第２の半導体チップは、前記第１の半導体チップの第１の辺、及び前記第２の半導体チップの第２の辺が前記第１のリード側に位置するように夫々の第１の面を向かい合わせ、更に前記第１の半導体チップの複数の電極が前記第２の半導体チップの第２の辺よりも外側に位置し、前記第２の半導体チップの複数の電極が前記第１の半導体チップの第２の辺よりも外側に位置するように夫々の位置をずらした状態で前記ダイパッドに接着されている。
本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば、下記のとおりである。
本発明によれば、製造歩留まりが高い薄型の半導体装置を提供することができる。
以下、図面を参照して本発明の実施の形態を詳細に説明する。なお、発明の実施の形態を説明するための全図において、同一機能を有するものは同一符号を付け、その繰り返しの説明は省略する。
（実施形態１）
本実施形態１では、ＴＳＯＰ型半導体装置に本発明を適用した例について説明する。ＴＳＯＰ型半導体装置では、樹脂封止体の短辺側にリードを配置したＴｙｐ１と、樹脂封止体の長辺側にリードを配置したＴｙｐ２とがあるが、本実施形態１ではＴｙｐ１について説明する。
図１乃至図１１は、本発明の実施形態１の半導体装置に係わる図であり、
図１は、半導体装置の外観構造を示す模式的平面図（上面図）、
図２は、半導体装置の内部構造を示す模式的平面図（上面図）、
図３は、半導体装置の内部構造を示す模式的底面図（下面図）、
図４は、半導体装置のｘ方向に沿う模式的断面図、
図５は、図４の各寸法を示す図、
図６は、半導体装置のｙ方向に沿う模式的断面図、
図７は、図４の一部（左側）を拡大した模式的断面図、
図８は、図４の一部（右側）を拡大した模式的断面図、
図９は、図２の一部を除去した状態を示す模式的平面図、
図１０は、２つの半導体チップの重畳領域とダイパッドとの関係を示す模式的平面図、 図１１は、２つの半導体チップの重畳領域とダイパッドとの関係を示す模式的平面図である。
なお、図２及び図３において、図２に示す左側のリード群は図３に示す右側のリード群と対応し、図２に示す右側のリード群は図３に示す左側のリード群と対応する。
図２乃至図４に示すように、本実施形態１の半導体装置１は、２つの半導体チップ２，３、複数のリード５（５ａ）からなる第１のリード群、複数のリード５（５ｂ）からなる第２のリード群、複数のボンディングワイヤ７ａ，７ｂ、ダイパッド６、複数の吊りリード１３、及び樹脂封止体８等を有するパッケージ構造になっている。２つの半導体チップ２，３は、互いに反対側に位置する主面（第１の面，回路形成面）２ｘ，３ｘ及び裏面（第２の面）２ｙ，３ｙを有し、これらの間にダイパッド６を介在して夫々の主面２ｘ，３ｘ同士が向かい合う状態で積層されている。
２つの半導体チップ２，３は、厚さ方向と交差する平面形状が方形状になっており、同一の外形寸法になっている。本実施形態１では、例えば１１．４６ｍｍ×８．３１ｍｍの長方形になっている。２つの半導体チップ２，３の夫々の互いに反対側に位置する２つの長辺は、ｘ方向に沿って延在し、２つの半導体チップ２，３の夫々の互いに反対側に位置する２つの短辺（２ａと２ｂ，３ａと３ｂ）は、ｘ方向と同一の平面内においてｘ方向と直行するｙ方向に沿って延在している。
２つの半導体チップ２，３は、例えば、単結晶シリコンからなる半導体基板及びこの半導体基板上に形成された多層配線層を主体とする構成になっている。この半導体チップ２，３の夫々の主面（２ｘ，３ｘ）側には、集積回路として、例えばフラッシュメモリと呼称される６４メガビットのＥＥＰＲＯＭ（Ｅlectrically Ｅrasable Ｐrogrammable Ｒead Ｏnly Ｍemory)が構成（搭載）されている。
半導体チップ２の主面２ｘにおいて、その互いに反対側に位置する二つの短辺（２ａ，２ｂ）のうちの一方の短辺２ａ側には、この一方の短辺２ａに沿って複数の電極（ボンディングパッド）４が配置されている（図３及び図４参照）。この複数の電極４は、半導体チップ２の多層配線層のうちの最上層の配線層に形成されている。最上層の配線層はその上層に形成された表面保護膜（最終保護膜）で被覆され、この表面保護膜には電極４の表面を露出するボンディング開口が形成されている。
半導体チップ３の主面３ｘにおいて、その互いに対向する二つの短辺のうちの一方の短辺３ａ側には、この一方の短辺３ａに沿って複数の電極４が配置されている。（図２及び図４参照）。この複数の電極４の夫々は、半導体チップ３の多層配線層のうちの最上層の配線層に形成されている。最上層の配線層はその上層に形成された表面保護膜（最終保護膜）で被覆され、この表面保護膜には電極６の表面を露出するボンディング開口が形成されている。
半導体チップ２に構成されたフラッシュメモリの回路パターンは、半導体チップ３に構成されたフラッシュメモリの回路パターンと同一になっている。また、半導体チップ２の主面２ｘに配置された電極４の配置パターンは、半導体チップ３の主面３ｘに配置された電極４の配置パターンと同一になっている。即ち、半導体チップ２及び３は、外形サイズ及び機能が同一構成になっている。
図１乃至図３に示すように、樹脂封止体８は、その厚さ方向と交差する平面形状が方形状になっており、本実施形態１では長方形になっている。この樹脂封止体８の互いに反対側に位置する二つの短辺のうちの一方の短辺側にはこの一方の短辺（ｙ方向）に沿って複数のリード５（５ａ）が配列され、他方の短辺側にはこの他方の短辺（ｙ方向）に沿って複数のリード５（５ｂ）が配列されている。
図２及び図４に示すように、複数のリード５ａは、樹脂封止体８の内部に位置するインナー部、及び、このインナー部と一体に形成され、かつ樹脂封止体８の外部に位置するアウター部を有する構成になっており、樹脂封止体８の内外に亘って延在している。また、複数のリード５ａは、半導体チップ２の短辺２ａの外側に配置され、各々のインナー部は、半導体チップ２の複数の電極４に複数のボンディングワイヤ７ａを介して夫々電気的に接続されている。
図３及び図４に示すように、複数のリード５ｂは、リード５ａと同様にインナー部及びアウター部を有する構成になっており、樹脂封止体８の内外に亘って延在している。また、複数のリード５ｂは、半導体チップ２の短辺２ｂの外側に配置され、各々のインナー部は、半導体チップ３の複数の電極４に複数のボンディングワイヤ７ｂを介して夫々電気的に接続されている。複数のリード５ａ，５ｂの夫々のアウター部は、面実装型リード形状の１つである例えばガルウィング形状に成形されている。
ボンディングワイヤ７ａ，７ｂとしては、例えば金（Ａｕ）ワイヤが用いられている。ワイヤの接続方法としては、例えば熱圧着に超音波振動を併用したボンディング法を用いている。
リード５ａ及び５ｂは、例えば２４本ずつ設けられており、各々のリード５には端子名が付けられている。
ＶＣＣ（１，２）端子は、第１の基準電位（例えば５［Ｖ］）に電位固定される電源端子であり、
ＶＳＳ（１，２）端子は、第１の基準電位よりも低い第２の基準電位（例えば０［Ｖ］）に電位固定される電源端子であり、
Ｉ／Ｏ１〜Ｉ／Ｏ８端子は、データ入出力端子であり、
／ＷＰ端子は、ライトプロテクト端子であり、
／ＷＥ端子は、ライトイネーブル端子であり、
ＡＬＥ端子は、アドレスラッチイネーブル端子であり、
ＣＬＥ端子は、コマンドラッチイネーブル端子であり、
／ＤＳＥ端子は、ディープスタンバイイネーブル端子であり、
ＮＣ端子は、空き端子であり、
ＰＲＥ端子は、パワーオンリードイネーブル端子であり、
／ＣＥ（１，２）端子は、チップイネーブル端子であり、
／ＲＥ端子は、リードイネーブル端子であり、
Ｒ／Ｂ（１，２）端子は、レディビジー出力端子である。
図４に示すように、ダイパッド６は、互いに反対側に位置する第１の面６ｘ及び第２の面６ｙを有し、第１の面６ｘには接着材９を介在して半導体チップ２の主面２ｘが接着され、第２の面６ｙには接着材９を介在して半導体チップ３の主面３ｘが接着されている。
半導体チップ２及び３は、半導体チップ２の一方の短辺２ａ、及び半導体チップ３の他方の短辺３ｂがリード５ａ側に位置するように夫々の主面（２ｘ，３ｘ）同士を向かい合わせ、更に半導体チップ２の複数の電極４が半導体チップ３の他方の短辺３ｂよりも外側に位置し、半導体チップ３の複数の電極４が半導体チップ２の他方の短辺２ｂよりも外側に位置するように夫々の位置をずらした状態（半導体チップ２の一方の短辺２ａと半導体チップ３の一方の短辺３ａとが互いに遠ざかる方向（本実施形態１ではｘ方向））に夫々の位置をずらした状態）でダイパッド６に接着されている。
半導体チップ２，３、複数のリード５のインナー部、ダイパッド６、複数の吊りリード１３、複数のボンディングワイヤ７ａ，７ｂ等は、樹脂封止体８によって封止されている。樹脂封止体８は、低応力化を図る目的として、例えば、フェノール系硬化剤、シリコーンゴム及びフィラー等が添加されたビフェニール系の樹脂で形成されている。この樹脂封止体８は、大量生産に好適なトランスファモールディング法で形成されている。トランスファモールディング法は、ポット、ランナー、流入ゲート及びキャビティ等を備えたモールド金型を使用し、ポットからランナー及び流入ゲートを通してキャビティ内に樹脂を注入して樹脂封止体を形成する方法である。
図５において、
半導体チップ２，３の厚さは、０．０９［ｍｍ］程度であり、
接着材９の厚さは、０．０１［ｍｍ］程度であり、
リード５（５ａ，５ｂ）及びダイパッド６の厚さは、０．１［ｍｍ］程度であり、
ボンディングワイヤ７ａ，７ｂのループ高さ（半導体チップのボンディング面からワイヤの最頂部までの高さ）は、０．２［ｍｍ］程度であり、
樹脂封止体８の厚さは、０．５４［ｍｍ］程度であり、
半導体チップ２の裏面２ｙ上における樹脂の厚さ及び半導体チップ３の裏面３ｙ上における樹脂の厚さは、０．１［ｍｍ］程度であり、
ボンディングワイヤ７ａの最頂部から樹脂封止体８の下面（実装面，裏面）までの間隔、及びボンディングワイヤ７ｂの最頂部から樹脂封止体８の上面（主面，表面）までの間隔は、夫々０．２［ｍｍ］程度であり、
樹脂封止体８の上面からリード５の実装面（半田付け面）までの高さは、０．６２［ｍｍ］程度であり、
樹脂封止体８の下面からリード５の実装面までの高さは、０．０８［ｍｍ］程度である。
図２乃至図３に示すように、ダイパッド６は、厚さ方向と交差する平面形状が方形状になっており、本実施形態１では長方形になっている。ダイパッド６の互いに反対側に位置する２つの短辺側には夫々複数のリード５が配置され、ダイパッド６の互いに反対側に位置する２つの長辺側には、夫々複数の吊りリード１３が連結されている。複数の吊りリード１３は、ダイパッド６と一体的に形成されている。
図７及び図８に示すように、複数のリード５（５ａ，５ｂ）のインナー部、並びにダイパッド６は、樹脂封止体８の厚さ方向において同じ高さに配置されている。複数のリード５のインナー部は、各々の厚さ方向の中心がダイパッド６の厚さ内に位置している。複数のリード５のインナー部、並びにダイパッド６は、樹脂封止体８の厚さ方向の中心８ｈｐに位置している。複数のリード５のインナー部、並びにダイパッド６は、各々の厚さ内に樹脂封止体８の厚さ方向の中心８ｈｐが位置している。
ボンディングワイヤ７ａのループ高さは、図７に示すように、樹脂封止体８の厚さ方向において、半導体チップ２の裏面２ｙよりも低くなっており、ボンディングワイヤ７ｂのループ高さは、図８に示すように、樹脂封止体８の厚さ方向において、半導体チップ３の裏面３ｙの高さよりも低くなっている。
複数の吊りリード１３は、図６に示すように、樹脂封止体８の厚さ方向に屈曲することなく真っ直ぐ延びており、樹脂封止体８の厚さ方向においてリード５及びダイパッド６と同じ高さに位置している。
ここで、図２及び図３において、８ｐは樹脂封止体８の平面において２つの対角線が交差する中心点であり、２ｐは半導体チップ２の主面２ｘにおいて２つの対角線が交差する中心点であり、３ｐは半導体チップ３の主面３ｘにおいて２つの対角線が交差する中心点である。半導体チップ２及び３は、各々の中心点（２ｐ，３ｐ）がｘ方向に沿って互いに離間するように位置をずらした状態で、更にダイパッド６を介在して各々の主面が互いに向かい合う状態で積層されている。また、半導体チップ２及び３は、各々の中心点（２ｐ，３ｐ）を樹脂封止体８の中心点８ｐからｙ方向に位置をずらした状態で樹脂封止されている。
本実施形態１において、図７及び図８に示すように、半導体チップ２，３は、ダイパッド６を間に挟んで夫々の主面（２ｘ，３ｘ）が向かい合う状態でダイパッド６に接着固定されている。このような構成にすることにより、ボンディングワイヤ７ａのループ高さを、接着材９、半導体チップ２３、ダイパッド６の夫々の厚さで吸収でき、ボンディングワイヤ７ｂのループ高さを、接着材９、半導体チップ３、ダイパッド６の夫々の厚さで吸収でき、半導体チップ２の裏面２ｙ上、並びに半導体チップ３の裏面３ｙ上における封止樹脂の厚さ（樹脂封止体８の厚さ）を薄くすることができるため、半導体装置１の薄型化を図ることができる。
また、半導体チップ２，３、２箇所の接着材９、並びにダイパッド６を含めて積層体とした場合、ダイパッド６を境にして積層体の厚さが上下対称になるため、吊りリード１３に曲げ加工を施すことなく、積層体の厚さ方向の中心（ダイパッド６）、並びにリード５のインナー部を樹脂封止体８の厚さ方向の中心８ｈｐに配置することができる。
ここで、リード５のインナー部の厚さ方向における上下の樹脂厚は、樹脂封止体８の薄型化に伴い薄くなるため、リード５の固定強度を考慮した場合、リード５のインナー部は、樹脂封止体８の厚さ方向の中心に配置し、リード５のアウター部を樹脂封止体の厚さ方向の中心から突出させることが望ましい。一方、トランスファモールディング法による樹脂封止体８の形成では、ボイドによる樹脂封止体８の不良を抑制する必要があるため、２つの半導体チップ（２，３）、２箇所の接着材９、並びにダイパッド６を含めて積層体とした場合、この積層体の厚さ方向の中心が成形金型のキャビティの厚さ方向の中心に位置する状態で樹脂封止すること、換言すれば積層体の厚さ方向の中心が樹脂封止体８の厚さ方向の中心に位置する構造にすることが望ましい。このようなリード５の固定強度及びボイドの抑制を考慮すると、本発明者が検討した半導体装置では、図２１に示すように、吊りリードに曲げ加工を施して、ダイパッド６の高さ位置とリード５のインナー部の高さ位置を樹脂封止体８の厚さ方向にオフセットする必要があった。これに対し、本実施形態１では、前述のように、ダイパッド６を境にして積層体の厚さが上下対称になるため、吊りリードに曲げ加工を施して、ダイパッド６の高さ位置とリード５のインナー部の高さ位置を樹脂封止体８の厚さ方向にオフセットする必要がない。従って、曲げ加工による吊りリードの強度低下を抑制でき、樹脂封止工程において、成形金型のキャビティの中に注入された樹脂の流動によるダイパッド６の変位を抑制できるため、樹脂封止体８から半導体チップ（２，３）、ボンディングワイヤ（７ａ，７ｂ）等が露出するといったロケーション不良を抑制できる。この結果、製造歩留まりが高い薄型の半導体装置１を提供することができる。
ところで、ダイパッド６の代わりに、細長い支持リードをチップ支持体として用いても半導体装置１の薄型化を図ることができる。この場合、２つの半導体チップは、支持リードを間に挟んで夫々の主面同士を向かい合わせた状態で積層される。
しかしながら、チップ支持体として支持リードを用いた場合、一方の半導体チップと他方の半導体チップとの間に樹脂の未充填、即ちボイドが発生し易くなる。このようなボイドの発生を抑制するためは、一方の半導体チップと他方の半導体チップとが重なり合う重合領域（重畳領域）よりチップ支持体の外形サイズを大きくすることが望ましい。本実施形態１において、図９乃至図１１に示すように、ダイパッド６の外形サイズ（長さ６Ｌ×幅６Ｗ）は、半導体チップ２と半導体チップ３とが重なり合う重合領域１０の外形サイズ（長さ１０Ｌ×幅１０Ｗ）よりも大きくなっている。但し、ワイヤボンディングを可能にするため、半導体チップの電極４よりもダイパッド６の辺（６ａ，６ｂ）が内側に位置するようにダイパッド６の外形サイズを選定する必要がある。
次に、半導体装置１の製造プロセスで用いられるリードフレームについて、図１２及び図１３を用いて説明する。図１２はリードフレームの一部を示す模式的平面図であり、図１３は図１２の一部を拡大した模式的平面図である。なお、実際のリードフレームは、生産性を高めるため、２段配列で一方向に複数の製品形成領域（デバイス形成領域）を配置した多連構造になっているが、図面を見易くするため、図１２では上下夫々１個分の製品形成領域を示している。
図１２及び図１３に示すように、リードフレームＬＦは、フレーム本体１１で区画された製品形成領域１２内に、複数のリード５ａ、複数のリード５ｂ、ダイパッド６、及び複数の吊りリード１３等を配置した構成になっている。ダイパッド６は、製品形成領域１２の中央分部に配置されている。複数のリード５ａは、ダイパッド６の一方の短辺６ａの外側に配置され、ダイパッド６と向かい合う先端部と反対側がフレーム本体１１と一体化されている。リード５ｂは、ダイパッド６の他方の短辺６ｂの外側に配置され、ダイパッド６と向かい合う先端部と反対側がフレーム本体１１と一体化されている。ダイパッド６の一方の長辺側には複数の吊りリード１３が一体的に連結され、この複数の吊りリード１３はフレーム本体１１と一体化されている。ダイパッド６の他方の長辺側には複数の吊りリード１３が一体的に連結されていおり、この複数の吊りリード１３はフレーム本体１１と一体化されている。複数の吊りリード１３は、リードフレームＬＦの厚さ方向において折り曲げ成形されておらず、真っ直ぐ延びている。
複数のリード５ａは、樹脂封止体に封止されるインナー部と樹脂封止体の外部に導出されるアウター部とで構成され、タイバー（ダムバー）を介して互いに連結されている。複数のリード５ｂは、樹脂封止体に封止されるインナー部と樹脂封止体の外部に導出されるアウター部とで構成され、タイバーを介して互いに連結されている。
リードフレームＬＦは、例えば鉄（Ｆｅ）−ニッケル（Ｎｉ）系の合金又は銅（Ｃｕ）若しくは銅系の合金からなる平板材にエッチング加工又はプレス加工を施して所定のリードパターンを形成することによって形成される。本実施形態１のリードフレームＬＦにおいて、ダイパッド６の高さ位置とリード５のインナー部の高さ位置をリードフレームＬＦの板厚方向にオフセットするオフセット加工は施していない。
次に、半導体装置１の製造方法について、図１４乃至図１８を用いて説明する。
図１４乃至図１８は、本実施形態１の半導体装置の製造に係わる図であり、
図１４は、ダイボンディング工程を示す模式的断面図（（ａ）は第１のダイボンディング工程，（ｂ）は第２のダイボンディング工程）、
図１５は、ワイヤボンディング工程を示す模式的断面図（（ａ）は第１のワイヤボンディング工程，（ｂ）は第２のワイヤボンディング工程）、
図１６は、モールディング工程において、成形金型にリードフレームを位置決めした状態を示す模式的断面図（ｘ方向に沿う断面図）、
図１７は、モールディング工程において、成形金型にリードフレームを位置決めした状態を示す模式的断面図（ｙ方向に沿う断面図）、
図１８は、モールディング工程において、成形金型のキャビティの中に樹脂を注入した状態（樹脂封止体を形成した状態）を示す模式的断面図である。
まず、リードフレームＬＦ１のダイパッド６に一方の半導体チップ２を接着固定する。ダイパッド６と半導体チップ４との固定は、図１４（ａ）に示すように、ヒートステージ２０上にダイパッド６を装着し、その後、ダイパッド６の第１の面６ｘに接着材９を塗布し、その後、ダイパッド６の第１の面６ｘに半導体チップ２の主面２ｘを向かい合わせた状態でダイパッド６に半導体チップ２を圧着コレットによって圧着する。半導体チップ２の圧着は、ヒートステージ２０でダイパッド６を加熱し、圧着コレットで半導体チップ２を加熱した状態で行う。接着材９としては、例えば熱硬化性の接着樹脂を用いる。
この工程において、半導体チップ２の固定は、半導体チップ２の一方の短辺２ａがリード５ａ側に位置し、半導体チップ２の複数の電極４がダイパッド６の一方の短辺６ａよりも外側に位置する状態で行う。
次に、リードフレームＬＦのダイパッド６に他方の半導体チップ３を接着固定する。
ダイパッド６と半導体チップ３との固定は、リードフレームＬＦの上下を反転させてダイパッド６の第２の面６ｙを上向きにした後、図１４（ｂ）に示すように、ヒートステージ２１上にダイパッド６を装着し、その後、ダイパッド６の第２の面６ｙに接着材９を塗布し、その後、ダイパッド６の第２の面６ｙに半導体チップ３の主面３ｘを向かい合わせた状態でダイパッド６に半導体チップ３を圧着コレットによって圧着する。半導体チップ３の圧着は、ヒートステージ２１でダイパッド６を加熱し、圧着コレットで半導体チップ３を加熱した状態で行う。接着材９としては、例えば熱硬化性の接着樹脂を用いる。
この工程において、半導体チップ３の固定は、半導体チップ３の一方の短辺３ａがリード５ｂ側に位置し、半導体チップ３の複数の電極４がダイパッド６の他方の短辺６ｂよりも外側に位置する状態で行う。
ここで、半導体チップ２，３は、半導体チップ２の一方の短辺２ａがリード５ａ側に位置し、半導体チップ３の一方の短辺３ａがリード５ｂ側に位置し、半導体チップ２の電極４が半導体チップ３の他方の短辺３ｂ及びダイパッド６の一方の短辺６ａよりも外側に位置し、半導体チップ３の電極４が半導体チップ２の他方の短辺２ｂ及びダイパッド６の他方の短辺６ｂよりも外側に位置する状態で積層する。
次に、半導体チップ２の電極４とリード５ａのインナー部とをボンディングワイヤ７ａで電気的に接続する。半導体チップ２の電極４とリード５ａのインナー部とのワイヤ接続は、図１５（ａ）に示すように、半導体チップ３の裏面３ｙが上向きの状態でヒートステージ２２に半導体チップ２及びリード５ａのインナー部を装着し、半導体チップ２及びリード５ａのインナー部をヒートステージ２２で加熱して行う。ボンディングワイヤ７ａとしては例えばＡｕワイヤを用いる。また、ボンディングワイヤ７ａの接続方法としては、例えば熱圧着に超音波振動を併用したボンディング法で行う。
次に、半導体チップ３の電極４とリード５ｂのインナー部とをボンディングワイヤ７ｂで電気的に接続する。半導体チップ３の電極４とリード５ｂのインナー部とのワイヤ接続は、図１５（ｂ）に示すように、半導体チップ２の裏面２ｙが上向きの状態でヒートステージ２３に半導体チップ３及びリード５ｂのインナー部を装着し、半導体チップ３及びリード５ｂのインナー部をヒートステージ２３で加熱して行う。ボンディングワイヤ７ｂとしては例えばＡｕワイヤを用いる。また、ボンディングワイヤ７ｂの接続方法としては、例えば熱圧着に超音波振動を併用したボンディング法で行う。
次に、半導体チップ２，３、複数のリード５（５ａ，５ｂ）のインナー部、ダイパッド６、複数のボンディングワイヤ７ａ，７ｂ、及び複数の吊りリード１３等を樹脂封止して樹脂封止体８を形成する。樹脂封止体８の形成は、まず、図１６及び図１７に示すように、成形金型２５の上型２５ａと下型２５ｂとの間にリードフレームＬＦを位置決めする。リードフレームＬＦの位置決めは、成形金型２５のキャビティ２６の中に、半導体チップ２，３、複数のリード５（５ａ，５ｂ）のインナー部、ダイパッド６、複数のボンディングワイヤ７ａ，７ｂ、及び複数の吊りリード１３等が位置するように行う。この工程において、半導体チップ２，３、２箇所の接着材９、及びダイパッド６を含む積層体は、その厚さ方向の中心（ダイパッド６）がキャビティ２６の厚さ方向の中心に位置する状態で配置される。また、リード５のインナー部も、キャビティ２６の厚さ方向の中心に位置する状態で配置される。次に、図１８に示すように、キャビティ２６の中に熱硬化性の樹脂を注入する。これにより、樹脂封止体８が形成される。
この工程において、吊りリード１３には曲げ加工が施されていないため、半導体チップ２，３が樹脂封止体８から露出するといったロケーション不良を抑制することができる。
次に、リードフレームＬＦを成形金型２５から取り出し、樹脂封止体８の樹脂を硬化させるキュア工程を施し、その後、リード５ａ及び５ｂに連結されたタイバーを切断し、その後、リード５ａ、リード５ｂの夫々のアウター部にメッキ処理を施し、その後、リードフレームＬＦのフレーム本体１１からリード５ａ及び５ｂを切断し、その後、リード５ａ、５ｂの夫々のアウター部を面実装型形状として例えばガルウィング形状に成形し、その後、リードフレームＬＦのフレーム本体１１から吊りリード１３を切断することにより、図１乃至図４示す半導体装置１がほぼ完成する。
このように、本実施形態１によれば、製造歩留まりが高い薄型の半導体装置１を提供することができる。
（実施形態２）
図１９及び図２０は、本発明の実施形態２である半導体装置に係わる図であり、
図１９は、半導体装置の内部構造を示す模式的平面図（上面図）、
図２０は、半導体装置の内部構造を示す模式的底面図（下面図）である。
図１９及び図２０に示すように、本実施形態２の半導体装置１ａは、基本的に前述の実施形態１と同様の構成になっており、以下の構成が異なっている。
半導体チップ２，３は、互いに反対側に位置する２つの長辺のうちの一方の長辺側にもこの一方の長辺に沿って複数の電極４が配置されている。半導体チップ２の一方の長辺側に配置された電極４もリード５ａのインナー部にボンディングワイヤ７ａを介して電気的に接続され、半導体チップ３の一方の長辺側に配置された電極４もリード５ｂのインナー部にボンディングワイヤ７ｂを介して電気的に接続されている。
半導体チップ２，３は、半導体チップ２の一方の短辺２ａ側に配置された電極４が半導体チップ３の他方の短辺３ｂよりも外側に位置し、半導体チップ３の一方の短辺３ａ側に配置された電極４が半導体チップ２の他方の短辺２ｂよりも外側に位置するように夫々の位置をずらした状態（半導体チップ２の一方の短辺２ａと半導体チップ３の一方の短辺３ａとが互いに遠ざかる方向（本実施形態１ではｘ方向））で、更に半導体チップ２の一方の長辺側に配置された電極４が半導体チップ３の他方の長辺よりも外側に位置し、半導体チップ３の一方の長辺側に配置された電極４が半導体チップ２の他方の長辺よりも外側に位置するように夫々の位置をずらした状態（半導体チップ２の一方の長辺と半導体チップ３の一方の長辺とが互いに遠ざかる方向（本実施形態１ではｙ方向））で積層されている。
このように構成された半導体装置１ａにおいても、前述の実施形態１と同様の効果が得られる。
以上、本発明者によってなされた発明を、前記実施の形態に基づき具体的に説明したが、本発明は、前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは勿論である。
例えば、本発明は、Ｔｙｐ１のＴＳＯＰ型半導体装置に適用することができる。
本発明の実施形態１である半導体装置の外観構造を示す模式的平面図（上面図）である。 本発明の実施形態１である半導体装置の内部構造を示す模式的平面図（上面図）である。 本発明の実施形態１である半導体装置の内部構造を示す模式的底面図（下面図）である。 本発明の実施形態１である半導体装置のｘ方向に沿う模式的断面図である。 図４の各寸法を示す図である。 本発明の実施形態１である半導体装置のｙ方向に沿う模式的断面図である。 図４の一部（左側）を拡大した模式的断面図である。 図４の一部（右側）を拡大した模式的断面図である。 図２の一部を除去した状態を示す模式的平面図である。 本発明の実施形態１である半導体装置において、２つの半導体チップの重畳領域とダイパッドとの関係を示す模式的平面図である。 本発明の実施形態１である半導体装置において、２つの半導体チップの重畳領域とダイパッドとの関係を示す模式的平面図である。 本発明の実施形態１である半導体装置の製造に使用されるリードフレームの一部を示す模式的平面図である。 図１１の一部を拡大した模式的平面図である。 本発明の実施形態１である半導体装置の製造において、ダイボンディング工程を示す模式的断面図（（ａ）は第１のダイボンディング工程，（ｂ）は第２のダイボンディング工程）である。 本発明の実施形態１である半導体装置の製造において、ワイヤボンディング工程を示す模式的断面図（（ａ）は第１のワイヤボンディング工程，（ｂ）は第２のワイヤボンディング工程）である。 本発明の実施形態１である半導体装置の製造におけるモールディング工程において、成形金型にリードフレームを位置決めした状態を示す模式的断面図（ｘ方向に沿う断面図）である。 本発明の実施形態１である半導体装置の製造におけるモールディング工程において、成形金型にリードフレームを位置決めした状態を示す模式的断面図（ｙ方向に沿う断面図）である。 本発明の実施形態１である半導体装置の製造におけるモールディング工程において、成形金型のキャビティの中に樹脂を注入した状態（樹脂封止体を形成した状態）を示す模式的断面図である。 本発明の実施形態２である半導体装置の内部構造を示す模式的平面図（上面図）である。 本発明の実施形態２である半導体装置の内部構造を示す模式的底面図（下面図）である。 本発明者が検討した半導体装置の内部構造を示す模式的断面図である。
符号の説明
１，１ａ…半導体装置、２，３…半導体チップ、４…電極（ボンディングパッド）、５…リード、６…ダイパッド（チップ支持体）、７ａ，７ｂ…ボンディングワイヤ、８…樹脂封止体、９…接着材、１０…重合領域（重畳領域）、
ＬＦ…リードフレーム、１１…フレーム本体、１２…製品形成領域、１３…吊りリード（支持リード）、１３…タイバー（ダムバー）、
２０，２１，２２，２３…ステージ、
２５…成形金型、２５ａ…上型、２５ｂ…下型、２６…キャビティ

Claims (13)

  1. 互いに反対側に位置する第１及び第２の面、並びに前記第１の面に配置された複数の電極を有する第１及び第２の半導体チップと、
    各々がインナー部及びアウター部を有し、前記各々のインナー部が複数の第１のボンディングワイヤを介して前記第１の半導体チップの複数の電極に夫々電気的に接続された複数の第１のリードと、
    各々がインナー部及びアウター部を有し、前記各々のインナー部が複数の第２のボンディングワイヤを介して前記第２の半導体チップの複数の電極に夫々電気的に接続された複数の第２のリードと、
    互いに反対側に位置する第１及び第２の面を有し、前記第１の面に前記第１の半導体チップの第１の面が接着され、前記第２の面に前記第２の半導体チップの第１の面が接着されたダイパッドと、
    前記第１及び第２の半導体チップ、前記複数の第１及び第２のリードのインナー部、前記複数の第１及び第２のボンディングワイヤ、並びに前記ダイパッドを封止する樹脂封止体とを有し、
    前記第１及び第２のリードのインナー部、並びに前記ダイパッドは、前記樹脂封止体の厚さ方向において同じ高さに配置されていることを特徴とする半導体装置。
  2. 請求項１に記載の半導体装置において、
    前記第１及び第２のリードのインナー部は、各々の厚さ方向の中心が前記ダイパッドの厚さ内に位置していることを特徴とする半導体装置。
  3. 請求項１に記載の半導体装置において、
    前記第１及び第２のリードのインナー部、並びに前記ダイパッドは、前記樹脂封止体の厚さ方向の中心に位置していることを特徴とする半導体装置。
  4. 請求項１に記載の半導体装置において、
    前記第１及び第２のリードのインナー部、並びに前記ダイパッドは、各々の厚さ内に前記樹脂封止体の厚さ方向の中心が位置していることを特徴とする半導体装置。
  5. 請求項１に記載の半導体装置において、
    更に、前記ダイパッドと一体的に形成された吊りリードを有し、
    前記吊りリードは、樹脂封止体の厚さ方向に屈曲することなく真っ直ぐ延び、前記樹脂封止体の厚さ方向において前記第１及び第２のリードのインナー部と同じ高さに位置していることを特徴とする半導体装置。
  6. 請求項１に記載の半導体装置において、
    前記第１のボンディングワイヤのループ高さは、前記樹脂封止体の厚さ方向において、前記第１の半導体チップの第２の面の高さよりも低く、
    前記第２のボンディングワイヤのループ高さは、前記樹脂封止体の厚さ方向において、前記第２の半導体チップの第２の面よりも低いことを特徴とする半導体装置。
  7. 請求項１に記載の半導体装置において、
    前記第１及び第２の半導体チップは、互いに反対側に位置する第１及び第２の辺を有し、
    前記第１の半導体チップの複数の電極は、前記第１の半導体チップの第１の辺に沿って配置され、
    前記第２の半導体チップの複数の電極は、前記第２の半導体チップの第１の辺に沿って配置され、
    前記複数の第１のリードは、前記第１の半導体チップの第１の辺側に配置され、
    前記複数の第２のリードは、前記第１の半導体チップの第２の辺側に配置され、
    前記第１及び第２の半導体チップは、前記第１の半導体チップの第１の辺、及び前記第２の半導体チップの第２の辺が前記第１のリード側に位置するように夫々の第１の面を向かい合わせ、更に前記第１の半導体チップの複数の電極が前記第２の半導体チップの第２の辺よりも外側に位置し、前記第２の半導体チップの複数の電極が前記第１の半導体チップの第２の辺よりも外側に位置するように夫々の位置をずらした状態で前記ダイパッドに接着されていることを特徴とする半導体装置。
  8. 互いに反対側に位置する第１及び第２の面、並びに前記第１の面に配置された複数の電極を有する第１及び第２の半導体チップと、
    各々がインナー部及びアウター部を有し、前記各々のインナー部が複数の第１のボンディングワイヤを介して前記第１の半導体チップの複数の電極に夫々電気的に接続された複数の第１のリードと、
    各々がインナー部及びアウター部を有し、前記各々のインナー部が複数の第２のボンディングワイヤを介して前記第２の半導体チップの複数の電極に夫々電気的に接続された複数の第２のリードと、
    互いに反対側に位置する第１及び第２の面を有し、前記第１の面に前記第１の半導体チップの第１の面が接着され、前記第２の面に前記第２の半導体チップの第１の面が接着されたダイパッドと、
    前記第１及び第２の半導体チップ、前記複数の第１及び第２のリードのインナー部、前記複数の第１及び第２のボンディングワイヤ、並びに前記ダイパッドを封止する樹脂封止体とを有し、
    前記ダイパッドは、前記第１の半導体チップと前記第２の半導体チップとが重なり合う重合領域よりも大きい外形サイズになっていることを特徴とする半導体装置。
  9. 請求項８に記載の半導体装置において、
    前記第１及び第２の半導体チップは、互いに反対側に位置する第１及び第２の辺を有し、
    前記第１の半導体チップの複数の電極は、前記第１の半導体チップの第１の辺に沿って配置され、
    前記第２の半導体チップの複数の電極は、前記第２の半導体チップの第１の辺に沿って配置され、
    前記複数の第１のリードは、前記第１の半導体チップの第１の辺側に配置され、
    前記複数の第２のリードは、前記第１の半導体チップの第２の辺側に配置され、
    前記第１及び第２の半導体チップは、前記第１の半導体チップの第１の辺、及び前記第２の半導体チップの第２の辺が前記第１のリード側に位置するように夫々の第１の面を向かい合わせ、更に前記第１の半導体チップの複数の電極が前記第２の半導体チップの第２の辺よりも外側に位置し、前記第２の半導体チップの複数の電極が前記第１の半導体チップの第２の辺よりも外側に位置するように夫々の位置をずらした状態で前記ダイパッドに接着されていることを特徴とする半導体装置。
  10. 互いに反対側に位置する第１及び第２の面、並びに前記第１の面に配置された複数の電極を有する第１及び第２の半導体チップと、
    各々がインナー部及びアウター部を有し、前記各々のインナー部が複数の第１のボンディングワイヤを介して前記第１の半導体チップの複数の電極に夫々電気的に接続された複数の第１のリードと、
    各々がインナー部及びアウター部を有し、前記各々のインナー部が複数の第２のボンディングワイヤを介して前記第２の半導体チップの複数の電極に夫々電気的に接続された複数の第２のリードと、
    互いに反対側に位置する第１及び第２の面を有し、前記第１の面に前記第１の半導体チップの第１の面が接着され、前記第２の面に前記第２の半導体チップの第１の面が接着されたダイパッドと、
    前記第１及び第２の半導体チップ、前記複数の第１及び第２のリードのインナー部、前記複数の第１及び第２のボンディングワイヤ、並びに前記ダイパッドを封止する樹脂封止体とを有し、
    前記第１及び第２のリードのインナー部、並びに前記ダイパッドは、前記樹脂封止体の厚さ方向において同じ高さに配置され、
    前記ダイパッドは、前記第１の半導体チップと前記第２の半導体チップとが重なり合う重合領域よりも大きい外形サイズになっていることを特徴とする半導体装置。
  11. 請求項１０に記載の半導体装置において、
    前記第１及び第２の半導体チップは、互いに反対側に位置する第１及び第２の辺を有し、
    前記第１の半導体チップの複数の電極は、前記第１の半導体チップの第１の辺に沿って配置され、
    前記第２の半導体チップの複数の電極は、前記第２の半導体チップの第１の辺に沿って配置され、
    前記複数の第１のリードは、前記第１の半導体チップの第１の辺側に配置され、
    前記複数の第２のリードは、前記第１の半導体チップの第２の辺側に配置され、
    前記第１及び第２の半導体チップは、前記第１の半導体チップの第１の辺、及び前記第２の半導体チップの第２の辺が前記第１のリード側に位置するように夫々の第１の面を向かい合わせ、更に前記第１の半導体チップの複数の電極が前記第２の半導体チップの第２の辺よりも外側に位置し、前記第２の半導体チップの複数の電極が前記第１の半導体チップの第２の辺よりも外側に位置するように夫々の位置をずらした状態で前記ダイパッドに接着されていることを特徴とする半導体装置。
  12. 互いに反対側に位置する第１の面及び第２の面、並びに互いに反対側に位置する第１及び第２の辺を有するダイパッドと、前記ダイパッドの第１の辺側に配置された複数の第１のリードと、前記ダイパッドの第２の辺側に配置された複数の第２のリードとを有し、前記複数の第１及び第２のリード、並びに前記ダイパッドがこれらの厚さ方向において同じ高さに位置するリードフレームを準備し、更に、互いに反対側に位置する第１及び第２の面、並びに前記第１の面に配置された複数の電極を有する第１及び第２の半導体チップを準備する工程と、
    前記ダイパッドの第１の面に前記第１の半導体チップの第１の面を接着する工程と、
    前記ダイパッドの第２の面に前記第２の半導体チップの第１の面を接着する工程と、
    前記第１の半導体チップの複数の電極と前記複数の第１のリードの夫々のインナー部とを複数の第１のボンディングワイヤで電気的に接続する工程と、
    前記第２の半導体チップの複数の電極と前記複数の第２のリードの夫々のインナー部とを複数の第２のボンディングワイヤで電気的に接続する工程と、
    前記第１及び第２の半導体チップ、前記複数の第１及び第２のリードの夫々のインナー部、並びに前記複数の第１及び第２のボンディングワイヤを樹脂封止する工程とを有することを特徴とする半導体装置の製造方法。
  13. 請求項１２に記載の半導体装置の製造方法において、
    前記第１及び第２の半導体チップは、互いに反対側に位置する第１及び第２の辺を有し、
    前記第１の半導体チップの複数の電極は、前記第１の半導体チップの第１の辺に沿って配置され、
    前記第２の半導体チップの複数の電極は、前記第２の半導体チップの第１の辺に沿って配置され、
    前記第１及び第２の半導体チップは、前記第１の半導体チップの第１の辺、及び前記第２の半導体チップの第２の辺が前記第１のリード側に位置するように夫々の第１の面を向かい合わせ、更に前記第１の半導体チップの複数の電極が前記第２の半導体チップの第２の辺よりも外側に位置し、前記第２の半導体チップの複数の電極が前記第１の半導体チップの第２の辺よりも外側に位置するように夫々の位置をずらした状態で前記ダイパッドに接着されていることを特徴とする半導体装置の製造方法。
JP2003390029A 2003-11-20 2003-11-20 半導体装置及びその製造方法 Pending JP2005150647A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2003390029A JP2005150647A (ja) 2003-11-20 2003-11-20 半導体装置及びその製造方法
TW93133221A TW200529408A (en) 2003-11-20 2004-11-01 Semiconductor device and its manufacturing method
US10/981,489 US20050110127A1 (en) 2003-11-20 2004-11-05 Semiconductor device
KR1020040091218A KR20050049346A (ko) 2003-11-20 2004-11-10 반도체장치 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003390029A JP2005150647A (ja) 2003-11-20 2003-11-20 半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
JP2005150647A true JP2005150647A (ja) 2005-06-09
JP2005150647A5 JP2005150647A5 (ja) 2006-12-21

Family

ID=34587426

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003390029A Pending JP2005150647A (ja) 2003-11-20 2003-11-20 半導体装置及びその製造方法

Country Status (4)

Country Link
US (1) US20050110127A1 (ja)
JP (1) JP2005150647A (ja)
KR (1) KR20050049346A (ja)
TW (1) TW200529408A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008205143A (ja) * 2007-02-20 2008-09-04 Toshiba Corp 半導体装置とそれを用いた半導体モジュール
JP2015073108A (ja) * 2014-11-06 2015-04-16 ルネサスエレクトロニクス株式会社 半導体装置、半導体装置の製造方法、及びリードフレーム
JP2018049942A (ja) * 2016-09-21 2018-03-29 アイシン精機株式会社 変位センサ
JP2021015936A (ja) * 2019-07-16 2021-02-12 Tdk株式会社 電子部品パッケージ

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4602223B2 (ja) * 2005-10-24 2010-12-22 株式会社東芝 半導体装置とそれを用いた半導体パッケージ
KR100844630B1 (ko) * 2006-03-29 2008-07-07 산요덴키가부시키가이샤 반도체 장치
US9202776B2 (en) * 2006-06-01 2015-12-01 Stats Chippac Ltd. Stackable multi-chip package system
TWI327365B (en) * 2007-01-19 2010-07-11 Chipmos Technologies Inc Zigzag-stacked chip package structure
JP2008270302A (ja) * 2007-04-16 2008-11-06 Sanyo Electric Co Ltd 半導体装置
KR101557273B1 (ko) 2009-03-17 2015-10-05 삼성전자주식회사 반도체 패키지
KR100881198B1 (ko) 2007-06-20 2009-02-05 삼성전자주식회사 반도체 패키지 및 이를 실장한 반도체 패키지 모듈
KR101563630B1 (ko) * 2009-09-17 2015-10-28 에스케이하이닉스 주식회사 반도체 패키지
JP2014036179A (ja) * 2012-08-10 2014-02-24 Ps4 Luxco S A R L 半導体装置
JP6110769B2 (ja) * 2013-09-25 2017-04-05 ルネサスエレクトロニクス株式会社 半導体装置
US10373895B2 (en) * 2016-12-12 2019-08-06 Infineon Technologies Austria Ag Semiconductor device having die pads with exposed surfaces
US11469163B2 (en) * 2019-08-02 2022-10-11 Semiconductor Components Industries, Llc Low stress asymmetric dual side module

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5615475A (en) * 1995-01-30 1997-04-01 Staktek Corporation Method of manufacturing an integrated package having a pair of die on a common lead frame
US6476474B1 (en) * 2000-10-10 2002-11-05 Siliconware Precision Industries Co., Ltd. Dual-die package structure and method for fabricating the same
JP2002231882A (ja) * 2001-02-06 2002-08-16 Mitsubishi Electric Corp 半導体装置

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008205143A (ja) * 2007-02-20 2008-09-04 Toshiba Corp 半導体装置とそれを用いた半導体モジュール
JP2015073108A (ja) * 2014-11-06 2015-04-16 ルネサスエレクトロニクス株式会社 半導体装置、半導体装置の製造方法、及びリードフレーム
JP2018049942A (ja) * 2016-09-21 2018-03-29 アイシン精機株式会社 変位センサ
JP2021015936A (ja) * 2019-07-16 2021-02-12 Tdk株式会社 電子部品パッケージ
JP7192688B2 (ja) 2019-07-16 2022-12-20 Tdk株式会社 電子部品パッケージ
US11721618B2 (en) 2019-07-16 2023-08-08 Tdk Corporation Electronic component package

Also Published As

Publication number Publication date
TW200529408A (en) 2005-09-01
US20050110127A1 (en) 2005-05-26
KR20050049346A (ko) 2005-05-25

Similar Documents

Publication Publication Date Title
JP3813788B2 (ja) 半導体装置及びその製造方法
JP4097403B2 (ja) 半導体装置
JP4195804B2 (ja) デュアルダイパッケージ
US6420783B2 (en) Semiconductor device and a method of manufacturing the same
KR100636776B1 (ko) 반도체 장치 및 그 제조 방법
JP2005150647A (ja) 半導体装置及びその製造方法
JPH06132453A (ja) 半導体装置及びその製造方法
JP2005223331A (ja) リードフレーム、これを利用した半導体チップパッケージ及びその製造方法
JP2002124626A (ja) 半導体装置
JP5278037B2 (ja) 樹脂封止型半導体装置
JP5767294B2 (ja) 半導体装置
US10083898B2 (en) Manufacturing method of semiconductor device and semiconductor device
JP2010165777A (ja) 半導体装置及びその製造方法
JP2000156464A (ja) 半導体装置の製造方法
JP5420737B2 (ja) 半導体装置の製造方法
JP4750076B2 (ja) 半導体装置の製造方法
JP3954585B2 (ja) 半導体装置
JP2011054626A (ja) 半導体装置およびその製造方法
JP3908412B2 (ja) 半導体装置の製造方法
JP2004193628A (ja) 半導体装置
JP2002164496A (ja) 半導体装置およびその製造方法
JP3468447B2 (ja) 樹脂封止型半導体装置及びその製造方法
JP2007243227A (ja) 半導体装置の製造方法
JP2007180586A (ja) 半導体装置
TW201711115A (zh) 半導體裝置之製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061108

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20061108

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080808

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080812

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20081209