JPH06132453A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法

Info

Publication number
JPH06132453A
JPH06132453A JP4281951A JP28195192A JPH06132453A JP H06132453 A JPH06132453 A JP H06132453A JP 4281951 A JP4281951 A JP 4281951A JP 28195192 A JP28195192 A JP 28195192A JP H06132453 A JPH06132453 A JP H06132453A
Authority
JP
Japan
Prior art keywords
semiconductor device
package
semiconductor chip
exposed
lead
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP4281951A
Other languages
English (en)
Other versions
JP2934357B2 (ja
Inventor
Mitsutaka Sato
光孝 佐藤
Junichi Kasai
純一 河西
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP4281951A priority Critical patent/JP2934357B2/ja
Priority to US08/136,462 priority patent/US5519251A/en
Priority to KR1019930021752A priority patent/KR970006533B1/ko
Publication of JPH06132453A publication Critical patent/JPH06132453A/ja
Priority to US08/547,616 priority patent/US5773313A/en
Priority to US08/889,107 priority patent/US6084309A/en
Priority to US09/206,151 priority patent/US6165819A/en
Application granted granted Critical
Publication of JP2934357B2 publication Critical patent/JP2934357B2/ja
Priority to US09/705,735 priority patent/US6462424B1/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4835—Cleaning, e.g. removing of solder
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/4951—Chip-on-leads or leads-on-chip techniques, i.e. inner lead fingers being used as die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49537—Plurality of lead frames mounted in one device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H01L23/49551—Cross section geometry characterised by bent parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H01L23/49551—Cross section geometry characterised by bent parts
    • H01L23/49555—Cross section geometry characterised by bent parts the bent parts being the outer leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3421—Leaded components
    • H05K3/3426—Leaded components characterised by the leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05639—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0613—Square or rectangular array
    • H01L2224/06134—Square or rectangular array covering only portions of the surface to be connected
    • H01L2224/06136—Covering only the central area of the surface to be connected, i.e. central arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/4826—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18165—Exposing the passive side of the semiconductor or solid-state body of a wire bonded chip
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10689—Leaded Integrated Circuit [IC] package, e.g. dual-in-line [DIL]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10742—Details of leads
    • H05K2201/1075—Shape details
    • H05K2201/1084—Notched leads
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49121—Beam lead frame or beam lead device

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

(57)【要約】 【目的】本発明は実装密度を向上させるためリードの一
部のみをパッケージの底面に露出させた構成の半導体装
置及びその製造方法に関する。 【構成】半導体チップ11と、この半導体チップ11を封止
するパッケージ17と、夫々の一端側14a が半導体チップ
11とワイヤ接続されると共に、他端側がパッケージ17の
底面17a に露出して外部端子16を形成し、この外部端子
16を除く他の部分はパッケージ17に封止された構成の複
数のリード14とを具備する半導体装置において、上記複
数のリード14は、パッケージ17内で高さ方向に対し、そ
の一部或いは全部が半導体チップ11と重なり合うよう構
成する。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は半導体装置及びその製造
方法に係り、特に実装密度を向上させるためリードの一
部のみをパッケージの底面に露出させた構成の半導体装
置及びその製造方法に関する。
【０００２】近年の電子機器の小型化、高速化，更には
高機能化に伴い、それらに用いられる半導体装置につい
ても同様の要求がある。
【０００３】また、このような半導体装置自体に対する
要求に加え、半導体装置を基板に実装する時の実装効率
の改善も望まれている。
【０００４】そこで、リードを基板の表面で接続する表
面実装型の半導体装置が現在主流をなしているが、更に
実装効率の向上を図った半導体装置が望まれている。
【０００５】
【従来の技術】図１４は従来における半導体装置１０の
斜視図であり、図１５は図１４におけるＡ−Ａ線に沿う
断面図である。この半導体装置１は、本出願人が先に提
案した半導体装置であり、特開昭６３−１５４５３号公
報、或いは特開昭６３−１５４５１号公報に開示された
ものである。
【０００６】各図に示す半導体装置１は、半導体チップ
２、この半導体チップ２を封止する樹脂パッケージ３、
夫々の一端部４ａが半導体チップ２とワイヤ５により接
続されると共に他端側がパッケージ３の底面３ａに露出
して外部端子６を形成するリード４、半導体チップ２が
搭載されるステージ７等により構成されている。即ち、
半導体装置１０では、リード４の外部端子６を除く他の
部分はパッケージ３内に封止された構成とされている。
【０００７】上記構成とされた半導体装置１では、リー
ド４の内、外部端子６となる部分が樹脂パッケージ３の
底面３ａに露出した構成となるため、リード４のパッケ
ージ３より側方への張り出し量を短くでき、これにより
実装密度の向上を図ることができる。また、リードの張
り出し部の曲げ加工が不要であり、この曲げ加工用の金
型も不要となり、製造コストの低減を図ることができる
等の種々の効果を奏するものである。
【０００８】
【発明が解決しようとする課題】しかるに上記従来の半
導体装置では、図１５に示されるように、半導体チップ
２の側部にリード４のワイヤ接続される端部４ａが位置
する構成とされていたため、パッケージ３が大型化して
しまい半導体装置１の十分な小型化ができないという問
題点があった。即ち、半導体装置の大きさとしては、理
想的には略半導体チップの大きさと同一程度まで小型化
するのが望ましいが、上記従来の半導体装置１では、半
導体チップ２に対してパッケージ３の大きさが倍以上に
大きくなってしまう。
【０００９】また、従来の半導体装置１では、放熱性に
ついては考慮されておらず、従って半導体チップ２から
発生する熱を効率よく外部に逃がすことができないとい
う問題点があった。
【００１０】本発明は上記の点に鑑みてなされたもので
あり、十分な小型化を実現できる半導体装置及びその製
造方法を提供することを目的とする。
【００１１】
【課題を解決するための手段】上記課題は下記した手段
により解決することができる。
【００１２】請求項１の発明では、半導体チップと、こ
の半導体チップを封止するパッケージと、夫々の一端側
が半導体チップと電気的に接続されると共に、他端側が
パッケージの底面に露出して外部端子を形成し、この外
部端子を除く他の部分はパッケージに封止された構成の
複数のリードとを具備する半導体装置において、上記複
数のリードは、パッケージ内で高さ方向に対し、その一
部或いは全部が半導体チップと重なり合っている構成と
したことを特徴とするものである。
【００１３】また、請求項２の発明では、請求項１記載
の半導体装置に、 更に、パッケージ内に半導体チップ
と接続される放熱用リードフレームを設け、この放熱用
リードフレームの端部に形成された外部放熱部をパッケ
ージの底面に露出するよう構成したことを特徴とするも
のである。
【００１４】また、請求項３の発明では、上記請求項１
または２記載の半導体装置において、上記半導体チップ
の一部をパッケージに露出させた構成としたことを特徴
とするものである。
【００１５】また、請求項４の発明では、上記請求項１
または２記載の半導体装置において、上記半導体チップ
をステージ上に搭載すると共に、このステージの一部を
パッケージに露出させた構成としたことを特徴とするも
のである。
【００１６】また、請求項５の発明では、上記パッケー
ジに露出された半導体チップの一部、またはパッケージ
に露出されたステージを、電極として用いることを特徴
とするものである。
【００１７】また、請求項６の発明では、上記外部端子
にディンプル加工を施すと共に、この外部端子のパッケ
ージより露出した部分に低弾性を有する導電性接着剤を
配設したことを特徴とするものである。
【００１８】更に、請求項７の発明では、リードフレー
ムをプレス加工して、リードが半導体チップの所定搭載
位置の内側まで長く延出するよう形成する工程と、上記
所定搭載位置に搭載された半導体チップと、上記リード
の一端側との間にワイヤを接続する工程と、上記半導体
チップを取り囲み、リードの他端側がパッケージの底面
より露出するように樹脂封止する工程とにより半導体装
置を製造することを特徴とするものである。
【００１９】
【作用】請求項１の発明によれば、複数のリードはパッ
ケージ内で高さ方向に対し、その一部或いは全部が半導
体チップと重なり合っている構成であるため、従来構成
の半導体装置に比べて、この重なり合っている部分の面
積だけ半導体装置の小型化を図ることができる。
【００２０】請求項２の発明によれば、放熱用リードフ
レームにより半導体チップで発生する熱を外部放熱部を
介してパッケージの底面より放熱できるため、放熱効率
を向上させることができる。
【００２１】請求項３または４の発明によれば、半導体
チップの一部または半導体チップを搭載したステージの
一部がパッケージ外部に露出しているため、放熱効率を
向上させることができる。
【００２２】請求項５の発明によれば、パッケージに露
出された半導体チップの一部、またはパッケージに露出
されたステージを電極として用いるため、半導体装置と
基板間の配線の自由度を向上させることができる。
【００２３】請求項６の発明によれば、外部端子にディ
ンプル加工を施すと共に、この外部端子のパッケージよ
り露出した部分に低弾性を有する導電性接着剤を配設し
たことにより、リードに導電性接着剤が配設された状態
で半導体装置を出荷することができるため、この半導体
装置を実装する顧客サイドでは従来必要であった半田付
け処理が不要となり直接半導体装置を実装できるため、
顧客サイドにおける実装設備の軽減を図ることができ
る。また、実装時においては回路基板とリードとの間に
熱膨張差が生じていても、この熱膨張差を導電性接着材
で吸収することができるため、応力が発生するようなこ
とはなく、接続不良の発生を防止することができる。
【００２４】請求項７の発明によれば、リードフレーム
のプレス加工時に、リードが半導体チップの所定搭載位
置の内側まで長く延出するよう形成し、またリードの他
端側がパッケージの底面より露出するように樹脂成形す
るだけの簡単な処理により、上記のように小型化を実現
できる半導体装置を製造することができる。
【００２５】
【実施例】次に本発明の実施例について図面と共に説明
する。図１は本発明の一実施例である半導体装置１０を
示しており、同図（Ａ）は半導体装置１０の横断面を、
また同図（Ｂ）は半導体装置１０の外観を夫々示してい
る。
【００２６】同図において、１１は半導体チップであ
り、ステージ１２に固着されている。この半導体チップ
１１は、例えばメモリチップ用のチップであり、その形
状は比較的大きな形状を有している。また、この半導体
チップ１１に設けられている電極パッド１３は、チップ
上面の中央位置に長手方向に沿って形成されている（図
３（Ａ）参照）。
【００２７】また、同図において１４は複数のリードで
あり、その一端側１４ａと半導体チップ１１の電極パッ
ド１３とは、ワイヤ１５により接続されている。また、
リード１４は、半導体装置１０の高さ方向（図中、矢印
Ｈで示す方向）に対し折曲形成されており、同図（Ａ）
に示すように側部より見てＺ形状とされている。よっ
て、リード１４は上記の一端側１４ａより先ず水平に延
出した後、下方へ延出し、再び他端側が水平となる形状
を有している。尚、後述するように、上記の一端側１４
ａと異なる他端側は外部端子１６を構成する。
【００２８】更に、同図において１７は樹脂製のパッケ
ージであり、その内部に半導体チップ１１，ワイヤ１
５，複数のリード１４は封止され保護される。このパッ
ケージ１７は、平面的に見て半導体チップ１１の面積と
略等しい面積を有するよう構成されており、よって小型
化が図られている。
【００２９】また、上記したリード１４の内、外部端子
１６の底部１６ａ及び端部１６ｂはパッケージ１７の底
部１７ａに露出するよう構成されており、よってこの外
部端子１６を回路基板に半田付けすることにより半導体
装置１０は回路基板に実装される。この際、図２に示す
ように、パッケージ１７の底部１７ａに対して外部端子
１６は若干量（図中、矢印ｈで示す量）、突出するよう
構成されているため、回路基板１８の上面とパッケージ
１７の底部１７ａとの間に寸法ｈのクリアランスが発生
し、これにより半田付け性の向上が図られている。尚、
外部端子１６をパッケージ１７の底部１７ａに対して突
出形成する方法としては、パッケージ１７を樹脂モール
ドする際用いる金型の外部端子１６配設位置に掘込みを
形成する等が考えられ、比較的容易に形成することがで
きる。また、上記のパッケージ１７の底部１７ａに対し
て外部端子１６を若干量ｈだけ突出させる構成は必ずし
も必要ではなく、突出量ｈ＝０とした構成、即ちパッケ
ージ１７の底面１７ａと回路基板１８の上面が当接する
ような構成としてもよい。
【００３０】ここで、再び図１（Ａ）に戻り、半導体装
置１０の構造の特徴について説明する。同図に示すよう
に、半導体装置１０は、内設された複数のリード１４が
パッケージ１７内で高さ方向Ｈに対し、その略全部が半
導体チップ１１と重なり合った構造を有している。即
ち、リード１４と半導体チップ１１はパッケージ１７内
で平面的にみてオーバラップした構造を有している。
【００３１】いま、各リード１４の水平方向（矢印Ｇ方
向）の長さをＬ１とすると、上記リード１４と半導体チ
ップ１１のオーバラップ量Ｌ２は、Ｌ２≒２×Ｌ１で表
すことができる。また前記のように、パッケージ１７は
平面的に見て半導体チップ１１の面積と略等しい面積を
有するよう構成されているため、よって半導体チップ１
１の長さをＬ３とすると半導体装置１０の水平方向の長
さも略Ｌ３となる。
【００３２】これに対して、図１４及び図１５で示した
従来構成の半導体装置１の構造ではパッケージ３の寸法
Ｌ４は、大略半導体チップ１１の長さＬ３にリード１４
の長さ２×Ｌ１を加算した値となる（Ｌ４＝Ｌ３＋２×
Ｌ１）。即ち、本願発明に係る半導体装置１０は、従来
構成の半導体装置１に比べて、上記オーバラップ量Ｌ２
だけ小型化を図ることができる。このように、本願発明
に係る半導体装置１０は、従来構成の半導体装置１に比
べて大幅に小型化ができるため、回路基板に対する実装
効率を向上させることができ、延いては半導体装置１０
を搭載する機器類の小型化、高性能化を図ることが可能
となる。
【００３３】続いて、上記構成を有する半導体装置１０
の製造方法について図４乃至図７を用いて説明する。
【００３４】図３は、半導体チップ１１が搭載されるス
テージ１２が形成されたステージ用リードフレーム２５
を示している。このステージ用リードフレーム２５は、
プレス加工（打ち抜き加工）またはエッチング加工され
ることにより、枠部２５ａ、ステージ１２、このステー
ジ１２を枠部２５ａに支持するためのサポートバー２６
が形成されている。また、サポートバー２６には段部が
形成されており、ステージ１２は枠部２５に対し一段下
方に下がった位置にあるよう構成されている（図３
（Ｂ）に示される）。
【００３５】上記ステージ用リードフレーム２５が形成
されると、ステージ１２に半導体チップ１１がダイ付け
され固着される。図４は半導体チップ１１が搭載された
ステージ用リードフレーム２５を示している。尚、半導
体装置１０に搭載される半導体チップ１１は、その電極
パッド１３が半導体チップ１１の中央位置に列設された
構成とされている。
【００３６】一方、図５に示すのはリード用リードフレ
ーム２７であり、上記したステージ用リードフレーム２
５と別個にプレス加工（打ち抜き加工）またはエッチン
グ加工されることにより形成されるものである。このリ
ード用リードフレーム２７は、枠部２７ａと、複数のリ
ード１４を形成しており、特に複数のリード１４は内側
に向け長く延出した構成とされている。また、リード１
４は枠部２７ａに対し一段下方に下がった位置にあるよ
う構成されている。このようにリード１４を長く延出形
成するための手段としては、プレス加工用金型を変更す
るだけでよく、上記構成のリード１４は容易に形成する
ことができる。
【００３７】図６は、上記したステージ用リードフレー
ム２５と、リード用リードフレーム２７を重ね合わせた
状態を示している。この各フレーム２５，２７の位置決
めは、各フレームに形成されている位置決め孔２５ｂ，
２７ｂを一致させることにより容易に行うことができ
る。
【００３８】前記したように、リード用リードフレーム
２７に形成されているリード１４は長く内側に向け延出
されており、かつ下方に所定量下がった位置にあるよう
構成されている。従って、各フレーム２５，２７が重ね
合わされた状態で、リード１４はステージ用リードフレ
ーム２５に搭載されている半導体チップ１１の電極パッ
ド１３の近傍位置まで延出した構成となっている。即
ち、リード１４は半導体チップ１１と高さ方向に対して
重なり合う（平面的に見てオーバラップする）構成とな
っている。
【００３９】上記のように各フレーム２５，２７が重ね
合わされると、近接位置にあるリード１４の一端部１４
ａと半導体チップ１１の電極パッド１３との間でワイヤ
ボンディング処理が行われ、リード１４と電極パッド１
３とはワイヤ１５により電気的に接続される。
【００４０】ワイヤボンディング処理が終了すると、続
いて各フレーム２５，２７は樹脂モールド用の金型に装
填され、パッケージ１７が形成される。尚、パッケージ
１７のモールドの際、リード１４の外部端子１６はパッ
ケージ１７の外部に露出するようモールド金型は構成さ
れている。
【００４１】パッケージ１７の形成処理が終了すると、
各リードフレーム２５，２７の不要部分が切断除去さ
れ、図１に示す小型化を実現し得る半導体装置１０が製
造される。上記してきたように、半導体装置１０の製造
工程においては、ステージ用リードフレーム２５とリ
ード用リードフレーム２７とを重ね合わせる点、及び
リード用リードフレーム２７に形成されるリード１４を
長く延出させる点に特徴を有するものである。しかる
に、上記の製造技術は既にＬＯＣ型の半導体製造工程
において既に利用されている技術であり、またの点は
リード用リードフレーム２７の形成工程で用いる金型を
変更することにより実現できるため、従来より一般に行
われている半導体製造工程と大きな工程変更を伴うこと
なく半導体装置１０を製造することができる。
【００４２】図７は、本発明の第２実施例である半導体
装置３０を示している。尚、同図に示す半導体装置３０
において、既に説明した半導体装置１０と同一構成部分
については同一符号を付してその説明を省略する。
【００４３】同図に示す半導体装置３０は、放熱効率を
向上させるために半導体チップ１１が搭載されているス
テージ１２をパッケージ３１の上部に露出させたことを
特徴とするものである。この半導体装置３０は、樹脂モ
ールド時にステージ１２をモールド用金型のキャビティ
に直接接触させた状態でモールド処理を行うことによ
り、容易に製造することができる。
【００４４】上記構成とされた半導体装置３０は、半導
体チップ１１で発生した熱は、パッケージ３１の上部に
露出したステージ１２を介して効率よく放熱されてい
く。よって、半導体チップ１１の放熱効率を向上させる
ことができる。また、これに加えて、図１（Ａ）及び図
２に示した半導体装置１０，２０と異なりステージ１２
上に樹脂が存在しないため、その分だけ半導体装置３０
の薄型化を図ることもできる。
【００４５】図８は、ＬＯＣ（Lead On Chip）型の型の
半導体装置において、図７に示した半導体装置３０と同
様に放熱効率を向上させるため、半導体チップ１１をパ
ッケージ３１の上部に露出させた構成とした半導体装置
３５を示している。尚、同にも１０図において図２に示
した半導体装置１０と同一構成部分については同一符号
を付して、その説明を省略する。
【００４６】同図に示されるように、ＬＯＣ型の半導体
装置３５においては、直接半導体チップ１１の上面をパ
ッケージ３１の上部に露出させることにより、放熱効率
の向上及び装置の薄型化を図ることができる。尚、ここ
で半導体装置３５の各部の寸法を示しておく。リード１
４の厚さをｔ１とするとｔ１＝ 0.018μm 〜 0.150μm
、リード１４の上面と半導体チップ１１の下面との離
間距離をｔ２とするとｔ２＝ 0.100μm 〜 200μm 、半
導体チップ１１の厚さは200 μm 〜400 μm である。従
って、半導体装置３５の高さ寸法Ｔは上記値の各最小値
をもちいればＴ＝200.118μm と極めて薄型化された半
導体装置３５を得ることができる。
【００４７】また、図９に示す半導体装置２０は図８に
示す半導体装置３５の変形例を示しており、樹脂製のパ
ッケージ３１の平面的な大きさを半導体チップ１１の大
きさと等しくしたことを特徴とするものである。この構
成とすることにより、半導体装置２０の平面的な大きさ
を最小とすることができる。
【００４８】図１０は本発明の第３実施例である半導体
装置４０を示している。同図に示す半導体装置４０はＬ
ＯＣ型の装置であり、図９に示した半導体装置３５と同
様に半導体チップ１１の上面がパッケージ３１の上面に
露出した構造とされており、放熱効率の向上が図られて
いる。更に、半導体装置４０では、半導体チップ１１の
下部に位置するよう放熱用フレーム４１を設け、その放
熱用フレーム４１の端部に形成されてる放熱部４２をパ
ッケージ３１の底面３１ａに形成したことを特徴とする
ものである。また、半導体チップ１１と放熱用フレーム
４１とは、熱伝導性の良好な材質よりなるＬＯＣテープ
２１により接続されており、半導体チップ１１で発生し
た熱は容易にＬＯＣテープ２１を介して放熱用フレーム
４１に熱伝導される構成とされている。
【００４９】上記構成とされた半導体装置４０によれ
ば、半導体チップ１１で発生する熱はパッケージ３１の
上面に露出した半導体チップ１１の上面ばかりではな
く、パッケージ３１の底面３１ａからも放熱することが
可能となり、従って実質的な放熱面積を広げることがで
き、更に放熱効率を向上させることができる。
【００５０】図１１は本発明の第４実施例である半導体
装置４５を示している。同図に示す半導体装置４５は、
図８乃至図１０に示した半導体装置３０，３５，４０の
ように半導体チップ１１の上面またはステージ１２の上
面をパッケージ３１の上部に露出させた構成において、
この露出部分に半導体チップ１１であったならば金（Ａ
ｕ）等の金属膜を例えばスパッタリング等により形成
し、ステージ１２であったならば金（Ａｕ），銀（Ａ
ｇ），或いは半田等をメッキ等により形成することによ
り、この露出部を電気的端子４６として使用することを
特徴とするものである。
【００５１】上記構成とされた半導体装置４５によれ
ば、露出部が電気的端子４６（半導体チップ１１の電位
が出る）として使用できるため、ジャンパ線４７等でこ
の電気的端子４６間を接続することが可能となり、回路
基板４８にプリント形成されたリード（図示せず）に加
え、半導体装置４５の上部においても配線の引き回しが
可能となるため、配線設計の自由度を増すことができ、
実装効率を向上させることができる。
【００５２】図１２は本発明の第５実施例である半導体
装置５０を示している。同図に示す半導体装置５０で
は、リード１４のパッケージ３１から露出された部位で
ある外部端子１６の底部１６ａにはゴルフボールの表面
形状に似たディンプル処理が施されており、このディン
プル加工がされた外部端子１６に低弾性の導電性接着材
５１を配設したことを特徴とするものである。ディンプ
ル処理が施され外部端子１６はその表面積が広くなって
おり、従って導電性接着材５１を確実に保持することが
できる。
【００５３】リード１４は金属製であり、また回路基板
４８は一般にガラス−エポキシ等の材質よりなり、その
熱線膨張率は異なっている。従って、半導体装置を回路
基板４８に半田付けのため加熱した場合、上記熱線膨張
率の差に起因して応力が発生し最悪の場合にはその接合
部に損傷が生じ、電気的に不良になるおそれがある。
【００５４】そこで本実施例では、同図（Ａ）に示され
るように、外部端子１６の底部１６ａに低弾性を有し、
例えば熱可塑性の導電性接着材５１を配設することによ
り、上記熱線膨張率の差に起因した応力の発生を防止す
るよう構成したものである。
【００５５】この導電性接着材５１が外部端子１６と回
路基板４８との間に介在することにより、加熱時に両者
１６，４８との間に熱線膨張差が発生したとしても低弾
性の導電性接着材５１はこの熱線膨張差を吸収し、外部
端子１６と回路基板４８との間に応力が発生するような
ことはない。従って、半導体装置５０によれば、半導体
装置５０或いは回路基板４８に応力に起因した損傷の発
生を確実に防止することができる。また、上記構成とす
ることにより、導電性接着剤５１は出荷時において既に
半導体装置５０に配設された状態となってる。従って、
出荷された半導体装置５０を回路基板４８に実装する
際、実装処理を行う顧客側ではハンダ付け装置等が不要
となり、顧客サイドにおける負担の軽減を図ることがで
きる。
【００５６】一方、導電性接着材５１の配設位置は半導
体装置５０の外部端子１６に限定されるものではなく、
例えば同図（Ｂ）に示されるように、回路基板４８の半
導体装置５０が実装される電極パッド部５２に導電性接
着材５１を配設しておき、この導電性接着材５１が設け
られた電極パッド部５２に半導体装置５０の外部端子１
６を接着し、その後リフロー処理して導電性接着材５１
を熱硬化させる構成としてもよい。尚、同図（Ｃ）は外
部端子１６と回路基板４８が導電性接着材５１により接
続された状態を示している。
【００５７】図１３は本発明の第６実施例である半導体
装置５５を示している。同図に示す半導体装置５５は、
いわゆるＱＦＰ(Quad Flat Package) 型の半導体装置に
本願発明を適用したことを特徴とするものである。ＱＦ
Ｐ型のようにリード１４が半導体チップ１１の回りを囲
繞するように配設された半導体装置５５におても本願発
明は適用することができ、また他の構成の半導体装置に
おても適用できる可能制もある。尚、同図において５６
は放熱フィンが取りつけられる放熱フレームである。
【００５８】
【発明の効果】上述の如く本発明によれば、下記のよう
な種々の効果を実現できる。
【００５９】請求項１の発明によれば、複数のリードは
パッケージ内で高さ方向に対し、その一部或いは全部が
半導体チップと重なり合っている構成であるため、従来
構成の半導体装置に比べて、この重なり合っている部分
の面積だけ半導体装置の小型化を図ることができる。
【００６０】請求項２の発明によれば、放熱用リードフ
レームにより半導体チップで発生する熱を外部放熱部を
介してパッケージの底面より放熱できるため、放熱効率
を向上させることができる。
【００６１】請求項３または４の発明によれば、半導体
チップの一部または半導体チップを搭載したステージの
一部がパッケージ外部に露出しているため、放熱効率を
向上させることができる。
【００６２】請求項５の発明によれば、パッケージに露
出された半導体チップの一部、またはパッケージに露出
されたステージを電極として用いるため、半導体装置と
基板間の配線の自由度が増し、実装性を向上させること
ができる。
【００６３】請求項６の発明によれば、外部端子にディ
ンプル加工を施すと共に、この外部端子のパッケージよ
り露出した部分に低弾性を有する導電性接着材を配設し
たことにより、リードに導電性接着材が配設された状態
で半導体装置を出荷することができるため、この半導体
装置を実装する顧客サイドでは従来必要であった半田付
け処理が不要となり直接半導体装置を実装できるため、
顧客サイドにおける実装設備の軽減を図ることができ
る。また、実装時においては回路基板とリードとの間に
熱膨張差が生じていても、この熱膨張差を導電性接着材
で吸収することができるため、応力が発生するようなこ
とはなく、接続不良の発生を防止することができる。
【００６４】請求項７の発明によれば、リードフレーム
のプレス加工時に、リードが半導体チップの所定搭載位
置の内側まで長く延出するよう形成し、またリードの他
端側がパッケージの底面より露出するように樹脂成形す
るだけの簡単な処理により、上記のように小型化を実現
できる半導体装置を製造することができる。
【図面の簡単な説明】
【図１】本発明の第１実施例である半導体装置を説明す
るための図である。
【図２】外部端子近傍を拡大して示す図である。
【図３】本発明に係る半導体装置の製造方法を説明する
ための図である。
【図４】本発明に係る半導体装置の製造方法を説明する
ための図である。
【図５】本発明に係る半導体装置の製造方法を説明する
ための図である。
【図６】本発明に係る半導体装置の製造方法を説明する
ための図である。
【図７】本発明の第２実施例である半導体装置を説明す
るめたの図である。
【図８】第２実施例の変形例である半導体装置を示す図
である。
【図９】図８に示す半導体装置の変形例を示す図であ
る。
【図１０】本発明の第３実施例である半導体装置を説明
するめたの図である。
【図１１】本発明の第４実施例である半導体装置を説明
するめたの図である。
【図１２】本発明の第５実施例である半導体装置を説明
するめたの図である。
【図１３】本発明の第６実施例である半導体装置を説明
するめたの図である。
【図１４】従来の半導体装置の一例を示す図である。
【図１５】従来の半導体装置の一例を示す図である。
【符号の説明】
１０，２０，３０，３５，４０，４５，５０，５５ 半
導体装置 １１ 半体チップ １２ ステージ １３ 電極パッド １４ リード １４ａ 一端側 １５ ワイヤ １６ 外部端子 １７，２２，３１ パッケージ １７ａ，３１ａ 底部 １８，４８ 回路基板 ２１ ＬＯＣテープ ２５ ステージ用リードフレーム ２６ サポートバー ２７ リード用リードフレーム ４１，５６ 放熱用フレーム ４２ 放熱部 ４６ 電気的端子 ４７ ジャンパ線 ５１ 導電性接着材 ５２ 電極パッド部
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成５年９月２８日
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】全文
【補正方法】変更
【補正内容】
【書類名】 明細書
【発明の名称】 半導体装置及びその製造方法
【特許請求の範囲】
【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は半導体装置及びその製造
方法に係り、特に実装密度を向上させるためリードの一
部のみをパッケージの底面に露出させた構成の半導体装
置及びその製造方法に関する。
【０００２】近年の電子機器の小型化、高速化，更には
高機能化に伴い、それらに用いられる半導体装置につい
ても同様の要求がある。
【０００３】また、このような半導体装置自体に対する
要求に加え、半導体装置を基板に実装する時の実装効率
の改善も望まれている。
【０００４】そこで、リードを基板の表面で接続する表
面実装型の半導体装置が現在主流をなしているが、更に
実装効率の向上を図った半導体装置が望まれている。
【０００５】
【従来の技術】図１４は従来における半導体装置１０の
斜視図であり、図１５は図１４におけるＡ−Ａ線に沿う
断面図である。この半導体装置１は、本出願人が先に提
案した半導体装置であり、特開昭６３−１５４５３号公
報、或いは特開昭６３−１５４５１号公報に開示された
ものである。
【０００６】各図に示す半導体装置１は、半導体チップ
２、この半導体チップ２を封止する樹脂パッケージ３、
夫々の一端部４ａが半導体チップ２とワイヤ５により接
続されると共に他端側がパッケージ３の底面３ａに露出
して外部端子６を形成するリード４、半導体チップ２が
搭載されるステージ７等により構成されている。即ち、
半導体装置１０では、リード４の外部端子６を除く他の
部分はパッケージ３内に封止された構成とされている。
【０００７】上記構成とされた半導体装置１では、リー
ド４の内、外部端子６となる部分が樹脂パッケージ３の
底面３ａに露出した構成となるため、リード４のパッケ
ージ３より側方への張り出し量を短くでき、これにより
実装密度の向上を図ることができる。また、リードの張
り出し部の曲げ加工が不要であり、この曲げ加工用の金
型も不要となり、製造コストの低減を図ることができる
等の種々の効果を奏するものである。
【０００８】また、他の従来技術として特開平４−４４
３４７号公報に開示された半導体装置がある。同公報に
開示された半導体装置は、リードを絶縁性の接着剤を介
在させて半導体チップの回路構成面に固定すると共に、
この回路形成面またはこの回路形成面及び側面部のみが
樹脂により封止されるよう構成することにより、パッケ
ージの小型化を図ったものである。
【０００９】
【発明が解決しようとする課題】しかるに上記従来の本
出願人が先に提案した構成の半導体装置では、図１５に
示されるように、半導体チップ２の側部にリード４のワ
イヤ接続される端部４ａが位置する構成とされていたた
め、パッケージ３が大型化してしまい半導体装置１の十
分な小型化ができないという問題点があった。即ち、半
導体装置の大きさとしては、理想的には略半導体チップ
の大きさと同一程度まで小型化するのが望ましいが、上
記従来の半導体装置１では、半導体チップ２に対してパ
ッケージ３の大きさが倍以上に大きくなってしまう。
【００１０】また、従来の半導体装置１では、放熱性に
ついては考慮されておらず、従って半導体チップ２から
発生する熱を効率よく外部に逃がすことができないとい
う問題点があった。
【００１１】また、特開平４−４４３４７号公報に開示
された半導体装置ではその構造上（具体的には、外部基
板と接続されるリードがパッケージから離間している構
造であるため）、パッケージ製造方法としてトランスフ
ァモールドを採用することができず面倒なポッティング
法のみよってしかパッケージを製造することができなか
った。このため、同公報に開示された半導体装置は製造
工程が面倒となり、これに伴い製造効率の低下及び製品
コストの上昇が生じてしまうという問題点があった。
尚、同公報に開示された半導体装置をトランスファモー
ルドを用いて製造するのは、理論上不可能ではないが、
金型を多数の割り型から構成する必要があり、実際には
金型コストが非常に高くなり現実的ではない。
【００１２】本発明は上記の点に鑑みてなされたもので
あり、十分な小型化を実現できる半導体装置及びその製
造方法を提供することを目的とする。
【００１３】
【課題を解決するための手段】上記課題は下記した手段
により解決することができる。
【００１４】請求項１の発明では、半導体チップと、こ
の半導体チップを封止するパッケージと、夫々の一端側
が半導体チップと電気的に接続されると共に、他端側が
パッケージの底面に露出して外部端子を形成し、この外
部端子を除く他の部分はパッケージに封止された構成の
複数のリードとを具備する半導体装置において、上記複
数のリードは、パッケージ内で高さ方向に対し、その一
部或いは全部が半導体チップと重なり合っている構成と
したことを特徴とするものである。
【００１５】また、請求項２の発明では、請求項１記載
の半導体装置に、 更に、パッケージ内に半導体チップ
と接続される放熱用リードフレームを設け、この放熱用
リードフレームの端部に形成された外部放熱部をパッケ
ージの底面に露出するよう構成したことを特徴とするも
のである。
【００１６】また、請求項３の発明では、上記請求項１
または２記載の半導体装置において、上記半導体チップ
の一部をパッケージに露出させた構成としたことを特徴
とするものである。
【００１７】また、請求項４の発明では、上記請求項１
または２記載の半導体装置において、上記半導体チップ
をステージ上に搭載すると共に、このステージの一部を
パッケージに露出させた構成としたことを特徴とするも
のである。
【００１８】また、請求項５の発明では、上記パッケー
ジに露出された半導体チップの一部、またはパッケージ
に露出されたステージを、電極として用いることを特徴
とするものである。
【００１９】また、請求項６の発明では、上記外部端子
にディンプル加工を施すと共に、この外部端子のパッケ
ージより露出した部分に低弾性を有する導電性接着剤を
配設したことを特徴とするものである。
【００２０】更に、請求項７の発明では、リードフレー
ムをプレス加工して、リードが半導体チップの所定搭載
位置の内側まで長く延出するよう形成する工程と、上記
所定搭載位置に搭載された半導体チップと、上記リード
の一端側との間にワイヤを接続する工程と、上記半導体
チップを取り囲み、リードの他端側がパッケージの底面
より露出するように樹脂封止する工程とにより半導体装
置を製造することを特徴とするものである。
【００２１】
【作用】請求項１の発明によれば、複数のリードはパッ
ケージ内で高さ方向に対し、その一部或いは全部が半導
体チップと重なり合っている構成であるため、従来構成
の半導体装置に比べて、この重なり合っている部分の面
積だけ半導体装置の小型化を図ることができる。
【００２２】請求項２の発明によれば、放熱用リードフ
レームにより半導体チップで発生する熱を外部放熱部を
介してパッケージの底面より放熱できるため、放熱効率
を向上させることができる。
【００２３】請求項３または４の発明によれば、半導体
チップの一部または半導体チップを搭載したステージの
一部がパッケージ外部に露出しているため、放熱効率を
向上させることができる。
【００２４】請求項５の発明によれば、パッケージに露
出された半導体チップの一部、またはパッケージに露出
されたステージを電極として用いるため、半導体装置と
基板間の配線の自由度を向上させることができる。
【００２５】請求項６の発明によれば、外部端子にディ
ンプル加工を施すと共に、この外部端子のパッケージよ
り露出した部分に低弾性を有する導電性接着剤を配設し
たことにより、リードに導電性接着剤が配設された状態
で半導体装置を出荷することができるため、この半導体
装置を実装する顧客サイドでは従来必要であった半田付
け処理が不要となり直接半導体装置を実装できるため、
顧客サイドにおける実装設備の軽減を図ることができ
る。また、実装時においては回路基板とリードとの間に
熱膨張差が生じていても、この熱膨張差を導電性接着材
で吸収することができるため、応力が発生するようなこ
とはなく、接続不良の発生を防止することができる。
【００２６】請求項７の発明によれば、リードフレーム
のプレス加工時に、リードが半導体チップの所定搭載位
置の内側まで長く延出するよう形成し、またリードの他
端側がパッケージの底面より露出するように樹脂成形す
るだけの簡単な処理により、上記のように小型化を実現
できる半導体装置を製造することができる。また、リー
ドはパッケージ内に埋設されその一部がパッケージの底
面より露出した構造であるため、パッケージの製造方法
としてトランスファーモールド法を採用することが可能
となり、容易にパッケージを形成できると共に歩留りの
向上及び製品コストの低減を図ることができる。
【００２７】
【実施例】次に本発明の実施例について図面と共に説明
する。図１は本発明の一実施例である半導体装置１０を
示しており、同図（Ａ）は半導体装置１０の横断面を、
また同図（Ｂ）は半導体装置１０の外観を夫々示してい
る。
【００２８】同図において、１１は半導体チップであ
り、ステージ１２に固着されている。この半導体チップ
１１は、例えばメモリチップ用のチップであり、その形
状は比較的大きな形状を有している。また、この半導体
チップ１１に設けられている電極パッド１３は、チップ
上面の中央位置に長手方向に沿って形成されている（図
３（Ａ）参照）。
【００２９】また、同図において１４は複数のリードで
あり、その一端側１４ａと半導体チップ１１の電極パッ
ド１３とは、ワイヤ１５により接続されている。また、
リード１４は、半導体装置１０の高さ方向（図中、矢印
Ｈで示す方向）に対し折曲形成されており、同図（Ａ）
に示すように側部より見てＺ形状とされている。よっ
て、リード１４は上記の一端側１４ａより先ず水平に延
出した後、下方へ延出し、再び他端側が水平となる形状
を有している。尚、後述するように、上記の一端側１４
ａと異なる他端側は外部端子１６を構成する。
【００３０】更に、同図において１７は樹脂製のパッケ
ージであり、その内部に半導体チップ１１，ワイヤ１
５，複数のリード１４は封止され保護される。このパッ
ケージ１７は、平面的に見て半導体チップ１１の面積と
略等しい面積を有するよう構成されており、よって小型
化が図られている。
【００３１】また、上記したリード１４の内、外部端子
１６の底部１６ａ及び端部１６ｂはパッケージ１７の底
部１７ａに露出するよう構成されており、よってこの外
部端子１６を回路基板に半田付けすることにより半導体
装置１０は回路基板に実装される。この際、図２に示す
ように、パッケージ１７の底部１７ａに対して外部端子
１６は若干量（図中、矢印ｈで示す量）、突出するよう
構成されているため、回路基板１８の上面とパッケージ
１７の底部１７ａとの間に寸法ｈのクリアランスが発生
し、これにより半田付け性の向上が図られている。尚、
外部端子１６をパッケージ１７の底部１７ａに対して突
出形成する方法としては、パッケージ１７を樹脂モール
ドする際用いる金型の外部端子１６配設位置に掘込みを
形成する等が考えられ、比較的容易に形成することがで
きる。また、上記のパッケージ１７の底部１７ａに対し
て外部端子１６を若干量ｈだけ突出させる構成は必ずし
も必要ではなく、突出量ｈ＝０とした構成、即ちパッケ
ージ１７の底面１７ａと回路基板１８の上面が当接する
ような構成としてもよい。
【００３２】ここで、再び図１（Ａ）に戻り、半導体装
置１０の構造の特徴について説明する。同図に示すよう
に、半導体装置１０は、内設された複数のリード１４が
パッケージ１７内で高さ方向Ｈに対し、その略全部が半
導体チップ１１と重なり合った構造を有している。即
ち、リード１４と半導体チップ１１はパッケージ１７内
で平面的にみてオーバラップした構造を有している。
【００３３】いま、各リード１４の水平方向（矢印Ｇ方
向）の長さをＬ１とすると、上記リード１４と半導体チ
ップ１１のオーバラップ量Ｌ２は、Ｌ２≒２×Ｌ１で表
すことができる。また前記のように、パッケージ１７は
平面的に見て半導体チップ１１の面積と略等しい面積を
有するよう構成されているため、よって半導体チップ１
１の長さをＬ３とすると半導体装置１０の水平方向の長
さも略Ｌ３となる。
【００３４】これに対して、図１４及び図１５で示した
従来構成の半導体装置１の構造ではパッケージ３の寸法
Ｌ４は、大略半導体チップ１１の長さＬ３にリード１４
の長さ２×Ｌ１を加算した値となる（Ｌ４＝Ｌ３＋２×
Ｌ１）。即ち、本願発明に係る半導体装置１０は、従来
構成の半導体装置１に比べて、上記オーバラップ量Ｌ２
だけ小型化を図ることができる。このように、本願発明
に係る半導体装置１０は、従来構成の半導体装置１に比
べて大幅に小型化ができるため、回路基板に対する実装
効率を向上させることができ、延いては半導体装置１０
を搭載する機器類の小型化、高性能化を図ることが可能
となる。
【００３５】続いて、上記構成を有する半導体装置１０
の製造方法について図４乃至図７を用いて説明する。
【００３６】図３は、半導体チップ１１が搭載されるス
テージ１２が形成されたステージ用リードフレーム２５
を示している。このステージ用リードフレーム２５は、
プレス加工（打ち抜き加工）またはエッチング加工され
ることにより、枠部２５ａ、ステージ１２、このステー
ジ１２を枠部２５ａに支持するためのサポートバー２６
が形成されている。また、サポートバー２６には段部が
形成されており、ステージ１２は枠部２５に対し一段下
方に下がった位置にあるよう構成されている（図３
（Ｂ）に示される）。
【００３７】上記ステージ用リードフレーム２５が形成
されると、ステージ１２に半導体チップ１１がダイ付け
され固着される。図４は半導体チップ１１が搭載された
ステージ用リードフレーム２５を示している。尚、半導
体装置１０に搭載される半導体チップ１１は、その電極
パッド１３が半導体チップ１１の中央位置に列設された
構成とされている。
【００３８】一方、図５に示すのはリード用リードフレ
ーム２７であり、上記したステージ用リードフレーム２
５と別個にプレス加工（打ち抜き加工）またはエッチン
グ加工されることにより形成されるものである。このリ
ード用リードフレーム２７は、枠部２７ａと、複数のリ
ード１４を形成しており、特に複数のリード１４は内側
に向け長く延出した構成とされている。また、リード１
４は枠部２７ａに対し一段下方に下がった位置にあるよ
う構成されている。このようにリード１４を長く延出形
成するための手段としては、プレス加工用金型を変更す
るだけでよく、上記構成のリード１４は容易に形成する
ことができる。
【００３９】図６は、上記したステージ用リードフレー
ム２５と、リード用リードフレーム２７を重ね合わせた
状態を示している。この各フレーム２５，２７の位置決
めは、各フレームに形成されている位置決め孔２５ｂ，
２７ｂを一致させることにより容易に行うことができ
る。
【００４０】前記したように、リード用リードフレーム
２７に形成されているリード１４は長く内側に向け延出
されており、かつ下方に所定量下がった位置にあるよう
構成されている。従って、各フレーム２５，２７が重ね
合わされた状態で、リード１４はステージ用リードフレ
ーム２５に搭載されている半導体チップ１１の電極パッ
ド１３の近傍位置まで延出した構成となっている。即
ち、リード１４は半導体チップ１１と高さ方向に対して
重なり合う（平面的に見てオーバラップする）構成とな
っている。
【００４１】上記のように各フレーム２５，２７が重ね
合わされると、近接位置にあるリード１４の一端部１４
ａと半導体チップ１１の電極パッド１３との間でワイヤ
ボンディング処理が行われ、リード１４と電極パッド１
３とはワイヤ１５により電気的に接続される。
【００４２】ワイヤボンディング処理が終了すると、続
いて各フレーム２５，２７は樹脂モールド用の金型に装
填され、パッケージ１７が形成される。このパッケージ
１７のモールドの際、リード１４の外部端子１６はパッ
ケージ１７の外部に露出するよう構成されているため、
パッケージの製造方法としてトランスファーモールド法
を採用することが可能となり、よって金型構成を簡単化
できパッケージの形成を容易化できると共に歩留りの向
上及び製品コストの低減を図ることができる。
【００４３】パッケージ１７の形成処理が終了すると、
各リードフレーム２５，２７の不要部分が切断除去さ
れ、図１に示す小型化を実現し得る半導体装置１０が製
造される。上記してきたように、半導体装置１０の製造
工程においては、ステージ用リードフレーム２５とリ
ード用リードフレーム２７とを重ね合わせる点、及び
リード用リードフレーム２７に形成されるリード１４を
長く延出させる点に特徴を有するものである。しかる
に、上記の製造技術は既にＬＯＣ型の半導体製造工程
において既に利用されている技術であり、またの点は
リード用リードフレーム２７の形成工程で用いる金型を
変更することにより実現できるため、従来より一般に行
われている半導体製造工程と大きな工程変更を伴うこと
なく半導体装置１０を製造することができる。
【００４４】図７は、本発明の第２実施例である半導体
装置３０を示している。尚、同図に示す半導体装置３０
において、既に説明した半導体装置１０と同一構成部分
については同一符号を付してその説明を省略する。
【００４５】同図に示す半導体装置３０は、放熱効率を
向上させるために半導体チップ１１が搭載されているス
テージ１２をパッケージ３１の上部に露出させたことを
特徴とするものである。この半導体装置３０は、樹脂モ
ールド時にステージ１２をモールド用金型のキャビティ
に直接接触させた状態でモールド処理を行うことによ
り、容易に製造することができる。
【００４６】上記構成とされた半導体装置３０は、半導
体チップ１１で発生した熱は、パッケージ３１の上部に
露出したステージ１２を介して効率よく放熱されてい
く。よって、半導体チップ１１の放熱効率を向上させる
ことができる。また、これに加えて、図１（Ａ）及び図
２に示した半導体装置１０，２０と異なりステージ１２
上に樹脂が存在しないため、その分だけ半導体装置３０
の薄型化を図ることもできる。
【００４７】図８は、ＬＯＣ（Lead On Chip）型の型の
半導体装置において、図７に示した半導体装置３０と同
様に放熱効率を向上させるため、半導体チップ１１をパ
ッケージ３１の上部に露出させた構成とした半導体装置
３５を示している。尚、同にも１０図において図２に示
した半導体装置１０と同一構成部分については同一符号
を付して、その説明を省略する。
【００４８】同図に示されるように、ＬＯＣ型の半導体
装置３５においては、直接半導体チップ１１の上面をパ
ッケージ３１の上部に露出させることにより、放熱効率
の向上及び装置の薄型化を図ることができる。尚、ここ
で半導体装置３５の各部の寸法を示しておく。リード１
４の厚さをｔ１とするとｔ１＝ 0.018μm 〜 0.150μm
、リード１４の上面と半導体チップ１１の下面との離
間距離をｔ２とするとｔ２＝ 0.100μm 〜 200μm 、半
導体チップ１１の厚さは200 μm 〜400 μm である。従
って、半導体装置３５の高さ寸法Ｔは上記値の各最小値
をもちいればＴ＝200.118μm と極めて薄型化された半
導体装置３５を得ることができる。
【００４９】また、図９に示す半導体装置２０は図８に
示す半導体装置３５の変形例を示しており、樹脂製のパ
ッケージ３１の平面的な大きさを半導体チップ１１の大
きさと等しくしたことを特徴とするものである。この構
成とすることにより、半導体装置２０の平面的な大きさ
を最小とすることができる。
【００５０】図１０は本発明の第３実施例である半導体
装置４０を示している。同図に示す半導体装置４０はＬ
ＯＣ型の装置であり、図９に示した半導体装置３５と同
様に半導体チップ１１の上面がパッケージ３１の上面に
露出した構造とされており、放熱効率の向上が図られて
いる。更に、半導体装置４０では、半導体チップ１１の
下部に位置するよう放熱用フレーム４１を設け、その放
熱用フレーム４１の端部に形成されてる放熱部４２をパ
ッケージ３１の底面３１ａに形成したことを特徴とする
ものである。また、半導体チップ１１と放熱用フレーム
４１とは、熱伝導性の良好な材質よりなるＬＯＣテープ
２１により接続されており、半導体チップ１１で発生し
た熱は容易にＬＯＣテープ２１を介して放熱用フレーム
４１に熱伝導される構成とされている。
【００５１】上記構成とされた半導体装置４０によれ
ば、半導体チップ１１で発生する熱はパッケージ３１の
上面に露出した半導体チップ１１の上面ばかりではな
く、パッケージ３１の底面３１ａからも放熱することが
可能となり、従って実質的な放熱面積を広げることがで
き、更に放熱効率を向上させることができる。
【００５２】図１１は本発明の第４実施例である半導体
装置４５を示している。同図に示す半導体装置４５は、
図８乃至図１０に示した半導体装置３０，３５，４０の
ように半導体チップ１１の上面またはステージ１２の上
面をパッケージ３１の上部に露出させた構成において、
この露出部分に半導体チップ１１であったならば金（Ａ
ｕ）等の金属膜を例えばスパッタリング等により形成
し、ステージ１２であったならば金（Ａｕ），銀（Ａ
ｇ），或いは半田等をメッキ等により形成することによ
り、この露出部を電気的端子４６として使用することを
特徴とするものである。
【００５３】上記構成とされた半導体装置４５によれ
ば、露出部が電気的端子４６（半導体チップ１１の電位
が出る）として使用できるため、ジャンパ線４７等でこ
の電気的端子４６間を接続することが可能となり、回路
基板４８にプリント形成されたリード（図示せず）に加
え、半導体装置４５の上部においても配線の引き回しが
可能となるため、配線設計の自由度を増すことができ、
実装効率を向上させることができる。
【００５４】図１２は本発明の第５実施例である半導体
装置５０を示している。同図に示す半導体装置５０で
は、リード１４のパッケージ３１から露出された部位で
ある外部端子１６の底部１６ａにはゴルフボールの表面
形状に似たディンプル処理が施されており、このディン
プル加工がされた外部端子１６に低弾性の導電性接着材
５１を配設したことを特徴とするものである。ディンプ
ル処理が施され外部端子１６はその表面積が広くなって
おり、従って導電性接着材５１を確実に保持することが
できる。
【００５５】リード１４は金属製であり、また回路基板
４８は一般にガラス−エポキシ等の材質よりなり、その
熱線膨張率は異なっている。従って、半導体装置を回路
基板４８に半田付けのため加熱した場合、上記熱線膨張
率の差に起因して応力が発生し最悪の場合にはその接合
部に損傷が生じ、電気的に不良になるおそれがある。
【００５６】そこで本実施例では、同図（Ａ）に示され
るように、外部端子１６の底部１６ａに低弾性を有し、
例えば熱可塑性の導電性接着材５１を配設することによ
り、上記熱線膨張率の差に起因した応力の発生を防止す
るよう構成したものである。
【００５７】この導電性接着材５１が外部端子１６と回
路基板４８との間に介在することにより、加熱時に両者
１６，４８との間に熱線膨張差が発生したとしても低弾
性の導電性接着材５１はこの熱線膨張差を吸収し、外部
端子１６と回路基板４８との間に応力が発生するような
ことはない。従って、半導体装置５０によれば、半導体
装置５０或いは回路基板４８に応力に起因した損傷の発
生を確実に防止することができる。また、上記構成とす
ることにより、導電性接着剤５１は出荷時において既に
半導体装置５０に配設された状態となってる。従って、
出荷された半導体装置５０を回路基板４８に実装する
際、実装処理を行う顧客側ではハンダ付け装置等が不要
となり、顧客サイドにおける負担の軽減を図ることがで
きる。
【００５８】一方、導電性接着材５１の配設位置は半導
体装置５０の外部端子１６に限定されるものではなく、
例えば同図（Ｂ）に示されるように、回路基板４８の半
導体装置５０が実装される電極パッド部５２に導電性接
着材５１を配設しておき、この導電性接着材５１が設け
られた電極パッド部５２に半導体装置５０の外部端子１
６を接着し、その後リフロー処理して導電性接着材５１
を熱硬化させる構成としてもよい。尚、同図（Ｃ）は外
部端子１６と回路基板４８が導電性接着材５１により接
続された状態を示している。
【００５９】図１３は本発明の第６実施例である半導体
装置５５を示している。同図に示す半導体装置５５は、
いわゆるＱＦＰ(Quad Flat Package) 型の半導体装置に
本願発明を適用したことを特徴とするものである。ＱＦ
Ｐ型のようにリード１４が半導体チップ１１の回りを囲
繞するように配設された半導体装置５５におても本願発
明は適用することができ、また他の構成の半導体装置に
おても適用できる可能制もある。尚、同図において５６
は放熱フィンが取りつけられる放熱フレームである。
【００６０】
【発明の効果】上述の如く本発明によれば、下記のよう
な種々の効果を実現できる。
【００６１】請求項１の発明によれば、複数のリードは
パッケージ内で高さ方向に対し、その一部或いは全部が
半導体チップと重なり合っている構成であるため、従来
構成の半導体装置に比べて、この重なり合っている部分
の面積だけ半導体装置の小型化を図ることができる。
【００６２】請求項２の発明によれば、放熱用リードフ
レームにより半導体チップで発生する熱を外部放熱部を
介してパッケージの底面より放熱できるため、放熱効率
を向上させることができる。
【００６３】請求項３または４の発明によれば、半導体
チップの一部または半導体チップを搭載したステージの
一部がパッケージ外部に露出しているため、放熱効率を
向上させることができる。
【００６４】請求項５の発明によれば、パッケージに露
出された半導体チップの一部、またはパッケージに露出
されたステージを電極として用いるため、半導体装置と
基板間の配線の自由度が増し、実装性を向上させること
ができる。
【００６５】請求項６の発明によれば、外部端子にディ
ンプル加工を施すと共に、この外部端子のパッケージよ
り露出した部分に低弾性を有する導電性接着材を配設し
たことにより、リードに導電性接着材が配設された状態
で半導体装置を出荷することができるため、この半導体
装置を実装する顧客サイドでは従来必要であった半田付
け処理が不要となり直接半導体装置を実装できるため、
顧客サイドにおける実装設備の軽減を図ることができ
る。また、実装時においては回路基板とリードとの間に
熱膨張差が生じていても、この熱膨張差を導電性接着材
で吸収することができるため、応力が発生するようなこ
とはなく、接続不良の発生を防止することができる。
【００６６】請求項７の発明によれば、リードフレーム
のプレス加工時に、リードが半導体チップの所定搭載位
置の内側まで長く延出するよう形成し、またリードの他
端側がパッケージの底面より露出するように樹脂成形す
るだけの簡単な処理により、上記のように小型化を実現
できる半導体装置を製造することができる。また、リー
ドはパッケージ内に埋設されその一部がパッケージの底
面より露出した構造であるため、パッケージの製造方法
としてトランスファーモールド法を採用することが可能
となり、容易にパッケージを形成できると共に歩留りの
向上及び製品コストの低減を図ることができる。
【図面の簡単な説明】
【図１】本発明の第１実施例である半導体装置を説明す
るための図である。
【図２】外部端子近傍を拡大して示す図である。
【図３】本発明に係る半導体装置の製造方法を説明する
ための図である。
【図４】本発明に係る半導体装置の製造方法を説明する
ための図である。
【図５】本発明に係る半導体装置の製造方法を説明する
ための図である。
【図６】本発明に係る半導体装置の製造方法を説明する
ための図である。
【図７】本発明の第２実施例である半導体装置を説明す
るめたの図である。
【図８】第２実施例の変形例である半導体装置を示す図
である。
【図９】図８に示す半導体装置の変形例を示す図であ
る。
【図１０】本発明の第３実施例である半導体装置を説明
するめたの図である。
【図１１】本発明の第４実施例である半導体装置を説明
するめたの図である。
【図１２】本発明の第５実施例である半導体装置を説明
するめたの図である。
【図１３】本発明の第６実施例である半導体装置を説明
するめたの図である。
【図１４】従来の半導体装置の一例を示す図である。
【図１５】従来の半導体装置の一例を示す図である。
【符号の説明】 １０，２０，３０，３５，４０，４５，５０，５５ 半
導体装置 １１ 半体チップ １２ ステージ １３ 電極パッド １４ リード １４ａ 一端側 １５ ワイヤ １６ 外部端子 １７，２２，３１ パッケージ １７ａ，３１ａ 底部 １８，４８ 回路基板 ２１ ＬＯＣテープ ２５ ステージ用リードフレーム ２６ サポートバー ２７ リード用リードフレーム ４１，５６ 放熱用フレーム ４２ 放熱部 ４６ 電気的端子 ４７ ジャンパ線 ５１ 導電性接着材 ５２ 電極パッド部

Claims (7)

    【特許請求の範囲】
  1. 【請求項１】 半導体チップ（１１）と、 該半導体チップ（１１）を封止するパッケージ（１７，
    ３１）と、 夫々の一端側（１４ａ）が該半導体チップ（１１）と電
    気的に接続されると共に、他端側が該パッケージ（１
    ７，３１）の底面（１７ａ，３１ａ）に露出して外部端
    子（１６）を形成し、該外部端子（１６）を除く他の部
    分は該パッケージ（１７，３１）に封止された構成の複
    数のリード（１４）とを具備する半導体装置において、 該複数のリード（１４）は、該パッケージ（１７，３
    １）内で高さ方向に対し、その一部或いは全部が該半導
    体チップ（１１）と重なり合っている構成としたことを
    特徴とする半導体装置。
  2. 【請求項２】 更に、該パッケージ（１７，３１）内に
    該半導体チップ（１１）と接続される放熱用リードフレ
    ーム（４１）を設け、該放熱用リードフレーム（４１）
    の端部に形成された外部放熱部（４２）を該パッケージ
    （３１）の底面（３１ａ）に露出するよう構成したこと
    を特徴とする請求項１記載の半導体装置。
  3. 【請求項３】 該半導体チップ（１１）の一部を該パッ
    ケージ（３１）に露出させた構成としたことを特徴とす
    る請求項１または２記載の半導体装置。
  4. 【請求項４】 該半導体チップ（１１）をステージ（１
    ２）上に搭載すると共に、該ステージ（１２）の一部を
    該パッケージ（３１）に露出させた構成としたことを特
    徴とする請求項１または２記載の半導体装置。
  5. 【請求項５】 該パッケージ（３１）に露出された該半
    導体チップ（１１）の一部、または該パッケージ（３
    １）に露出されたステージ（１２）を、電極（４６）と
    して用いることを特徴とする請求項３または４記載の半
    導体装置。
  6. 【請求項６】 該外部端子（１６）にディンプル加工を
    施すと共に、該外部端子（１６）の該パッケージ（３
    １）より露出した部分に低弾性を有する導電性接着剤
    （５１）を配設したことを特徴とする請求項１乃至５の
    いずれか記載の半導体装置。
  7. 【請求項７】 リードフレーム（２７）をプレス加工し
    て、リード（１４）が半導体チップ（１１）の所定搭載
    位置の内側まで長く延出するよう形成する工程と、 上記所定搭載位置に搭載された該半導体チップ（１１）
    と、該リード（１４）の一端側（１４ａ）との間にワイ
    ヤ（１５）を接続する工程と、 該半導体チップ（１１）を取り囲み、該リード（１４）
    の他端側（１６）がパッケージ（１７，３１）の底面
    （１７ａ，３１ａ）より露出するように樹脂封止する工
    程とを有することを特徴とする半導体装置の製造方法。
JP4281951A 1992-10-20 1992-10-20 半導体装置 Expired - Lifetime JP2934357B2 (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP4281951A JP2934357B2 (ja) 1992-10-20 1992-10-20 半導体装置
US08/136,462 US5519251A (en) 1992-10-20 1993-10-15 Semiconductor device and method of producing the same
KR1019930021752A KR970006533B1 (ko) 1992-10-20 1993-10-20 반도체장치 및 그 제조방법
US08/547,616 US5773313A (en) 1992-10-20 1995-10-24 Semiconductor device and method of producing the same
US08/889,107 US6084309A (en) 1992-10-20 1997-07-07 Semiconductor device and semiconductor device mounting structure
US09/206,151 US6165819A (en) 1992-10-20 1998-12-07 Semiconductor device, method of producing semiconductor device and semiconductor device mounting structure
US09/705,735 US6462424B1 (en) 1992-10-20 2000-11-06 Semiconductor device, method of producing semiconductor device and semiconductor device mounting structure

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4281951A JP2934357B2 (ja) 1992-10-20 1992-10-20 半導体装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP1622499A Division JP3170253B2 (ja) 1999-01-25 1999-01-25 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPH06132453A true JPH06132453A (ja) 1994-05-13
JP2934357B2 JP2934357B2 (ja) 1999-08-16

Family

ID=17646186

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4281951A Expired - Lifetime JP2934357B2 (ja) 1992-10-20 1992-10-20 半導体装置

Country Status (3)

Country Link
US (2) US5519251A (ja)
JP (1) JP2934357B2 (ja)
KR (1) KR970006533B1 (ja)

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08306855A (ja) * 1995-04-27 1996-11-22 Lg Semicon Co Ltd 半導体パッケージ、リードフレーム、回路基板、半導体パッケージモールディング用金型及び電子回路盤並にリードフレームの製造方法
EP0807973A2 (en) * 1996-05-16 1997-11-19 Oki Electric Industry Co., Ltd. Plastic molded type semiconductor device and method of manufacturing the same
US5760471A (en) * 1994-04-20 1998-06-02 Fujitsu Limited Semiconductor device having an inner lead extending over a central portion of a semiconductor device sealed in a plastic package and an outer lead exposed to the outside of a side face of the plastic package
US5801439A (en) * 1994-04-20 1998-09-01 Fujitsu Limited Semiconductor device and semiconductor device unit for a stack arrangement
USRE36097E (en) * 1991-11-14 1999-02-16 Lg Semicon, Ltd. Semiconductor package for a semiconductor chip having centrally located bottom bond pads
US5977613A (en) * 1996-03-07 1999-11-02 Matsushita Electronics Corporation Electronic component, method for making the same, and lead frame and mold assembly for use therein
US5998877A (en) * 1996-08-29 1999-12-07 Oki Electric Industry Co., Ltd. Semiconductor device packaged in plastic and mold employable for production thereof
US6002167A (en) * 1995-09-22 1999-12-14 Hitachi Cable, Ltd. Semiconductor device having lead on chip structure
EP0807972A3 (en) * 1996-05-09 2000-05-31 Oki Electric Industry Co., Ltd. Semiconductor device and method of its fabrication
US6521989B2 (en) * 1998-10-08 2003-02-18 Honeywell Inc. Methods and apparatus for hermetically sealing electronic packages
DE19756941B4 (de) * 1997-07-08 2006-03-23 Fujitsu Ltd., Kawasaki Halbleitervorrichtung, Halbleitervorrichtungseinheit und Verfahren zum Herstellen der Halbleitervorrichtungseinheit

Families Citing this family (53)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3230348B2 (ja) * 1993-09-06 2001-11-19 ソニー株式会社 樹脂封止型半導体装置及びその製造方法
JP3150253B2 (ja) * 1994-07-22 2001-03-26 三菱電機株式会社 半導体装置およびその製造方法並びに実装方法
JP3487524B2 (ja) 1994-12-20 2004-01-19 株式会社ルネサステクノロジ 半導体装置及びその製造方法
US5677566A (en) * 1995-05-08 1997-10-14 Micron Technology, Inc. Semiconductor chip package
TW314650B (ja) * 1995-06-21 1997-09-01 Oki Electric Ind Co Ltd
KR0169820B1 (ko) * 1995-08-22 1999-01-15 김광호 금속 회로 기판을 갖는 칩 스케일 패키지
JP2669413B2 (ja) * 1995-09-28 1997-10-27 日本電気株式会社 電子部品の実装構造
KR0184076B1 (ko) * 1995-11-28 1999-03-20 김광호 상하 접속 수단이 패키지 내부에 형성되어 있는 3차원 적층형 패키지
US5866939A (en) * 1996-01-21 1999-02-02 Anam Semiconductor Inc. Lead end grid array semiconductor package
JPH09260550A (ja) * 1996-03-22 1997-10-03 Mitsubishi Electric Corp 半導体装置
US6407333B1 (en) * 1997-11-04 2002-06-18 Texas Instruments Incorporated Wafer level packaging
EP0844665A3 (en) * 1996-11-21 1999-10-27 Texas Instruments Incorporated Wafer level packaging
JP3877401B2 (ja) 1997-03-10 2007-02-07 三洋電機株式会社 半導体装置の製造方法
KR100230515B1 (ko) 1997-04-04 1999-11-15 윤종용 요철이 형성된 리드 프레임의 제조방법
JP3027954B2 (ja) * 1997-04-17 2000-04-04 日本電気株式会社 集積回路装置、その製造方法
US5986209A (en) 1997-07-09 1999-11-16 Micron Technology, Inc. Package stack via bottom leaded plastic (BLP) packaging
US6096576A (en) 1997-09-02 2000-08-01 Silicon Light Machines Method of producing an electrical interface to an integrated circuit device having high density I/O count
DE19738588B4 (de) * 1997-09-03 2004-11-25 Infineon Technologies Ag Elektrisches Bauelement mit einer Umhüllung und mit einem in der Umhüllung angeordneten Anschlußbereich und Verfahren zur Herstellung eines solchen elektrischen Bauelements
JPH1187572A (ja) 1997-09-10 1999-03-30 Oki Electric Ind Co Ltd 樹脂封止半導体装置およびその製造方法
KR100246587B1 (ko) * 1997-09-19 2000-03-15 유무성 볼 그리드 어레이 반도체 팩키지
JP3420057B2 (ja) * 1998-04-28 2003-06-23 株式会社東芝 樹脂封止型半導体装置
US6303986B1 (en) 1998-07-29 2001-10-16 Silicon Light Machines Method of and apparatus for sealing an hermetic lid to a semiconductor die
US6246587B1 (en) * 1998-12-03 2001-06-12 Intermedics Inc. Surface mounted device with grooves on a termination lead and methods of assembly
US6387732B1 (en) 1999-06-18 2002-05-14 Micron Technology, Inc. Methods of attaching a semiconductor chip to a leadframe with a footprint of about the same size as the chip and packages formed thereby
US6420779B1 (en) 1999-09-14 2002-07-16 St Assembly Test Services Ltd. Leadframe based chip scale package and method of producing the same
DE10004410A1 (de) * 2000-02-02 2001-08-16 Infineon Technologies Ag Halbleiterbauelement mit an der Unterseite befindlichen Kontakten und Verfahren zur Herstellung
JP2002026198A (ja) * 2000-07-04 2002-01-25 Nec Corp 半導体装置及びその製造方法
US6664649B2 (en) * 2001-02-28 2003-12-16 Siliconware Precision Industries Co., Ltd. Lead-on-chip type of semiconductor package with embedded heat sink
US6707591B2 (en) 2001-04-10 2004-03-16 Silicon Light Machines Angled illumination for a single order light modulator based projection system
US6782205B2 (en) 2001-06-25 2004-08-24 Silicon Light Machines Method and apparatus for dynamic equalization in wavelength division multiplexing
US6747781B2 (en) 2001-06-25 2004-06-08 Silicon Light Machines, Inc. Method, apparatus, and diffuser for reducing laser speckle
US6829092B2 (en) 2001-08-15 2004-12-07 Silicon Light Machines, Inc. Blazed grating light valve
TW518729B (en) 2001-09-04 2003-01-21 Siliconware Precision Industries Co Ltd Quad flat non-leaded semiconductor package structure and manufacturing process
US6800238B1 (en) 2002-01-15 2004-10-05 Silicon Light Machines, Inc. Method for domain patterning in low coercive field ferroelectrics
US6728023B1 (en) 2002-05-28 2004-04-27 Silicon Light Machines Optical device arrays with optimized image resolution
US6767751B2 (en) 2002-05-28 2004-07-27 Silicon Light Machines, Inc. Integrated driver process flow
US6822797B1 (en) 2002-05-31 2004-11-23 Silicon Light Machines, Inc. Light modulator structure for producing high-contrast operation using zero-order light
US6829258B1 (en) 2002-06-26 2004-12-07 Silicon Light Machines, Inc. Rapidly tunable external cavity laser
US6813059B2 (en) 2002-06-28 2004-11-02 Silicon Light Machines, Inc. Reduced formation of asperities in contact micro-structures
US6714337B1 (en) 2002-06-28 2004-03-30 Silicon Light Machines Method and device for modulating a light beam and having an improved gamma response
US6801354B1 (en) 2002-08-20 2004-10-05 Silicon Light Machines, Inc. 2-D diffraction grating for substantially eliminating polarization dependent losses
US6794738B2 (en) 2002-09-23 2004-09-21 Texas Instruments Incorporated Leadframe-to-plastic lock for IC package
US6712480B1 (en) 2002-09-27 2004-03-30 Silicon Light Machines Controlled curvature of stressed micro-structures
US20040124508A1 (en) * 2002-11-27 2004-07-01 United Test And Assembly Test Center Ltd. High performance chip scale leadframe package and method of manufacturing the package
US8129222B2 (en) * 2002-11-27 2012-03-06 United Test And Assembly Test Center Ltd. High density chip scale leadframe package and method of manufacturing the package
US6806997B1 (en) 2003-02-28 2004-10-19 Silicon Light Machines, Inc. Patterned diffractive light modulator ribbon for PDL reduction
US6829077B1 (en) 2003-02-28 2004-12-07 Silicon Light Machines, Inc. Diffractive light modulator with dynamically rotatable diffraction plane
US20050093175A1 (en) * 2003-11-03 2005-05-05 Martin Reiss Arrangement for improving the reliability of semiconductor modules
US7981702B2 (en) * 2006-03-08 2011-07-19 Stats Chippac Ltd. Integrated circuit package in package system
JP2009246166A (ja) * 2008-03-31 2009-10-22 Fujitsu Ltd 電子部品パッケージおよび基板ユニット並びにプリント配線板およびその製造方法
US8501539B2 (en) * 2009-11-12 2013-08-06 Freescale Semiconductor, Inc. Semiconductor device package
KR101796116B1 (ko) 2010-10-20 2017-11-10 삼성전자 주식회사 반도체 장치, 이를 포함하는 메모리 모듈, 메모리 시스템 및 그 동작방법
US8841758B2 (en) 2012-06-29 2014-09-23 Freescale Semiconductor, Inc. Semiconductor device package and method of manufacture

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5230184A (en) * 1975-09-02 1977-03-07 Sharp Corp Semiconductor device
JPS53103659U (ja) * 1977-01-25 1978-08-21
JPS6315451A (ja) * 1986-07-08 1988-01-22 Fujitsu Ltd 半導体装置の冷却方法
JPS6315453A (ja) * 1986-07-08 1988-01-22 Fujitsu Ltd 表面実装型半導体装置及びその製造方法
JPS63190363A (ja) * 1987-02-02 1988-08-05 Matsushita Electronics Corp パワ−パツケ−ジ
JPH063819B2 (ja) * 1989-04-17 1994-01-12 セイコーエプソン株式会社 半導体装置の実装構造および実装方法
FR2659157B2 (fr) * 1989-05-26 1994-09-30 Lemaire Gerard Procede de fabrication d'une carte dite carte a puce, et carte obtenue par ce procede.
JP2738568B2 (ja) * 1989-09-06 1998-04-08 新光電気工業株式会社 半導体チップモジュール
JPH03157959A (ja) * 1989-11-15 1991-07-05 Seiko Epson Corp 実装構造及び製造方法
JPH03280554A (ja) * 1990-03-29 1991-12-11 Nec Corp 半導体装置の製造方法
JP2848682B2 (ja) * 1990-06-01 1999-01-20 株式会社東芝 高速動作用半導体装置及びこの半導体装置に用いるフィルムキャリア
JP2895920B2 (ja) * 1990-06-11 1999-05-31 株式会社日立製作所 半導体装置及びその製造方法
US5172214A (en) * 1991-02-06 1992-12-15 Motorola, Inc. Leadless semiconductor device and method for making the same
KR940007757Y1 (ko) * 1991-11-14 1994-10-24 금성일렉트론 주식회사 반도체 패키지

Cited By (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
USRE37413E1 (en) 1991-11-14 2001-10-16 Hyundai Electronics Industries Co., Ltd. Semiconductor package for a semiconductor chip having centrally located bottom bond pads
USRE36097E (en) * 1991-11-14 1999-02-16 Lg Semicon, Ltd. Semiconductor package for a semiconductor chip having centrally located bottom bond pads
US5801439A (en) * 1994-04-20 1998-09-01 Fujitsu Limited Semiconductor device and semiconductor device unit for a stack arrangement
US5760471A (en) * 1994-04-20 1998-06-02 Fujitsu Limited Semiconductor device having an inner lead extending over a central portion of a semiconductor device sealed in a plastic package and an outer lead exposed to the outside of a side face of the plastic package
JPH08306855A (ja) * 1995-04-27 1996-11-22 Lg Semicon Co Ltd 半導体パッケージ、リードフレーム、回路基板、半導体パッケージモールディング用金型及び電子回路盤並にリードフレームの製造方法
US6002167A (en) * 1995-09-22 1999-12-14 Hitachi Cable, Ltd. Semiconductor device having lead on chip structure
US5977613A (en) * 1996-03-07 1999-11-02 Matsushita Electronics Corporation Electronic component, method for making the same, and lead frame and mold assembly for use therein
US6187614B1 (en) 1996-03-07 2001-02-13 Matsushita Electronics Corporation Electronic component, method for making the same, and lead frame and mold assembly for use therein
US6258621B1 (en) 1996-05-09 2001-07-10 Oki Electric Industry Co., Ltd. Method of fabricating a semiconductor device having insulating tape interposed between chip and chip support
EP0807972A3 (en) * 1996-05-09 2000-05-31 Oki Electric Industry Co., Ltd. Semiconductor device and method of its fabrication
EP0807973A3 (en) * 1996-05-16 1999-08-04 Oki Electric Industry Co., Ltd. Plastic molded type semiconductor device and method of manufacturing the same
EP0807973A2 (en) * 1996-05-16 1997-11-19 Oki Electric Industry Co., Ltd. Plastic molded type semiconductor device and method of manufacturing the same
KR100346671B1 (ko) * 1996-05-16 2002-09-18 오끼 덴끼 고오교 가부시끼가이샤 플라스틱성형타입반도체장치및그의제조방법
EP1406299A1 (en) * 1996-05-16 2004-04-07 Oki Electric Industry Company, Limited Plastic molded semiconductor device and method of manufacturing the same
US5998877A (en) * 1996-08-29 1999-12-07 Oki Electric Industry Co., Ltd. Semiconductor device packaged in plastic and mold employable for production thereof
DE19756941B4 (de) * 1997-07-08 2006-03-23 Fujitsu Ltd., Kawasaki Halbleitervorrichtung, Halbleitervorrichtungseinheit und Verfahren zum Herstellen der Halbleitervorrichtungseinheit
US6521989B2 (en) * 1998-10-08 2003-02-18 Honeywell Inc. Methods and apparatus for hermetically sealing electronic packages

Also Published As

Publication number Publication date
JP2934357B2 (ja) 1999-08-16
KR970006533B1 (ko) 1997-04-29
US5519251A (en) 1996-05-21
US5773313A (en) 1998-06-30

Similar Documents

Publication Publication Date Title
JP2934357B2 (ja) 半導体装置
US5543657A (en) Single layer leadframe design with groundplane capability
US6730544B1 (en) Stackable semiconductor package and method for manufacturing same
US6028356A (en) Plastic-packaged semiconductor integrated circuit
JPH11312706A (ja) 樹脂封止型半導体装置及びその製造方法、リードフレーム
WO2004004005A1 (ja) 半導体装置およびその製造方法
US6753599B2 (en) Semiconductor package and mounting structure on substrate thereof and stack structure thereof
US6114750A (en) Surface mount TO-220 package and process for the manufacture thereof
KR20050109502A (ko) 내장형 수동 소자를 갖는 리드 프레임
TWI292213B (ja)
US20050110127A1 (en) Semiconductor device
JP4926726B2 (ja) 半導体装置
US7173341B2 (en) High performance thermally enhanced package and method of fabricating the same
JP2902919B2 (ja) 表面実装型半導体装置
US8349655B2 (en) Method of fabricating a two-sided die in a four-sided leadframe based package
JP2000349222A (ja) リードフレーム及び半導体パッケージ
JPH11297917A (ja) 半導体装置及びその製造方法
JP3170253B2 (ja) 半導体装置の製造方法
JP2007150044A (ja) 半導体装置
JP2001135767A (ja) 半導体装置およびその製造方法
JP2001267484A (ja) 半導体装置およびその製造方法
KR20000035215A (ko) 반도체 장치 및 그 제조 방법
JPS6329413B2 (ja)
JPH09312372A (ja) 半導体装置の製造方法
KR19990086280A (ko) 반도체 패키지

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 19981124

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19990518

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080528

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090528

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090528

Year of fee payment: 10

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090528

Year of fee payment: 10

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090528

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100528

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100528

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110528

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110528

Year of fee payment: 12

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110528

Year of fee payment: 12

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120528

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120528

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130528

Year of fee payment: 14

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130528

Year of fee payment: 14