JPS6315453A - 表面実装型半導体装置及びその製造方法 - Google Patents
表面実装型半導体装置及びその製造方法Info
- Publication number
- JPS6315453A JPS6315453A JP61160273A JP16027386A JPS6315453A JP S6315453 A JPS6315453 A JP S6315453A JP 61160273 A JP61160273 A JP 61160273A JP 16027386 A JP16027386 A JP 16027386A JP S6315453 A JPS6315453 A JP S6315453A
- Authority
- JP
- Japan
- Prior art keywords
- lead
- resin package
- semiconductor device
- leads
- stage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 12
- 239000004065 semiconductor Substances 0.000 title claims description 51
- 239000011347 resin Substances 0.000 claims abstract description 31
- 229920005989 resin Polymers 0.000 claims abstract description 31
- 238000007789 sealing Methods 0.000 claims description 2
- 238000005452 bending Methods 0.000 abstract description 7
- 238000004806 packaging method and process Methods 0.000 abstract description 7
- 229910000679 solder Inorganic materials 0.000 abstract description 5
- 239000000758 substrate Substances 0.000 abstract 2
- 238000000034 method Methods 0.000 description 8
- 238000000465 moulding Methods 0.000 description 4
- 238000004080 punching Methods 0.000 description 3
- 238000005520 cutting process Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005476 soldering Methods 0.000 description 2
- 101000579646 Penaeus vannamei Penaeidin-1 Proteins 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000000428 dust Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49541—Geometry of the lead-frame
- H01L23/49548—Cross section geometry
- H01L23/49551—Cross section geometry characterised by bent parts
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3421—Leaded components
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Geometry (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概要〕
本発明は表面実装型半導体装置において、リードの端が
樹脂パッケージの底面に露出する構成として、実装密度
の向上を図り得る構造とし、且つリードの足曲げ加工を
不要として製造コストの低減を図るものである。
樹脂パッケージの底面に露出する構成として、実装密度
の向上を図り得る構造とし、且つリードの足曲げ加工を
不要として製造コストの低減を図るものである。
本発明は表面実装型半導体装置及びその製造方法に関す
る。
る。
第１２図及び第１３図は夫々従来の表面実装型の半導体
装置の各個を示す。
装置の各個を示す。
第１２図の半導体装置１は、フラット形のパッケージ２
の側面の高さ方向上中央位置より、り一部３が延出した
構造である。
の側面の高さ方向上中央位置より、り一部３が延出した
構造である。
第１３図の半導体装置４は、リード５がパッケージ６の
側面から底面側に８字形の曲げられた構造である。
側面から底面側に８字形の曲げられた構造である。
第１２図の半導体装置１では、リード３はパッケージ２
より延出した部分が折曲されている関係上、リード３の
パッケージ２より延出した寸法Ｗｌを極端に短くするこ
とは困難であり、寸法Ｗｌ は曲げ加工を支障なく行な
いうる程度の寸法としである。このパッケージ２の両側
より延出したリード３の存在により、半導体装置１は実
装密度の向上を図る上で制限を受けていた。
より延出した部分が折曲されている関係上、リード３の
パッケージ２より延出した寸法Ｗｌを極端に短くするこ
とは困難であり、寸法Ｗｌ は曲げ加工を支障なく行な
いうる程度の寸法としである。このパッケージ２の両側
より延出したリード３の存在により、半導体装置１は実
装密度の向上を図る上で制限を受けていた。
第１３図の半導体装置４は、リードがパッケージの側方
に延出していないため、実装密度の向上を図ることは出
来るが、モールド後に曲げ工程を必要とし、しかも８字
形に曲げるための型の構造が複雑となり、故障率も高く
、高価でもあり、足曲げ加工に問題があった。
に延出していないため、実装密度の向上を図ることは出
来るが、モールド後に曲げ工程を必要とし、しかも８字
形に曲げるための型の構造が複雑となり、故障率も高く
、高価でもあり、足曲げ加工に問題があった。
本発明は、半導体チップと、該半導体チップが固着され
たステージと、夫々の一端側が該半導体チップとワイヤ
接続された複数のリードと、該半導体チップを、上記ス
テージ及び上記複数のリードと共に封止する樹脂パッケ
ージとよりなり、該複数のリードは、該樹脂パッケージ
内でこの高さ方向に屈曲してあり、夫々の他端側が端子
として該樹脂パッケージの底面に露出してなる構成とし
たものである。
たステージと、夫々の一端側が該半導体チップとワイヤ
接続された複数のリードと、該半導体チップを、上記ス
テージ及び上記複数のリードと共に封止する樹脂パッケ
ージとよりなり、該複数のリードは、該樹脂パッケージ
内でこの高さ方向に屈曲してあり、夫々の他端側が端子
として該樹脂パッケージの底面に露出してなる構成とし
たものである。
リードのうち端子となる部分が樹脂パッケージの底面に
露出した構成は、リードの樹脂パッケージよりの側方へ
の張り出しを基本的には無くして、実装！度の向上を図
り得る表面実装型半導体装置を実現する。また上記の構
成は、リードの張り出し部の面倒な曲げ加工を不要とし
、製造コストの低減を可能とする。
露出した構成は、リードの樹脂パッケージよりの側方へ
の張り出しを基本的には無くして、実装！度の向上を図
り得る表面実装型半導体装置を実現する。また上記の構
成は、リードの張り出し部の面倒な曲げ加工を不要とし
、製造コストの低減を可能とする。
第１図乃至第５図は夫々本発明の一実施例である表面実
装型半導体装置１０を示す。
装型半導体装置１０を示す。
各図中、１１は半導体チップであり、ステージ１２上に
搭載固着しである。１３は複数のリードである。半導体
チップ１１と各リード１３の一端側１３ａとがワイヤ１
４により接続しである。
搭載固着しである。１３は複数のリードである。半導体
チップ１１と各リード１３の一端側１３ａとがワイヤ１
４により接続しである。
１５は樹脂パッケージであり、半導体チップ１１゜ステ
ージ１２．複数のリード１３．ワイヤ１４及びステージ
１２を支持するサポートパー１６がこの内部に封止され
ている。
ージ１２．複数のリード１３．ワイヤ１４及びステージ
１２を支持するサポートパー１６がこの内部に封止され
ている。
第２図に示すように、各リード１゛３は、樹脂パッケー
ジ１５内でこの高さＨの方向に屈曲しており、この他端
側１３ｂは水平とされている。この水平な他端側１３ｂ
の一部は樹脂パッケージ１５の底面１５ａに露出してお
り、先端部は樹脂パッケージ１５の底面１５ａより樹脂
パッケージ１５の側方に延出している。この他端側１３
ｂ（露出部１３ ｔ）−＋と延出部１３ｂ−２とよりな
る）の下面には、第２図及び第５図に示すように半田１
７が盛られており、他端側１３ｂは端子１８の役割を果
たす。
ジ１５内でこの高さＨの方向に屈曲しており、この他端
側１３ｂは水平とされている。この水平な他端側１３ｂ
の一部は樹脂パッケージ１５の底面１５ａに露出してお
り、先端部は樹脂パッケージ１５の底面１５ａより樹脂
パッケージ１５の側方に延出している。この他端側１３
ｂ（露出部１３ ｔ）−＋と延出部１３ｂ−２とよりな
る）の下面には、第２図及び第５図に示すように半田１
７が盛られており、他端側１３ｂは端子１８の役割を果
たす。
上記の半導体装置１０は、端子１８をプリント回路基板
の対応する電極に半田付けされて、プリント回路基板の
表面に実装される。
の対応する電極に半田付けされて、プリント回路基板の
表面に実装される。
この半導体装置１０において、リード１３のうち延出部
１３Ｆ） ２は実装の際に治具の先端が押圧するよう
に用意された部分であり、屈曲しておらず直線的であり
、その寸法Ｗ２は第１２図の寸法Ｗ１に比べて相当小ざ
い。これにより、半導体装置１０は、第１２図の半導体
装置１に比べて高い密度で実装することが可能となる。
１３Ｆ） ２は実装の際に治具の先端が押圧するよう
に用意された部分であり、屈曲しておらず直線的であり
、その寸法Ｗ２は第１２図の寸法Ｗ１に比べて相当小ざ
い。これにより、半導体装置１０は、第１２図の半導体
装置１に比べて高い密度で実装することが可能となる。
またプリント回路基板上の電極には、露出部１３ｂ−＋
と延出部１３ｂ−２との両者の部分で半田付けされるた
め、半導体装置１０は十分に堅固に実装される。
と延出部１３ｂ−２との両者の部分で半田付けされるた
め、半導体装置１０は十分に堅固に実装される。
延出部１３ｔ）−２にはモールド後のプレス加工は必要
でなく、第１３図に示す半導体装置４に比べると、少な
い加工工数で、しかも複雑なプレス金型を使用すること
なく安価に製造される。
でなく、第１３図に示す半導体装置４に比べると、少な
い加工工数で、しかも複雑なプレス金型を使用すること
なく安価に製造される。
また、延出部１３ｂ−２は、実装の際には治具により押
圧される部分として、実装後は応力吸収部として機能す
るが、必ずしも不可欠の部分ではなく、場合によっては
省略してもよい。この延出部１３ｔ）−２を無くした場
合には、実装密度を更に向上させることが可能となる。
圧される部分として、実装後は応力吸収部として機能す
るが、必ずしも不可欠の部分ではなく、場合によっては
省略してもよい。この延出部１３ｔ）−２を無くした場
合には、実装密度を更に向上させることが可能となる。
第２図に示すように、リード１３は屈曲しており、他端
側１３ｂから一端側１３ａまでのリード１３に沿う距１
！１ｔ２＋は、リードが直線である場合に比べて長い。
側１３ｂから一端側１３ａまでのリード１３に沿う距１
！１ｔ２＋は、リードが直線である場合に比べて長い。
また第３図に示すように、サポートパー１６も屈曲して
おり、この端より半導体チップ１１までのサポートパー
に沿う距離２２も、サポートパーが直線である場合に比
べて長い。この長さＪｌ＋ 、 ｆ！、ｚが長い分だけ
、これに沿って侵入する水分の侵入深さを抑制出来、半
導体装置１０は、優れた耐湿性を有する。
おり、この端より半導体チップ１１までのサポートパー
に沿う距離２２も、サポートパーが直線である場合に比
べて長い。この長さＪｌ＋ 、 ｆ！、ｚが長い分だけ
、これに沿って侵入する水分の侵入深さを抑制出来、半
導体装置１０は、優れた耐湿性を有する。
リード１３及びサポートパー１６は、第２図及び第３図
に示すように屈曲してあり、半導体デツプ１１は樹脂パ
ッケージ１５の中心位置で封止されている。
に示すように屈曲してあり、半導体デツプ１１は樹脂パ
ッケージ１５の中心位置で封止されている。
次に上記半導体装置１０の製造方法について説明する。
まず、ステージ１２．リード１３．サポートパー１６を
備えたリードフレームの製造工程について説明する。
備えたリードフレームの製造工程について説明する。
第６図（Ａ）、（Ｂ）、（Ｃ）は四段階のプレス工程を
杼て完成したリードフレーム２０を示す。
杼て完成したリードフレーム２０を示す。
第７図（Ａ）、（Ｂ）は第１番目のプレス（打抜き）加
工後のリードフレーム２ＯＡを示す。
工後のリードフレーム２ＯＡを示す。
２１は矩形状のステージ・リード形成予定部であり、そ
の四隅の個所が細幅のベントパー２２゜２３．２４．２
５により、両側のフレーム本体２６．２７につながって
いる。更にフレーム本体２６．２７にも、スリット２８
．２９により相対的に形成された細幅のベントパー３０
．３１が形成しである。ステージ・リード形成予定部２
１の中央より第７図（Ａ）中上下に延出しているサポー
トパー１６の一部の先端が、夫々ベントパー３０．３１
につながっている。
の四隅の個所が細幅のベントパー２２゜２３．２４．２
５により、両側のフレーム本体２６．２７につながって
いる。更にフレーム本体２６．２７にも、スリット２８
．２９により相対的に形成された細幅のベントパー３０
．３１が形成しである。ステージ・リード形成予定部２
１の中央より第７図（Ａ）中上下に延出しているサポー
トパー１６の一部の先端が、夫々ベントパー３０．３１
につながっている。
ステージ・リード形成予定部２１の第７図（Ａ）中左右
寄りの個所には、リードの前記他端側１３ｂ（第２図参
照）を形成する複数の開口窓３２が形成してあり、且つ
左右端にはタイバー３３．３４が残置形成しである。
寄りの個所には、リードの前記他端側１３ｂ（第２図参
照）を形成する複数の開口窓３２が形成してあり、且つ
左右端にはタイバー３３．３４が残置形成しである。
このリードフレーム２ＯＡに第２番目のプレス（成形）
加工を施し、第７図（Ｃ）、（Ｄ）に示すように、ステ
ージ・リード形成予定部２１が上方に台状とされたリー
ドフレーム２０Ｂを１ｑる。
加工を施し、第７図（Ｃ）、（Ｄ）に示すように、ステ
ージ・リード形成予定部２１が上方に台状とされたリー
ドフレーム２０Ｂを１ｑる。
３５は台状部３６．３７．３８．３９は傾斜部である。
台状部３５の形成に伴ってステージ・リード形成予定部
２１の周縁部は中央に引き寄せられる。このときベント
パー２２〜２５．３０．３１が第７図（Ｃ）に示すよう
に屈曲して応力を吸収し、ステージ・リード形成予定部
２１はこ）に応力が残留しない状態で台状とされる。
２１の周縁部は中央に引き寄せられる。このときベント
パー２２〜２５．３０．３１が第７図（Ｃ）に示すよう
に屈曲して応力を吸収し、ステージ・リード形成予定部
２１はこ）に応力が残留しない状態で台状とされる。
次に、このリードフレーム２０Ｂの台状部３５に第３番
目のプレス（打抜き）加工を施し、第７図（Ｅ）、（Ｆ
）に示すように、リード１３の一端側１３ａ、ステージ
１２．及びサポートパー１６の中央部が形成されたリー
ドフレーム２０Ｃを得る。
目のプレス（打抜き）加工を施し、第７図（Ｅ）、（Ｆ
）に示すように、リード１３の一端側１３ａ、ステージ
１２．及びサポートパー１６の中央部が形成されたリー
ドフレーム２０Ｃを得る。
次にこのリードフレーム２０Ｃのサポートパー１６に第
４番目のプレス（成形）加工を施し、第６図（Ａ）、（
Ｂ）、（Ｃ）に示すリードフレーム２０を得る。４０．
４１は傾斜部である。
４番目のプレス（成形）加工を施し、第６図（Ａ）、（
Ｂ）、（Ｃ）に示すリードフレーム２０を得る。４０．
４１は傾斜部である。
第６図（Ａ＞、（Ｂ）に示すように、リード１３は高さ
方向に屈曲している。こ）でリード１３の一端側１３ａ
は、上記ようにペン１〜バー２２〜２５．３０．３１の
屈曲を伴って形成された台状部３５を打ち扱いて形成さ
れているため、各リード１３は残留応力が無い状態で形
成され、然して残留応力に因る狂いを起こすことなく高
精度に形成され、後述するワイヤボンディングの際にボ
ンディングミスは起こらない。
方向に屈曲している。こ）でリード１３の一端側１３ａ
は、上記ようにペン１〜バー２２〜２５．３０．３１の
屈曲を伴って形成された台状部３５を打ち扱いて形成さ
れているため、各リード１３は残留応力が無い状態で形
成され、然して残留応力に因る狂いを起こすことなく高
精度に形成され、後述するワイヤボンディングの際にボ
ンディングミスは起こらない。
また第６図（Ａ）、（Ｃ）に示すように、ステージ１２
はリード１３の一端側１３ａより一段低く形成しである
。
はリード１３の一端側１３ａより一段低く形成しである
。
次に、第８図（Ａ）、（Ｂ）に示すように、リードフレ
ーム２０のステージ１２上に半導体チップ１１を固着し
、半導体デツプ１１の電極部とこれを囲むように配され
ているリード１３の一端側１３ａとの間をワイヤ１４で
接続する。リード１３の一端側１３ａは前記のように高
′Ｍ麿に形成されているため、ワイヤボンディングはボ
ンディングミスを起こすことなく行なわれる。
ーム２０のステージ１２上に半導体チップ１１を固着し
、半導体デツプ１１の電極部とこれを囲むように配され
ているリード１３の一端側１３ａとの間をワイヤ１４で
接続する。リード１３の一端側１３ａは前記のように高
′Ｍ麿に形成されているため、ワイヤボンディングはボ
ンディングミスを起こすことなく行なわれる。
次いで、リードフレーム２０を金型にセットし、第８図
（Ａ）、（Ｂ）、（Ｃ）で示すように樹脂成形して、半
導体チップ１１．及びリード１３等を封止する。
（Ａ）、（Ｂ）、（Ｃ）で示すように樹脂成形して、半
導体チップ１１．及びリード１３等を封止する。
次に、金型より取り出されたリードフレーム２０と樹脂
パッケージ１５とが一体化されたちのに、第９図（Ａ＞
、（Ｂ）、（Ｃ）に示すようにリード１３の他端側１３
ｂに半田揚げ（フェースボンド）してこの下面に半田１
７を盛る。
パッケージ１５とが一体化されたちのに、第９図（Ａ＞
、（Ｂ）、（Ｃ）に示すようにリード１３の他端側１３
ｂに半田揚げ（フェースボンド）してこの下面に半田１
７を盛る。
最後に、第８図（Ａ）及び第９図（Ａ）、（８）、（Ｃ
）に示すように、切断線４２〜４５に沿ってリード１３
及びサポートパー１６を切断する。
）に示すように、切断線４２〜４５に沿ってリード１３
及びサポートパー１６を切断する。
リード１３については、タイバー３３．３４の内側の個
所で切断され、サポートパー１６については樹脂パッケ
ージ１５の長手方向上両端の位置で切断される。
所で切断され、サポートパー１６については樹脂パッケ
ージ１５の長手方向上両端の位置で切断される。
これにより、第１図乃至第５図に示す半導体装置１０が
得られる。
得られる。
第１０図及び第１１図は夫々本発明の他の実施例になる
表面実装型半導体装置５０を示す。各図中、第２図及び
第３図に示す構成部分と実質上対応する部分には同一符
号を付し、その説明を省略する。
表面実装型半導体装置５０を示す。各図中、第２図及び
第３図に示す構成部分と実質上対応する部分には同一符
号を付し、その説明を省略する。
この半導体装置５０は、ステージ１２をリード１３より
上方に形成して、半導体チップ１１をステージ１２の下
面に固着してなる構成である。
上方に形成して、半導体チップ１１をステージ１２の下
面に固着してなる構成である。
本発明によれば、リードのうち端子となる部分が樹脂パ
ッケージの底面に露出してなる構成であるため、リード
の樹脂パッケージより側方への張り出しを極く短くし得
、更にはこの張り出しを無くすることも出来、これより
実装密度の向上を図り得る構造を実現出来、またリード
の張り出し部の曲げ加工が不要であり、このための金型
も不要となり、製造コストの低減を図ることが出来、ま
たリードは樹脂パッケージ内で高さ方向に屈曲しである
ため、半導体チップはリードの一端に対応する個所で完
全に樹脂により封止しされ得るという特長を有する。
ッケージの底面に露出してなる構成であるため、リード
の樹脂パッケージより側方への張り出しを極く短くし得
、更にはこの張り出しを無くすることも出来、これより
実装密度の向上を図り得る構造を実現出来、またリード
の張り出し部の曲げ加工が不要であり、このための金型
も不要となり、製造コストの低減を図ることが出来、ま
たリードは樹脂パッケージ内で高さ方向に屈曲しである
ため、半導体チップはリードの一端に対応する個所で完
全に樹脂により封止しされ得るという特長を有する。
第１図は本発明の表面実装型半導体装置の一実施例の斜
視図、 第２図及び第３図は夫々第１図の半導体装置の内部の構
造を示す。第１図中■−■線、及び■−■線に沿う断面
矢視図、 第４図及び第５図は夫々第１図の半導体装置の平面図及
び底面図、 第６図（Ａ）はリードフレームの平面図、第６図ＣＢ）
、（Ｃ）は夫々第６図（Ａ）中ＶＩＢ−ＶＩＢ線、及び
ＶＩＣ−ＶＩＣｍｍに沿う断面矢視図、 第７図（Ａ）乃至（Ｆ）は第６図のリードフレームを製
造する工程を説明する図、 第８図＜Ａ）は第６図（Ａ）のリードフレームに半導体
チップが固着されワイヤボンディングされた状態の平面
図、 第８図（Ｂ）、（Ｃ）は夫々第８図（Ａ）中■Ｂ−■Ｂ
線、及び■Ｃ−■Ｃ線に沿う断面矢視図、 第９図（Ａ）、（Ｂ）、（Ｃ）は夫々樹脂成形、して半
田揚げした後の状態の一部を拡大して示す平面図、断面
図、底面図、 第１０図及び第１１図は夫々本発明の表面実装型半導体
装置の別の実施例の、第２図及び第３図に対応する断面
図、 第１２図及び第１３図は夫々従来の表面実装型半導体装
置の各個の斜視図である。 図中において、 １０．５０は表面実装型半導体装置、 １１は半導体チップ、 １２はステージ、 １３はリード、 １３ａは一端側、 １３ｂは他端側、 １３ｂ−＋は露出部、 １３ｂ ２は延出部、 １４はワイヤ、 １５は樹脂パッケージ、 １５ａは底面、 １６はサポートバー、 １７は半田、 １８は端子、 ２０は完成したリードフレーム、 ２０Ａ〜２０Ｃはリードフレーム、 ２１はステージ・リード形成予定部、 ２２〜２５．３０．３１はベントバー、２６、．２７は
フレーム本体′、 ２８．２９はスリット、 ３２は間口窓、 ３３．３４はタイバー、 ３５は台状部、 ３６〜４１は傾斜部、 ４２〜４５は切断線である。 ・・〜ご、−・ “−７′ 第１図 嘗づ圓申ト■暉１１刀つ斡ｌ大罠Σ 第２図 ＋１−に７Ｌ−−ム１ホイ因 第６図 ０Ａ （Ｂ） （Ａ） １１−Ｙフレームリ製樹ｔ＝イ１１１炉ｙ呵オる図（Ｃ
） （Ａ）第８図 第９図 呈署幻灸挨量１１陣畳 第０図 ±
視図、 第２図及び第３図は夫々第１図の半導体装置の内部の構
造を示す。第１図中■−■線、及び■−■線に沿う断面
矢視図、 第４図及び第５図は夫々第１図の半導体装置の平面図及
び底面図、 第６図（Ａ）はリードフレームの平面図、第６図ＣＢ）
、（Ｃ）は夫々第６図（Ａ）中ＶＩＢ−ＶＩＢ線、及び
ＶＩＣ−ＶＩＣｍｍに沿う断面矢視図、 第７図（Ａ）乃至（Ｆ）は第６図のリードフレームを製
造する工程を説明する図、 第８図＜Ａ）は第６図（Ａ）のリードフレームに半導体
チップが固着されワイヤボンディングされた状態の平面
図、 第８図（Ｂ）、（Ｃ）は夫々第８図（Ａ）中■Ｂ−■Ｂ
線、及び■Ｃ−■Ｃ線に沿う断面矢視図、 第９図（Ａ）、（Ｂ）、（Ｃ）は夫々樹脂成形、して半
田揚げした後の状態の一部を拡大して示す平面図、断面
図、底面図、 第１０図及び第１１図は夫々本発明の表面実装型半導体
装置の別の実施例の、第２図及び第３図に対応する断面
図、 第１２図及び第１３図は夫々従来の表面実装型半導体装
置の各個の斜視図である。 図中において、 １０．５０は表面実装型半導体装置、 １１は半導体チップ、 １２はステージ、 １３はリード、 １３ａは一端側、 １３ｂは他端側、 １３ｂ−＋は露出部、 １３ｂ ２は延出部、 １４はワイヤ、 １５は樹脂パッケージ、 １５ａは底面、 １６はサポートバー、 １７は半田、 １８は端子、 ２０は完成したリードフレーム、 ２０Ａ〜２０Ｃはリードフレーム、 ２１はステージ・リード形成予定部、 ２２〜２５．３０．３１はベントバー、２６、．２７は
フレーム本体′、 ２８．２９はスリット、 ３２は間口窓、 ３３．３４はタイバー、 ３５は台状部、 ３６〜４１は傾斜部、 ４２〜４５は切断線である。 ・・〜ご、−・ “−７′ 第１図 嘗づ圓申ト■暉１１刀つ斡ｌ大罠Σ 第２図 ＋１−に７Ｌ−−ム１ホイ因 第６図 ０Ａ （Ｂ） （Ａ） １１−Ｙフレームリ製樹ｔ＝イ１１１炉ｙ呵オる図（Ｃ
） （Ａ）第８図 第９図 呈署幻灸挨量１１陣畳 第０図 ±
Claims (1)
- 【特許請求の範囲】 （１）半導体チップ（１１）と、 該半導体チップ（１１）が固着されたステージ（１２）
と、 夫々の一端側（１３ａ）が該半導体チップ （１１）とワイヤ接続された複数のリード（１３）と、 該半導体チップ（１１）を、上記ステージ （１２）及び上記複数のリード（１３）と共に封止する
樹脂パッケージ（１５）とよりなり、該複数のリード（
１３）は、該樹脂パッケージ（１５）内でこの高さ方向
に屈曲してあり、夫々の他端側（１３ｂ）が端子（１８
）として該樹脂パッケージ（１５）の底面（１５ａ）に
露出してなる構成としたことを特徴とする表面実装型半
導体装置。 （２）リードフレーム（２０Ａ）をプレス加工して、リ
ード（１３）を段状に形成すると共にステージ（１２）
を形成する工程と、 半導体チップ（１１）と該ステージ（１２）に固着して
該半導体チップ（１１）と上記リード（１３）の一端側
（１３ａ）との間にワイヤ（１４）を接続する工程と、 該半導体チップ（１１）を取り囲み、該リードの他端側
（１３ｂ）が樹脂パッケージ（１５）の底面（１５ａ）
より露出するように樹脂封止する工程とよりなることを
特徴とする表面実装型半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61160273A JPS6315453A (ja) | 1986-07-08 | 1986-07-08 | 表面実装型半導体装置及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61160273A JPS6315453A (ja) | 1986-07-08 | 1986-07-08 | 表面実装型半導体装置及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6315453A true JPS6315453A (ja) | 1988-01-22 |
Family
ID=15711429
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61160273A Pending JPS6315453A (ja) | 1986-07-08 | 1986-07-08 | 表面実装型半導体装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6315453A (ja) |
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02298057A (ja) * | 1989-05-12 | 1990-12-10 | Sanyo Electric Co Ltd | リードフレームとその加工方法、および半導体装置の製法 |
| JPH02305456A (ja) * | 1989-05-19 | 1990-12-19 | Sanyo Electric Co Ltd | リードフレームとその加工方法、および半導体装置の製法 |
| EP0623954A1 (en) * | 1993-05-07 | 1994-11-09 | AT&T Corp. | Molded plastic packaging of electronic devices |
| US5519251A (en) * | 1992-10-20 | 1996-05-21 | Fujitsu Limited | Semiconductor device and method of producing the same |
| US5760471A (en) * | 1994-04-20 | 1998-06-02 | Fujitsu Limited | Semiconductor device having an inner lead extending over a central portion of a semiconductor device sealed in a plastic package and an outer lead exposed to the outside of a side face of the plastic package |
| US5801439A (en) * | 1994-04-20 | 1998-09-01 | Fujitsu Limited | Semiconductor device and semiconductor device unit for a stack arrangement |
| EP0999591A1 (en) * | 1998-11-05 | 2000-05-10 | Texas Instruments Incorporated | Semiconductor package |
| US6084309A (en) * | 1992-10-20 | 2000-07-04 | Fujitsu Limited | Semiconductor device and semiconductor device mounting structure |
| US6175150B1 (en) * | 1997-04-17 | 2001-01-16 | Nec Corporation | Plastic-encapsulated semiconductor device and fabrication method thereof |
| US6462424B1 (en) | 1992-10-20 | 2002-10-08 | Fujitsu Limited | Semiconductor device, method of producing semiconductor device and semiconductor device mounting structure |
| JP2007048993A (ja) * | 2005-08-11 | 2007-02-22 | Mitsubishi Electric Corp | 半導体デバイスおよびその製造方法 |
| JP2016001763A (ja) * | 1999-06-30 | 2016-01-07 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
-
1986
- 1986-07-08 JP JP61160273A patent/JPS6315453A/ja active Pending
Cited By (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02298057A (ja) * | 1989-05-12 | 1990-12-10 | Sanyo Electric Co Ltd | リードフレームとその加工方法、および半導体装置の製法 |
| JPH02305456A (ja) * | 1989-05-19 | 1990-12-19 | Sanyo Electric Co Ltd | リードフレームとその加工方法、および半導体装置の製法 |
| US5773313A (en) * | 1992-10-20 | 1998-06-30 | Fujitsu Limited | Semiconductor device and method of producing the same |
| US5519251A (en) * | 1992-10-20 | 1996-05-21 | Fujitsu Limited | Semiconductor device and method of producing the same |
| US6084309A (en) * | 1992-10-20 | 2000-07-04 | Fujitsu Limited | Semiconductor device and semiconductor device mounting structure |
| US6462424B1 (en) | 1992-10-20 | 2002-10-08 | Fujitsu Limited | Semiconductor device, method of producing semiconductor device and semiconductor device mounting structure |
| US5548087A (en) * | 1993-05-07 | 1996-08-20 | At&T Corp. | Molded plastic packaging of electronic devices |
| EP0623954A1 (en) * | 1993-05-07 | 1994-11-09 | AT&T Corp. | Molded plastic packaging of electronic devices |
| US5760471A (en) * | 1994-04-20 | 1998-06-02 | Fujitsu Limited | Semiconductor device having an inner lead extending over a central portion of a semiconductor device sealed in a plastic package and an outer lead exposed to the outside of a side face of the plastic package |
| US5801439A (en) * | 1994-04-20 | 1998-09-01 | Fujitsu Limited | Semiconductor device and semiconductor device unit for a stack arrangement |
| US6175150B1 (en) * | 1997-04-17 | 2001-01-16 | Nec Corporation | Plastic-encapsulated semiconductor device and fabrication method thereof |
| EP0999591A1 (en) * | 1998-11-05 | 2000-05-10 | Texas Instruments Incorporated | Semiconductor package |
| JP2016001763A (ja) * | 1999-06-30 | 2016-01-07 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
| US9484288B2 (en) | 1999-06-30 | 2016-11-01 | Renesas Technology Corporation | Semiconductor device and a method of manufacturing the same and a mounting structure of a semiconductor device |
| JP2007048993A (ja) * | 2005-08-11 | 2007-02-22 | Mitsubishi Electric Corp | 半導体デバイスおよびその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4731021B2 (ja) | 半導体装置の製造方法および半導体装置 | |
| JP2509595B2 (ja) | 電子構成要素のパツケ−ジおよびその製造方法 | |
| KR100302593B1 (ko) | 반도체패키지및그제조방법 | |
| US5554886A (en) | Lead frame and semiconductor package with such lead frame | |
| KR100445073B1 (ko) | 듀얼 다이 패키지 | |
| JPS6315453A (ja) | 表面実装型半導体装置及びその製造方法 | |
| JPH06125021A (ja) | 面実装型ダイオード | |
| CN212182312U (zh) | 半导体封装件 | |
| KR100319616B1 (ko) | 리드프레임 및 이를 이용한 버텀리드 반도체패키지 | |
| JP4342013B2 (ja) | 超高集積回路のｂｌｐスタック及びその製造方法 | |
| US10840171B2 (en) | Integrated circuit package including inward bent leads | |
| JP3670371B2 (ja) | 半導体装置およびその製造方法 | |
| JPH05343610A (ja) | 混成集積回路装置 | |
| US6329707B1 (en) | Twin transistor device with improved collector-base isolation | |
| JPH09129798A (ja) | 電子部品およびその製法 | |
| JPH06252326A (ja) | 多端子部品、配線基板、多端子部品の実装構造 | |
| JPS635239Y2 (ja) | ||
| KR100253393B1 (ko) | 반도체 패키지 | |
| JP2772897B2 (ja) | リ−ドフレ−ム、およびリ−ドフレ−ムを用いた接続端子の作製方法 | |
| KR100507131B1 (ko) | 엠씨엠 볼 그리드 어레이 패키지 형성 방법 | |
| JPH07122701A (ja) | 半導体装置およびその製造方法ならびにｐｇａ用リードフレーム | |
| JPS6070752A (ja) | 半導体装置の製造方法 | |
| KR100226773B1 (ko) | 반도체 소자의 패키지 | |
| KR100721274B1 (ko) | 반도체 칩 조립체의 형성 방법 | |
| JPH04119645A (ja) | 半導体素子の製造方法 |