JP3209696B2 - 電子部品の製造方法 - Google Patents
電子部品の製造方法Info
- Publication number
- JP3209696B2 JP3209696B2 JP04534797A JP4534797A JP3209696B2 JP 3209696 B2 JP3209696 B2 JP 3209696B2 JP 04534797 A JP04534797 A JP 04534797A JP 4534797 A JP4534797 A JP 4534797A JP 3209696 B2 JP3209696 B2 JP 3209696B2
- Authority
- JP
- Japan
- Prior art keywords
- resin
- lead
- electronic component
- manufacturing
- lead frame
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
Landscapes
- Moulds For Moulding Plastics Or The Like (AREA)
- Injection Moulding Of Plastics Or The Like (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
- Lead Frames For Integrated Circuits (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、樹脂封止パッケー
ジ型の電子部品の製造方法に関し、特に表面実装技術に
適合した電子部品の製造方法に関するものである。
ジ型の電子部品の製造方法に関し、特に表面実装技術に
適合した電子部品の製造方法に関するものである。
【０００２】
【従来の技術】表面実装型の電子部品が知られている。
図２２は、半導体チップ（電子素子）を内蔵した従来の
表面実装型電子部品の外観を示している。図２２の電子
部品７０は、薄くかつ細長い第１〜第３リード７１，７
２，７３を有するものである。これら３本のリード７
１，７２，７３は、半導体チップを封止した直方体状の
樹脂７４の対向二側面からそれぞれ水平方向に延出し、
かつ折り曲げ加工が施されてＬ字型に屈曲している。樹
脂７４の底面寸法は１．６ｍｍ×０．８ｍｍであり、樹
脂７４からの３本のリード７１，７２，７３の水平方向
の突出寸法は各々０．４〜０．６ｍｍである。リードス
タンドオフ規格は、プリント基板への電子部品７０の実
装の際のリード７１，７２，７３の半田付け不良（半田
未付着）を防止すべく、樹脂７４の底面がプリント基板
から０〜０．１ｍｍだけ浮くことを要求している。
図２２は、半導体チップ（電子素子）を内蔵した従来の
表面実装型電子部品の外観を示している。図２２の電子
部品７０は、薄くかつ細長い第１〜第３リード７１，７
２，７３を有するものである。これら３本のリード７
１，７２，７３は、半導体チップを封止した直方体状の
樹脂７４の対向二側面からそれぞれ水平方向に延出し、
かつ折り曲げ加工が施されてＬ字型に屈曲している。樹
脂７４の底面寸法は１．６ｍｍ×０．８ｍｍであり、樹
脂７４からの３本のリード７１，７２，７３の水平方向
の突出寸法は各々０．４〜０．６ｍｍである。リードス
タンドオフ規格は、プリント基板への電子部品７０の実
装の際のリード７１，７２，７３の半田付け不良（半田
未付着）を防止すべく、樹脂７４の底面がプリント基板
から０〜０．１ｍｍだけ浮くことを要求している。
【０００３】図２３は、上記電子部品７０の製造に用い
られる従来のリードフレームの平面図である。図２３の
リードフレーム８０は、均一な厚みを有する矩形の金属
板で構成されており、リード形成部８１を外枠８２で囲
んだものである。外枠８２の対向二辺を連結するように
桟部８３が形成され、かつ複数組のリード部７１，７
２，７３が外枠８２の対向二辺からそれぞれ延出してい
る。該複数組のリード部７１，７２，７３は、リードフ
レーム８０の長手方向に沿って３．０〜４．０ｍｍピッ
チで一次元配置されている。
られる従来のリードフレームの平面図である。図２３の
リードフレーム８０は、均一な厚みを有する矩形の金属
板で構成されており、リード形成部８１を外枠８２で囲
んだものである。外枠８２の対向二辺を連結するように
桟部８３が形成され、かつ複数組のリード部７１，７
２，７３が外枠８２の対向二辺からそれぞれ延出してい
る。該複数組のリード部７１，７２，７３は、リードフ
レーム８０の長手方向に沿って３．０〜４．０ｍｍピッ
チで一次元配置されている。
【０００４】上記電子部品７０の製造方法すなわち組み
立てプロセスは、ダイ・ボンディング工程と、ワイヤー
・ボンディング工程と、モールド封止工程と、バリ取り
工程と、外装処理工程と、トリミング工程と、フォーミ
ング工程とを含むものである。ダイ・ボンディング工程
では、図２３のリードフレーム８０のうちの個々の第１
リード部７１の先端部上に、半導体チップが導電性接着
剤を用いて固定される。ワイヤー・ボンディング工程で
は、個々の半導体チップ上の２電極と第２及び第３リー
ド部７２，７３の各々の先端部との間がＡｕワイヤー
（金細線）で電気的に接続される。モールド封止工程で
は、トランスファ・モールドのための金型を用いて、個
々の半導体チップと、Ａｕワイヤーと、リード部７１，
７２，７３の先端部とが樹脂７４で一体的に封止され
る。このモールド封止工程において上型と下型との間に
形成される複数のキャビティは、リードフレーム８０の
長手方向に沿って一次元配置され、かつ互いに隔絶され
ている。すなわち、共通のランナーから個別のゲートを
介して各キャビティへ樹脂が注入される。モールド封止
工程完了後のリードフレーム８０を図２４に示す。バリ
取り工程では、モールド封止工程で金型とリードフレー
ム８０との微細な隙間からリード部７１，７２，７３の
上にはみ出した樹脂のバリが除去される。外装処理工程
では、個々の樹脂７４から延出したリード部７１，７
２，７３に半田メッキ処理が施される。その前工程のバ
リ取りは、半田メッキ処理が円滑に行なわれるために不
可欠である。トリミング工程では、個々の電子部品７０
を取り分けるように、リード部７１，７２，７３が切断
される。フォーミング工程では、図２２に示すように、
個々のリード７１，７２，７３に所要の折り曲げ加工が
施される。
立てプロセスは、ダイ・ボンディング工程と、ワイヤー
・ボンディング工程と、モールド封止工程と、バリ取り
工程と、外装処理工程と、トリミング工程と、フォーミ
ング工程とを含むものである。ダイ・ボンディング工程
では、図２３のリードフレーム８０のうちの個々の第１
リード部７１の先端部上に、半導体チップが導電性接着
剤を用いて固定される。ワイヤー・ボンディング工程で
は、個々の半導体チップ上の２電極と第２及び第３リー
ド部７２，７３の各々の先端部との間がＡｕワイヤー
（金細線）で電気的に接続される。モールド封止工程で
は、トランスファ・モールドのための金型を用いて、個
々の半導体チップと、Ａｕワイヤーと、リード部７１，
７２，７３の先端部とが樹脂７４で一体的に封止され
る。このモールド封止工程において上型と下型との間に
形成される複数のキャビティは、リードフレーム８０の
長手方向に沿って一次元配置され、かつ互いに隔絶され
ている。すなわち、共通のランナーから個別のゲートを
介して各キャビティへ樹脂が注入される。モールド封止
工程完了後のリードフレーム８０を図２４に示す。バリ
取り工程では、モールド封止工程で金型とリードフレー
ム８０との微細な隙間からリード部７１，７２，７３の
上にはみ出した樹脂のバリが除去される。外装処理工程
では、個々の樹脂７４から延出したリード部７１，７
２，７３に半田メッキ処理が施される。その前工程のバ
リ取りは、半田メッキ処理が円滑に行なわれるために不
可欠である。トリミング工程では、個々の電子部品７０
を取り分けるように、リード部７１，７２，７３が切断
される。フォーミング工程では、図２２に示すように、
個々のリード７１，７２，７３に所要の折り曲げ加工が
施される。
【０００５】
【発明が解決しようとする課題】上記従来の電子部品７
０は、樹脂７４の側面から突出した細長いリード７１，
７２，７３を有していた。したがって、個々の電子部品
７０が半導体チップ（電子素子）に比べてかなり大きな
面積を占める結果、プリント基板への実装密度をあまり
上げられない問題があった。また、樹脂７４から突出し
たリード７１，７２，７３が脆弱であるため、プリント
基板への電子部品７０の実装の際に予期しないリード変
形が生じ、その結果半田付け不良が発生することがあっ
た。
０は、樹脂７４の側面から突出した細長いリード７１，
７２，７３を有していた。したがって、個々の電子部品
７０が半導体チップ（電子素子）に比べてかなり大きな
面積を占める結果、プリント基板への実装密度をあまり
上げられない問題があった。また、樹脂７４から突出し
たリード７１，７２，７３が脆弱であるため、プリント
基板への電子部品７０の実装の際に予期しないリード変
形が生じ、その結果半田付け不良が発生することがあっ
た。
【０００６】上記従来の電子部品７０の製造方法は、バ
リ取り工程と、フォーミング工程とを必要とした。バリ
取り工程は、製品に何の付加価値をも生み出さないもの
であるので、省略が望まれる工程である。フォーミング
工程では、樹脂７４から突出したリード７１，７２，７
３が脆弱であるため、予期しないリード変形や、リード
切れが発生する問題があった。また、フォーミング工程
でリードスタンドオフ規格を常に満たすことは難しく、
歩留まりの低下が問題となっていた。
リ取り工程と、フォーミング工程とを必要とした。バリ
取り工程は、製品に何の付加価値をも生み出さないもの
であるので、省略が望まれる工程である。フォーミング
工程では、樹脂７４から突出したリード７１，７２，７
３が脆弱であるため、予期しないリード変形や、リード
切れが発生する問題があった。また、フォーミング工程
でリードスタンドオフ規格を常に満たすことは難しく、
歩留まりの低下が問題となっていた。
【０００７】上記従来のリードフレーム８０は、複数組
のリード部７１，７２，７３が大きいピッチで一次元配
置されていたので、１枚のリードフレーム８０から取れ
る電子部品７０の数が少なく、リードフレーム８０を構
成する金属材料の利用効率が悪いという問題があった。
のリード部７１，７２，７３が大きいピッチで一次元配
置されていたので、１枚のリードフレーム８０から取れ
る電子部品７０の数が少なく、リードフレーム８０を構
成する金属材料の利用効率が悪いという問題があった。
【０００８】上記従来の金型は、上記リードフレーム８
０に対応した大きいピッチで一次元配置された複数のキ
ャビティを上型と下型との間に形成するものであったの
で、１回のモールド封止工程で取れる電子部品７０の数
が少なく、生産性が悪いという問題があった。
０に対応した大きいピッチで一次元配置された複数のキ
ャビティを上型と下型との間に形成するものであったの
で、１回のモールド封止工程で取れる電子部品７０の数
が少なく、生産性が悪いという問題があった。
【０００９】本発明の目的は、バリ取り工程とフォーミ
ング工程とを省略できる生産性の高い樹脂封止パッケー
ジ型電子部品の製造方法を提供することにある。
ング工程とを省略できる生産性の高い樹脂封止パッケー
ジ型電子部品の製造方法を提供することにある。
【００１０】
【課題を解決するための手段】上記目的を達成するため
に、本発明の電子部品の製造方法は、リード部を有する
板状のリードフレームの上に電子素子を固定する工程
と、電子素子をリード部に電気的に接続する工程と、電
子素子とリード部とを樹脂で一体的に封止する工程と、
電子部品のパッケージ側面に樹脂切断面とリード切断面
とが同時に形成されるようにリードフレームを樹脂とと
もに切断する工程とを備えた構成を採用したものであ
る。この構成によれば、パッケージ側面に樹脂切断面と
リード切断面とが同時に形成されるので、バリ取り工程
を省略できる。また、従来とは違って細長いリードに折
り曲げ加工を施すフォーミング工程は不要であるから、
歩留まりが向上する。
に、本発明の電子部品の製造方法は、リード部を有する
板状のリードフレームの上に電子素子を固定する工程
と、電子素子をリード部に電気的に接続する工程と、電
子素子とリード部とを樹脂で一体的に封止する工程と、
電子部品のパッケージ側面に樹脂切断面とリード切断面
とが同時に形成されるようにリードフレームを樹脂とと
もに切断する工程とを備えた構成を採用したものであ
る。この構成によれば、パッケージ側面に樹脂切断面と
リード切断面とが同時に形成されるので、バリ取り工程
を省略できる。また、従来とは違って細長いリードに折
り曲げ加工を施すフォーミング工程は不要であるから、
歩留まりが向上する。
【００１１】更に具体的には、樹脂封止パッケージ型の
複数の電子部品を効率良く製造するために、格子状に形
成された桟部と、該桟部により縦横に二次元配置された
複数の格子空間の各々へ延出する複数組のリード部とを
有する板状のリードフレームの上において、複数の電子
素子を各々前記複数の格子空間のうちの対応する格子空
間に固定する工程と、前記複数の電子素子の各々を前記
複数組のリード部のうちの対応するリード部に電気的に
接続する工程と、前記複数の電子素子と、前記複数組の
リード部とを樹脂部で樹脂封止するとともに、前記樹脂
部が樹脂で連結されるように前記桟部を付加的な樹脂部
で樹脂封止する工程と、前記リードフレームの前記複数
組のリード部が前記桟部からそれぞれ切り離されるよう
に、かつ前記複数の電子部品の個々のパッケージ側面に
樹脂切断面とリード切断面とが同時に形成されるよう
に、前記付加的な樹脂部を挟んで互いに隣接する前記樹
脂部の間を切断する工程とを備えた方法を採用し、前記
樹脂部と前記付加的な樹脂部の間の樹脂には溝底幅より
広い上溝幅を有する複数の溝が形成され、当該複数の溝
が前記切断工程におけるダイシングのための刃をガイド
することとする。
複数の電子部品を効率良く製造するために、格子状に形
成された桟部と、該桟部により縦横に二次元配置された
複数の格子空間の各々へ延出する複数組のリード部とを
有する板状のリードフレームの上において、複数の電子
素子を各々前記複数の格子空間のうちの対応する格子空
間に固定する工程と、前記複数の電子素子の各々を前記
複数組のリード部のうちの対応するリード部に電気的に
接続する工程と、前記複数の電子素子と、前記複数組の
リード部とを樹脂部で樹脂封止するとともに、前記樹脂
部が樹脂で連結されるように前記桟部を付加的な樹脂部
で樹脂封止する工程と、前記リードフレームの前記複数
組のリード部が前記桟部からそれぞれ切り離されるよう
に、かつ前記複数の電子部品の個々のパッケージ側面に
樹脂切断面とリード切断面とが同時に形成されるよう
に、前記付加的な樹脂部を挟んで互いに隣接する前記樹
脂部の間を切断する工程とを備えた方法を採用し、前記
樹脂部と前記付加的な樹脂部の間の樹脂には溝底幅より
広い上溝幅を有する複数の溝が形成され、当該複数の溝
が前記切断工程におけるダイシングのための刃をガイド
することとする。
【００１２】
【発明の実施の形態】以下、図面を参照しながら、本発
明の具体例を詳細に説明する。
明の具体例を詳細に説明する。
【００１３】図１〜図４は、本発明に係る表面実装型電
子部品の外観及び内部構造を示している。図１は平面
図、図２は正面図、図３はＩＩＩ−ＩＩＩ断面図、図４
はＩＶ−ＩＶ断面図である。図１〜図４の電子部品１０
は、第１〜第３リード１１，１２，１３と、半導体チッ
プ（電子素子）１５と、樹脂１８とを有するものであ
る。直方体状の樹脂１８の底面寸法は１．６ｍｍ×０．
８ｍｍであり、第１〜第３リード１１，１２，１３の長
さはいずれも０．６５ｍｍである。
子部品の外観及び内部構造を示している。図１は平面
図、図２は正面図、図３はＩＩＩ−ＩＩＩ断面図、図４
はＩＶ−ＩＶ断面図である。図１〜図４の電子部品１０
は、第１〜第３リード１１，１２，１３と、半導体チッ
プ（電子素子）１５と、樹脂１８とを有するものであ
る。直方体状の樹脂１８の底面寸法は１．６ｍｍ×０．
８ｍｍであり、第１〜第３リード１１，１２，１３の長
さはいずれも０．６５ｍｍである。
【００１４】第１リード１１は、長さ０．１５ｍｍ、幅
０．２ｍｍ、厚さ０．２ｍｍの厚肉部１１ａと、長さ
０．５ｍｍ、幅０．５ｍｍ、厚さ０．１ｍｍの薄片部１
１ｂとを備えている。０．１ｍｍの段差は第１リード１
１の底面側に形成されており、該第１リード１１の上面
は平坦である。樹脂１８からの第１リード１１の抜け出
しを防止するように、薄片部１１ｂの上面（０．５ｍｍ
×０．５ｍｍ）は、厚肉部１１ａより幅広に形成されて
おり、かつ半導体チップ１５より大きい面積を有する。
薄片部１１ｂの上には、半導体チップ１５が導電性接着
剤１４を用いて固定されている。これにより、半導体チ
ップ１５の裏面が第１リード１１に電気的に接続されて
いる。厚肉部１１ａの側面（０．２ｍｍ×０．２ｍｍ）
は、樹脂１８の一側面の切断と同時に該樹脂側面の下端
部に同切断により形成されて、該樹脂側面と同等面に露
出している。
０．２ｍｍ、厚さ０．２ｍｍの厚肉部１１ａと、長さ
０．５ｍｍ、幅０．５ｍｍ、厚さ０．１ｍｍの薄片部１
１ｂとを備えている。０．１ｍｍの段差は第１リード１
１の底面側に形成されており、該第１リード１１の上面
は平坦である。樹脂１８からの第１リード１１の抜け出
しを防止するように、薄片部１１ｂの上面（０．５ｍｍ
×０．５ｍｍ）は、厚肉部１１ａより幅広に形成されて
おり、かつ半導体チップ１５より大きい面積を有する。
薄片部１１ｂの上には、半導体チップ１５が導電性接着
剤１４を用いて固定されている。これにより、半導体チ
ップ１５の裏面が第１リード１１に電気的に接続されて
いる。厚肉部１１ａの側面（０．２ｍｍ×０．２ｍｍ）
は、樹脂１８の一側面の切断と同時に該樹脂側面の下端
部に同切断により形成されて、該樹脂側面と同等面に露
出している。
【００１５】第２リード１２は、長さ０．１５ｍｍ、幅
０．２ｍｍ、厚さ０．２ｍｍの厚肉部１２ａと、長さ
０．５ｍｍ、幅０．３ｍｍ、厚さ０．１ｍｍの薄片部１
２ｂとを備えている。第３リード１３も同様に、長さ
０．１５ｍｍ、幅０．２ｍｍ、厚さ０．２ｍｍの厚肉部
１３ａと、長さ０．５ｍｍ、幅０．３ｍｍ、厚さ０．１
ｍｍの薄片部１３ｂとを備えている。０．１ｍｍの段差
は第２及び第３リード１２，１３の底面側にそれぞれ形
成されており、該第２及び第３リード１２，１３の上面
は平坦である。樹脂１８からの第２及び第３リード１
２，１３の抜け出しを防止するように、第２及び第３リ
ードの各々の薄片部１２ｂ，１３ｂの上面は、厚肉部１
２ａ，１３ａより幅広に形成されている。更に、薄片部
１２ｂ，１３ｂは、樹脂１８からのリード抜け防止手段
となる切り欠き１２ｃ，１３ｃをそれぞれ有する。両切
り欠き１２ｃ，１３ｃの深さは０．０８ｍｍである。厚
肉部１２ａ，１３ａの側面（０．２ｍｍ×０．２ｍｍ）
は、樹脂１８の他の側面の切断と同時に該樹脂側面の下
端部に同切断により形成されて、該樹脂側面と同等面に
それぞれ露出している。また、半導体チップ１５の上の
２電極と第２及び第３リードの各々の薄片部１２ｂ，１
３ｂとの間がＡｕワイヤー１６，１７で電気的に接続さ
れている。なお、第１〜第３リード１１，１２，１３
は、いずれも切断が容易な柔らかい材料、例えばＦｅＮ
ｉ合金、Ｃｕ、Ａｌのうちのいずれかで構成されてい
る。
０．２ｍｍ、厚さ０．２ｍｍの厚肉部１２ａと、長さ
０．５ｍｍ、幅０．３ｍｍ、厚さ０．１ｍｍの薄片部１
２ｂとを備えている。第３リード１３も同様に、長さ
０．１５ｍｍ、幅０．２ｍｍ、厚さ０．２ｍｍの厚肉部
１３ａと、長さ０．５ｍｍ、幅０．３ｍｍ、厚さ０．１
ｍｍの薄片部１３ｂとを備えている。０．１ｍｍの段差
は第２及び第３リード１２，１３の底面側にそれぞれ形
成されており、該第２及び第３リード１２，１３の上面
は平坦である。樹脂１８からの第２及び第３リード１
２，１３の抜け出しを防止するように、第２及び第３リ
ードの各々の薄片部１２ｂ，１３ｂの上面は、厚肉部１
２ａ，１３ａより幅広に形成されている。更に、薄片部
１２ｂ，１３ｂは、樹脂１８からのリード抜け防止手段
となる切り欠き１２ｃ，１３ｃをそれぞれ有する。両切
り欠き１２ｃ，１３ｃの深さは０．０８ｍｍである。厚
肉部１２ａ，１３ａの側面（０．２ｍｍ×０．２ｍｍ）
は、樹脂１８の他の側面の切断と同時に該樹脂側面の下
端部に同切断により形成されて、該樹脂側面と同等面に
それぞれ露出している。また、半導体チップ１５の上の
２電極と第２及び第３リードの各々の薄片部１２ｂ，１
３ｂとの間がＡｕワイヤー１６，１７で電気的に接続さ
れている。なお、第１〜第３リード１１，１２，１３
は、いずれも切断が容易な柔らかい材料、例えばＦｅＮ
ｉ合金、Ｃｕ、Ａｌのうちのいずれかで構成されてい
る。
【００１６】樹脂１８は、第１〜第３リード１１，１
２，１３の大部分と、半導体チップ１５と、Ａｕワイヤ
ー１６，１７とを封止している。樹脂上面の周縁部１８
ａには、面取り成形が施されている。また、樹脂上面の
一隅には、直径０．２〜０．３ｍｍの凹部が極性マーク
１８ｂとして形成されている。第１〜第３リードの各々
の厚肉部１１ａ，１２ａ，１３ａの底面（０．１５ｍｍ
×０．２ｍｍ）は、いずれも樹脂底面１８ｃから露出
し、かつリードスタンドオフ規格を満たすように０．０
３〜０．０５ｍｍだけ突出している。この突出寸法は個
々のリードの厚肉部１１ａ，１２ａ，１３ａと薄片部１
１ｂ，１２ｂ，１３ｂとの厚みの差、すなわち０．１ｍ
ｍより小さいので、第１〜第３リードの各々の薄片部１
１ｂ，１２ｂ，１３ｂの底面は樹脂１８で完全に覆われ
ている。なお、第１〜第３リード１１，１２，１３の各
々の露出面には半田メッキ処理が施されている。半田の
メッキ膜厚は、４〜１５μｍが適当である。
２，１３の大部分と、半導体チップ１５と、Ａｕワイヤ
ー１６，１７とを封止している。樹脂上面の周縁部１８
ａには、面取り成形が施されている。また、樹脂上面の
一隅には、直径０．２〜０．３ｍｍの凹部が極性マーク
１８ｂとして形成されている。第１〜第３リードの各々
の厚肉部１１ａ，１２ａ，１３ａの底面（０．１５ｍｍ
×０．２ｍｍ）は、いずれも樹脂底面１８ｃから露出
し、かつリードスタンドオフ規格を満たすように０．０
３〜０．０５ｍｍだけ突出している。この突出寸法は個
々のリードの厚肉部１１ａ，１２ａ，１３ａと薄片部１
１ｂ，１２ｂ，１３ｂとの厚みの差、すなわち０．１ｍ
ｍより小さいので、第１〜第３リードの各々の薄片部１
１ｂ，１２ｂ，１３ｂの底面は樹脂１８で完全に覆われ
ている。なお、第１〜第３リード１１，１２，１３の各
々の露出面には半田メッキ処理が施されている。半田の
メッキ膜厚は、４〜１５μｍが適当である。
【００１７】上記電子部品１０によれば、プリント基板
への実装に際して、個々のリードの厚肉部１１ａ，１２
ａ，１３ａの側面と底面とで構成された角部が外部接続
に供される。この角部には半田メッキ処理が施されてい
るので、実装の際の半田濡れ性が良い。また、この電子
部品１０がプリント基板上に占める面積は、樹脂底面１
８ｃの面積と同等である。したがって、プリント基板へ
の実装密度を高めることができる。しかも、実装の際に
リード変形が生じるおそれもない。
への実装に際して、個々のリードの厚肉部１１ａ，１２
ａ，１３ａの側面と底面とで構成された角部が外部接続
に供される。この角部には半田メッキ処理が施されてい
るので、実装の際の半田濡れ性が良い。また、この電子
部品１０がプリント基板上に占める面積は、樹脂底面１
８ｃの面積と同等である。したがって、プリント基板へ
の実装密度を高めることができる。しかも、実装の際に
リード変形が生じるおそれもない。
【００１８】図５〜図８は、上記電子部品１０の製造に
用いられるリードフレームを示している。図５は平面
図、図６は拡大平面図、図７はＶＩＩ−ＶＩＩ断面図、
図８はＶＩＩＩ−ＶＩＩＩ断面図である。図５〜図８の
リードフレーム３０は、矩形の金属板で構成されてお
り、リード形成部３１を外枠３２で囲んだものである。
外枠３２の寸法は、縦２０ｍｍ、横５０ｍｍ、厚さ０．
２ｍｍである。外枠３２は、図５に示すように、直径１
ｍｍの位置決め用の穴３３を四隅に、直径２ｍｍの７個
の送り穴３４を一長辺にそれぞれ備えている。
用いられるリードフレームを示している。図５は平面
図、図６は拡大平面図、図７はＶＩＩ−ＶＩＩ断面図、
図８はＶＩＩＩ−ＶＩＩＩ断面図である。図５〜図８の
リードフレーム３０は、矩形の金属板で構成されてお
り、リード形成部３１を外枠３２で囲んだものである。
外枠３２の寸法は、縦２０ｍｍ、横５０ｍｍ、厚さ０．
２ｍｍである。外枠３２は、図５に示すように、直径１
ｍｍの位置決め用の穴３３を四隅に、直径２ｍｍの７個
の送り穴３４を一長辺にそれぞれ備えている。
【００１９】リード形成部３１は、図６〜図８に詳細を
示すように、外枠３２の上下二長辺を連結する縦桟部３
５と、該外枠３２の左右二短辺を連結する横桟部３６と
を備えている。縦桟部３５及び横桟部３６の寸法は、幅
０．２ｍｍ、厚さ０．２ｍｍである。これら縦桟部３５
及び横桟部３６は、１１行２０列に二次元配置された２
２０個の格子空間を形成している。格子空間のピッチ
は、縦１．３ｍｍ、横２．１ｍｍである。該２２０個の
格子空間の各々へ、第１〜第３リード部１１，１２，１
３がそれぞれ延出している。つまり、２２０組のリード
部１１，１２，１３が、縦１．３ｍｍ、横２．１ｍｍの
ピッチで二次元配置されている。このリードピッチは、
従来の１／２〜１／３である。第１リード部１１は外枠
３２及び横桟部３６から下方へ、第２及び第３リード部
１２，１３は外枠３２及び横桟部３６から上方へそれぞ
れ０．８ｍｍだけ延出している。
示すように、外枠３２の上下二長辺を連結する縦桟部３
５と、該外枠３２の左右二短辺を連結する横桟部３６と
を備えている。縦桟部３５及び横桟部３６の寸法は、幅
０．２ｍｍ、厚さ０．２ｍｍである。これら縦桟部３５
及び横桟部３６は、１１行２０列に二次元配置された２
２０個の格子空間を形成している。格子空間のピッチ
は、縦１．３ｍｍ、横２．１ｍｍである。該２２０個の
格子空間の各々へ、第１〜第３リード部１１，１２，１
３がそれぞれ延出している。つまり、２２０組のリード
部１１，１２，１３が、縦１．３ｍｍ、横２．１ｍｍの
ピッチで二次元配置されている。このリードピッチは、
従来の１／２〜１／３である。第１リード部１１は外枠
３２及び横桟部３６から下方へ、第２及び第３リード部
１２，１３は外枠３２及び横桟部３６から上方へそれぞ
れ０．８ｍｍだけ延出している。
【００２０】個々の第１リード部１１は、長さ０．３ｍ
ｍ、幅０．２ｍｍ、厚さ０．２ｍｍの基端部１１ａと、
長さ０．５ｍｍ、幅０．５ｍｍ、厚さ０．１ｍｍの先端
部１１ｂとを備えている。０．１ｍｍの段差は、第１リ
ード部１１の底面側に形成されている。先端部１１ｂの
上面（０．５ｍｍ×０．５ｍｍ）は、基端部１１ａの上
面より幅広に形成されている。
ｍ、幅０．２ｍｍ、厚さ０．２ｍｍの基端部１１ａと、
長さ０．５ｍｍ、幅０．５ｍｍ、厚さ０．１ｍｍの先端
部１１ｂとを備えている。０．１ｍｍの段差は、第１リ
ード部１１の底面側に形成されている。先端部１１ｂの
上面（０．５ｍｍ×０．５ｍｍ）は、基端部１１ａの上
面より幅広に形成されている。
【００２１】個々の第２リード部１２は、長さ０．３ｍ
ｍ、幅０．２ｍｍ、厚さ０．２ｍｍの基端部１２ａと、
長さ０．５ｍｍ、幅０．３ｍｍ、厚さ０．１ｍｍの先端
部１２ｂとを備えている。個々の第３リード部１３も同
様に、長さ０．３ｍｍ、幅０．２ｍｍ、厚さ０．２ｍｍ
の基端部１３ａと、長さ０．５ｍｍ、幅０．３ｍｍ、厚
さ０．１ｍｍの先端部１３ｂとを備えている。０．１ｍ
ｍの段差は、第２及び第３リード部１２，１３の底面側
にそれぞれ形成されている。第２及び第３リード部の各
々の先端部１２ｂ，１３ｂの上面は、基端部１２ａ，１
３ａの上面より幅広に形成されている。しかも、第２及
び第３リード部の各々の先端部１２ｂ，１３ｂは、深さ
０．０８ｍｍの切り欠き１２ｃ，１３ｃをそれぞれ有す
る。
ｍ、幅０．２ｍｍ、厚さ０．２ｍｍの基端部１２ａと、
長さ０．５ｍｍ、幅０．３ｍｍ、厚さ０．１ｍｍの先端
部１２ｂとを備えている。個々の第３リード部１３も同
様に、長さ０．３ｍｍ、幅０．２ｍｍ、厚さ０．２ｍｍ
の基端部１３ａと、長さ０．５ｍｍ、幅０．３ｍｍ、厚
さ０．１ｍｍの先端部１３ｂとを備えている。０．１ｍ
ｍの段差は、第２及び第３リード部１２，１３の底面側
にそれぞれ形成されている。第２及び第３リード部の各
々の先端部１２ｂ，１３ｂの上面は、基端部１２ａ，１
３ａの上面より幅広に形成されている。しかも、第２及
び第３リード部の各々の先端部１２ｂ，１３ｂは、深さ
０．０８ｍｍの切り欠き１２ｃ，１３ｃをそれぞれ有す
る。
【００２２】上記第１〜第３リード部１１，１２，１３
の底面側の段差は、コイニング、エッチング又はプレス
により形成可能である。上記７個の送り穴３４は、１１
行２０列の格子空間の左から第２、５、８、１１、１
３、１６及び１９番目の列に対応する位置に設けられて
いる（図５参照）。
の底面側の段差は、コイニング、エッチング又はプレス
により形成可能である。上記７個の送り穴３４は、１１
行２０列の格子空間の左から第２、５、８、１１、１
３、１６及び１９番目の列に対応する位置に設けられて
いる（図５参照）。
【００２３】上記リードフレーム３０の構成によれば、
１枚のリードフレーム３０の上に２２０組のリード部１
１，１２，１３を密に二次元配置することができる。し
たがって、１枚のリードフレーム３０から取れる電子部
品１０の数が従来に比べて増加し、リードフレーム３０
を構成する金属材料の利用効率が向上する。
１枚のリードフレーム３０の上に２２０組のリード部１
１，１２，１３を密に二次元配置することができる。し
たがって、１枚のリードフレーム３０から取れる電子部
品１０の数が従来に比べて増加し、リードフレーム３０
を構成する金属材料の利用効率が向上する。
【００２４】上記電子部品１０の製造方法すなわち組み
立てプロセスは、ダイ・ボンディング工程と、ワイヤー
・ボンディング工程と、モールド封止工程と、ダイシン
グ工程（切断工程）と、外装処理工程とを含むものであ
る。ダイ・ボンディング工程では、上記リードフレーム
３０のうちの第１リード部１１の先端部１１ｂの上に、
半導体チップ１５が導電性接着剤１４を用いて固定され
る。ワイヤー・ボンディング工程では、半導体チップ１
５の上の２電極と第２及び第３リード部１２，１３の各
々の先端部１２ｂ，１３ｂとの間がＡｕワイヤー１６，
１７で電気的に接続される。これらダイ・ボンディング
工程及びワイヤー・ボンディング工程では、２２０個の
半導体チップ１５を１枚のリードフレーム３０の上に搭
載すべく、該リードフレームの外枠３２に設けられた送
り穴３４が用いられる。モールド封止工程では、トラン
スファ・モールドのための金型を用いて、リード部１
１，１２，１３の大部分と、半導体チップ１５と、Ａｕ
ワイヤー１６，１７とが樹脂１８で一体的に封止され
る。
立てプロセスは、ダイ・ボンディング工程と、ワイヤー
・ボンディング工程と、モールド封止工程と、ダイシン
グ工程（切断工程）と、外装処理工程とを含むものであ
る。ダイ・ボンディング工程では、上記リードフレーム
３０のうちの第１リード部１１の先端部１１ｂの上に、
半導体チップ１５が導電性接着剤１４を用いて固定され
る。ワイヤー・ボンディング工程では、半導体チップ１
５の上の２電極と第２及び第３リード部１２，１３の各
々の先端部１２ｂ，１３ｂとの間がＡｕワイヤー１６，
１７で電気的に接続される。これらダイ・ボンディング
工程及びワイヤー・ボンディング工程では、２２０個の
半導体チップ１５を１枚のリードフレーム３０の上に搭
載すべく、該リードフレームの外枠３２に設けられた送
り穴３４が用いられる。モールド封止工程では、トラン
スファ・モールドのための金型を用いて、リード部１
１，１２，１３の大部分と、半導体チップ１５と、Ａｕ
ワイヤー１６，１７とが樹脂１８で一体的に封止され
る。
【００２５】図９〜図１２は、上記リードフレーム３０
のモールド封止工程完了後の状態を示している。図９は
平面図、図１０は拡大平面図、図１１はＸＩ−ＸＩ断面
図、図１２はＸＩＩ−ＸＩＩ断面図である。図９におい
て、４１は樹脂注入のための１０個の共通ゲートを、４
２は上下金型により成形されたモールド部をそれぞれ示
している。１０個の共通ゲート４１は、リードフレーム
３０の１１行２０列の格子空間の左から第１、３、５、
７、９、１２、１４、１６、１８及び２０番目の列に対
応する位置に設けられる。
のモールド封止工程完了後の状態を示している。図９は
平面図、図１０は拡大平面図、図１１はＸＩ−ＸＩ断面
図、図１２はＸＩＩ−ＸＩＩ断面図である。図９におい
て、４１は樹脂注入のための１０個の共通ゲートを、４
２は上下金型により成形されたモールド部をそれぞれ示
している。１０個の共通ゲート４１は、リードフレーム
３０の１１行２０列の格子空間の左から第１、３、５、
７、９、１２、１４、１６、１８及び２０番目の列に対
応する位置に設けられる。
【００２６】モールド部４２では、図１０〜図１２に詳
細を示すように、リード部１１，１２，１３の大部分
と、半導体チップ１５と、Ａｕワイヤー１６，１７とを
封止した樹脂１８が個々の格子空間に成形されるのと同
時に、縦桟部３５及び横桟部３６の上に付加的な樹脂４
３，４４，４５が成形される。付加的な樹脂４３，４
４，４５は、封止樹脂１８と同等の高さを有するもので
ある。個々の封止樹脂１８は、付加的な樹脂４３，４
４，４５を介して縦横に互いに連結されており、周縁部
１８ａに面取り成形が施され、かつ上平面の一隅に直径
０．２〜０．３ｍｍの極性マーク１８ｂが形成されてい
る。縦桟部３５の上に凸条として形成された付加的な樹
脂４３は、周縁部に面取り成形が施され、かつ上平面の
幅が縦桟部３５の幅（０．２ｍｍ）と一致するようにな
っている。つまり、付加的な樹脂４３を挟んで互いに隣
接する２個の封止樹脂１８の間には、各々溝底幅より広
い上溝幅を有する２本の溝が縦桟部３５に沿って形成さ
れている。横桟部３６の上に凸条として形成された付加
的な樹脂４４も同様に、周縁部に面取り成形が施され、
かつ上平面の幅が横桟部３６の幅（０．２ｍｍ）と一致
するようになっている。つまり、付加的な樹脂４４を挟
んで互いに隣接する２個の封止樹脂１８の間には、各々
溝底幅より広い上溝幅を有する２本の溝が横桟部３６に
沿って形成されている。縦桟部３５と横桟部３６との交
差箇所の上に形成された付加的な樹脂４５は、周縁部に
面取り成形が施され、上平面の寸法が０．２ｍｍ×０．
２ｍｍとなっている。なお、図１０〜図１２は、リード
フレームの外枠３２の上にも一連の付加的な樹脂４３，
４４，４５が成形された例を示している。
細を示すように、リード部１１，１２，１３の大部分
と、半導体チップ１５と、Ａｕワイヤー１６，１７とを
封止した樹脂１８が個々の格子空間に成形されるのと同
時に、縦桟部３５及び横桟部３６の上に付加的な樹脂４
３，４４，４５が成形される。付加的な樹脂４３，４
４，４５は、封止樹脂１８と同等の高さを有するもので
ある。個々の封止樹脂１８は、付加的な樹脂４３，４
４，４５を介して縦横に互いに連結されており、周縁部
１８ａに面取り成形が施され、かつ上平面の一隅に直径
０．２〜０．３ｍｍの極性マーク１８ｂが形成されてい
る。縦桟部３５の上に凸条として形成された付加的な樹
脂４３は、周縁部に面取り成形が施され、かつ上平面の
幅が縦桟部３５の幅（０．２ｍｍ）と一致するようにな
っている。つまり、付加的な樹脂４３を挟んで互いに隣
接する２個の封止樹脂１８の間には、各々溝底幅より広
い上溝幅を有する２本の溝が縦桟部３５に沿って形成さ
れている。横桟部３６の上に凸条として形成された付加
的な樹脂４４も同様に、周縁部に面取り成形が施され、
かつ上平面の幅が横桟部３６の幅（０．２ｍｍ）と一致
するようになっている。つまり、付加的な樹脂４４を挟
んで互いに隣接する２個の封止樹脂１８の間には、各々
溝底幅より広い上溝幅を有する２本の溝が横桟部３６に
沿って形成されている。縦桟部３５と横桟部３６との交
差箇所の上に形成された付加的な樹脂４５は、周縁部に
面取り成形が施され、上平面の寸法が０．２ｍｍ×０．
２ｍｍとなっている。なお、図１０〜図１２は、リード
フレームの外枠３２の上にも一連の付加的な樹脂４３，
４４，４５が成形された例を示している。
【００２７】図１１及び図１２には、モールド封止工程
に用いられる上型５１及び下型５２が示されている。下
型５２は、縦横に二次元配置された２２０個の半導体チ
ップ１５を搭載したリードフレーム３０が載置されるも
のである。この下型５２の成形面には、第１〜第３リー
ド部の各々の基端部１１ａ，１２ａ，１３ａの底面
（０．３ｍｍ×０．２ｍｍ）と、外枠３２、縦桟部３５
及び横桟部３６の各々の底面とが樹脂底面１８ｃから
０．０３〜０．０５ｍｍだけ突出できるように、多数の
凹部が設けられている。上型５１と下型５２との間に
は、封止樹脂１８の成形のための縦横に二次元配置され
た２２０個のキャビティと、付加的な樹脂４３，４４，
４５の成形のための該キャビティと同等の高さを有する
空間とが形成される。これらの空間を介して、２２０個
のキャビティは縦横に互いに連結されている。上型５１
の成形面には、個々のキャビティの大部分と該キャビテ
ィの連結空間の大部分とを形成できる深さをそれぞれ有
する多数の凹部が設けられている。共通のランナーから
前記１０個の共通ゲート４１を介して注入された樹脂
は、全てのキャビティ及び該キャビティの連結空間に容
易に充填される。個々の共通ゲート４１は、角度３０
°、寸法０．４ｍｍ×０．２ｍｍである。なお、上型５
１及び下型５２のうちの少なくとも一方は、リードフレ
ームの外枠３２に設けられた位置決め用の穴３３に嵌入
されるピン（不図示）を備えている。これにより、金型
に対するリードフレーム３０の位置ずれを防止できる。
に用いられる上型５１及び下型５２が示されている。下
型５２は、縦横に二次元配置された２２０個の半導体チ
ップ１５を搭載したリードフレーム３０が載置されるも
のである。この下型５２の成形面には、第１〜第３リー
ド部の各々の基端部１１ａ，１２ａ，１３ａの底面
（０．３ｍｍ×０．２ｍｍ）と、外枠３２、縦桟部３５
及び横桟部３６の各々の底面とが樹脂底面１８ｃから
０．０３〜０．０５ｍｍだけ突出できるように、多数の
凹部が設けられている。上型５１と下型５２との間に
は、封止樹脂１８の成形のための縦横に二次元配置され
た２２０個のキャビティと、付加的な樹脂４３，４４，
４５の成形のための該キャビティと同等の高さを有する
空間とが形成される。これらの空間を介して、２２０個
のキャビティは縦横に互いに連結されている。上型５１
の成形面には、個々のキャビティの大部分と該キャビテ
ィの連結空間の大部分とを形成できる深さをそれぞれ有
する多数の凹部が設けられている。共通のランナーから
前記１０個の共通ゲート４１を介して注入された樹脂
は、全てのキャビティ及び該キャビティの連結空間に容
易に充填される。個々の共通ゲート４１は、角度３０
°、寸法０．４ｍｍ×０．２ｍｍである。なお、上型５
１及び下型５２のうちの少なくとも一方は、リードフレ
ームの外枠３２に設けられた位置決め用の穴３３に嵌入
されるピン（不図示）を備えている。これにより、金型
に対するリードフレーム３０の位置ずれを防止できる。
【００２８】上記金型の構成によれば、２２０個の半導
体チップ１５と２２０組の第１〜第３リード部１１，１
２，１３とが一括して樹脂封止される。したがって、１
回のモールド封止工程で取れる電子部品１０の数が従来
に比べて増加し、生産性が向上する。なお、上型５１を
取り替えるだけで、封止樹脂１８の大部分の外観を任意
に変更できる。
体チップ１５と２２０組の第１〜第３リード部１１，１
２，１３とが一括して樹脂封止される。したがって、１
回のモールド封止工程で取れる電子部品１０の数が従来
に比べて増加し、生産性が向上する。なお、上型５１を
取り替えるだけで、封止樹脂１８の大部分の外観を任意
に変更できる。
【００２９】ダイシング工程では、互いに隣接する２個
の半導体チップ１５に対応した２個の電子部品１０の各
々のパッケージ側面に樹脂切断面とリード切断面とが同
時に形成されるように、０．５ｍｍの幅を有する１枚の
刃でリードフレーム３０が樹脂１８，４３，４４，４５
とともに切断される。刃の幅は、リードフレームの縦桟
部３５及び横桟部３６の幅（０．２ｍｍ）より０．３ｍ
ｍだけ広くなっている。図１０〜図１２中のＷ１及びＷ
２は、０．５ｍｍのカット幅を示している。リードフレ
ームの外枠３２に設けられた位置決め用の穴３３は、カ
ット位置の認識に用いられる。また、付加的な樹脂４
３，４４，４５の各々の上面（幅０．２ｍｍ）はカット
幅Ｗ１，Ｗ２の中心に位置しており、面取りによって縦
横に形成された溝がダイシングのための刃をその進行方
向にガイドする。その結果、１．６ｍｍ×０．８ｍｍの
底面寸法を有する直方体状の樹脂１８と、各々０．６５
ｍｍの長さを有する第１〜第３リード１１，１２，１３
とを備えた個々の電子部品１０が取り分けられる。この
際、リードフレーム３０において、個々のリード部の基
端部１１ａ，１２ａ，１３ａのうちの長さ０．１５ｍｍ
の基部はそれぞれ切り捨てられる。したがって、樹脂１
８の一側面の下端部に第１リード１１の切断面（０．２
ｍｍ×０．２ｍｍ）が該側面と同等面に露出し、かつ該
樹脂１８の対向側面の下端部に第２及び第３リード１
２，１３の各々の切断面（０．２ｍｍ×０．２ｍｍ）が
該対向側面と同等面に露出する。また、パッケージ底面
には、第１〜第３リード１１，１２，１３の各々の突出
面（０．１５ｍｍ×０．２ｍｍ）がそれぞれ形成され
る。なお、第１〜第３リード部１１，１２，１３を含む
リードフレーム３０に前記のような切断が容易な柔らか
い材料を採用すれば、ダイシングのための刃の磨耗が軽
減される結果、カット幅の変動やカット速度の低減が抑
制される。
の半導体チップ１５に対応した２個の電子部品１０の各
々のパッケージ側面に樹脂切断面とリード切断面とが同
時に形成されるように、０．５ｍｍの幅を有する１枚の
刃でリードフレーム３０が樹脂１８，４３，４４，４５
とともに切断される。刃の幅は、リードフレームの縦桟
部３５及び横桟部３６の幅（０．２ｍｍ）より０．３ｍ
ｍだけ広くなっている。図１０〜図１２中のＷ１及びＷ
２は、０．５ｍｍのカット幅を示している。リードフレ
ームの外枠３２に設けられた位置決め用の穴３３は、カ
ット位置の認識に用いられる。また、付加的な樹脂４
３，４４，４５の各々の上面（幅０．２ｍｍ）はカット
幅Ｗ１，Ｗ２の中心に位置しており、面取りによって縦
横に形成された溝がダイシングのための刃をその進行方
向にガイドする。その結果、１．６ｍｍ×０．８ｍｍの
底面寸法を有する直方体状の樹脂１８と、各々０．６５
ｍｍの長さを有する第１〜第３リード１１，１２，１３
とを備えた個々の電子部品１０が取り分けられる。この
際、リードフレーム３０において、個々のリード部の基
端部１１ａ，１２ａ，１３ａのうちの長さ０．１５ｍｍ
の基部はそれぞれ切り捨てられる。したがって、樹脂１
８の一側面の下端部に第１リード１１の切断面（０．２
ｍｍ×０．２ｍｍ）が該側面と同等面に露出し、かつ該
樹脂１８の対向側面の下端部に第２及び第３リード１
２，１３の各々の切断面（０．２ｍｍ×０．２ｍｍ）が
該対向側面と同等面に露出する。また、パッケージ底面
には、第１〜第３リード１１，１２，１３の各々の突出
面（０．１５ｍｍ×０．２ｍｍ）がそれぞれ形成され
る。なお、第１〜第３リード部１１，１２，１３を含む
リードフレーム３０に前記のような切断が容易な柔らか
い材料を採用すれば、ダイシングのための刃の磨耗が軽
減される結果、カット幅の変動やカット速度の低減が抑
制される。
【００３０】外装処理工程では、第１〜第３リード１
１，１２，１３の各々の露出面に、膜厚４〜１５μｍの
半田メッキ処理が施される。この結果、パッケージ側面
に形成された第１〜第３リード１１，１２，１３の各々
の切断面（０．２ｍｍ×０．２ｍｍ）と、パッケージ底
面に形成された第１〜第３リード１１，１２，１３の各
々の突出面（０．１５ｍｍ×０．２ｍｍ）とにそれぞれ
半田膜が形成される。なお、半田メッキ処理に代えて他
の種類のメッキ処理を採用してもよい。また、リードフ
レーム３０の材質によっては、メッキ処理を省略でき
る。
１，１２，１３の各々の露出面に、膜厚４〜１５μｍの
半田メッキ処理が施される。この結果、パッケージ側面
に形成された第１〜第３リード１１，１２，１３の各々
の切断面（０．２ｍｍ×０．２ｍｍ）と、パッケージ底
面に形成された第１〜第３リード１１，１２，１３の各
々の突出面（０．１５ｍｍ×０．２ｍｍ）とにそれぞれ
半田膜が形成される。なお、半田メッキ処理に代えて他
の種類のメッキ処理を採用してもよい。また、リードフ
レーム３０の材質によっては、メッキ処理を省略でき
る。
【００３１】上記電子部品１０の製造方法によれば、パ
ッケージ側面に樹脂切断面とリード切断面とが同時に形
成されるので、バリ取り工程を省略できる。また、従来
とは違って細長いリードに折り曲げ加工を施すフォーミ
ング工程は不要であるから、歩留まりが向上する。
ッケージ側面に樹脂切断面とリード切断面とが同時に形
成されるので、バリ取り工程を省略できる。また、従来
とは違って細長いリードに折り曲げ加工を施すフォーミ
ング工程は不要であるから、歩留まりが向上する。
【００３２】本発明に係る他の表面実装型電子部品の外
観を図１３及び図１４に示す。図１３の電子部品２０
は、樹脂上面の周縁部１８ａに面取りに代えて段差を設
けたものである。前述のように、モールド封止工程にお
いて上型５１を取り替えるだけで、樹脂１８の外観を任
意に変更できる。図１４の電子部品２１は、樹脂１８を
完全な直方体形状とし、かつ個々のリードの厚肉部１１
ａ，１２ａ，１３ａの底面を樹脂底面１８ｃと同等面に
それぞれ露出させたものである。この場合には、下型５
２の成形面は平坦でよい。図１４の構成でも、第１〜第
３リード１１，１２，１３の各々の露出面に膜厚４〜１
５μｍの半田メッキ処理を施せば、リードスタンドオフ
規格を満たすことができる。ただし、図１〜図４の電子
部品１０又は図１３の電子部品２０によれば、樹脂上面
の周縁部１８ａに面取り又は段差が設けられているの
で、樹脂１８の４側面の切断に際し、図１４の電子部品
２１の場合に比べて切断すべき樹脂厚が小さく、好都合
である。
観を図１３及び図１４に示す。図１３の電子部品２０
は、樹脂上面の周縁部１８ａに面取りに代えて段差を設
けたものである。前述のように、モールド封止工程にお
いて上型５１を取り替えるだけで、樹脂１８の外観を任
意に変更できる。図１４の電子部品２１は、樹脂１８を
完全な直方体形状とし、かつ個々のリードの厚肉部１１
ａ，１２ａ，１３ａの底面を樹脂底面１８ｃと同等面に
それぞれ露出させたものである。この場合には、下型５
２の成形面は平坦でよい。図１４の構成でも、第１〜第
３リード１１，１２，１３の各々の露出面に膜厚４〜１
５μｍの半田メッキ処理を施せば、リードスタンドオフ
規格を満たすことができる。ただし、図１〜図４の電子
部品１０又は図１３の電子部品２０によれば、樹脂上面
の周縁部１８ａに面取り又は段差が設けられているの
で、樹脂１８の４側面の切断に際し、図１４の電子部品
２１の場合に比べて切断すべき樹脂厚が小さく、好都合
である。
【００３３】なお、図１４の電子部品２１のようにリー
ド厚肉部１１ａ，１２ａ，１３ａの底面を樹脂底面１８
ｃと同等面にそれぞれ露出させることとする場合には、
特にリードフレームの中央部において、モールド封止工
程で注入された樹脂が下型の平坦な成形面とリード厚肉
部１１ａ，１２ａ，１３ａの底面との間に侵入するおそ
れがある。図１５及び図１６は、その解決策の例を示し
ている。図１５の電子部品２２は、樹脂底面１８ｃにＴ
字状の溝１８ｄを設けたものである。図１６の電子部品
２３は、樹脂底面１８ｃに３個のＵ字溝１８ｅ，１８
ｆ，１８ｇを設けたものである。これらの溝１８ｅ，１
８ｆ，１８ｇは、個々のリード厚肉部１１ａ，１２ａ，
１３ａの露出底面を取り囲むようにそれぞれ形成されて
いる。これらの例によれば、モールド封止工程におい
て、溝１８ｄ，１８ｅ，１８ｆ，１８ｇの各々に対応し
た下型の凸条が樹脂圧力を低減するので、上記樹脂の侵
入を防止できる。
ド厚肉部１１ａ，１２ａ，１３ａの底面を樹脂底面１８
ｃと同等面にそれぞれ露出させることとする場合には、
特にリードフレームの中央部において、モールド封止工
程で注入された樹脂が下型の平坦な成形面とリード厚肉
部１１ａ，１２ａ，１３ａの底面との間に侵入するおそ
れがある。図１５及び図１６は、その解決策の例を示し
ている。図１５の電子部品２２は、樹脂底面１８ｃにＴ
字状の溝１８ｄを設けたものである。図１６の電子部品
２３は、樹脂底面１８ｃに３個のＵ字溝１８ｅ，１８
ｆ，１８ｇを設けたものである。これらの溝１８ｅ，１
８ｆ，１８ｇは、個々のリード厚肉部１１ａ，１２ａ，
１３ａの露出底面を取り囲むようにそれぞれ形成されて
いる。これらの例によれば、モールド封止工程におい
て、溝１８ｄ，１８ｅ，１８ｆ，１８ｇの各々に対応し
た下型の凸条が樹脂圧力を低減するので、上記樹脂の侵
入を防止できる。
【００３４】図１７〜図１９は、本発明に係る更に他の
表面実装型電子部品の外観及び内部構造を示している。
図１７は正面図、図１８はＸＶＩＩＩ−ＸＶＩＩＩ断面
図、図１９はＸＩＸ−ＸＩＸ断面図である。図１７〜図
１９の電子部品２４は、樹脂上面の周縁部１８ａに面取
り成形を施し、かつ個々のリード厚肉部１１ａ，１２
ａ，１３ａの底面を樹脂底面１８ｃと同等面にそれぞれ
露出させたものである。この電子部品２４の樹脂側面
は、ダイシング工程で該樹脂側面の下端部にリード切断
面と同時に形成された切断面１８ｘと、モールド封止工
程で形成された非切断面１８ｙとで構成されている。樹
脂側面の切断面１８ｘは樹脂底面１８ｃに対して垂直で
あり、かつその一部は共通ゲート切断面１８ｚである。
共通ゲート切断面１８ｚは、第２及び第３リード厚肉部
１２ａ，１３ａの各々の切断側面の間に位置している。
樹脂側面の非切断面１８ｙは、金型から封止樹脂１８を
容易に抜き出せるように、樹脂底面１８ｃに対して３°
だけ傾斜がつけられている。なお、第１〜第３リード１
１，１２，１３の各々の露出面には半田メッキ処理が施
されている。図５〜図８のリードフレーム３０は、この
電子部品２４の製造にも用いられる。
表面実装型電子部品の外観及び内部構造を示している。
図１７は正面図、図１８はＸＶＩＩＩ−ＸＶＩＩＩ断面
図、図１９はＸＩＸ−ＸＩＸ断面図である。図１７〜図
１９の電子部品２４は、樹脂上面の周縁部１８ａに面取
り成形を施し、かつ個々のリード厚肉部１１ａ，１２
ａ，１３ａの底面を樹脂底面１８ｃと同等面にそれぞれ
露出させたものである。この電子部品２４の樹脂側面
は、ダイシング工程で該樹脂側面の下端部にリード切断
面と同時に形成された切断面１８ｘと、モールド封止工
程で形成された非切断面１８ｙとで構成されている。樹
脂側面の切断面１８ｘは樹脂底面１８ｃに対して垂直で
あり、かつその一部は共通ゲート切断面１８ｚである。
共通ゲート切断面１８ｚは、第２及び第３リード厚肉部
１２ａ，１３ａの各々の切断側面の間に位置している。
樹脂側面の非切断面１８ｙは、金型から封止樹脂１８を
容易に抜き出せるように、樹脂底面１８ｃに対して３°
だけ傾斜がつけられている。なお、第１〜第３リード１
１，１２，１３の各々の露出面には半田メッキ処理が施
されている。図５〜図８のリードフレーム３０は、この
電子部品２４の製造にも用いられる。
【００３５】図２０及び図２１は、上記電子部品２４に
係るモールド封止工程完了後の状態を示しており、図１
１及び図１２にそれぞれ対応している。図２０及び図２
１において、５１は上型を、５２は下型を、４１は樹脂
注入のための共通ゲートをそれぞれ示している。上型５
１と下型５２との間には、封止樹脂１８の成形のための
縦横に二次元配置された２２０個のキャビティが形成さ
れる。ただし、これらのキャビティは、共通ゲート４１
を介して列方向にのみ互いに連結されている。共通ゲー
ト４１は、１１行２０列のキャビティの各列に対応する
位置に設けられるのである。下型５２の成形面は平坦で
ある。したがって、注入樹脂の侵入を防止してリード底
面を保護するために、下型５２とリードフレームとの間
に弾性シート５３が挟み込まれる。この際、個々の電子
部品の第２及び第３リード部の基端部１２ａ，１３ａ
が、共通ゲート４１から離れた位置で上型５１により押
さえられる。したがって、樹脂圧力によっては、弾性シ
ート５３を使用しなくても注入樹脂の侵入を防止でき
る。
係るモールド封止工程完了後の状態を示しており、図１
１及び図１２にそれぞれ対応している。図２０及び図２
１において、５１は上型を、５２は下型を、４１は樹脂
注入のための共通ゲートをそれぞれ示している。上型５
１と下型５２との間には、封止樹脂１８の成形のための
縦横に二次元配置された２２０個のキャビティが形成さ
れる。ただし、これらのキャビティは、共通ゲート４１
を介して列方向にのみ互いに連結されている。共通ゲー
ト４１は、１１行２０列のキャビティの各列に対応する
位置に設けられるのである。下型５２の成形面は平坦で
ある。したがって、注入樹脂の侵入を防止してリード底
面を保護するために、下型５２とリードフレームとの間
に弾性シート５３が挟み込まれる。この際、個々の電子
部品の第２及び第３リード部の基端部１２ａ，１３ａ
が、共通ゲート４１から離れた位置で上型５１により押
さえられる。したがって、樹脂圧力によっては、弾性シ
ート５３を使用しなくても注入樹脂の侵入を防止でき
る。
【００３６】上記電子部品２４では、樹脂１８の一側面
の下端部に第１リード１１の切断面が樹脂切断面１８ｘ
と同等面に露出し、かつ該樹脂１８の対向側面の下端部
に第２及び第３リード１２，１３の各々の切断面が樹脂
切断面１８ｘと同等面に露出している。また、第１〜第
３リード１１，１２，１３の各々の底面が樹脂底面１８
ｃと同等面に露出するように、モールド封止がなされて
いる。しかも、各リード１１，１２，１３の露出切断面
と露出底面とが連続しており、ここに外部接続のための
リード角部が形成されている。したがって、上記電子部
品２４は表面実装技術に最適な超小型の部品である。
の下端部に第１リード１１の切断面が樹脂切断面１８ｘ
と同等面に露出し、かつ該樹脂１８の対向側面の下端部
に第２及び第３リード１２，１３の各々の切断面が樹脂
切断面１８ｘと同等面に露出している。また、第１〜第
３リード１１，１２，１３の各々の底面が樹脂底面１８
ｃと同等面に露出するように、モールド封止がなされて
いる。しかも、各リード１１，１２，１３の露出切断面
と露出底面とが連続しており、ここに外部接続のための
リード角部が形成されている。したがって、上記電子部
品２４は表面実装技術に最適な超小型の部品である。
【００３７】なお、上記各例において、半導体チップ
（電子素子）１５と第２及び第３リード１２，１３との
電気接続は、Ａｕワイヤー１６，１７による接続に限ら
ない。板状のリードフレーム３０に代えて、同様のリー
ド部を絶縁性基板にパターニングしたものを使用しても
よい。上記各例において、第１〜第３リード１１，１
２，１３の各々の露出底面にのみ半田メッキ処理を施す
こととしてもよい。
（電子素子）１５と第２及び第３リード１２，１３との
電気接続は、Ａｕワイヤー１６，１７による接続に限ら
ない。板状のリードフレーム３０に代えて、同様のリー
ド部を絶縁性基板にパターニングしたものを使用しても
よい。上記各例において、第１〜第３リード１１，１
２，１３の各々の露出底面にのみ半田メッキ処理を施す
こととしてもよい。
【００３８】また、リードの数は上記の例に限らない。
半導体チップ１５に代えて、任意の電子素子を本発明の
電子部品１０，２０，２１，２２，２３，２４に内蔵さ
せることもできる。
半導体チップ１５に代えて、任意の電子素子を本発明の
電子部品１０，２０，２１，２２，２３，２４に内蔵さ
せることもできる。
【００３９】
【発明の効果】以上説明してきたとおり、本発明の電子
部品の製造方法によれば、電子部品のパッケージ側面に
樹脂切断面とリード切断面とが同時に形成されるように
リードフレームを樹脂とともに切断する構成を採用し、
しかも樹脂で連結されるように 一括成型された複数個の
電子部品を切り分ける際に、樹脂の溝に沿ってリードフ
レームを樹脂とともに切断することとしたので、従来の
バリ取り工程とフォーミング工程とを省略でき、かつ生
産性が向上する。
部品の製造方法によれば、電子部品のパッケージ側面に
樹脂切断面とリード切断面とが同時に形成されるように
リードフレームを樹脂とともに切断する構成を採用し、
しかも樹脂で連結されるように 一括成型された複数個の
電子部品を切り分ける際に、樹脂の溝に沿ってリードフ
レームを樹脂とともに切断することとしたので、従来の
バリ取り工程とフォーミング工程とを省略でき、かつ生
産性が向上する。
【図１】本発明に係る電子部品の平面図である。
【図２】図１の電子部品の正面図である。
【図３】図１のＩＩＩ−ＩＩＩ断面図である。
【図４】図１のＩＶ−ＩＶ断面図である。
【図５】図１の電子部品の製造に用いられるリードフレ
ームの平面図である。
ームの平面図である。
【図６】図５中のリード形成部の詳細を示す拡大平面図
である。
である。
【図７】図６のＶＩＩ−ＶＩＩ断面図である。
【図８】図６のＶＩＩＩ−ＶＩＩＩ断面図である。
【図９】図５のリードフレームのモールド封止工程完了
後の平面図である。
後の平面図である。
【図１０】図９中のモールド部の詳細を示す拡大平面図
である。
である。
【図１１】図１０のＸＩ−ＸＩ断面図である。
【図１２】図１０のＸＩＩ−ＸＩＩ断面図である。
【図１３】本発明に係る他の電子部品の正面図である。
【図１４】本発明に係る更に他の電子部品の正面図であ
る。
る。
【図１５】本発明に係る更に他の電子部品の底面図であ
る。
る。
【図１６】本発明に係る更に他の電子部品の底面図であ
る。
る。
【図１７】本発明に係る更に他の電子部品の正面図であ
る。
る。
【図１８】図１７のＸＶＩＩＩ−ＸＶＩＩＩ断面図であ
る。
る。
【図１９】図１７のＸＩＸ−ＸＩＸ断面図である。
【図２０】図１１に対応した、図１７の電子部品に係る
断面図である。
断面図である。
【図２１】図１２に対応した、図１７の電子部品に係る
断面図である。
断面図である。
【図２２】従来の電子部品の斜視図である。
【図２３】従来のリードフレームの平面図である。
【図２４】図２３のリードフレームのモールド封止工程
完了後の平面図である。
完了後の平面図である。
１０ 電子部品 １１ 第１リード（第１リード部） １１ａ 第１リードの厚肉部（第１リード部の基端部） １１ｂ 第１リードの薄片部（第１リード部の先端部） １２ 第２リード（第２リード部） １２ａ 第２リードの厚肉部（第２リード部の基端部） １２ｂ 第２リードの薄片部（第２リード部の先端部） １２ｃ 第２リードの切り欠き（第２リード部の切り欠
き） １３ 第３リード（第３リード部） １３ａ 第３リードの厚肉部（第３リード部の基端部） １３ｂ 第３リードの薄片部（第３リード部の先端部） １３ｃ 第３リードの切り欠き（第３リード部の切り欠
き） １４ 導電性接着剤 １５ 半導体素子（電子素子） １６，１７ Ａｕワイヤー １８ 樹脂 １８ａ 樹脂上面の周縁部 １８ｂ 樹脂上面の極性マーク １８ｃ 樹脂底面 １８ｄ，１８ｅ，１８ｆ，１８ｇ 樹脂底面の溝 １８ｘ 樹脂側面の切断面 １８ｙ 樹脂側面の非切断面 １８ｚ 樹脂側面の共通ゲート切断面 ２０，２１，２２，２３，２４ 電子部品 ３０ リードフレーム ３１ リード形成部 ３２ 外枠 ３３ 位置決め用の穴 ３４ 送り穴 ３５ 縦桟部 ３６ 横桟部 ４１ 共通ゲート ４２ モールド部 ４３，４４，４５ ダイシング刃のガイド用樹脂 ５１ 上型 ５２ 下型 ５３ 弾性シート ７０ 電子部品 ７１ 第１リード（第１リード部） ７２ 第２リード（第２リード部） ７３ 第３リード（第３リード部） ７４ 樹脂 ８０ リードフレーム ８１ リード形成部 ８２ 外枠 ８３ 桟部 Ｗ１，Ｗ２ カット幅
き） １３ 第３リード（第３リード部） １３ａ 第３リードの厚肉部（第３リード部の基端部） １３ｂ 第３リードの薄片部（第３リード部の先端部） １３ｃ 第３リードの切り欠き（第３リード部の切り欠
き） １４ 導電性接着剤 １５ 半導体素子（電子素子） １６，１７ Ａｕワイヤー １８ 樹脂 １８ａ 樹脂上面の周縁部 １８ｂ 樹脂上面の極性マーク １８ｃ 樹脂底面 １８ｄ，１８ｅ，１８ｆ，１８ｇ 樹脂底面の溝 １８ｘ 樹脂側面の切断面 １８ｙ 樹脂側面の非切断面 １８ｚ 樹脂側面の共通ゲート切断面 ２０，２１，２２，２３，２４ 電子部品 ３０ リードフレーム ３１ リード形成部 ３２ 外枠 ３３ 位置決め用の穴 ３４ 送り穴 ３５ 縦桟部 ３６ 横桟部 ４１ 共通ゲート ４２ モールド部 ４３，４４，４５ ダイシング刃のガイド用樹脂 ５１ 上型 ５２ 下型 ５３ 弾性シート ７０ 電子部品 ７１ 第１リード（第１リード部） ７２ 第２リード（第２リード部） ７３ 第３リード（第３リード部） ７４ 樹脂 ８０ リードフレーム ８１ リード形成部 ８２ 外枠 ８３ 桟部 Ｗ１，Ｗ２ カット幅
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平６−97349（ＪＰ，Ａ) 特開 平７−147359（ＪＰ，Ａ) 特開 平３−248551（ＪＰ，Ａ) 実開 平１−48051（ＪＰ，Ｕ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/56,23/28
Claims (7)
- 【請求項１】 樹脂封止パッケージ型の複数の電子部品
を製造するための方法であって、 格子状に形成された桟部と、該桟部により縦横に二次元
配置された複数の格子空間の各々へ延出する複数組のリ
ード部とを有する板状のリードフレームの上において、
複数の電子素子を各々前記複数の格子空間のうちの対応
する格子空間に固定する工程と、 前記複数の電子素子の各々を前記複数組のリード部のう
ちの対応するリード部に電気的に接続する工程と、 前記複数の電子素子と、前記複数組のリード部とを樹脂
部で樹脂封止するとともに、前記樹脂部が樹脂で連結さ
れるように前記桟部を付加的な樹脂部で樹脂封止する工
程と、 前記リードフレームの前記複数組のリード部が前記桟部
からそれぞれ切り離されるように、かつ前記複数の電子
部品の個々のパッケージ側面に樹脂切断面とリード切断
面とが同時に形成されるように、前記付加的な樹脂部を
挟んで互いに隣接する前記樹脂部の間を切断する工程と
を備え、 前記樹脂部と前記付加的な樹脂部の間の樹脂には溝底幅
より広い上溝幅を有する複数の溝が形成され、当該複数
の溝が前記切断工程におけるダイシングのための刃をガ
イドする ことを特徴とする電子部品の製造方法。 - 【請求項２】 請求項１記載の電子部品の製造方法にお
いて、 前記複数の溝は、少なくとも前記複数の電子部品の前記
樹脂切断面とリード切断面との同時形成位置にそれぞれ
形成されることを特徴とする電子部品の製造方法。 - 【請求項３】 請求項１記載の電子部品の製造方法にお
いて、 前記複数の溝は、前記リードフレームの桟部に沿って縦
横に形成されることを特徴とする電子部品の製造方法。 - 【請求項４】 請求項１記載の電子部品の製造方法にお
いて、 前記複数の溝の各々は、少なくとも２本の互いに並行な
細溝であることを特徴とする電子部品の製造方法。 - 【請求項５】 請求項１記載の電子部品の製造方法にお
いて、 前記切断工程における刃の位置決めのための複数の凸条
を前記リードフレームの桟部に沿って前記樹脂の表面に
形成する工程を備えたことを特徴とする電子部品の製造
方法。 - 【請求項６】 請求項５記載の電子部品の製造方法にお
いて、 前記複数の凸条は、前記リードフレームの桟部に沿って
縦横に形成されることを特徴とする電子部品の製造方
法。 - 【請求項７】 請求項５記載の電子部品の製造方法にお
いて、 前記複数の凸条の各々の最大幅は、前記桟部の幅より広
いことを特徴とする電子部品の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP04534797A JP3209696B2 (ja) | 1996-03-07 | 1997-02-28 | 電子部品の製造方法 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4996596 | 1996-03-07 | ||
| JP8-49965 | 1996-03-07 | ||
| JP04534797A JP3209696B2 (ja) | 1996-03-07 | 1997-02-28 | 電子部品の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09298256A JPH09298256A (ja) | 1997-11-18 |
| JP3209696B2 true JP3209696B2 (ja) | 2001-09-17 |
Family
ID=26385319
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP04534797A Expired - Fee Related JP3209696B2 (ja) | 1996-03-07 | 1997-02-28 | 電子部品の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3209696B2 (ja) |
Families Citing this family (25)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001320007A (ja) * | 2000-05-09 | 2001-11-16 | Dainippon Printing Co Ltd | 樹脂封止型半導体装置用フレーム |
| JP2002110461A (ja) * | 2000-09-29 | 2002-04-12 | Nippon Chemicon Corp | チップ型固体電解コンデンサ |
| JP3541001B2 (ja) | 2000-11-13 | 2004-07-07 | Ｎｅｃトーキン富山株式会社 | チップ型固体電解コンデンサ |
| JP4569048B2 (ja) * | 2001-06-04 | 2010-10-27 | ソニー株式会社 | 面実装型半導体パッケージおよびその製造方法 |
| JP4083091B2 (ja) | 2003-07-04 | 2008-04-30 | Ｎｅｃトーキン株式会社 | チップ型固体電解コンデンサ及びその製造方法並びにそれに用いるリードフレーム |
| JP4878103B2 (ja) | 2004-01-07 | 2012-02-15 | Ｎｅｃトーキン株式会社 | チップ型固体電解コンデンサの製造方法 |
| JP3994095B2 (ja) | 2004-06-23 | 2007-10-17 | ローム株式会社 | 面実装型電子部品 |
| JP2005277434A (ja) * | 2005-05-09 | 2005-10-06 | Renesas Technology Corp | 半導体装置 |
| JP2007129182A (ja) * | 2005-05-11 | 2007-05-24 | Toshiba Corp | 半導体装置 |
| JP4500819B2 (ja) * | 2007-01-11 | 2010-07-14 | ローム株式会社 | 面実装型電子部品の製造方法 |
| JP4994148B2 (ja) * | 2007-08-10 | 2012-08-08 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
| JP5094622B2 (ja) * | 2008-08-04 | 2012-12-12 | 太陽誘電株式会社 | 回路モジュール及び回路モジュールの製造方法 |
| JP4887346B2 (ja) * | 2008-11-20 | 2012-02-29 | オンセミコンダクター・トレーディング・リミテッド | 半導体装置 |
| JP4784945B2 (ja) * | 2008-11-20 | 2011-10-05 | オンセミコンダクター・トレーディング・リミテッド | 半導体装置の製造方法 |
| KR101657330B1 (ko) * | 2009-05-15 | 2016-09-13 | 로무 가부시키가이샤 | 반도체 장치 |
| JP5086315B2 (ja) * | 2009-07-30 | 2012-11-28 | オンセミコンダクター・トレーディング・リミテッド | 半導体装置の製造方法 |
| JP5467506B2 (ja) * | 2009-10-05 | 2014-04-09 | 大日本印刷株式会社 | 樹脂封止型半導体装置及びその製造方法 |
| JP5171803B2 (ja) * | 2009-12-28 | 2013-03-27 | ローム株式会社 | 半導体装置 |
| JP5264797B2 (ja) * | 2010-02-09 | 2013-08-14 | ローム株式会社 | 半導体装置 |
| JP5311505B2 (ja) * | 2010-09-13 | 2013-10-09 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
| JP5410465B2 (ja) * | 2011-02-24 | 2014-02-05 | ローム株式会社 | 半導体装置および半導体装置の製造方法 |
| JP5585637B2 (ja) * | 2012-11-26 | 2014-09-10 | 大日本印刷株式会社 | 樹脂封止型半導体装置用フレーム |
| JP5825313B2 (ja) * | 2013-09-27 | 2015-12-02 | 大日本印刷株式会社 | 樹脂製パッケージ配列シート、部品内蔵樹脂モジュール配列シート |
| JP5971531B2 (ja) * | 2014-04-22 | 2016-08-17 | 大日本印刷株式会社 | 樹脂封止型半導体装置及びその製造方法 |
| JP7337733B2 (ja) * | 2020-03-05 | 2023-09-04 | 株式会社東芝 | 半導体パッケージ |
-
1997
- 1997-02-28 JP JP04534797A patent/JP3209696B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH09298256A (ja) | 1997-11-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3209696B2 (ja) | 電子部品の製造方法 | |
| US5977613A (en) | Electronic component, method for making the same, and lead frame and mold assembly for use therein | |
| US5808359A (en) | Semiconductor device having a heat sink with bumpers for protecting outer leads | |
| US6911353B2 (en) | Semiconductor device and method of manufacturing same | |
| US7211471B1 (en) | Exposed lead QFP package fabricated through the use of a partial saw process | |
| KR100233863B1 (ko) | 그리드 어레이형 리이드 프레임 및 이를 이용한 리이드 엔드 그리드 어레이 반도체 패키지 | |
| US6521987B1 (en) | Plastic integrated circuit device package and method for making the package | |
| US7183630B1 (en) | Lead frame with plated end leads | |
| US6841414B1 (en) | Saw and etch singulation method for a chip package | |
| TWI431738B (zh) | 半導體裝置之製造方法 | |
| US20060125064A1 (en) | Semiconductor device and a method of manufacturing the same | |
| US20080283980A1 (en) | Lead frame for semiconductor package | |
| CN110289248B (zh) | 通过3d堆叠解决方案的qfn上的smd集成 | |
| CN211125636U (zh) | 半导体封装件 | |
| US20130017652A1 (en) | Method of manufacturing a semiconductor device package with a heatsink | |
| US7144517B1 (en) | Manufacturing method for leadframe and for semiconductor package using the leadframe | |
| US7023096B2 (en) | Multi-chip package having spacer that is inserted between chips and manufacturing method thereof | |
| US6885086B1 (en) | Reduced copper lead frame for saw-singulated chip package | |
| US20130009297A1 (en) | Semiconductor device package having configurable lead frame fingers | |
| JPH0715918B2 (ja) | 半導体チップ実装用リード構造体 | |
| JPH11163007A (ja) | 半導体装置の製造方法 | |
| CN107919339B (zh) | 具有高密度引线阵列的半导体装置及引线框架 | |
| US20230411265A1 (en) | Split semiconductor package | |
| KR100246847B1 (ko) | 카드형 반도체 패키지의 제조방법 | |
| JP2538407B2 (ja) | 表面実装型半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20010626 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070713 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080713 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090713 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090713 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100713 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110713 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110713 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120713 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120713 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130713 Year of fee payment: 12 |
|
| LAPS | Cancellation because of no payment of annual fees |