JP4342013B2 - 超高集積回路のｂｌｐスタック及びその製造方法 - Google Patents

超高集積回路のｂｌｐスタック及びその製造方法 Download PDF

Info

Publication number
JP4342013B2
JP4342013B2 JP34990598A JP34990598A JP4342013B2 JP 4342013 B2 JP4342013 B2 JP 4342013B2 JP 34990598 A JP34990598 A JP 34990598A JP 34990598 A JP34990598 A JP 34990598A JP 4342013 B2 JP4342013 B2 JP 4342013B2
Authority
JP
Japan
Prior art keywords
package
blp
lead
external power
stack
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP34990598A
Other languages
English (en)
Other versions
JPH11330312A (ja
Inventor
ヒ・ズン・ソ
キ・ボン・チャ
チャン・クク・チョイ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1019980016194A external-priority patent/KR100331841B1/ko
Priority claimed from KR1019980016342A external-priority patent/KR100290885B1/ko
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of JPH11330312A publication Critical patent/JPH11330312A/ja
Application granted granted Critical
Publication of JP4342013B2 publication Critical patent/JP4342013B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/4951—Chip-on-leads or leads-on-chip techniques, i.e. inner lead fingers being used as die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/4826—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1029—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the support being a lead frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1041—Special adaptations for top connections of the lowermost container, e.g. redistribution layer, integral interposer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Description

【０００１】
【発明の属する技術分野】
本発明は超高集積回路のＢＬＰ(Bottom Leaded Package) スタック及びその製造方法に関し、更に詳細には、メモリ容量を増加させた半導体メモリのためのパッケージの積層にあたって、信頼性高く、且つ実装面積を小さくし、軽く、薄くより小型化を図ったパッケージスタック構造及びその製造方法に関する。なお、本明細書におけるパッケージとはチップを収容する外囲器そのものを意味するのではなく、チップを収納した状態を意味する。
【０００２】
一般に、半導体産業において集積回路に対するパッケージング技術は小型化の要求を満たすために発展し続けてきた。集積回路を小型化する方法の進歩は半導体チップ中に数百万の回路素子を集積可能にし、ひいては空間の利用効率を考慮した集積回路のパッケージングの重要性を浮かび上がらせた。
【０００３】
図１〜図３は、個々のパッケージングを完了したパッケージ単品を積層してメモり容量の拡張された半導体パッケージスタックを得る過程を示す。
以下、従来のＴＳＯＰ（thin small outline package）スタック５の製造過程を説明する。
まず、図１Ａ、図１Ｂに示すように、下部用と上部用のＴＳＯＰでパッケージングした単品５０を用意する。そして、単品５０の折り曲げられたアウタリード５００を図２Ｂに示すように伸ばした後、図２Ｃに示すようにその先端部を一定の長さだけ残して断ち切る。次いで、図３Ａに示すように、各単品５０の各々のリードが一致するように整列させた状態で単品５０を相互接着させる。この際、上部の単品５０と下部の単品５０との間には接着剤５０１が介在される。この後、図３Ｂに示すように、各単品５０のアウタリード５００を連結するための孔５１１を有する積層用レール５１０を用意し、積層用レール５１０の孔５１１と相互接合された単品５０のアウタリード５００の先端部を整列させる。次いで、単品５０のアウタリード５００をレール５１０の孔５１１に嵌合する。この後、レール５１０の上端部の下面に接着剤５０３を塗布して、レール５１０を単品５０の上面に取り付ける。これにより、レール５１０の動きが防止される。しかるのちに、半田ペースト５０２をレール５１０の孔５１１上部に付着した後、半田ペースト５０２に熱を加えてレール５１０とアウタリード５００とを接合させる。
半田ペーストに代えて、溶融された半田にディップして接合させてもよい。
【０００４】
上記過程を通じて２つのパッケージを機械的、電気的に連結させると、ＴＳＯＰスタック５が完成され、パッケージのメモリ容量は２倍に増加する。すなわち、積層型のＴＳＯＰスタック５は、必要なメモリ容量に基づいて単品５０を所望の数だけ積層してパッケージスタックのメモリ容量を増加させる。例えば、４メガＤＲＡＭの単品で８メガＤＲＡＭのパッケージスタックを制作しようとする場合には４メガＤＲＡＭの容量のＴＳＯＰ単品２つ、４メガＤＲＡＭの単品で１６メガＤＲＡＭのパッケージスタックを制作しようとする場合には４メガＤＲＡＭのＴＳＯＰ単品４つを上記工程を経て積層する。
【０００５】
一方、図５は従来の積層型パッケージスタックの他の例を示す図であり、薄く、頑丈で、湿気及び撓み等の機械的な変形に強く、放熱性能に優れたパッケージスタック６を提供するものである。これについては米国特許番号５、４４６、６２０に詳細記載されている。
【０００６】
しかし、これらの従来のパッケージスタックは、単品パッケージを単純積層してなるため、スタックが大きく、且つ重い。更に、レール５１０との連結部位が露出され、連結部位の接合強度が弱いため、機械的な信頼性が低下するという問題があった。そして、半導体チップのボンディングパッドから印刷回路基板まで長い信号線（アウタリード及びレール）を経るので、高速性能を妨げる信号遅延が発生したり、干渉ノイズが大きくなったりする等、電気的な信頼性が低下するという問題点があった。
【０００７】
一方、製造過程においては、接着剤を用いて接合しなければならないので、構成材料の変形が生じたり、半導体チップとモールドボディとの境界の接着力が悪くなる問題があった。そして、単品のパッケージ制作工程が終わった状態で積層工程が追加されるので工程数が多くなり、単品のパッケージに対するパッケージング工程用装備以外に別の積層装備を必要とするため、追加コストが余分にかかり、制作期間も長期化される等、多くの問題があった。
特に、ＴＳＯＰスタック５の場合、単品５０のアウタリードを伸ばして余分の部分を断ち切る過程、レール５１０を別途制作する過程、そして制作完了したレール５１０の孔５１１にＴＳＯＰのリード５００を挿入する作業及びレールをパッケージの上面に取り付ける作業を行うために上・下部の単品５０のリード５００を整列する過程及びレールとパッケージ間を整列する過程等を必要とするため、パッケージスタックのための工程が非常に複雑となる問題があった。
【０００８】
【発明が解決しようとする課題】
本発明は上記の問題点を解決するためになされたものであり、その目的は、集積度に優れ、工程が単純で、且つ短い信号線を有して機械的・電気的な信頼性に優れた半導体パッケージスタックを提供することにある。
【０００９】
【課題を解決するための手段】
上記目的を達成するための本発明の１実施態様によれば、底面から露出され、パッケージボディの底面及び側面及び上部面の一部を囲むように延長形成される外部電源接続用のリードを有する３次元型ＢＬＰと、３次元型ＢＬＰのパッケージボディの底面から露出しているボトムリード部にボトムリードが接合されて３次元型ＢＬＰにスタックされる標準型ＢＬＰとを備えることを特徴とする超高集積回路のＢＬＰスタックを提供する。
【００１０】
上記目的を達成するための本発明の第２実施態様によれば、底面から露出される外部電源接続用のリードが延長形成され、パッケージボディの底面及び側面及び上部面の一部を囲むように形成される３次元型ＢＬＰが、少なくとも２個以上順次にスタックされるとともに、それらの上側の３次元型ＢＬＰのリードとその下側の３次元型ＢＬＰのリードとが互いに電気的に連結されることを特徴とする超高集積回路のＢＬＰスタックを提供する。
【００１１】
上記目的を達成するための本発明の第３実施態様によれば、底面から露出される外部電源接続用のリードが延長形成され、パッケージボディの下部面及び側面及び上部面の一部を囲むように形成される３次元型ＢＬＰと、３次元型ＢＬＰの上に載せられて接合され、３次元型ＢＬＰのアッパーリード部にボトムリードが電気的に接続されるようにスタックされる標準型ＢＬＰとから構成される第１ＢＬＰスタックと；第１ＢＬＰスタックと同じ構成であり、第１ＢＬＰスタックに対向するよう位置し、第１ＢＬＰスタックの３次元型ＢＬＰのボトムリード部に３次元型ＢＬＰのボトムリード部が接合される第２ＢＬＰスタックと；を備えることを特徴とする超高集積回路のＢＬＰスタックを提供する。
【００１２】
上記目的を達成するための本発明の第４実施形態によれば、底面から露出される外部電源接続用のリードが延長形成され、パッケージボディの底面及び側面及び上部面の一部を囲むように形成される３次元型ＢＬＰと、３次元型ＢＬＰのボトムリード部の上部に載せられ、３次元型ＢＬＰのアッパーリード部にボトムリードが電気的に接続されるように接合される標準型ＢＬＰとからなり、３次元型ＢＬＰと標準型ＢＬＰとが離隔されるように３次元型ＢＬＰと標準型ＢＬＰとの間にスペーサを設けたことを特徴とする超高集積回路のＢＬＰスタックを提供する。
【００１３】
【発明の実施の形態】
以下、本発明の実施形態を添付図面を参照して詳細に説明する。
まず、図６〜図１１に基づき本発明の第１実施形態の底面からリードを導出したパッケージ、すなわちＢＬＰ(Bottom Leaded Package) を複数重ねたＢＬＰスタックのスタック過程を説明する。
図６Ａ、図６Ｂは本発明に利用される標準型ＢＬＰ２０、３次元型ＢＬＰ１０をそれぞれ示す縦断面図であり、図９は本発明の超高集積回路のＢＬＰスタックの第１実施形態（３Ｄ＋標準）１を示す縦断面図である。
本発明の第１実施形態のＢＬＰスタック１は、図９に示すように、標準型ＢＬＰ２０の上に３次元型ＢＬＰ１０が積層された形状である。本明細書において上下という表現は単に図面上でのもので絶対的なものではない。３次元型ＢＬＰ１０は、チップ７をパッケージボディ１２で覆い、チップ７の底面に連結され、パッケージボディ１２の底面で外に出されて露出し、パッケージボディの側面から上面にまでパッケージボディ１２に沿って延びている外部電源接続用のリード１１を有する。一方、標準型ＢＬＰ２０の外部電源接続用のリード２１はパッケージボディの底面の両端部分に露出しているだけである。標準型と３次元型では上記したリードの違いがあるだけである。これらを積層するに当たっては図９に示すように標準型２０の外部電源接続用のリード２１を３次元型ＢＬＰ１０の外部電源接続用のリードの底面に露出している部分１１１に接合させる。
【００１４】
３次元型ＢＬＰ１０の外部電源接続用のリード１１を、パッケージボディ１２の底面から露出した部分をボトムリード部１１１と、これから延びてボディの側面に沿った部分をサイドリード部１１３と、サイドリード部１１３から延びてボディの上面の一部を囲む部分をアッパーリード部１１２という。標準型ＢＬＰ２０は外部電源接続用のリード２１はパッケージボディの底面から露出された状態であり、これはボトムリードと称する。
【００１５】
次に、このように構成された本発明の第１実施形態のＢＬＰスタックの製造過程について図７〜図１０を参照して説明する。
図７は本発明実施形態の超高集積回路のＢＬＰスタック製作用のジグを示す縦断面図であり、図８は図７の下部ジグの全体を示す平面図であり、図１０は図７のジグ１００にスタックのために３次元型ＢＬＰが装着された状態を示す断面図である。
まず、ボトムリード２１を上方に向けるように標準型ＢＬＰ２０を図７のスタック用の下部ジグ１０１に形成されたポケット１０２に入れた後、それを図１０に示すように真空圧で吸着して下部ジグに固定させる。その後、標準型ＢＬＰ２０上に３次元型ＢＬＰ１０を置く。その際、標準型ＢＬＰ２０のボトムリード２１と、その上の３次元型ＢＬＰ１０のボトムリード部１１１とを互いに整列させた状態で当接させる。次いで、上側の３次元型ＢＬＰ１０を上部ジグ１０３にて押圧して固定した状態で、標準型ＢＬＰ２０のボトムリード２１と３次元型ＢＬＰ１０のボトムリード部１１１との境界面にレーザを照射して、３次元型ＢＬＰ１０のボトムリード部１１１とその下部の標準型ＢＬＰ２０のボトムリード２１とを溶接させる。
【００１６】
このようにして、３次元型ＢＬＰ１０と標準型ＢＬＰ２０を用いたＢＬＰスタックが製造される。ＢＬＰスタックは、３次元型ＢＬＰ１０の半導体チップと標準型ＢＬＰ２０の半導体チップとが互いに電気的に連結されるため、メモリ容量が拡張される。かかる第１実施形態の超高集積回路のＢＬＰスタック１は図１１に示すような形態にマザーボード２００に実装可能である。
【００１７】
尚、３次元型ＢＬＰ１０のアッパーリード部１１２と標準型ＢＬＰ２０のボトムリード２１とが互いに溶接されるように、３次元型ＢＬＰ１０と標準型ＢＬＰ２０をスタックしてもよい。また、レーザによる溶接に代えて３次元型ＢＬＰ１０のリード１１と標準型ＢＬＰ２０のリード２１とを半田或いは導電性を備えた導電膜にっよて接合して電気的に連結してもよい。
【００１８】
図１２は超高集積回路のＢＬＰスタックの第２実施形態（３Ｄ＋３Ｄ）を示す縦断面図である。この実施形態は二つの１次元ＢＬＰ１０を重ねたものである。その積層に当たっては、標準型ＢＬＰ２０の代わりに図１３に示すようにＢＬＰスタック製作用のジグに３次元型ＢＬＰを装着し、その上に他の３次元型ＢＬＰを置いて接合させる。図１４は第２実施形態の超高集積回路のＢＬＰスタックをマザーボードに実装させた状態を示す。
本発明の第２実施形態のＢＬＰスタック２は、底面から露出される外部電源接続用のリード１１が延長形成され、パッケージボディ１２の底面及び側面及び上部面の一部を囲むよう曲げられた３次元型ＢＬＰ１０が、少なくとも２個以上順次にスタックされるとともに、上側の３次元型ＢＬＰ１０の半導体チップ７とその下側の３次元型ＢＬＰ１０の半導体チップ７とが各々のリード１１を介して互いに電気的に連結されるように構成されている。
【００１９】
以下、このように構成された本発明の第２実施形態のＢＬＰスタックの製造過程を説明する。
まず、図７のスタック用の下部ジグ１０１のポケット１０２に３次元型ＢＬＰ１０単品を入れて真空圧を用いて吸着させて固定させる。ポケット１０２の下部には真空圧を維持可能な真空ライン（図示せず）が連結されている。一方、真空圧を用いて３次元型ＢＬＰ１０を固定させた後に、３次元型ＢＬＰ１０上面に又他の３次元型ＢＬＰ１０を置く。このスタックされる３次元型ＢＬＰ１０は、下側の３次元型ＢＬＰ１０のアッパーリード部１１２と、上側の３次元型ＢＬＰ１０のボトムリード部１１１とが互いに接続するように整列する。
【００２０】
次に、図１３に示すように、上部の３次元型ＢＬＰ１０を上部ジグ１０３にて押圧して固定させた状態で、３次元型ＢＬＰ１０のリード１１間の境界面にレーザ（図示せず）を用いて光線を照射して、上下部の３次元型ＢＬＰ１０のリード１１を相互溶接させる。これにより、３次元型ＢＬＰ１０を用いたＢＬＰスタックを製造完了する。各ＢＬＰスタックの各半導体チップ７はリード１１を介して互いに電気的に連結され、このためメモリ容量が拡張される。
上記したような第２実施形態の高集積回路のＢＬＰスタックは図１４に示すような形態にマザーボード２００に実装可能である。
【００２１】
図１５は第２実施形態の超高集積回路の３次元型ＢＬＰスタックの変形例を示す縦断面図である。
３次元型ＢＬＰ１０は、２個のＢＬＰをスタックする場合、リード１１の形態的な特性上、図１５に示すようにリード１１のアッパーリード部１１２側が対向接触するようにスタックしてもよく、ボトムリード１１１側が対向接触するようにスタックしてもよい。
【００２２】
図１６は第２実施形態の超高集積回路のＢＬＰスタックの容量拡張例を示す縦断面図である。
第２実施形態のＢＬＰスタックは、３次元型ＢＬＰ１０の個数さえ増加させればメモリ容量を拡張可能であることを示している。実装の時に、ＢＬＰスタック高があんまり高くならないように８個以下に積層することが好ましく、４個以下に積層することが更に好ましい。上記の図１６の超高集積回路のＢＬＰスタックは図１７に示すような形態にマザーボード２００に実装してもよく、図１８に示すような形態に実装してもよい。
【００２３】
図１９は本発明の超高集積回路のＢＬＰスタック製作用のジグの他の実施形態を示す縦断面図であり、図２０は図１９のジグ１００ａに３次元型ＢＬＰ１０が装着された状態を示す縦断面図である。
このジグ１００ａを用いてＢＬＰスタックを制作する場合には、上・下部のジグでなく、左・右に対向するように設けられたジグを用いて積層されるＢＬＰを挟み込む。ただし、左右のジグとも上下に分離するように形成されており、それぞれの上又は下のいずれかに突起とその突起を挿入する孔又は溝を形成させて、突起を孔又は溝に挿入することで上下一体とする。そして、レーザ（図示せず）からの照射光によってリードの境界部位を溶接する。この際、左右に対向するように設けられたジグ１００ａの一方には案内孔が形成されている。この案内孔には、ジグに装着された３次元型ＢＬＰのうち何れか一方の３次元型ＢＬＰ１０を他方の３次元型ＢＬＰに押圧するプッシャ１０４が入れられる。
【００２４】
図２１は本発明の超高集積回路のＢＬＰスタックの第３実施形態（（３Ｄ＋標準）＋（３Ｄ＋標準））を示す縦断面図である。
本発明の第３実施形態のＢＬＰスタック３によれば、底面から露出された外部電源接続用のリード１１が、パッケージボディ１２の底面及び側面及び上部面の一部を囲むように曲げられた３次元型ＢＬＰ１０と、３次元型ＢＬＰ１０上に載せられて接合され、３次元型ＢＬＰ１０のアッパーリード部１１１にボトムリード２１が電気的に接続されるようにスタックされる標準型ＢＬＰ２０とから構成される第１ＢＬＰスタックと；第１ＢＬＰスタックと同じ構成であり、第１ＢＬＰスタックに対向するように配置され、第１ＢＬＰスタックの３次元型ＢＬＰ１０のボトムリード部１１１に自身の３次元型ＢＬＰ１０のボトムリード部１１１が接合される第２ＢＬＰスタックとを備えている。
【００２５】
次に、このように構成された本発明の第３実施形態のＢＬＰスタックの製造過程を説明する。
まず、３次元型ＢＬＰ１０をスタック用の下部ジグ１０１のポケット１０２に入れる第１段階と、その３次元型ＢＬＰ１０を真空圧を用いて吸着する第２段階と、第３次元型ＢＬＰ１０のアッパーリード部１１２と標準型ＢＬＰ２０のボトムリード２１とが接続するように３次元型ＢＬＰ上に標準型ＢＬＰを整列させて載せる第３段階と、標準型ＢＬＰ２０のボトムリード２１の先端にレーザ光線を照射して、標準型ＢＬＰ２０のボトムリード２１と３次元型ＢＬＰ１０のボトムリード部１１１とを溶接させる第４段階とで第１ＢＬＰスタックを製造する。
この後、第１〜第４段階を同様に経て第２ＢＬＰスタックを製造した後、第１ＢＬＰスタックの３次元型ＢＬＰ１０のボトムリード部１１１と第２ＢＬＰスタックの３次元型ＢＬＰ１０のボトムリード部１１１とが対向して接触するように第１ＢＬＰスタックの上部に第２ＢＬＰスタックを載せる。この状態で、対向する第１、第２ＢＬＰスタックを上部ジグ１０３にて押圧してクランピングした後、第１、第２ＢＬＰスタックの各３次元型ＢＬＰ１０のボトムリード部１１１の接する境界面にレーザ光線を照射して第１、第２ＢＬＰスタックの３次元型ＢＬＰ１０のリード１１間の境界部位を溶接させる。これにより、第３実施形態のＢＬＰスタック３が完成する。
このようにして制作した本発明の第３実施形態のＢＬＰスタックは図２２に示すような形態にマザーボード２００に実装可能である。
【００２６】
図２３は本発明の第４実施形態（３Ｄ＋標準＋スペーサ）のＢＬＰスタックを示す正面図であり、図２４は本発明の第４実施形態のＢＬＰスタック制作に適用される半田ディップ装置を示す斜視図であり、図２５〜図２９は本第４実施形態の超高集積回路のＢＬＰスタックの制作過程を示す正面図である。
本発明の第４実施形態のＢＬＰスタック４は、３次元型ＢＬＰ１０と標準型ＢＬＰ２０を間にスペーサ７０を介在させて結合したものである。同じ３次元型ＢＬＰ及び標準型ＢＬＰという言葉を使用しているが、正確には前の各実施形態に使用したパッケージの形状とは異なるが、本明細書において、基本的に３次元型ＢＬＰ１０とは要するにチップを覆うパッケージボディの底面から外部リードをパッケージボディの上側の面にまで曲げて延ばした形状のものを意味し、一方、標準型ＢＬＰ２０とはパッケージボディの底面部から外部リードが短く直線状に延びているものを意味する。パッケージボディの形状や、外部リードが底面部位外でパッケージボディに接触しているかどうかは問わない。この第４実施形態４は双方のＢＬＰの間が離れているのが特徴である。したがって、外部リードどうしを連結するのに先の例のように溶接や接着剤による接着を使用することはできない。半田にディップさせて接合している。
【００２７】
このように構成された本発明の第４実施形態のＢＬＰスタック４の製造過程は以下の通りである。
まず、標準型ＢＬＰ２０と３次元型ＢＬＰ１０を用意するとともに、図２４に示すような半田ディップ装置８を用意する。ＢＬＰ単品及び半田ディップ装置８の用意が完了すると、３次元型ＢＬＰ１０のアッパーリード部１１２を下に向けるようにした状態でＢＬＰのボトム側のボディ上面に図２５Ａに示すように小さな塊であるスペーサ７０を適宜の位置に置く。この後、スペーサ７０が配置された３次元型ＢＬＰ１０の上に、標準型ＢＬＰ２０を図２５Ｂに示すように載せる。３次元型ＢＬＰ１０に標準型ＢＬＰ２０を載せた後には、図２５Ｃに示すように３次元型ＢＬＰ１０及び標準型ＢＬＰ２０を固定ジグ９で挟み込んでクランプさせる。このように、３次元型ＢＬＰ１０及び標準型ＢＬＰ２０を固定ジグ９でクランプした後には、固定ジグ９で双方のＢＬＰをその形状のまま移動させることができる。図２６に示すようにクランプされた双方のＢＬＰ１０、２０の一方の端部を半田ディップ装置８へ向け、半田供給チップ８１から排出される半田７１に図２７に示すようにディップさせる。これにより、３次元型ＢＬＰ１０の一方のボトムリード部１１１と、これに対向する標準型ＢＬＰ２０の一方のボトムリード２１とが電気的に接続されるように半田付けされる。このとき、３次元型ＢＬＰ１０のボディと標準型ＢＬＰ２０のボディとの間にはスペーサ７０があり、一定の間隙のギャップがあるので、ギャップを介して半田が流入し易いため、パッケージ間の接着信頼性が向上する。半田ディップ装置８の中央部の半田供給チップ８１から噴出される半田７１のうち、半田付け作業後の残留分は再び貯蔵槽の内部へ流入され、再循環される。
【００２８】
そして、パッケージスタックの一方のリード１１に対する半田付けが完了すると、半田付けされない反対側のリードに対する半田付けを行う。その際、固定ジグ９が図２８に示すように振動しながら回転する。これは、固定ジグ９を振動させることによってパッケージスタックのリード１１についた半田の量を一定にするとともに、半田をパッケージ間の隙間の広い面積に拡散させるためである。固定ジグ９の振動のために、固定ジグ９を振動させる発振モータ（図示せず）等の発振装置を備える必要があることはいうまでもない。
【００２９】
一方、固定ジグ９が振動しつつ１８０゜回転した後には、クランプした双方のＢＬＰ１０、２０の他方のボトムリード部１１１とボトムリード２１の先端を半田ディップ装置８の半田供給チップ８１から排出される半田７１に図２９のようにディップさせる。これにより、３次元型ＢＬＰ１０のボトムリード部１１１とこれに対向する標準型ＢＬＰ２０のボトムリード２１とが電気的に接続されるように半田付けされる。
このようにして完成した超高集積回路の３次元型ＢＬＰスタック４（図３０に示す）はメモリ容量が拡張される。ＢＬＰスタック４は図３１に示すような形態にマザーボード２００に実装可能である。
【００３０】
【発明の効果】
本発明のＢＬＰスタックは、パッケージボディの底面に露出したリードを互いに連結した構造であるので、集積度に優れ、信号経路が短く、高速デバイスの積層時に優れた性能を示す。
また本発明の製造方法は、工程が単純で、作業速度が速く、且つ工程の信頼性が高い。したがって、ＴＡＴ（処理所要時間）を短縮することができ、更に生産性を向上することができる。
【図面の簡単な説明】
【図１】 スタックのために用意されたＴＳＯＰ単品を示す縦断面図。
【図２】 ＴＳＯＰ単品のアウタリードの断切り過程を示す縦断面図、
【図３】 積層されたＴＳＯＰを積層レールに入れて半田付けする過程を示す縦断面図。
【図４】 従来の積層型半導体パッケージを示す図。
【図５】 従来の積層型半導体パッケージの他例を示す側面図。
【図６】 本発明が適用される標準型ＢＬＰを示す縦断面図（Ａ）と本発明に適用される３次元型ＢＬＰを示す縦断面図（Ｂ）。
【図７】 本発明実施形態の超高集積回路のＢＬＰスタック製作用の上・下部ジグを示す要部縦断面図。
【図８】 図７の下部ジグの全体を示す平面図。
【図９】 本発明の超高集積回路のＢＬＰスタックの第１実施形態を示す縦断面図。
【図１０】 図７のジグに、スタックのために標準型及び３次元型ＢＬＰが装着された状態を示す縦断面図。
【図１１】 図９の超高集積回路のＢＬＰスタックがマザーボードに実装される状態を示す縦断面図。
【図１２】 完成した超高集積回路の３次元型ＢＬＰスタックの第２実施形態を示す縦断面図。
【図１３】 図７のＢＬＰスタック製作用のジグにスタックのために３次元型ＢＬＰが装着された状態を示す縦断面図。
【図１４】 第２実施形態の超高集積回路のＢＬＰスタックがマザーボードに実装される状態を示す縦断面図。
【図１５】 第２実施形態の超高集積回路の３次元型ＢＬＰスタックの変形例を示す縦断面図。
【図１６】 第２実施形態の超高集積回路のＢＬＰスタックの容量拡張例を示す縦断面図。
【図１７】 図１６のＢＬＰスタックがマザーボードに対して実装される様子を示す縦断面図。
【図１８】 図１６のＢＬＰスタックがマザーボードに対して他の形態に実装される様子を示す縦断面図。
【図１９】 本発明の超高集積回路のＢＬＰスタック製作用のジグの他実施形態を示す縦断面図。
【図２０】 図１９のジグへ３次元型ＢＬＰが装着された状態を示す縦断面図。
【図２１】 本発明の超高集積回路のＢＬＰスタックの第３実施形態を示す縦断面図。
【図２２】 図２１の超高集積回路のＢＬＰスタックがマザーボードに実装される状態を示す縦断面図。
【図２３】 本発明の超高集積回路のＢＬＰスタックの第４実施形態を示す正面図。
【図２４】本発明の第４実施形態のＢＬＰスタックの制作に適用される半田ディップ装置を示す斜視図。
【図２５】〜【図３０】 本発明の第４実施形態の超高集積回路のＢＬＰスタックの製造過程を示す正面図。
【図３１】 本発明の第４実施形態のＢＬＰスタックがマザーボードに実装される状態を説明する正面図。
【符号の説明】
１ 第１実施形態のＢＬＰスタック
１０ ３次元型ＢＬＰ
１１ ３次元型ＢＬＰのリード
１１１ ボトムリード部
１１２ アッパーリード部
１１３ サイドリード部
１２ パッケージボディ
２ 第２実施形態のＢＬＰスタック
２０ 標準型ＢＬＰ
２１ ボトムリード
３ 第３実施形態のＢＬＰスタック
４ 第４実施形態のＢＬＰスタック
７ 半導体チップ

Claims (5)

  1. パッケージボディの底面から露出され、ボディの側面を経て上面まで延長されている、パッケージボディの底面から露出されているボトムリード部と、パッケージボディの側面を囲むサイドリード部と、パッケージボディの上面を囲むアッパーリード部とからなる外部電源接続用のリードを有する第１パッケージと、
    パッケージボディの底面から露出され、第１パッケージの外部電源接続用のリードに接合されて電気的に連結される外部電源接続用のリードを有する第２パッケージと、
    を備え、
    前記第１パッケージのパッケージボディと前記第２パッケージのパッケージボディとの間に、前記第１パッケージのパッケージボディと前記第２パッケージのパッケージボディ間を離隔させるためのスペーサが介在し、
    前記第１パッケージの前記ボトムリード部と前記第２パッケージの前記リードとが半田付けにより接続される
    ことを特徴とする超高集積回路のＢＬＰスタック。
  2. 第２パッケージの外部電源接続用のリードは、第１パッケージの外部電源接続用のリードと同様にパッケージボディの底面から露出され、パッケージボディの側面を経て上面まで延長形成されることを特徴とする請求項１記載の超高集積回路のＢＬＰスタック。
  3. 第１パッケージ上に、パッケージボディの底面から露出され、パッケージボディの側面を経て上面まで延長形成される外部電源接続用のリードを有する第３パッケージと、
    パッケージボディの底面から露出され、第３パッケージの外部電源接続用のリードに接合されて電気的に連結される外部電源接続用のリードを有する第４パッケージと、
    を更に重ねることを特徴とする請求項１記載の超高集積回路のＢＬＰスタック。
  4. 第１パッケージの外部電源接続用のリードと第２パッケージの外部電源接続用のリードは半田によって接合されて電気的に連結されることを特徴とする請求項１記載の超高集積回路のＢＬＰスタック。
  5. パッケージボディの底面から露出されるボトムリード部と、ボトムリード部から延びてボディの側面を囲むサイドリード部と、サイドリード部から延びて上面を囲むアッパーリード部とからなる外部電源接続用のリードを有する第１パッケージのボトムリード部を上方に向けるようにした状態で第１パッケージのパッケージボディの底面にスペーサを置く段階と、
    スペーサが置かれた第１パッケージの上にパッケージボディの下面を介して露出される外部電源接続用のリードを有する第２パッケージを載せる段階と、
    第１パッケージと第２パッケージを固定ジグでクランプする段階と、
    固定ジグを移動させることにより、クランプした双方のパッケージのボトムリード部と前記外部電源接続用のリードの先端を半田ディップ装置の半田供給チップから排出される半田にディップさせて、第１パッケージのボトムリード部の一方とこれに対向する第２パッケージの前記外部電源接続用のリードの一方とが電気的に接続されるように半田付けする段階と、
    固定ジグが振動しつつ回転して、クランプした双方のパッケージのボトムリード部と前記外部電源接続用のリードの先端を半田ディップ装置の半田供給チップから排出される半田にディップさせて、第１パッケージの他方のボトムリード部とこれに対向する第２パッケージの他方の前記外部電源接続用のリードとが電気的に接続されるように半田付けする段階と、
    を備えることを特徴とする超高集積回路のＢＬＰスタックの製造方法。
JP34990598A 1998-05-06 1998-12-09 超高集積回路のｂｌｐスタック及びその製造方法 Expired - Fee Related JP4342013B2 (ja)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
KR1019980016194A KR100331841B1 (ko) 1998-05-06 1998-05-06 초고집적회로비·엘·피스택및그제조방법
KR16194/1998 1998-05-07
KR16342/1998 1998-05-07
KR1019980016342A KR100290885B1 (ko) 1998-05-07 1998-05-07 초고집적회로비·엘·피스택및그제조방법

Publications (2)

Publication Number Publication Date
JPH11330312A JPH11330312A (ja) 1999-11-30
JP4342013B2 true JP4342013B2 (ja) 2009-10-14

Family

ID=26633627

Family Applications (1)

Application Number Title Priority Date Filing Date
JP34990598A Expired - Fee Related JP4342013B2 (ja) 1998-05-06 1998-12-09 超高集積回路のｂｌｐスタック及びその製造方法

Country Status (3)

Country Link
US (1) US6399420B2 (ja)
JP (1) JP4342013B2 (ja)
DE (1) DE19920445B4 (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SG75958A1 (en) * 1998-06-01 2000-10-24 Hitachi Ulsi Sys Co Ltd Semiconductor device and a method of producing semiconductor device
JP2001352035A (ja) * 2000-06-07 2001-12-21 Sony Corp 多層半導体装置の組立治具及び多層半導体装置の製造方法
TWI226648B (en) 2002-07-18 2005-01-11 Epcos Ag Surface-mountable component and its production method
DE10244713A1 (de) * 2002-07-18 2004-02-05 Epcos Ag Oberflächenmontierbares Bauelement und Verfahren zu dessen Herstellung
US20040108583A1 (en) * 2002-12-05 2004-06-10 Roeters Glen E. Thin scale outline package stack
CN2779618Y (zh) * 2005-01-21 2006-05-10 资重兴 可层叠的封装芯片结构改良
US8080867B2 (en) * 2009-10-29 2011-12-20 Stats Chippac Ltd. Integrated circuit packaging system with stacked integrated circuit and method of manufacture thereof
US20110147910A1 (en) * 2009-12-21 2011-06-23 Micron Technology, Inc. Method for stacking die in thin, small-outline package
US8513784B2 (en) * 2010-03-18 2013-08-20 Alpha & Omega Semiconductor Incorporated Multi-layer lead frame package and method of fabrication
TWI550823B (zh) * 2014-04-10 2016-09-21 南茂科技股份有限公司 晶片封裝結構

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5446620A (en) 1990-08-01 1995-08-29 Staktek Corporation Ultra high density integrated circuit packages
US5760471A (en) 1994-04-20 1998-06-02 Fujitsu Limited Semiconductor device having an inner lead extending over a central portion of a semiconductor device sealed in a plastic package and an outer lead exposed to the outside of a side face of the plastic package
US6002167A (en) * 1995-09-22 1999-12-14 Hitachi Cable, Ltd. Semiconductor device having lead on chip structure
KR100204753B1 (ko) 1996-03-08 1999-06-15 윤종용 엘오씨 유형의 적층 칩 패키지
JP3638750B2 (ja) * 1997-03-25 2005-04-13 株式会社ルネサステクノロジ 半導体装置
US5986209A (en) * 1997-07-09 1999-11-16 Micron Technology, Inc. Package stack via bottom leaded plastic (BLP) packaging

Also Published As

Publication number Publication date
US6399420B2 (en) 2002-06-04
DE19920445A1 (de) 1999-11-18
US20010040278A1 (en) 2001-11-15
DE19920445B4 (de) 2005-09-01
JPH11330312A (ja) 1999-11-30

Similar Documents

Publication Publication Date Title
KR100445073B1 (ko) 듀얼 다이 패키지
KR960015868A (ko) 적층형 패키지 및 그 제조방법
JPH09246465A (ja) Ｌｏｃ型半導体チップの積層チップパッケージ
JPH09260538A (ja) 樹脂封止型半導体装置及び製造方法とその実装構造
JP4342013B2 (ja) 超高集積回路のｂｌｐスタック及びその製造方法
JPH02122557A (ja) ピン格子配列集積回路パッケージ
JP2008130932A (ja) 側面電極付半導体チップ及びその製造方法並びにその半導体チップを積層した３次元実装モジュール
TW381326B (en) Semiconductor device and lead frame therefor
JPS6315453A (ja) 表面実装型半導体装置及びその製造方法
KR100331841B1 (ko) 초고집적회로비·엘·피스택및그제조방법
US7615870B2 (en) Semiconductor device, manufacturing method thereof, and connection method of circuit board
KR101121483B1 (ko) 적층형 반도체 패키지 및 그 적층 방법
JPH0322544A (ja) 半導体装置
JPH0590486A (ja) 半導体装置
JPH05343610A (ja) 混成集積回路装置
KR100290885B1 (ko) 초고집적회로비·엘·피스택및그제조방법
US11817374B2 (en) Electronic device with exposed tie bar
JPH07249736A (ja) 半導体アセンブリ
JPH09129798A (ja) 電子部品およびその製法
JP2564694B2 (ja) 半導体素子の製造方法
JPS61225827A (ja) 半導体素子の実装構造
JPH07147368A (ja) 半導体集積回路装置およびその実装構造
JPH04359457A (ja) 半導体装置およびその製造方法
JP3067560B2 (ja) 電子部品製造方法
KR100631945B1 (ko) 스택 패키지

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050823

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20081110

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20081125

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090225

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090407

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090414

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090616

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090707

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120717

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130717

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees