JP2564694B2 - 半導体素子の製造方法 - Google Patents

Description

【発明の詳細な説明】 （イ）産業上の利用分野 この発明は、面実装チップ状の半導体素子を製造する
方法に関する。

（ロ）従来の技術 従来、トランジスタ等の半導体素子の、面実装型のパ
ッケージは、第６図（ａ）（ｂ）に示すものが用いられ
ている。チップｂは、リードｃ上にダイボンディングさ
れ、チップｂ上面のパッドと他のリードｃとはワイヤｄ
でワイヤボンディングされる。チップｂ、ワイヤｄは、
樹脂ｅで封止され、絶縁、保護される。リードｃの先端
は折り曲げ加工され、樹脂ｅの底面と略揃えられる。

（ハ）発明が解決しようとする課題 上記従来の、チップ状半導体素子はその構造のため、
パッケージ寸法、特に高さｈを小さくできない問題点が
あった。すなわちパッケージａを小さくしようとする
と、ワイヤループが樹脂ｅ表面よりはみ出すため、ワイ
ヤループの高さが制約され、ワイヤボンディングの信頼
性が低下する。また、リードｃ寸法のばらつきが大きく
なると共に、樹脂ｅのバリの影響も大きくなる。

この発明は、上記に鑑みなされたもので、より小型化
の図れるチップ状の半導体素子の製造方法の提供を目的
としている。

（ニ）課題を解決するための手段及び作用 上記課題を解決するため、この発明の半導体素子の製
造方法は以下の６つの工程により構成されるものであ
る。

i:第１の電極パターン（16,17）が列設された第１の絶
縁シート（11）に、各第１の電極パターン（16,17）に
バンプ（46,47）を圧接して、チップ（41）をボンディ
ングする第１の工程と、 ii:各チップ（41）の逃し孔（38）が配設された第３の
絶縁シート（31）を、前記第１の絶縁シート（11）に積
層する第２の工程と、 iii:第２の電極パターン（25）が列設された第２の絶縁
シート（21）を、これら第２の電極パターン（25）が前
記各チップ（41）の底面（45）にボンディングされるよ
うに、前記第３の絶縁シート（31）に積層する第３の工
程と、 iv:前記第１、第２及び第３の絶縁シート（11,21,31）
を積層してなる積層体（50）を、前記第１の電極パター
ン（16,17）を連ねる直線（l_b）及び前記第２の電極パ
ターン（25）を連ねる直線（l_a）に沿って切断し、棒状
の積層体（50′）とする第４の工程と、 v:この棒状の積層体（50′）の前記直線（l_a），（l_b）
での切断面（側面）（50a,50b）に、前記第１及び第２
の電極パターン（16,17,25）にそれぞれ導通する外部電
極（2,3,4）を形成する第５の工程と、 vi:この棒状の積層体（50′）を切断し、個々の半導体
素子（１）とする第６の工程。

この発明の半導体素子の製造方法では、絶縁シートを
積層してチップを封止するため、従来モールド時に生じ
ていた樹脂バリを防止することができる。また、外部電
極は、パッケージ表面に膜状に形成されるものであり、
寸法、形状の不揃いを少なくすることができる。さら
に、電極パターンとチップとをワイヤを用いずボンディ
ングするため信頼性も向上される。これらの点から、半
導体素子の小型化が容易となる。

（ホ）実施例 この発明の一実施例を第１図乃至第５図に基づいて以
下に説明する。

この実施例は、この発明をチップ状トランジスタの製
造に適用したものであり、第１図は、その製造工程を順
に示している。

まず、第１のプラスチックシート11に、チップ41をボ
ンディングする〔第１図（ａ）参照〕。第１のプラスチ
ックシート11は、第２図（ａ）（ｂ）に示すように、ス
ルーホール12、13、14及びエミッタ、ベース用電極パタ
ーン（第１の電極パターン）16、17を複数組配設してな
るものである。エミッタ、ベース用電極パターン16、17
は、金（Au）、銀（Ag）、銅（Cu）等の材質よりなり、
それぞれスルーホール13、14を通して、裏面11bから表
面11aにかけて形成されており、16b、17bは圧着部、16
a、17aは外部接続部を構成する。また、スルーホール12
から表面11aにかけて外部接続パターン15が形成されて
いる。

チップ41は、ウェハシート51上に貼着されている。ウ
ェハ（図示せず）をウェハシート51上に貼着し、ウェハ
をダイシングした後、ウェハシート51を引き伸ばすと、
ウェハが１つ１つのチップ41に分離し、第１図（ａ）に
示す状態となる。チップ41上には、それぞれエミッタ、
ベース用のバンプ46、47が金等の材料で形成されてい
る。

ウェハシート51は、第１のプラスチックシート11の下
方に位置させられる。そして、チップ41を、圧着部16
b、17bの下方に位置決めし、この位置決めされたチップ
41を付き上げ針52で突き上げ、バンプ46、47をバンプ圧
着部16b、17bに圧着し、裏面11bにチップ41をボンディ
ングする。こうして裏面11b上に配設される圧着部16b、
17bに順次チップ41をボンディングしていく。

もし、ウェハシート51を引き伸ばした状態で、チップ
41の配置を、バンプ圧着部16b、17bの配置に一致させる
ことができるならば、全部のチップ41を一括して同時に
ボンディングすることも可能である。

次に、第１のプラスチックシート11の裏面11bに、第
３のプラスチックシート31が接着剤53を用いて積層され
る〔第１図（ｂ）参照〕。第３のプラスチックシート31
には、第３図に示すように、スルーホール32、33、34
が、前記スルーホール12、13、14に対応する配置で設け
られている。また、第３のプラスチックシート31には、
チップ逃し孔38も配設されている。

第１のプラスチックシート裏面11bに、第３のプラス
チックシート31を接着する時に、スルーホール32、33、
34を、スルーホール12、13、14に一致するように位置決
めをすると共に、チップ41はそれぞれチップ逃し孔38内
に収められる。

次に、第３のプラスチックシート31に、第２のプラス
チックシート21が接着剤54で接着され積層される〔第１
図（ｃ）（ｄ）参照〕。第２のプラスチックシート21に
は、スルーホール22、23、24が配設され、前記スルーホ
ール12（32）、13（33）、14（34）と同様の配置とされ
る〔第４図（ａ）（ｂ）参照〕。また、この第２のプラ
スチックシート21には、コレクタ用電極パターン（第２
の電極パターン）25が配設されている。コレクタ用電極
パターン25は、スルーホール22を通して、表面21aから
裏面21bに亘り、表面21aに位置する部分はボンディング
部25a、裏面21bに位置する部分は外部接続部25bとされ
る。また、スルーホール23、24から裏面21bにかけて、
それぞれ外部接続パターン26、27が形成されている。

接着前に、第２のプラスチックシート21のボンディン
グ部25aには、銀ペースト55が塗布される〔第１図
（ｃ）参照〕。第２のプラスチックシート21を積層する
時、圧力及び熱を加えて、銀ペースト55によりチップ底
面45がボンディング部25aに圧着させられる〔第１図
（ｄ）参照〕。この積層作業はアルゴン（Ar）、窒素
（N₂）等の不活性ガス雰囲気で行い、チップ41がこの不
活性ガスと共に封入されるようにする。

こうして、第１、第２及び第３のプラスチックシート
11、21、31を積層して得られた積層体50は、スルーホー
ル13、14、…及びスルーホール12、…を連ねる直線l_b、
l_aに沿ってダイシングされ、棒状の積層体50′に分割さ
れる〔第１図（ｅ）参照〕。

積層体50′の側面50a、50bは、それぞれ溶融はんだに
ディップされ、スルーホール12、22内の外部接続パター
ン15、電極パターン25〔第１図（ｆ）では図示せず、第
５図参照〕、スルーホール13、23内の電極パターン16、
外部接続パターン26、及びスルーホール14、24内の電極
パターン17、外部接続パターン27が、それぞれはんだ
５、６、７で連結され、コレクタ電極２、エミッタ電極
３、ベース電極４が構成される〔第１図（ｆ）参照〕。

この積層体50′の各コレクタ電極２、エミッタ電極
３、ベース電極４には、プローブがあてられ、各素子の
特性が検査される。最後に、積層体50′を直線l_cに沿っ
て切断し、個々のパッケージ10分割する（第５図参
照）。

このトランジスタ１は、チップ抵抗器と同様に印刷回
路基板上に面実装することができる。各電極２、３、４
において、はんだ５、６、７で上下のパターン15と25、
16と26、17と27を連結しているのは、印刷回路基板への
はんだ付け強度を確保するためである。

トランジスタ１の大きさは、例えばＤ、Ｗ、Ｈを、そ
れぞれ1.4mm、1.6mm、0.6mm程度にすることができ、従
来よりも一層の小型化を図ることができる。プラスチッ
クシート11、21、31それぞれの大きさを70mm×70mmとす
れば、約2000個のトランジスタ１をとることができ、生
産性向上、材料コストの低減を可能とし、トランジスタ
１の低価格をも図ることができる。もちろん、このパッ
ケージ１は樹脂モールドによりチップを封止するのでは
ないため樹脂バリが生じず、また、印刷回路基板にはん
だ付けするためにリードを用いていないので、このよう
に小型化しても従来のような支障は生じない。さらに、
このトランジスタ１では、バンプ圧着によりボンディン
グするため、従来のようにワイヤボンディングに起因す
る不良も生じない。

なお、この実施例は、本発明をトランジスタの製造に
適用したものであるが、ダイオード、電界効果トランジ
スタ等各種半導体素子の製造に適用可能なものである。

（ヘ）発明の効果 以上説明したように、この発明の半導体素子の製造方
法は、第１の電極パターンが列設された第１の絶縁シー
トに、各第１の電極パターンにバンプを圧接して、チッ
プをボンディングする第１の工程と、各チップの逃し孔
が配設された第３の絶縁シートを、前記第１の絶縁シー
トに積層する第２の工程と、第２の電極パターンが列設
された第２の絶縁シートを、これら第２の電極パターン
が前記各チップの底面にボンディングされるように、前
記第３の絶縁シートに積層する第３の工程と、前記第
１、第２及び第３の絶縁シートを積層してなる積層体
を、前記第１の電極パターンを連ねる直線及び前記第２
の電極パターンを連ねる直線に沿って切断し、棒状の積
層体とする第４の工程と、この棒状の積層体の前記直線
での切断面（側面）に、前記第１及び第２の電極パター
ンにそれぞれ導通する外部電極を形成する第５の工程
と、この棒状の積層体を切断し、個々の半導体素子とす
る第６の工程とからなるものであるから、半導体素子の
小型化を図れると共に、生産性向上及び材料コスト低減
による半導体素子の低価格化を図ることができる利点を
有している。

【図面の簡単な説明】

第１図（ａ）、第１図（ｂ）、第１図（ｃ）、第１図
（ｄ）、第１図（ｅ）及び第１図（ｆ）は、それぞれ順
にこの発明の一実施例に係るトランジスタ製造工程を説
明する図、第２図（ａ）及び第２図（ｂ）は、同トラン
ジスタ製造工程に適用される第１のプラスチックシート
のそれぞれ表面及び裏面の要部を示す斜視図、第３図
は、同トランジスタ製造工程に適用される第３のプラス
チックシートの要部を示す斜視図、第４図（ａ）及び第
４図（ｂ）は、同トランジスタ製造工程に適用される第
２のプラスチックシートのそれぞれ表面及び裏面の要部
を示す斜視図、第５図は、同トランジスタ製造工程によ
り製造されたトランジスタの外観斜視図、第６図（ａ）
は、従来のパッケージの外観斜視図、第６図（ｂ）は、
同従来のパッケージの側方から見た透視図である。 2:コレクタ電極、3:エミッタ電極、 4:ベース電極、 11:第１のプラスチックシート、 16・17・25:電極パターン、 21:第２のプラスチックシート、 31:第３のプラスチックシート、 38:チップ逃がし孔、41:チップ、 45:チップ底面、46・47:バンプ、 50・50′：積層体。

Claims (1)

(57)【特許請求の範囲】
1. 【請求項１】第１の電極パターン（16,17）が列設され
   た第１の絶縁シート（11）に、各第１の電極パターン
   （16,17）にバンプ（46,47）を圧接して、チップ（41）
   をボンディングする第１の工程と、 各チップ（41）の逃し孔（38）が配設された第３の絶縁
   シート（31）を、前記第１の絶縁シート（11）に積層す
   る第２の工程と、 第２の電極パターン（25）が列設された第２の絶縁シー
   ト（21）を、これら第２の電極パターン（25）が前記各
   チップ（41）の底面（45）にボンディングされるよう
   に、前記第３の絶縁シート（31）に積層する第３の工程
   と、 前記第１、第２及び第３の絶縁シート（11,21,31）を積
   層してなる積層体（50）を、前記第１の電極パターン
   （16,17）を連ねる直線（l_b）及び前記第２の電極パタ
   ーン（25）を連ねる直線（l_a）に沿って切断し、棒状の
   積層体（50′）とする第４の工程と、 この棒状の積層体（50′）の前記直線（l_a），（l_b）で
   の切断面（側面）（50a,50b）に、前記第１及び第２の
   電極パターン（16,17,25）にそれぞれ導通する外部電極
   （2,3,4）を形成する第５の工程と、 この棒状の積層体（50′）を切断し、個々の半導体素子
   （１）とする第６の工程とからなる半導体素子の製造方
   法。