JPH02122557A - ピン格子配列集積回路パッケージ - Google Patents

ピン格子配列集積回路パッケージ

Info

Publication number
JPH02122557A
JPH02122557A JP1239758A JP23975889A JPH02122557A JP H02122557 A JPH02122557 A JP H02122557A JP 1239758 A JP1239758 A JP 1239758A JP 23975889 A JP23975889 A JP 23975889A JP H02122557 A JPH02122557 A JP H02122557A
Authority
JP
Japan
Prior art keywords
terminal
layer
package
substrate
cover member
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP1239758A
Other languages
English (en)
Other versions
JP2711263B2 (ja
Inventor
Paul J Sokolovsky
ポール・ジエイ・ソコローフスキ
John Hunter
ジョン・ハンター
James L Hayward
ジェイムズ・エル・ヘイワード
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advanced Micro Devices Inc
Original Assignee
Advanced Micro Devices Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Micro Devices Inc filed Critical Advanced Micro Devices Inc
Publication of JPH02122557A publication Critical patent/JPH02122557A/ja
Application granted granted Critical
Publication of JP2711263B2 publication Critical patent/JP2711263B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
    • H01R13/00—Details of coupling devices of the kinds covered by groups H01R12/70 or H01R24/00 - H01R33/00
    • H01R13/02—Contact members
    • H01R13/22—Contacts for co-operating by abutting
    • H01R13/24—Contacts for co-operating by abutting resilient; resiliently-mounted
    • H01R13/2407—Contacts for co-operating by abutting resilient; resiliently-mounted characterized by the resilient means
    • H01R13/2414—Contacts for co-operating by abutting resilient; resiliently-mounted characterized by the resilient means conductive elastomers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Coupling Device And Connection With Printed Circuit (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 発明の背景 この発明は一般的に半導体集積回路実装に関するもので
、特に、それは改善された電気的接続手段を有しプラス
チックテープ回路の上に形成される金属化されたトレー
スパターンの外部の端部における端子パッドおよびパッ
ケージサブストレートの上に位置する端子ピン端部の間
に電気的相互接続を設けるためのピン格子配列集積回路
パッケージに関する。
大規模束ｆ？１（ＬＳＩ素子）のための高密度実装の増
大する商業上の必要のために、その技術でピン格子配列
（ＰＧＡ）集積回路パッケージと呼ばれる一般的な配置
がその産業において発展してきた。ＰＧＡ集積回路パッ
ケージは、矩形のまたは正方形の形状を持つパッケージ
サブストレートを一般的に含む。複数個の金属端子ピン
がパッケージサブストレートの底面から外に向かって延
び、それの上面の上にわずかに突出し得る。集積回路パ
ッケージは、６８ないし４１０の間であり得る端子ピン
の数次節で大きさが変わる。複数個の端子ピンはマトリ
クス配列を提供するように行列の形で配置される。
半導体チップまたはダイおよびパッケージサブストレー
トの端子ピンの間に電気的な接続を設けるために、ＰＧ
Ａ集積回路パッケージは典型的にその底面上に形成され
る金属化されたトレースパターンを有するプラスチック
テープ回路をも含む。
金属化されたトレースパターンはそれらの外部の端部が
間隔を保った金属端子パッドで終わる複数個の間隔を保
った導電性リードからなる。端子パッドはパッケージサ
ブストレートのわずかに突出る端子ピン端部と整列して
または位置合わせして位置する。端子パッドおよび端子
ピン端部の間の永久的な機械的な結合は、たとえばレー
ザ溶接、超音波溶接、また自動装置での他のもののよう
な、いくつもの従来の冶金のボンディング手順によりこ
れまで行なわれてきた。
ＰＧＡ集積回路パッケージ上の端子ピンの数が増大する
につれて、そのような冶金のボンディング手順を行なう
ために必要とされる自動装置の費用もまた増す。さらに
、信頼できるボンディング接続を設けるために、対応す
るわずかに突出る端子ピン端部への端子パッドの精密な
整列が必要とされる。ボンドされるべき端子パッドの大
きい数の点から見て、少なくとも１つまたはそれ以上の
ボンディング接続に欠陥があり、組立てられたＰＧＡパ
ッケージが除かれるようにする可能性が増大する。もし
欠陥のあるボンディング接続が修復されるべきであれば
、それなら主要な再加工プロセスが必要とされ、したが
って付加的な労働の費用が負われ、それによって製造費
用を増大する。
したがって、必要とされるものは、改善された電気的接
続手段を有し端子パッドおよび端子ピン端部の間に電気
的な相互接続を設けるためのピン格子配列集積回路パッ
ケージであると思われる。
この発明の電気的接続手段は、端子パッドおよび対応す
る金属端子ピン端部の間の電気的な相互接続を確立する
導電性のエラストマの材料を含む。
結果として、端子パッドおよび端子ピン端部のきわどい
整列は除去された。さらに、欠陥のある構成要素のある
場合には、このＰＧＡチップパッケージの中の構成要素
の修復および／または交換はより容易にかつより簡単に
なされた。
発明の概要 したがって、この発明の一般的な目的は、製造しかつ組
立てるのに比較的簡単でかつ経済的であり、しかしそれ
でも先行技術のＰＧＡパッケージの不利を克服する、改
善された電気的接続手段を有するＰＧＡ集積回路パッケ
ージを提供することである。
この発明の目的は、改善された電気的接続手段を有しプ
ラスチックテープ回路上に形成される金属化されたトレ
ースパターンの外部の端部の端子パッドおよびパッケー
ジサブストレート上に位置する端子ピン端部の間の電気
的相互接続を設けるための、ＰＧＡｆｆｌ積回路パッケ
ージを提供することである。
この発明のまたもう１つの目的は、端子パッドおよび端
子ピン端部のきわどい整列の必要を除去するＰＧＡ集禎
口路パッケージを提供することである。
この発明のなおもう１つの目的は、その中の構成要素の
修復および／または交換がより容易でありかつより簡単
であるＰＧＡ集積回路パッケージを提供することである
。
この発明のさらにまだもう１つの目的は、端子パッドお
よび対応する端子ピン端部の間の電気的相互接続を確立
する単方向性の導電性エラストマ材料を含む、ＰＧＡ集
積回路パッケージを提供することである。
これらの目的および目標に従って、この発明は、パッケ
ージサブストレート、単方向性導電性エラストマ層、中
心的に配置された半導体チップを有するプラスチックテ
ープ層、絶縁体層、およびカバー部材を含むＰＧＡ集積
回路パッケージの提供に関係する。パッケージサブスト
レートは一般的に矩形の形状から形成され、上面および
底面を有する。複数個の金属端子ピンがサブストレート
の底面から延び、それの上面の上にわずかに突出し端子
ピン端部を形成する。エラストマ層は端子ピン端部との
係合のためにサブストレートの上に生成される。テープ
層およびチップはエラストマ層の上に生成される。テー
プ層はその底面上に生成される金属化されたトレースパ
ターンを有する。
金属化されたトレースパターンは、その外部の端部が、
それぞれの端子ピン端部と実質上線の整列をする間隔を
保った金属端子パッドで終わる。
組立の間、絶縁体層およびカバー部材は、端子パッドお
よびエラストマ層を端子ピン端部と圧縮するために用い
られ、エラストマ層を介して端子パッドおよびそれぞれ
の端子ピン端部の間の電気的相互接続を確立する。
この発明のこれらおよび他の目的および利点は、全体を
通して同じ参照番号が対応する部分を示す添付の図面と
関連して読まれると、次の詳細な説明からより十分に明
らかになるであろう。
好ましい実施例の説明 図面の種々の図をここで詳細に参照すると、この発明の
ピン格子配列（ＰＧＡ）集積回路パッケージ１０の断面
図が第１図に示される。ＰＧＡ集積回路パッケージ１０
は、ベースユニット１２、導電性層１４、プラスチック
テープ回路１６、半導体集積回路チップまたはダイ１８
、絶縁体層２０、およびカバーまたは蓋部材２２を含む
。
ベースユニット１２は一般的に矩形または正方形の形状
を有するパッケージサブストレートを規定し、好ましく
は、たとえば従来の射出成形装置のようなもので、成型
されるときに複数個の金属端子ピン２４を組入れるため
に熱可塑性の材料から形成される。端子ピン２４はパッ
ケージサブストレート１２の底面２６から延び、それの
上面２８の上にわずかに突出し端子ピン端部またはポス
ト３０を形成する。パッケージサブストレート１２の４
つの側面は、６８ないし４１０本の範囲であり得る端子
ピン２４の数次第で、寸法が変わる。
複数個の端子ピン２４は、マトリクス配列を提供するよ
うに、行列の形式で矩形のパッケージサブストレート１
２のすべての４つの側の上に配置される。
導電性の層１４はパッケージサブストレート１２に従っ
て形作られ、それで導電性層１４はそれの４つの側以内
でパッケージサブストレート１２の上面２８の上にわず
かに突出す端子ピン端部３０の上に合う。導電性層１４
は、導電性金属粒子を含むエラストマ材料の偏平な薄板
を含む。この発明で使用される導電性エラストマ１４の
伝導経路は、単方向性の伝導を起こすようにエラストマ
を圧縮することによって形成される。この場合、所望の
導電率は導電性エラストマ層１４のｘ−ｙ平面に対して
横切るＺ方向にあるようにされる。
このような単方向性の導電性エラストマの薄板はマサチ
ューセッツ州つ−バーンのコメリクス社（Ｃｈｏｌｌｅ
ｒｌｃｓ　）から部品Ｎｏ、Ｃｈｏｎｅｃｔｏｒｌ　７
１　Ｃで商業的に入手可能である。
テープ回路１６はプラスチック層の底面上に生成される
金属化されたトレースパターンを有するプラスチックテ
ープ層を含む。金属化されたトレースパターンの外部の
端部は間隔を保った金属化された端子パッド３２で終わ
る（第２図および第３図）。テープ回路１６の端子パッ
ドパターンは図面の第２図から最もよく理解される。第
３図に示されるように、端子パッド３２は、パッケージ
サブストレート１２かられずかに突出る対応する端子ピ
ン端部３０の上に実質上線の整列または位置合わせをす
るように配置される。金属化されたトレースパターンは
、端子パッド３０から内に向かって延びリードボンドフ
レームの外部のリードボンド領域に向かい、ダイ１８と
の電気的接続を確立するための、複数個の銅の導体走路
またはリード（示されない）を含む。
プラスチックテープ回路１６は半導体チップまたはダイ
１８を受取るための中央の開口３４と共に形成される。
金属端子パッド３２は好ましくはその底面上のバンブま
たは窪み３６とともに形成される。窪み３６は、組立て
の間に単方向性の導電性エラストマ層１４上に力の集中
を生み出すための比較的小さい加圧されたコンタクト領
域を規定する。
絶縁体層２０はプラスチックテープ回路１６およびカバ
ー部材２２の間のスペーサとして機能する。絶縁体層２
０はまたダイ１８を受取るための中央の開口３８ととも
に形成される。カバー部材または蓋２２はパッケージサ
ブストレート１２の形状に従う一般的に矩形の構造であ
る。カバー部材２２は好ましくはまた熱可塑性祠料から
形成され得、大気の環境への露出を妨げるようにパッケ
ージサブストレート１２へ密閉され得るまたはボシトさ
れ得るサイドフランジ４０を有する。パッケージサブス
トレート１２へのカバー部材２２のボンディングは、た
とえば熱ボンディング、超音波溶接、またはエポキシ接
着剤での接着のようないくらもの従来の方法によりなし
とげられ得る。
組立てにおいて、半導体チップまたはダイ１８は、ダイ
を含む電気的回路および金属化されたトレースパターン
上の端子パッド３２の間の電気的接続を確立するように
既知のテープ自動化されたボンディング手順によりプラ
スチックテープ回路１６に最初に固定され得る。導電性
エラストマ層１４はパッケージサブストレート１２の上
面上に配置され、サブストレートの巾に形成されるわず
かに突出す端子ピン端部３０の上に直接載っている。エ
ラストマ層１４はＺ方向に縦に整列される導電性金属粒
子を含む。
組立てられたダイおよびテープ回路はその後エラストマ
層１４の上面の上に生成される。次に、絶縁体層２０が
テープ回路１６の上に配置され、ダイ１８の周囲を取囲
む。カバー部材２２がその後絶縁体層２０の上に配置さ
れ、矢印Ａの方向に下に向かって押される。結果として
、導電性エラストマ層１４は圧縮され、金属化されたト
レースパターン上の端子パッド３２の各々およびパッケ
ージサブストレート１２上の対応する端子ピン端部３０
の間の電気的相互接続を確立するように、圧力をかけら
れたコンタクト領域または点を提供する。最終的に、カ
バー部材２２のフランジ４０の下部の端部は領域Ｂでサ
ブストレートに適当にボンドされる。
前述の詳細な説明から、上に記述された実施例は容易に
製造され得かつ組立てられ得るＰＧＡ集積回路パッケー
ジを提供し、金属化されたトレースパターンの端子パッ
ドおよびパ・レケージサブストレートの端子ピン端部の
間の改善された電気的接続を提供する。したがって、端
子パッドおよび端子ピン端部の電気的な相互接続を確立
するための先行技術の永久的な機械的ボンディング方法
（すなわち、冶金のボンディング）は、除去された。こ
の改良点は、端子パッドおよび端子ピン端部の間に配置
される単方向性の（Ｚ方向）導電性エラストマ層の使用
により実現される。組立ての開端子パッド、エラストマ
層、および端子ピン端部は一緒に圧縮され、それによっ
てエラストマ層を介して端子パッドおよび対応する端子
ピン端部の間に電気的相互接続を確立する。
組立てられたＰＧＡチップパッケージを示す第３図から
最もよく理解されるように、組立の間に作られた増大し
た圧力コンタクト点のため、端子パッドの各々およびそ
のそれぞれの縦に整列した端子ピン端部の間に縦の方向
における導電性経路だけしかない。結果として、隣接す
る端子ピン端部の間の導電率は実質的に０である。この
点から見て、端子パッドおよび端子ピン端部の間の精密
な整列の必要が減り、それは適切な電気的コンタクトが
達せられるであろうという見込みを高める。
チップまたはテープ回路に欠陥のある場合、カバー部材
２２はパッケージサブストレート１２から従来の方法に
より取去られ、チップおよびテープ回路が持上げられ得
、交換チップまたはテープ回路が挿入され得る。最終的
に、カバー部材２２がパッケージサブストレートに再び
ボンドされる。
したがって、端子パッドが端子ピン端部に永久的にボン
ドされないという事実により、修復処置はすっと簡単に
され、このように費用を下げる。
現在においてこの発明の好ましい実施例と考えられるも
のが図解され記述されたが、種々の変更および修正がな
されてもよく、この発明の真の範囲から逸脱することな
く均等物がそれのエレメントと置換されるということが
当業者により理解されるであろう。さらに、多くの修正
が個々の状況または材料をこの発明の教示に適合するた
めに、その中心の範囲から逸脱することなくなされても
よい。したがって、この発明はこの発明を実施するのに
企図される最良のモードとして開示された特定の実施例
１°こ限定されることなく、この発明は前掲の特許請求
の範囲の範囲に入るすべての実施例を含むであろうとい
うことが意図されている。
【図面の簡単な説明】
第１図はこの発明のＰＧＡ集積回路パッケージの断面図
である。 第２図は、ライン２−２に沿ってとられ、テープ回路の
端子パッドパターンを示す、第１図のＰＧＡパッケージ
の平面図である。 第３図は第１図の囲まれた部分Ａの拡大図である。 図において１０はＰＧＡ集済回路パッケージであり、１
２はベースユニットであり、１４は導電性層であり、１
６はプラスチックテープ回路であり、１８は半導体集積
回路チップまたはダイであり、２０は絶縁体層であり、
２２はカバーまたは蓋部材であり、２４は端子ピンであ
り、３０は端子ピン端部であり、３２は端子パッドであ
り、４０はサイドフランジである。 特許出願人　アドバンスト・マイクロ・ディバイシズ・
インコーボレーテッド

Claims (9)

    【特許請求の範囲】
  1. （１）一般的に矩形の形状から形成されるかつ上面およ
    び底面を有するパッケージサブストレート（１２）と、 前記パッケージサブストレート（１２）の底面から延び
    るかつそれの上面の上にわずかに突出し端子ピン端部（
    ３０）を形成する複数個の金属端子ピン（２４）と、 前記サブストレート（１２）の上に生成され、前記端子
    ピン端部（３０）との係合のための単方向性の導電性エ
    ラストマ層（１４）と、 中心的に配置される半導体チップ（１８）を有するプラ
    スチックテープ層（１６）とを含み、前記テープ層およ
    びチップは前記エラストマ層（１４）の上に生成され、
    前記テープ層（１６）はその底面上に生成される金属化
    されたトレースパターンを有し、前記金属化されたトレ
    ースパターンは前記それぞれの端子ピン端部（３０）と
    実質的に縦の整列をする間隔をおいた金属端子パッド（
    ３２）でその外部の端部が終わり、さらに前記エラスト
    マ層を介して前記端子パッドおよび前記それぞれの端子
    ピン端部の間の電気的相互接続を確立するために前記端
    子パッドおよびエラストマ層を前記端子ピン端部と圧縮
    するための手段とを含むＰＧＡ集積回路パッケージ。
  2. （２）前記圧縮する手段が前記テープ層（１６）および
    前記半導体チップ（１８）の上に生成される絶縁体層（
    ２０）と、一般的に矩形の形状を有するかつ前記絶縁体
    層（２０）の上に生成されるカバー部材（２２）とを含
    む、請求項１に記載のチップパッケージ。
  3. （３）前記端子パッド（３２）が、それらの底面の上に
    形成されて適切な電気的コンタクトを促進するために圧
    力を加えられたコンタクト点を作り出す窪み（３６）を
    含む、請求項１に記載のチップパッケージ。
  4. （４）前記パッケージサブストレート（１２）がその中
    で前記端子ピン（２４）が成型される熱可塑性材料から
    形成される、請求項１に記載のチップパッケージ。
  5. （５）前記パッケージサブストレート（１２）がその中
    で前記端子ピン（２４）が成型される熱可塑性材料から
    形成される、請求項２に記載のチップパッケージ。
  6. （６）前記カバー部材（２２）が熱可塑性材料で形成さ
    れるかつ前記プラスチックサブストレート（１２）にボ
    ンドされる、請求項５に記載のチップパッケージ。
  7. （７）一般的に矩形の形状から形成されるかつ上面およ
    び底面を有するパッケージサブストレート（１２）と、 前記パッケージサブストレート（１２）の底面から延び
    るかつそれの上面の上にわずかに突出し端子ピン端部（
    ３０）を形成する複数個の金属端子ピン（２４）と、 前記端子ピン端部（３０）との係合のために前記サブス
    トレート（１２）の上に生成される単方向性の導電性エ
    ラストマ層（１４）と、 中心的に配置された半導体チップ（１８）を有するプラ
    スチックテープ層（１６）とを含み、前記テープ層およ
    びチップは前記エラストマ層（１４）の上に生成され、
    前記テープ層（１６）はその底面上に生成される金属化
    されたトレースパターンを有し、前記金属化されたトレ
    ースパターンは前記それぞれの端子ピン端部（３０）と
    実質上縦の整列にある間隔を保った金属端子パッド（３
    ２）でその外部の端部が終わり、 前記端子パッド（３２）はその底面上に形成されて適切
    な電気的コンタクトを促進するために圧力をかけられた
    コンタクト点を生み出す窪み（３６）を含み、さらに 前記テープ層（１６）および前記半導体チップ（１８）
    の上に生成される絶縁体層（２０）と、一般的に矩形の
    形状を有するかつ前記絶縁体層（２０）上に生成される
    カバー部材（２２）とを含み、 前記絶縁体（１６）および前記カバー部材（２２）は圧
    縮され前記エラストマ層（１４）を介して前記端子パッ
    ドおよび前記それぞれの端子ピン端部の間に電気的な相
    互接続を確立するＰＧＡ集積回路パッケージ。
  8. （８）前記パッケージサブストレート（１２）はその中
    に前記端子ピン（２４）が成型される熱可塑性材料から
    形成される、請求項７に記載のチップパッケージ。
  9. （９）前記カバー部材（２２）が熱可塑性材料で形成さ
    れるかつ前記プラスチックサブストレート（１２）にボ
    ンドされる、請求項８に記載ののチップパッケージ。
JP1239758A 1988-09-19 1989-09-14 ピン格子配列集積回路パッケージ Expired - Lifetime JP2711263B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US245,501 1988-09-19
US07/245,501 US4916523A (en) 1988-09-19 1988-09-19 Electrical connections via unidirectional conductive elastomer for pin carrier outside lead bond

Publications (2)

Publication Number Publication Date
JPH02122557A true JPH02122557A (ja) 1990-05-10
JP2711263B2 JP2711263B2 (ja) 1998-02-10

Family

ID=22926927

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1239758A Expired - Lifetime JP2711263B2 (ja) 1988-09-19 1989-09-14 ピン格子配列集積回路パッケージ

Country Status (5)

Country Link
US (1) US4916523A (ja)
EP (1) EP0360485B1 (ja)
JP (1) JP2711263B2 (ja)
AT (1) ATE125395T1 (ja)
DE (1) DE68923512T2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010505376A (ja) * 2006-09-28 2010-02-18 ローベルト ボツシユ ゲゼルシヤフト ミツト ベシユレンクテル ハフツング ワイパモータケーシングにおいて外側に位置する線路ガイドを備えた接続システム

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3824654A1 (de) * 1988-07-20 1990-02-01 Ibm Deutschland Elektronische baueinheit
US5338975A (en) * 1990-07-02 1994-08-16 General Electric Company High density interconnect structure including a spacer structure and a gap
US6365500B1 (en) 1994-05-06 2002-04-02 Industrial Technology Research Institute Composite bump bonding
US5431328A (en) 1994-05-06 1995-07-11 Industrial Technology Research Institute Composite bump flip chip bonding
US5393697A (en) * 1994-05-06 1995-02-28 Industrial Technology Research Institute Composite bump structure and methods of fabrication
US5707902A (en) * 1995-02-13 1998-01-13 Industrial Technology Research Institute Composite bump structure and methods of fabrication
TW441227B (en) 1995-05-26 2001-06-16 E Tec Ag Contact arrangement for detachably attaching an electric component, especially an integrated circuit to a printed circuit board
CA2222049A1 (en) * 1995-05-26 1996-11-28 E-Tec Ag Contact arrangement for detachably attaching an electric component, especially an integrated circuit to a printed circuit board
US6007348A (en) * 1996-05-07 1999-12-28 Advanced Intercommunications Corporation Solder ball terminal
CH693478A5 (fr) 1996-05-10 2003-08-15 E Tec Ag Socle de connexion de deux composants électriques.
JP3420435B2 (ja) * 1996-07-09 2003-06-23 松下電器産業株式会社 基板の製造方法、半導体装置及び半導体装置の製造方法
TW406454B (en) 1996-10-10 2000-09-21 Berg Tech Inc High density connector and method of manufacture
US6703640B1 (en) * 1998-01-20 2004-03-09 Micron Technology, Inc. Spring element for use in an apparatus for attaching to a semiconductor and a method of attaching
US6456100B1 (en) 1998-01-20 2002-09-24 Micron Technology, Inc. Apparatus for attaching to a semiconductor
US6256199B1 (en) 1999-10-01 2001-07-03 Intel Corporation Integrated circuit cartridge and method of fabricating the same
US6166908A (en) * 1999-10-01 2000-12-26 Intel Corporation Integrated circuit cartridge
US6256202B1 (en) 2000-02-18 2001-07-03 Advanced Interconnections Corporation Integrated circuit intercoupling component with heat sink
US6367263B1 (en) 2000-05-31 2002-04-09 Intel Corporation Integrated circuit refrigeration device
US7411337B2 (en) * 2001-11-16 2008-08-12 Intel Corporation Electrical energy-generating system and devices and methods related thereto
SG157957A1 (en) * 2003-01-29 2010-01-29 Interplex Qlp Inc Package for integrated circuit die
US7939934B2 (en) * 2005-03-16 2011-05-10 Tessera, Inc. Microelectronic packages and methods therefor
US8254142B2 (en) 2009-09-22 2012-08-28 Wintec Industries, Inc. Method of using conductive elastomer for electrical contacts in an assembly
US8593825B2 (en) * 2009-10-14 2013-11-26 Wintec Industries, Inc. Apparatus and method for vertically-structured passive components
US10103463B1 (en) 2017-09-28 2018-10-16 ColdQuanta, Inc. In-place clamping of pin-grid array

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
BE756130A (fr) * 1969-09-15 1971-03-15 Essex International Inc Combinaison interrupteur-coupe-circuit sensible a la pression
JPS5915376B2 (ja) * 1977-10-18 1984-04-09 信越ポリマ−株式会社 電子回路部品
US4616406A (en) * 1984-09-27 1986-10-14 Advanced Micro Devices, Inc. Process of making a semiconductor device having parallel leads directly connected perpendicular to integrated circuit layers therein
JPH0773117B2 (ja) * 1986-11-25 1995-08-02 株式会社東芝 半導体パッケ−ジ
JPH114361A (ja) * 1997-06-13 1999-01-06 Hitachi Ltd 画像情報処理方法とそれを利用したディジタル撮像装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010505376A (ja) * 2006-09-28 2010-02-18 ローベルト ボツシユ ゲゼルシヤフト ミツト ベシユレンクテル ハフツング ワイパモータケーシングにおいて外側に位置する線路ガイドを備えた接続システム
US8076807B2 (en) 2006-09-28 2011-12-13 Robert Bosch Gmbh Connection system comprising an external cable guide on wiper motor housings
JP4944962B2 (ja) * 2006-09-28 2012-06-06 ローベルト ボツシユ ゲゼルシヤフト ミツト ベシユレンクテル ハフツング ワイパモータケーシングにおいて外側に位置する線路ガイドを備えた接続システム

Also Published As

Publication number Publication date
DE68923512T2 (de) 1996-03-07
EP0360485B1 (en) 1995-07-19
EP0360485A3 (en) 1991-07-17
JP2711263B2 (ja) 1998-02-10
EP0360485A2 (en) 1990-03-28
US4916523A (en) 1990-04-10
DE68923512D1 (de) 1995-08-24
ATE125395T1 (de) 1995-08-15

Similar Documents

Publication Publication Date Title
JPH02122557A (ja) ピン格子配列集積回路パッケージ
US5281852A (en) Semiconductor device including stacked die
US5397916A (en) Semiconductor device including stacked die
US7271481B2 (en) Microelectronic component and assembly having leads with offset portions
US6372527B1 (en) Methods of making semiconductor chip assemblies
US5258330A (en) Semiconductor chip assemblies with fan-in leads
US5950304A (en) Methods of making semiconductor chip assemblies
US5852326A (en) Face-up semiconductor chip assembly
US5200366A (en) Semiconductor device, its fabrication method and molding apparatus used therefor
US6329714B1 (en) Hybrid S.C. devices and method of manufacture thereof
KR20020009605A (ko) 적층 가능한 가요성 회로 ｉｃ 패키지 및 그 제조 방법
EP1137066A3 (en) Semiconductor device and process of production of same
JP2009508324A (ja) マイクロ電子デバイス、積み重ねられたマイクロ電子デバイス、およびマイクロ電子デバイスを製造する方法
KR20010078712A (ko) 칩 스택 및 그 제조 방법
KR980012324A (ko) 칩 스케일 패키지의 제조 방법
US5445995A (en) Method for manufacturing plastic-encapsulated semiconductor devices with exposed metal heat sink
JP3656861B2 (ja) 半導体集積回路装置及び半導体集積回路装置の製造方法
US7635642B2 (en) Integrated circuit package and method for producing it
JP3495566B2 (ja) 半導体装置
US5408126A (en) Manufacture of semiconductor devices and novel lead frame assembly
JP2822990B2 (ja) Ｃｓｐ型半導体装置
KR100601760B1 (ko) 스택형 패키지 및 그 제조 방법
JPH09181256A (ja) 半導体装置
JPH08204062A (ja) ボールグリッドアレイ型半導体装置およびその製造方法
KR20000012444A (ko) 반도체 칩 패키지 구조

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081031

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081031

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091031

Year of fee payment: 12

EXPY Cancellation because of completion of term