KR100631945B1 - 스택 패키지 - Google Patents

스택 패키지 Download PDF

Info

Publication number
KR100631945B1
KR100631945B1 KR1020040053596A KR20040053596A KR100631945B1 KR 100631945 B1 KR100631945 B1 KR 100631945B1 KR 1020040053596 A KR1020040053596 A KR 1020040053596A KR 20040053596 A KR20040053596 A KR 20040053596A KR 100631945 B1 KR100631945 B1 KR 100631945B1
Authority
KR
South Korea
Prior art keywords
package
stack
lead
top package
encapsulant
Prior art date
Application number
KR1020040053596A
Other languages
English (en)
Other versions
KR20060004471A (ko
Inventor
조철호
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020040053596A priority Critical patent/KR100631945B1/ko
Publication of KR20060004471A publication Critical patent/KR20060004471A/ko
Application granted granted Critical
Publication of KR100631945B1 publication Critical patent/KR100631945B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/4826—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

본 발명은 솔더 조인트 신뢰성(solder joint reliability)을 확보한 스택 패키지를 개시한다. 개시된 본 발명의 스택 패키지는, 개별 제작된 바텀 패키지와 탑 패키지를 상,하로 배치시키고, 상기 바텀 패키지에 구비된 리드와 상기 탑 패키지에 구비된 리드간을 접합시켜 패키지들간의 기계적 및 전기적 결합을 이룬 스택 패키지로서, 상기 바텀 패키지 및 탑 패키지는 각 리드의 내부 리드 부분들이 다운세트 및 업세트 처리되어 일부분이 봉지제 표면으로 노출되도록 제작되고, 상기 노출된 내부 리드 부분들이 솔더를 매개로 접합되어 기계적 및 전기적 결합을 이룬 것을 특징으로 한다.

Description

스택 패키지{Stack package}
도 1은 종래의 스택 패키지를 도시한 단면도.
도 2는 본 발명의 일실시예에 따른 스택 패키지를 도시한 단면도.
도 3 내지 도 5는 본 발명의 다른 실시예들에 따른 스택 패키지를 도시한 단면도.
* 도면의 주요부분에 대한 부호의 설명 *
20,30,40,50 : 스택 패키지 21 : 바텀 패키지
22 : 탑 패키지 23a,23b : 반도체 칩
24a,24b : 리드 25a,25b : 접착제
26a,26b : 금속와이어 27a,27b : 봉지제
28 : 솔더 49a,49b : 다이패드
본 발명은 스택 패키지에 관한 것으로서, 보다 상세하게는, 바텀 패키지와 탑 패키지간 솔더 조인트 신뢰성(solder joint reliability)을 확보한 스택 패키지에 관한 것이다.
전기/전자 제품의 고성능화가 진행됨에 따라, 한정된 크기의 기판에 더 많은 수의 패키지를 실장하기 위한 많은 기술들이 제안·연구되고 있다. 그런데, 패키지는 하나의 반도체 칩이 탑재되는 것을 기본으로 하기 때문에 소망하는 용량을 얻는데 한계가 있다.
메모리 칩의 용량 증대, 즉, 고집적화를 이룰 수 있는 방법으로는 한정된 공간 내에 보다 많은 수의 셀을 제조해 넣는 기술이 일반적으로 알려져 있지만, 이와 같은 방법은 정밀한 미세 선폭을 요구하는 등, 고난도의 공정 기술과 많은 개발 시간을 필요로 한다. 따라서, 최근들어 보다 용이하게 고집적화를 이룰 수 있는 방법으로서 스택킹(stacking) 기술이 개발되었고, 이에 대한 연구가 활발히 진행되고 있다.
반도체 업계에서 말하는 스택킹이란, 적어도 2개 이상의 반도체 칩을 스택하여 메모리 용량을 배가시키는 기술이다. 이러한 스택킹 기술에 의하면, 2개의 64M DRAM급 칩을 스택하여 128M DRAM급으로 구성할 수 있고, 또한, 2개의 128M DRAM급 칩을 스택하여 256M DRAM급으로 구성할 수 있다. 게다가, 스택킹 기술에 의하면, 실장 밀도 및 실장 면적 사용의 효율성 측면에서 잇점을 갖는다.
여기서, 2개의 반도체 칩을 스택하는 방법으로는 스택된 2개의 칩을 하나의 패키지 내에 내장시키는 방법과 패키징된 2개의 패키지를 스택하는 방법이 있다.
도 1은 후자의 방법에 따라 제조된 종래의 스택 패키지를 도시한 단면도이다. 도시된 바와 같이, 바텀 패키지(1)와 탑 패키지(2)는 상,하로 배치되며, 연직으로 배치된 각 패키지(1, 2)의 리드들(4a, 4b)은 전기적으로 상호 연결된다. 이때, 각 패키지(1, 2)에서의 리드(4a, 4b)는 각 칩(3a, 3b) 상에 접착제(5a, 5b)를 매개로 부착되며, 특히, 탑 패키지(2)의 리드(4b)는 일반적으로 바텀 패키지(1)의 리드(4a)와의 연결이 용이하도록 리형성(reforming)된다. 그리고, 각 패키지(1, 2)의 리드들(4a, 4b)간 연결은, 예컨데, 솔더 페이스트(9)에 의해 이루어진다.
한편, 각 패키지(1, 2)에 있어서, 반도체 칩(3a, 3b)과 리드(4a, 4b)간 전기적 연결은 금속와이어(6a, 6b)에 의해 이루어지며, 각 칩(3a, 3b)과 리드(4a,4b) 및 금속와이어(6a, 6b)를 포함한 공간적 영역은 EMC와 같은 봉지제(7a, 7b)로 밀봉된다.
그러나, 전술한 종래의 스택 패키지는 바텀 패키지의 리드와 탑 패키지의 리드간 전기적 연결이 단순히 솔더 페이스트에 의해 이루어지는 것과 관련해서 솔더 조인트 신뢰성(solder joint reliability)이 확보되지 못하는 문제점이 있다.
한편, 솔더 조인트 신뢰성을 확보하기 위해서는 여러가지 처리들이 추가되어야 하는데, 이 경우에는 제조공정이 복잡해지고 제조비용이 증가된다.
따라서, 본 발명은 상기와 같은 종래의 문제점을 해결하기 위해 안출된 것으로서, 솔더 조인트 신뢰성이 확보되도록 한 스택 패키지를 제공함에 그 목적이 있다.
상기와 같은 목적을 달성하기 위하여, 본 발명은, 개별 제작된 바텀 패키지와 탑 패키지를 상,하로 배치시키고, 상기 바텀 패키지에 구비된 리드와 상기 탑 패키지에 구비된 리드간을 접합시켜 패키지들간의 기계적 및 전기적 결합을 이룬 스택 패키지로서, 상기 바텀 패키지 및 탑 패키지는 각 리드의 내부 리드 부분들이 다운세트 및 업세트 처리되어 일부분이 봉지제 표면으로 노출되도록 제작되고, 상기 노출된 내부 리드 부분들이 솔더를 매개로 접합되어 기계적 및 전기적 결합을 이룬 것을 특징으로 하는 스택 패키지를 제공한다.
여기서, 상기 바텀 패키지 및 탑 패키지는 미러형으로 구비된다.
상기 바텀 패키지 및 탑 패키지는 리드가 반도체 칩의 본딩패드 형성면 상에 부착되고, 상기 본딩패드와 리드가 금속와이어에 의해 연결되어진 구조로 이루어지거나, 또는, 반도체 칩이 다이패드 상에 배치되고, 상기 반도체 칩의 본디패드와 상기 반도체 칩과 이격 배치된 리드가 금속와이어에 의해 연결된 구조로 이루어진다.
또한, 본 발명은, 개별 제작된 바텀 패키지와 탑 패키지를 상,하로 배치시키고, 상기 바텀 패키지에 구비된 리드와 상기 탑 패키지에 구비된 리드간을 접합시켜 패키지들간의 기계적 및 전기적 결합을 이룬 스택 패키지로서, 상기 바텀 패키지는 리드의 내부 리드 부분이 업세트 및 다운세트 처리되어 일부가 봉지제 표면으로 노출되도록 제작되고, 상기 탑 패키지는 봉지제 외측으로 인출되는 리드의 외부 리드 부분이 상기 봉지제 아래에 배치되도록 형성되어 제작되며, 상기 바텀 패키지의 노출된 내부 리드 부분과 탑 패키지의 봉지제 아래에 배치된 외부 리드 부분이 솔더를 매개로 접합되어 상기 바텀 패키지와 탑 패키지간 기계적 및 전기적 결합을 이룬 것을 특징으로 하는 스택 패키지를 제공한다.
(실시예)
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세하게 설명하도록 한다.
도 2는 본 발명의 일실시예에 따른 스택 패키지를 도시한 단면도이다.
도시된 바와 같이, 본 발명에 따른 스택 패키지(20)는 개별 제작된 바텀 패키지(21)와 탑 패키지(22)를 상,하로 배치시키고, 상기 바텀 패키지(21)와 탑 패키지(22)간의 전기적 연결, 보다 정확하게는, 각 패키지(21, 22)의 리드들(24a, 24b)간 전기적 연결을 각 리드(24a, 24b)의 내부 리드 부분을 봉지제(27a, 27b)의 표면으로 일부 노출시키고, 이렇게 노출된 내부 리드 부분들을 서로 연결시키는 것에 의해 달성한 구조이다.
자세하게, 본 발명은 상기 바텀 패키지(21)와 탑 패키지(22)의 제작시 각 리드(24a,24b)의 내부 리드 부분에 구조적으로 다운세트(downset) 및 업세트(upset)을 가하여 상기 바텀 패키지(21)에서는 봉지제(27a)의 위쪽 표면으로 내부 리드 부분이 일부 노출되도록 만들고, 반면, 상기 탑 패키지(22)에서는 봉지제(27b)의 아래쪽 표면으로 내부 리드 부분이 일부 노출되도록 만든다.
그리고, 상기 바텀 패키지(21)의 노출된 내부 리드 부분에 솔더(28)를 바른 상태로, 이 바텀 패키지(21) 상에 탑 패키지(22)를 부착하여 상기 솔더(28)에 의해 바텀 패키지(21)와 탑 패키지(22)간 기계적 결합을 이룸과 동시에 각 패키지(21, 22)의 리드들(24a, 24b)간 전기적 결합을 달성한다.
도 2에서, 미설명된 도면부호 23a 및 23b는 각 패키지 내에 탑재되는 반도체 칩을 나타내고, 미설명된 도면부호 25a 및 25b는 반도체 칩의 본딩패드 형성면에 리드를 부착시키기 위한 접착제를 나타내며, 그리고, 미설명된 도면부호 26a 및 26b는 반도체 칩의 본딩패드와 리드의 내부 리드 부분간을 전기적으로 연결시켜주는 금속와이어를 나타낸다.
이와 같은 구조의 본 발명에 따른 스택 패키지(20)에 따르면, 각 패키지(21, 22)에서의 노출된 리드 부분을 패키지 스택시의 접합부로 활용함으로써, 외부 리드 부분들을 솔더 페이스트로 접합시키는 종래의 스택 패키지에 비해, 리드들(24a, 24b)간의 보다 안정적인 솔더 조인을 이룰 수 있다.
또한, 본 발명에 따른 스택 패키지(20)는 노출되는 리드 부분의 면적에 따라 솔더 접합면적을 조절할 수 있으므로, 매우 용이하게 소망하는 접합 강도를 얻을 수 있으며, 그래서, 솔더 조인트 신뢰성을 향상시킬 수 있다.
한편, 전술한 본 발명에 따른 스택 패키지(20)에 있어서, 바텀 패키지(21)의 봉지제(27a) 외측으로 인출된 리드 부분, 즉, 외부 리드는 PCB(Printed Circuit Board)에의 용이한 실장을 위해 적절한 형태로 형성함이 바람직하며, 반면, 탑 패키지(22)의 봉지제(27b) 외측으로 인출되는 외부 리드는 외부회로와의 전기적 연결이 이루어지지 않으므로 절단하거나, 또는, 신뢰성을 저하시키지 않는다는 전제하에 그대로 둔다.
도 3 내지 도 5는 본 발명의 다른 실시예들에 따른 스택 패키지를 도시한 단면도들로서, 이를 설명하면 다음과 같다. 여기서, 도 2와 동일한 부분은 동일한 도면부호로 나타내며, 아울러, 각 도면에 대한 설명은 도 2의 구성요소와 상이한 부 분에 대해서만 하도록 한다.
도 3을 참조하면, 이 실시예의 스택 패키지(30)는 탑 패키지(22)에서의 반도체 칩(23b)이 페이스-업(face-up) 타입으로 배치되는 이전 실시예의 그것과는 달리 상기 탑 패키지(22)에서의 반도체 칩(23b)이 페이스-다운(face-down)으로 배치되며, 이에 따라, 바텀 패키지(21)와 탑 패키지(22)는 미러형(mirror type)으로 스택된 구조를 갖는다. 물론, 바텀 패키지(21)와 탑 패키지(22)간의 전기적 연결은 이전 실시예와 마찬가지로 각 패키지(21, 22)에서 노출된 인너 리드 부분들간을 접합시키는 것에 의해 이루어진다.
도 4를 참조하면, 이 실시예의 스택 패키지는(40)는 각 패키지(21, 22)에서의 리드(24a, 24b), 보다 정확하게는 리드프레임은 다이패드, 내부 리드 및 외부 리드로 구성되고, 각 반도체 칩(23a, 23b)이 접착제(25a, 25b)를 매개로 각 다이패드(49a, 49b) 상에 안착된 구조이다.
이 실시예 또한 바텀 패키지(21)와 탑 패키지(22)간의 전기적 연결은 이전 실시예와 마찬가지로 각 패키지(21, 22)에서 노출된 인너 리드 부분들간을 접합시키는 것에 의해 이루어진다.
도 5를 참조하면, 이 실시예의 스택 패키지(50)는 이전 실시예의 그것과 비교해서 탑 패키지(22)의 구조가 상이하다. 즉, 이 실시예에서의 탑 패키지(22)는 리드(24b)에 다운세트 및 업세트를 가하지 않으며, 단지, 몰딩후 봉지제(37b)의 외측으로 인출되는 외부 리드 부분을 봉지제(27b) 아래에 배치되도록 형성하고, 그리고, 이렇게 형성된 외부 리드 부분을 전술한 실시예와 동일하게 제작된 바텀 패키지(21)의 노출된 인너 리드 부분과 상호 접합시킨다.
이상과 같이, 본 발명은 리드의 내부 리드 부분을 일부 노출시켜 패키지를 제작한 후, 이렇게 노출된 내부 리드 부분을 이용해서 패키지들간을 스택함으로써, 원하는 수준의 솔더 접합강도를 얻을 수 있으며, 이에 따라, 솔더 조인트 신뢰성을 향상시킴은 물론 스택 패키지의 신뢰성 또한 향상시킬 수 있다.
이상, 여기에서는 본 발명을 특정 실시예에 관련하여 도시하고 설명하였지만, 본 발명이 그에 한정되는 것은 아니며, 이하의 특허청구의 범위는 본 발명의 정신과 분야를 이탈하지 않는 한도 내에서 본 발명이 다양하게 개조 및 변형될 수 있다는 것을 당업계에서 통상의 지식을 가진 자가 용이하게 알 수 있다.

Claims (5)

  1. 개별 제작된 바텀 패키지와 탑 패키지를 상,하로 배치시키고, 상기 바텀 패키지에 구비된 리드와 상기 탑 패키지에 구비된 리드간을 접합시켜 패키지들간의 기계적 및 전기적 결합을 이룬 스택 패키지로서,
    상기 바텀 패키지 및 탑 패키지는 각 리드의 내부 리드 부분들이 다운세트 및 업세트 처리되어 일부분이 봉지제 표면으로 노출되도록 제작되고, 상기 노출된 내부 리드 부분들이 솔더를 매개로 접합되어 기계적 및 전기적 결합을 이룬 것을 특징으로 하는 스택 패키지.
  2. 제 1 항에 있어서, 상기 바텀 패키지 및 탑 패키지는 미러형(mirror type)으로 구비된 것을 특징으로 하는 스택 패키지.
  3. 제 1 항 또는 제 2 항에 있어서, 상기 바텀 패키지 및 탑 패키지는 리드가 반도체 칩의 본딩패드 형성면 상에 부착되고, 상기 본딩패드와 리드가 금속와이어에 의해 연결되어진 구조를 갖는 것을 특징으로 하는 스택 패키지.
  4. 제 1 항에 있어서, 상기 바텀 패키지 및 탑 패키지는 반도체 칩이 다이패드 상에 배치되고, 상기 반도체 칩의 본디패드와 상기 반도체 칩과 이격 배치된 리드가 금속와이어에 의해 연결된 구조로 이루어진 것을 특징으로 하는 스택 패키지.
  5. 개별 제작된 바텀 패키지와 탑 패키지를 상,하로 배치시키고, 상기 바텀 패키지에 구비된 리드와 상기 탑 패키지에 구비된 리드간을 접합시켜 패키지들간의 기계적 및 전기적 결합을 이룬 스택 패키지로서,
    상기 바텀 패키지는 리드의 내부 리드 부분이 업세트 및 다운세트 처리되어 일부가 봉지제 표면으로 노출되도록 제작되고, 상기 탑 패키지는 봉지제 외측으로 인출되는 리드의 외부 리드 부분이 상기 봉지제 아래에 배치되도록 형성되어 제작되며, 상기 바텀 패키지의 노출된 내부 리드 부분과 탑 패키지의 봉지제 아래에 배치된 외부 리드 부분이 솔더를 매개로 접합되어 상기 바텀 패키지와 탑 패키지간 기계적 및 전기적 결합을 이룬 것을 특징으로 하는 스택 패키지.
KR1020040053596A 2004-07-09 2004-07-09 스택 패키지 KR100631945B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040053596A KR100631945B1 (ko) 2004-07-09 2004-07-09 스택 패키지

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040053596A KR100631945B1 (ko) 2004-07-09 2004-07-09 스택 패키지

Publications (2)

Publication Number Publication Date
KR20060004471A KR20060004471A (ko) 2006-01-12
KR100631945B1 true KR100631945B1 (ko) 2006-10-04

Family

ID=37116775

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040053596A KR100631945B1 (ko) 2004-07-09 2004-07-09 스택 패키지

Country Status (1)

Country Link
KR (1) KR100631945B1 (ko)

Also Published As

Publication number Publication date
KR20060004471A (ko) 2006-01-12

Similar Documents

Publication Publication Date Title
US8222716B2 (en) Multiple leadframe package
KR100753415B1 (ko) 스택 패키지
KR100445073B1 (ko) 듀얼 다이 패키지
KR20060120365A (ko) 반도체 칩 적층 패키지
US20030042589A1 (en) Stack chip module
US20070164411A1 (en) Semiconductor package structure and fabrication method thereof
JP2007221045A (ja) マルチチップ構造を採用した半導体装置
KR20090098067A (ko) 스택 패키지 및 그의 제조방법
KR100631945B1 (ko) 스택 패키지
KR100818080B1 (ko) 칩 스택 패키지
KR100422608B1 (ko) 적층칩패키지
JP3132473B2 (ja) 半導体装置
KR20060133800A (ko) 칩 스택 패키지
KR100376884B1 (ko) 스택 패키지
KR100567055B1 (ko) 반도체 패키지의 적층방법
KR20060005713A (ko) 업-다운 타입 칩 스택 패키지
KR100668811B1 (ko) 적층 패키지
KR100368968B1 (ko) 스택형 패키지
KR19990026494A (ko) 듀얼 적층패키지 및 그 제조방법
KR100351925B1 (ko) 적층형 반도체 패키지
KR100772096B1 (ko) 스택 패키지
KR100401502B1 (ko) 칩 스택 패키지
KR20090011966A (ko) 스택 패키지 및 그의 제조 방법
KR20090074493A (ko) 스택 패키지
KR20010054002A (ko) 적층형 반도체 패키지 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100825

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee