KR100401502B1 - 칩 스택 패키지 - Google Patents

칩 스택 패키지 Download PDF

Info

Publication number
KR100401502B1
KR100401502B1 KR10-2001-0021984A KR20010021984A KR100401502B1 KR 100401502 B1 KR100401502 B1 KR 100401502B1 KR 20010021984 A KR20010021984 A KR 20010021984A KR 100401502 B1 KR100401502 B1 KR 100401502B1
Authority
KR
South Korea
Prior art keywords
chip
interface board
package
stack package
pads
Prior art date
Application number
KR10-2001-0021984A
Other languages
English (en)
Other versions
KR20020082542A (ko
Inventor
김진성
김조한
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR10-2001-0021984A priority Critical patent/KR100401502B1/ko
Publication of KR20020082542A publication Critical patent/KR20020082542A/ko
Application granted granted Critical
Publication of KR100401502B1 publication Critical patent/KR100401502B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Dram (AREA)

Abstract

본 발명은 칩 선택 핀의 처리를 용이하게 한 칩 스택 패키지를 개시한다. 개시된 본 발명의 칩 스택 패키지는, 상부면 양측 가장자리에는 일렬로 배열되게 전극 패드가 배열되고 내측 부분에는 상부면과 하부면을 관통하는 비아 패턴들이 구비되며 내부에는 각 전극 패드와 비아 패턴간을 개별 연결하도록 내부 회로 패턴이 구비된 인터페이스 보드와, 상기 인터페이스 보드의 상하에 각각 배치되며 각 본딩패드에 부착된 전기적 연결 수단인 마이크로스프링을 통해 동일 기능을 갖는 본딩패드들이 상호 연결되도록 상기 인터페이스 보드의 비아 패턴과 전기적으로 연결된 탑 칩 및 바텀 칩과, 상기 인터페이스 보드의 양측에 배치되며 상기 인터페이스 보드의 전극 패드들과 각각 와이어 본딩된 수 개의 리드와, 상기 탑 칩 및 바텀 칩과 인터페이스 보드 및 이에 와이어 본딩된 리드 부분들을 포함한 공간적 영역을 밀봉한 봉지제를 포함한다.

Description

칩 스택 패키지{CHIP STACK PACKAGE}
본 발명은 반도체 패키지에 관한 것으로서, 보다 상세하게는, 칩 선택 리드의 처리를 용이하게 한 칩 스택 패키지에 관한 것이다.
반도체 산업에서 집적회로에 대한 패키징 기술은 소형화에 대한 요구 및 실장 신뢰성을 만족시키기 위해 지속적으로 발전되고 있다. 예컨데, 소형화에 대한 요구는 칩 크기에 근접한 패키지에 대한 기술 개발을 가속화시키고 있으며, 실장 신뢰성에 대한 요구는 실장작업의 효율성 및 실장후의 기계적·전기적 신뢰성을 향상시킬 수 있는 패키징 기술에 대한 중요성을 부각시키고 있다.
또한, 전기·전자 제품의 소형화와 더불어 고성능화가 요구됨에 따라, 고용량의 반도체 모듈을 제공하기 위한 다양한 기술들이 연구 개발되고 있다. 고용량의 반도체 모듈을 제공하기 위한 방법으로서는 메모리 칩의 용량 증대, 다시말해, 메모리 칩의 고집적화를 들 수 있으며, 이러한 고집적화는 한정된 반도체 칩의 공간내에 보다 많은 수의 셀을 집적해 넣는 것에 의해 실현될 수 있다. 그러나, 이와 같은 메모리 칩의 고집적화는 정밀한 미세 선폭을 요구하는 등, 고난도의 기술과 많은 개발 시간을 필요로 한다. 따라서, 고용량의 반도체 모듈을 제공하기 위한 다른 방법으로서 스택(stack) 기술이 제안되었다.
반도체 산업에서 말하는 "스택"이란 적어도 2개 이상의 반도체 칩, 또는, 반도체 패키지를 수직으로 쌓아 올리는 것으로서, 이러한 스택 기술에 의하면, 예를들어, 2개의 64M DRAM을 스택하여 128M DRAM으로 구성할 수 있고, 또, 2개의 128M DRAM을 스택하여 256M DRAM으로 구성할 수 있다. 또한, 스택 패키지는 메모리 용량 증대는 물론, 실장 밀도 및 실장 면적 사용의 효율성 측면에서 잇점이 있기 때문에, 이러한 스택 패키지에 대한 연구 및 개발은 가속화되고 있는 실정이다.
도 1은 종래 기술에 따라 2개의 TSOP(Thin Small Outline Package)를 스택하여 제조된 스택 패키지를 도시한 사이도이다.
도시된 바와 같이, 탑 패키지(top package : 200)의 리드(120)는 바텀 패키지(bottom package : 100)의 리드(50)와 연결되기 용이하도록 리포밍(reforming)되며, 연직 배치된 상기 탑 패키지(200)의 리드(150)와 바텀 패키지(100)의 리드(50)는 전기적으로 상호 접속된다. 이때, 바텀 패키지(100)와 탑 패키지(200)의 개별적 선택을 위해, 상기 탑 패키지(200)에서의, 예컨데, 19번 리드(이하, "핀"이라 칭함)인 칩 선택(Chip Select : 이하, /CS) 핀(150a)은 반쯤 절단되며, 그리고, 상기 바텀 패키지(100)와 탑 패키지(200) 사이에 개재된 연결 바(interconnection bar : 300)를 통해서, 예컨데, 36번 핀인 노 선택(No Select : 이하, NC) 핀(150b)과 전기적으로 연결된다.
상기 연결 바(300)는 FR-4와 같은 수지층 상에 Cu층이 형성되고, 본딩부, 즉, 탑 패키지(200)의 /CS핀(150a) 및 NC핀(150b)과 대응하는 부분을 제외한 나머지 Cu층 부분이 솔더 마스크(solder mask)로 덮혀진 구조이다.
이러한 스택 패키지에 있어서, 바텀 패키지(100)의 /CS핀(50a)은 그 자체가 그대로 유지되지만, 상기 바텀 패키지(100)의 NC핀(50b)은 연결 바(300) 및 탑 패키지(200)의 NC핀(150b)을 통해 상기 탑 패키지(200)의 /CS핀(150a)과 전기적으로 연결되어진 것으로부터, 실질적으로, 탑 패키지(200)의 /CS핀(150a)이 된다.
상기와 같은 스택 패키지의 제조방법은 다음과 같다.
우선, 연결 바(300)를 이용해서 탑 패키지(200)의 /CS핀(150a)과 NC핀(150b)을 전기적으로 연결시키고, 그런다음, 탑 패키지(200)의 모든 핀들(150)에 솔더 페이스트(solder paste)를 입힌 상태에서, 연직 배치된 탑 패키지(200)의 핀들(150)과 바텀 패키지(100)의 핀들(50)간이 일대일로 대응하게 상기 탑 패키지(200)를 바텀 패키지(100) 상에 배치시킨다. 그리고나서, 리플로우(reflow)를 수행해서 상기 연직 배치된 핀들(50, 150)간을 각각 전기적으로 연결시킨다.
이후, 도시하지는 않았으나, 바텀 패키지(100)의 핀들(50)에 솔더 페이스트를 입힌 상태에서, 상기와 같은 스택 패키지를 인쇄회로기판(도시안됨) 상에 배치시킨 후, 리플로우를 행하여, 상기 스택 패키지를 실장시킨다.
한편, 상기와 같은 공정 대신에, 바텀 패키지(100)를 솔더 페이스트의 개재하에 인쇄회로기판 상에 배치시킨 후, 솔더 페이스트를 이용해서 바텀 패키지(100)의 상부에 탑 패키지(200)를 배치시키고, 그리고나서, 리플로우를 행하여 상기 바텀 패키지(100)의 리드(50)와 탑 패키지(200)의 리드(150)간을 전기적으로 연결시킴과 동시에 스택 패키지가 실장되도록 할 수도 있다.
그러나, 전술한 바와 같은 종래의 스택 패키지는 별도의 연결 바를 사용해야 하는 등, 스택을 위한 /CS핀의 처리가 어렵다는 문제점이 있고, 또한, 이러한 문제로 인해 스택 가능한 패키지의 수에 한계가 있는 바, 결국, 메모리 모듈의 용량 증대에 한계가 있다.
따라서, 본 발명은 상기와 같은 문제점을 해결하기 위해 안출된 것으로서, 스택을 위한 /CS핀의 제어를 보다 용이하게 할 수 있는 칩 스택 패키지를 제공함에 그 목적이 있다.
또한, 본 발명은 메모리 모듈의 용량을 더욱 향상시킬 수 있는 칩 스택 패키지를 제공함에 그 다른 목적이 있다.
도 1은 종래의 스택 패키지를 도시한 단면도.
도 2는 본 발명의 실시예에 따른 칩 스택 패키지를 도시한 평면도.
도 3은 도 2의 Ⅲ-Ⅲ′선을 따라 절단하여 도시한 단면도.
도 4a 내지 도 4d는 본 발명의 실시예에 따른 칩 스택 패키지의 제조 공정을 설명하기 위한 단면도.
도 5는 본 발명의 다른 실시예에 따른 스택 패키지를 도시한 단면도.
* 도면의 주요부분에 대한 부호의 설명 *
1 : 탑 칩 2 : 바텀 칩
4 : 마이크로 스프링 12 : 절연기판
14 : 전극 패드 16 : 비아 패턴
18 : 회로 패턴 20 : 인터페이스 보드
30 : Ag-에폭시 40 : 리드 프레임
40a : 리드 42 : 금속 와이어
44 : 봉지제 50 : 칩 스택 패키지
50a : 바텀 칩 스택 패키지 50b : 탑 스택 패키지
60 : 스택 패키지
상기와 같은 목적을 달성하기 위하여, 본 발명은, 상부면 양측 가장자리에는 일렬로 배열되게 전극 패드가 배열되고, 내측 부분에는 상부면과 하부면을 관통하는 비아 패턴들이 구비되며, 내부에는 각 전극 패드와 비아 패턴간을 개별 연결하도록 내부 회로 패턴이 구비된 인터페이스 보드; 상기 인터페이스 보드의 상,하에 각각 배치되며, 각 본딩패드에 부착된 전기적 연결 수단인 마이크로스프링을 통해 동일 기능을 갖는 본딩패드들이 상호 연결되도록 상기 인터페이스 보드의 비아 패턴과 전기적으로 연결된 탑 칩 및 바텀 칩; 상기 인터페이스 보드의 양측에 배치되며, 상기 인터페이스 보드의 전극 패드들과 각각 와이어 본딩된 수 개의 리드; 및 상기 탑 칩 및 바텀 칩과 인터페이스 보드 및 이에 와이어 본딩된 리드 부분들을 포함한 공간적 영역을 밀봉한 봉지제를 포함하는 칩 스택 패키지를 제공한다.여기서, 상기 비아 패턴의 상단 및 하단에는 마이크로스프링과의 전기적 접합을 위해 Ag-에폭시와 같은 전도성 접착제가 도팅된다.또한, 상기 인터페이스 보드는 상기 탑 칩과 바텀 칩의 칩 선택 패드들과 연결되는 비아 패턴 및 이에 연결되는 내부 회로 패턴이 상기 탑 칩과 바텀 칩의 칩 선택 패드들과 모두 연결되지 않도록 설계된다.
본 발명에 따르면, 인터페이스 보드를 사용하여 2개의 칩 스택을 이루기 때문에 /CS핀의 처리를 보다 용이하게 할 수 있다.
(실시예)
이하, 첨부된 도면들을 참조하여 본 발명의 바람직한 실시예를 보다 상세하게 설명하도록 한다.
도 2 및 도 3은 본 발명의 실시예에 따른 칩 스택 패키지를 설명하기 위한 평면도 및 도 2의 Ⅲ-Ⅲ′선을 따라 절단하여 도시한 단면도이다.
도시된 바와 같이, 본 발명의 칩 스택 패키지(50)는 탑 칩(1)과 바텀 칩(2)이 그들 각각의 본딩패드(도시안됨)에 전기적 연결 수단으로서 부착된 마이크로스프링(Microspring : 3)에 의해 인터페이스 보드(Interface Board : 20)의 상,하에서 각각 상기 인터페이스 보드(20)의 비아 패턴(via pattern : 16)과 전기적으로 접속되고, 그리고, 상기 인터페이스 보드(20)의 상부면에 구비된 전극 패드들(14)과 리드 프레임(40)의 리드들(40a)이 금속 와이어(42)에 의해 일대일 대응하게 와이어 본딩된 구조를 갖는다.
또한, 이후에 설명되기는 하겠지만, 상기 탑 칩(1), 바텀 칩(2)과 인터페이스 보드(20), 금속 와이어(42) 및 와이어 본딩된 리드 부분을 포함한 공간적 영역은 에폭시 몰딩 컴파운드(Epoxy Molding Compound)와 같은 봉지제로 성형되며, 상기 봉지제의 외측으로 인출된 리드 부분은 소정 형상, 즉, 인쇄회로기판에의 실장이 용이한 형상으로 리포밍(reforming)된다.
도 2에서 도면부호 40b는 Ag-에폭시와 같은 접착제에 의해 인터페이스 보드에 부착되는 리드 프레임의 타이 바(tie bar)를 나타낸다.
상기 인터페이스 보드(20)는 단면 또는 양면의 절연기판(12)으로서, 상기 절연기판(12)의 상부면 양측 가장자리 부분 상에는 각각 일렬로 전극 패드(14)가 배열되고, 상기 절연기판(12)의 내측 부분에는 상부면과 하부면을 관통하는 비아 패턴들(16)이 구비되며, 상기 절연기판(12)의 내부에는 상기 전극 패드(14)와 비아 패턴(16)을 전기적으로 연결시키도록 내부 회로 패턴(18)이 구비된 구조를 갖는다.
이때, 상기 인터페이스 보드(20)는 탑 칩(1)과 바텀 칩(2)의 동일 기능을 하는 본딩패드들이 상기 본딩패드들 상에 전기적 연결 수단으로서 부착된 마이크로스프링(4)에 의해서 그의 비아 패턴(16)과 연결되도록 설계되지만, 상기 탑 칩(1)과 바텀 칩(2)의 개별적 선택을 위해 각 칩(1, 2)의 칩 선택 패드(chip select pad)와 연결되는 비아 패턴(16) 및 이와 연결되는 내부 회로 패턴(18)의 경우에는 탑 칩(1)과 바텀 칩(2)의 칩 선택 패드들과 모두 연결되지 않도록 설계된다.
이와 같이 구성된 본 발명의 칩 스택 패키지 제조 공정은 다음과 같다.
먼저, 도 4a에 도시된 바와 같이, 절연기판(12)에 전극 패드(14)와 비아 패턴(16) 및 내부 회로 패턴(18)이 구비된 인터페이스 보드(20)를 마련한 상태에서, 탑 칩(1)의 전기적 연결 수단인 마이크로스프링(4)이 실장될 비아 패턴(16)의 상단에 전도성 접착제, 예컨데, Ag-에폭시(30)를 도팅(dotting)한다. 그런다음, 마이크로스프링(4)이 Ag-에폭시(30)와 닿도록 탑 칩(1)을 부착시킨 후, 180℃ 정도의 온도에서 큐어링(curing)을 수행하여 상기 탑 칩(1)을 인터페이스 보드(20)의 상부면에 실장시킨다.
다음으로, 도 4b에 도시된 바와 같이, 비아 패턴(16)의 하단이 상부를 향하도록 상기 결과물을 뒤집은 상태에서, 상기 비아 패턴(16)의 하단에 재차 전도성 접착제인 Ag-에폭시(30)를 도팅한다. 그런다음, 바텀 칩(2)을 그의 본딩패드 상에 전기적 연결 수단으로서 부착된 마이크로스프링(4)이 상기 Ag-에폭시(30)와 닿도록 부착시킨 후, 상기와 마찬가지로 180℃ 정도의 온도에서 큐어링을 수행하여 상기 바텀 칩(2)을 인터페이스 보드(20)의 하부면에 실장시킨다.
그 다음, 도 4c에 도시된 바와 같이, 상기 결과물 상에, 즉, 인터페이스 보드(20)의 상부면 상에 접착제(도시안됨)를 이용해서 수 개의 리드들(40a)을 갖는 리드 프레임을 부착하고, 그런다음, 상기 리드 프레임의 리드들(40a)과 인터페이스 보드(20)의 전극 패드들(14)간을 금속 와이어(42)로 각각 와이어 본딩한다.
그리고나서, 도 4d에 도시된 바와 같이, 탑 칩(1)과 바텀 칩(2), 인터페이스 보드(20), 금속 와이어, 그리고, 와이어 본딩된 리드 부분을 포함한 공간적 영역을 에폭시 몰딩 컴파운드와 같은 봉지제(44)로 밀봉한 후, 봉지제(44)의 외측으로 돌출된 리드 부분을 소정 형상으로 리포밍하며, 이를 통해, 본 발명에 따른 TSOP 형태의 칩 스택 패키지(50)를 완성한다.
상기와 같은 구조를 갖는 본 발명의 칩 스택 패키지는, 인터페이스 보드의 설계를 통해서, 패키지 스택시에 문제가 되는 탑 칩과 바텀 칩의 선택을 위한 /CS핀의 제어를 보다 용이하게 할 수 있다.
도 5는 본 발명에 따른 칩 스택 패키지들을 스택한 스택 패키지를 도시한 단면도로서, 도시된 바와 같이, 탑 패키지(50a)에서의 리드(40a)는 바텀 패키지(50b)의 리드(40a)와의 용이한 접속을 위해, 90°로 꺽여진 형상을 갖도록 리포밍되며, 각 패키지(50a, 50b)의 리드들(40a)간은, 예컨데, 솔더 페이트(slder paste)의 도포 및 리플로우를 통해 전기적으로 연결된다.
이와 같은 스택 패키지(60)에 있어서, 탑 패키지(50a)에서의 탑 칩(1)과 바텀 칩(2), 그리고, 바텀 패키지(50b)에서의 탑 칩(1)과 바텀 칩(2)의 칩 선택 리드를 모두 분리시켜 각 칩들을 개별적으로 동작시킬 수 있다. 예컨데, 상기 탑 패키지(50a)에서의 탑 칩(1)의 칩 선택 패드는 19번 리드와 연결하면서 바텀 칩(2)의 칩 선택 패드는 15번 리드와 연결되도록 하고, 그리고, 상기 바텀 패키지(50b)에서의 탑 칩(1)의 칩 선택 패드는 19번 리드와 연결하면서 바텀 칩(2)의 칩 선택 패드는 15번 리드와 연결되도록 하면, 상기 탑 패키지(50a)에서의 탑 칩(1)과 바텀 패키지(50b)에서의 탑 칩(1)을 동시에 동작시킬 수 있고, 마찬가지로, 상기 탑 패키지(50a)에서의 바텀 칩(1)과 바텀 패키지(50b)에서의 바텀 칩(2)을 동시에 동작시킬 수 있다.
또한, 탑 칩(1) 및 바텀 칩(2)의 각 데이터 인/아웃 패드는 상호 연결되어 있으므로, 패키지 스택시, 탑 패키지(50a)에서의 데이터 인/아웃 패드들과 연결된 데이터 인/아웃 리드는 노콘택 리드에 연결시키고, 바텀 패키지(50b)에서의 데이터 인/아웃 리드는 그대로 데이터 인/아웃 리드에 연결시키면, 데이트 리드를 2배로 늘릴 수 있다.
이 실시예에 따르면, 2개 이상의 칩 스택 패키지를 스택함으로써 고용량의 메모리 모듈을 제공할 수 있으며, 더 나아가, 2개 이상의 칩 스택 패키지를 손쉽게 스택할 수 있는 바, 보다 고용량의 메모리 모듈을 제공할 수 있다.
이상에서와 같이, 본 발명은 회로 패턴이 구비된 인터페이스 보드를 사용함으로써, 패키지 스택시에 문제가 되는 칩 선택 핀의 처리를 용이하게 할 수 있으며, 아울러, 칩 스택 패키지들을 스택함으로써 보다 고용량의 메모리 모듈을 제공할 수 있다. 또한, 본 발명은 인터페이스 보드를 사용함으로써, 칩 설계 자유도를 높일 수 있고, 게다가, 실장 공간 사용 효율을 향상시킬 수 있다.
기타, 본 발명은 그 요지를 일탈하지 않는 범위에서 다양하게 변경하여 실시할 수 있다.

Claims (4)

  1. 상부면 양측 가장자리에는 일렬로 배열되게 전극 패드가 배열되고, 내측 부분에는 상부면과 하부면을 관통하는 비아 패턴들이 구비되며, 내부에는 각 전극 패드와 비아 패턴간을 개별 연결하도록 내부 회로 패턴이 구비된 인터페이스 보드;
    상기 인터페이스 보드의 상,하에 각각 배치되며, 각 본딩패드에 부착된 전기적 연결 수단인 마이크로스프링을 통해 동일 기능을 갖는 본딩패드들이 상호 연결되도록 상기 인터페이스 보드의 비아 패턴과 전기적으로 연결된 탑 칩 및 바텀 칩;
    상기 인터페이스 보드의 양측에 배치되며, 상기 인터페이스 보드의 전극 패드들과 각각 와이어 본딩된 수 개의 리드; 및
    상기 탑 칩 및 바텀 칩과 인터페이스 보드 및 이에 와이어 본딩된 리드 부분들을 포함한 공간적 영역을 밀봉한 봉지제를 포함하는 것을 특징으로 하는 칩 스택 패키지.
  2. 제 1 항에 있어서, 상기 비아 패턴의 상단 및 하단에는 상기 마이크로스프링과의 전기적 접합을 위한 전도성 접착제가 도팅된 것을 특징으로 하는 칩 스택 패키지.
  3. 제 2 항에 있어서, 상기 전도성 접착제는 Ag-에폭시인 것을 특징으로 하는 칩 스택 패키지.
  4. 제 1 항에 있어서, 상기 인터페이스 보드는 상기 탑 칩과 바텀 칩의 칩 선택 패드들과 연결되는 비아 패턴 및 이에 연결되는 내부 회로 패턴이 상기 탑 칩과 바텀 칩의 칩 선택 패드들과 모두 연결되지 않도록 설계되는 것을 특징으로 하는 칩 스택 패키지.
KR10-2001-0021984A 2001-04-24 2001-04-24 칩 스택 패키지 KR100401502B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2001-0021984A KR100401502B1 (ko) 2001-04-24 2001-04-24 칩 스택 패키지

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2001-0021984A KR100401502B1 (ko) 2001-04-24 2001-04-24 칩 스택 패키지

Publications (2)

Publication Number Publication Date
KR20020082542A KR20020082542A (ko) 2002-10-31
KR100401502B1 true KR100401502B1 (ko) 2003-10-17

Family

ID=27702289

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2001-0021984A KR100401502B1 (ko) 2001-04-24 2001-04-24 칩 스택 패키지

Country Status (1)

Country Link
KR (1) KR100401502B1 (ko)

Also Published As

Publication number Publication date
KR20020082542A (ko) 2002-10-31

Similar Documents

Publication Publication Date Title
KR100833589B1 (ko) 스택 패키지
KR20070088177A (ko) 반도체 패키지 및 그 제조 방법
US7781299B2 (en) Leadframe semiconductor package stand and method for making the same
US20100123236A1 (en) Semiconductor package having adhesive layer and method of manufacturing the same
KR19990006158A (ko) 볼 그리드 어레이 패키지
KR101219086B1 (ko) 패키지 모듈
KR20100050976A (ko) 반도체 패키지 및 그의 제조 방법
KR20090098067A (ko) 스택 패키지 및 그의 제조방법
KR20040102414A (ko) 반도체 패키지
KR100401502B1 (ko) 칩 스택 패키지
KR100818080B1 (ko) 칩 스택 패키지
KR100376884B1 (ko) 스택 패키지
KR101141707B1 (ko) 반도체 패키지 및 그 제조 방법
KR100650049B1 (ko) 멀티 칩 패키지를 이용하는 적층 패키지
KR20110030089A (ko) 반도체 패키지 및 그 제조방법
KR20070019359A (ko) 밀봉 수지 주입용 개구부를 구비하는 양면 실장형 기판 및그를 이용하는 멀티 칩 패키지의 제조방법
KR100480908B1 (ko) 적층 칩 패키지의 제조 방법
KR20000040734A (ko) 적층형 마이크로 비지에이 패키지
KR100924553B1 (ko) 메모리 모듈
KR100772096B1 (ko) 스택 패키지
KR20050104960A (ko) 칩 스택 패키지
KR100631945B1 (ko) 스택 패키지
KR100826982B1 (ko) 메모리 모듈
KR20030047403A (ko) 볼 그리드 어레이형 적층 패키지
KR20090074493A (ko) 스택 패키지

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100825

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee