JP2007221045A - マルチチップ構造を採用した半導体装置 - Google Patents

マルチチップ構造を採用した半導体装置 Download PDF

Info

Publication number
JP2007221045A
JP2007221045A JP2006042360A JP2006042360A JP2007221045A JP 2007221045 A JP2007221045 A JP 2007221045A JP 2006042360 A JP2006042360 A JP 2006042360A JP 2006042360 A JP2006042360 A JP 2006042360A JP 2007221045 A JP2007221045 A JP 2007221045A
Authority
JP
Japan
Prior art keywords
semiconductor device
base frame
chip
multichip
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006042360A
Other languages
English (en)
Inventor
Yuichi Yoshida
裕一 吉田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Miyazaki Oki Electric Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Miyazaki Oki Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd, Miyazaki Oki Electric Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP2006042360A priority Critical patent/JP2007221045A/ja
Priority to US11/638,477 priority patent/US20070194417A1/en
Publication of JP2007221045A publication Critical patent/JP2007221045A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49537—Plurality of lead frames mounted in one device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06562—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking at least one device in the stack being rotated or offset
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30105—Capacitance

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Wire Bonding (AREA)

Abstract

【課題】半導体チップへのダメージを最小限に抑えたマルチチップ構造の半導体装置；製造工程における作業性の高いマルチチップ構造の半導体装置；半導体チップ単位での特性試験を容易に行い得るマルチチップ構造の半導体装置を提供すること。
【解決手段】リードフレームをベースフレームとして用いて製造される半導体装置において、ベースフレーム上に複数の半導体チップを積層してなり、少なくとも一つの面が外部と電気的に接続可能な端子領域を有する第１のマルチチップ構造部と；ベースフレーム上に複数の半導体チップを積層してなり、少なくとも一つの面が外部と電気的に接続可能な端子領域を有する第２のマルチチップ構造部とを備える。そして、ベースフレームのインナーリードが、第１のマルチチップ構造部の端子領域と、第２のマルチチップ構造部の端子領域とにワイヤボンディングによって接続される。
【選択図】図１

Description

本発明は、半導体チップを複数積層したマルチチップ構造を採用した半導体装置に関する。
個人用携帯電子製品を始めとする電子機器の容量及び速度が向上しつつ、そのサイズも小型化されるにつれ、半導体パッケージもやはり大容量化、高速化及び軽薄短小化されていく傾向にある。
現在、パッケージのサイズを小さくするために、ピンの代わりにボールを使用するボールグリッドアレイ（Ｂａｌｌ
Ｇｒｉｄ Ａｒｒａｙ、以下、ＢＧＡ）パッケージや、チップスケールパッケージ（Ｃｈｉｐ Ｓｃａｌｅ Ｐａｃｋａｇｅ：ＣＳＰ）が提案されている。
また、半導体パッケージ当たり実装密度を高めつつ、１つのパッケージで多数の機能を行えるように積層型パッケージが提案されており、その一例が特許文献１（米国特許第６２６８６４９号公報）に開示されている。特許文献１は、多数個のＢＧＡパッケージが上下に積層された構造である。単位ＢＧＡパッケージは、基板と、基板上部の中央に配されるモールディングされた半導体チップと、半導体チップを中心に両側の基板底面に配されるソルダボールとを含む。積層型パッケージにおいては、このような構造の単位ＢＧＡパッケージが、ソルダボールを電気的媒介体として上下積層されている。
米国特許第６２６８６４９号公報
特開２００５-２６６８０号公報には、複数のチップが搭載されているパッケージを、さらに複数実装する技術が開示されている。この公報に開示された積層型ＢＧＡパッケージは、複数のチップを含むベースＢＧＡパッケージと、ベースＢＧＡパッケージ上に積層され、複数のチップを含む多数のＢＧＡパッケージを含んでいる。そして、ベースＢＧＡパッケージ及びその上部に積層される多数のＢＧＡパッケージは、ソルダボールによって電気的に導通されている。
特開２００５-２６６８０号公報
しかしながら、上述した特許文献１や特許文献２に記載の発明においては、ＢＧＡパッケージを採用しているため、実装の際に半導体チップに大きな応力がかかり、チップにダメージを与える恐れがある。また、製造工程も複雑、困難である。すなわち、パッケージの積層ごとに半田ボールでの接着を行うため、リフローと呼ばれる加熱処理工程を実施する必要がある。さらに、ＢＧＡパッケージを基板に搭載する場合、基板側に半田ペーストの仮止め剤を塗布する作業が必要であり、半導体装置のような小型のものに対してその作業は困難である。また、端子間のスペースが極めて狭いため、チップ単体での特性試験が困難であった。
本発明は、上記のような状況に鑑みて成されたものであり、半導体チップへのダメージを最小限に抑えたマルチチップ構造の半導体装置を提供することを第１の目的とする。
本発明の第２の目的は、製造工程における作業性の高いマルチチップ構造の半導体装置を提供することにある。
本発明の第３の目的は、半導体チップ単位での特性試験を容易に行い得るマルチチップ構造の半導体装置を提供することにある。
上記目的を達成するために、本発明に係る半導体装置は、リードフレームをベースフレームとして用いて製造される半導体装置において、前記ベースフレーム上に複数の半導体チップを積層してなり、少なくとも一つの面が外部と電気的に接続可能な端子領域を有する第１のマルチチップ構造部と；前記ベースフレーム上に複数の半導体チップを積層してなり、少なくとも一つの面が外部と電気的に接続可能な端子領域を有する第２のマルチチップ構造部とを備える。そして、前記ベースフレームのインナーリードが、前記第１のマルチチップ構造部の端子領域と、前記第２のマルチチップ構造部の端子領域とにワイヤボンディングによって接続されることを特徴とする。
本発明の好ましい態様は、リードフレームをベースフレームとして用いて製造される半導体装置において、前記ベースフレームの第１の面側に複数の半導体チップを積層してなり、前記第１の面と反対側の面に外部と電気的に接続可能な端子領域を有する第１のマルチチップ構造部と；前記ベースフレームの第１の面と反対側の第２の面側に複数の半導体チップを積層してなり、前記第２の面と反対側の面に外部と電気的に接続可能な端子領域を有する第２のマルチチップ構造部とを備える。そして、前記ベースフレームのインナーリードが、前記第１のマルチチップ構造部の端子領域と、前記第２のマルチチップ構造部の端子領域とにワイヤボンディングによって接続されることを特徴とする。
上記のような構成の本発明によれば、ベースフレームとマルチチップ構造部との電気的な接続をワイヤボンディングによって行っているため、半導体チップへの応力を低減することができ、半導体チップへのダメージを最小限に抑えることが可能となる。
また、ＢＧＡパッケージのように、パッケージの積層ごとに半田ボールでの接着を行う必要がなく、加熱処理工程を実施する必要もない等、製造工程における作業性が向上する。
さらに、端子間のスペースを広くとることができ、チップ単体での特性試験を容易に行うことが可能となる。
以下、本発明を実施するための最良の形態について、実施例を用いて詳細に説明する。図１及び図２は、本発明の第１実施例に係る半導体装置１００の構造を示す断面図及び平面図である。半導体装置１００は、ダイパッド１４０及びインナーリード１０８を有するリードフレームをベースフレームとして用いて製造される。ダイパッド１４０の上面側には、複数の半導体チップ１０４，１０６を積層してなる第１のマルチチップ構造部が実装されている。他方、ダイパッド１４０の底面には、複数の半導体チップ１３４，１３６を積層してなる第２のマルチチップ構造部１０２が実装されている。
図２にも示すように、第１のマルチチップ構造部において、半導体チップ１０６がダイパッド１４０上に搭載され、その上に半導体チップ１０４が積層されている。半導体チップ１０４の上面には、少なくとも、ボンディングワイヤ１１２によってインナーリード１０８と接続される外部接続用端子１２０と、ボンディングワイヤ１１４によって半導体チップ１０６と接続される内部接続用端子１１６が形成されている。一方、半導体チップ１０６の上面には、少なくとも、ボンディングワイヤ１１２によってインナーリード１０８と接続される外部接続用端子１２２と、ボンディングワイヤ１１４によって半導体チップ１０４と接続される内部接続用端子１１８が形成されている。
半導体チップ１０４と半導体チップ１０６とを水平方向にずらして配置することにより、ワイヤボンディング工程の作業性が向上する。なお本実施例においては、半導体チップ１０４と１０６、半導体チップ１３６と１３４として同一のチップを採用しているが、相対的なチップの大きさや、機能については特に限定されるものではない。例えば、メモリを複数積層したり、異なる機能のチップを積層することができる。
第２のマルチチップ構造部１０２は、リードフレーム上に半導体チップ１３４，１３６を積層してなるＱＦＮタイプの半導体パッケージである。なお、ＱＦＮパッケージ１０２を構成する半導体チップ１３４，１３６についても、上述した第１のマルチチップ構造部と類似のレイアウト構成を採用している。すなわち、ＱＦＮパッケージ１０２において、半導体チップ１３６がダイパッド１３８上に搭載され、その上に半導体チップ１３４が積層されている。半導体チップ１３４の上面には、少なくとも、ボンディングワイヤ１５０によってインナーリード１４２と接続される端子と、ボンディングワイヤ１４８によって半導体チップ１３６と接続される端子が形成されている。
一方、半導体チップ１３６の上面には、少なくとも、ボンディングワイヤ１４６によってインナーリード１４２と接続される端子と、ボンディングワイヤ１４８によって半導体チップ１３４と接続される端子が形成されている。ＱＦＮパッケージ１０２内部のインナーリード１４２の裏面は露出しており、ボンディングワイヤ１５２によってベースフレームのインナーリード１０８に接続されている。第１のマルチチップ構造部と同様に、半導体チップ１３４と半導体チップ１３６とは、互いに水平方向にずらして配置されている。
次に、実施例に係る半導体装置１００の製造工程について図３及び図４を参照して説明する。最初に、図３（Ａ）に示すように、リードフレーム（１０８，１４０）のダイパッド１４０上部に半導体チップ１０６，１０４を積層し、これら二つの半導体チップ１０６，１０４をボンディンワイヤ１１４によって接続する。次に、図３（Ｂ）に示すように、半導体チップ１０４及び１０６をボンディンワイヤ１１２によってインナーリード１０８に接続する。
続いて、図４（Ｃ）に示すように、予め周知の方法によりパッケージングされたＱＦＮパッケージ１０２をダイパッド１４０の裏面に接着する。このとき、ＱＦＮパッケージ１０２のリードフレーム（１３８，１４２）の反対側の樹脂部がダイパッド１４０に接着される。次に、図４（Ｄ）に示すように、ボンディングワイヤ１５２によってＱＦＮパッケージ１０２のインナーリード１４２とベースフレームのインナーリード１０８とを接続する。その後、周知の方法により樹脂１２２によって全体を封止する。
以下、本発明の第２〜第５実施例について説明する。なお、これらの実施例の説明に際して、図１〜図４に示した構成要素と同一又は対応する構成要素については、同一の参照符号を付し、重複した説明は省略する。図５は、本発明の第２実施例に係る半導体装置２００の構造を示す断面図である。半導体装置２００は、ダイパッド１４０及びインナーリード１０８を有するリードフレームをベースフレームとして用いて製造される。本実施例においては、リードフレーム上に半導体チップを積層してなるＱＦＮタイプの二つの半導体パッケージ１０２をリードフレームの表裏面に搭載している。すなわち、ダイパッド１４０の上面及び裏面に、複数の半導体チップを積層してなる第１及び第２のマルチチップ構造部１０２が実装されている。
本実施例のように、リードフレーム（ベースフレーム）の表裏両面にＱＦＮタイプの半導体パッケージを搭載する構造を採用すると、パッケージ単位でリードフレームへの実装を行うことができ、製造工程におけるハンドリング性が向上するというメリットがある。
図６は、本発明の第３実施例に係る半導体装置３００の構造を示す断面図である。半導体装置３００は、ダイパッド１４０及びインナーリード１０８を有するリードフレームをベースフレームとして用いて製造される。上述した第１実施例がリードフレーム（ダイパッド１４０）の裏面に実装される第２のマルチチップ構造部として、ＱＦＮタイプのパッケージを使用しているのに対し、本実施例ではプリント配線基板３３８上に半導体チップ１３４，１３６を積層してなるＬＧＡタイプの半導体パッケージ３０２を採用している。本実施例のようにＬＧＡタイプの半導体パッケージ３０２を使用することにより、配線の自由度が増すというメリットがある。
図７は、本発明の第４実施例に係る半導体装置４００の構造を示す断面図である。半導体装置４００は、ダイパッド１４０及びインナーリード１０８を有するリードフレームをベースフレームとして用いて製造される。上述した第３実施例がリードフレーム（ダイパッド１４０）の裏面のみにＬＧＡタイプの半導体パッケージ３０２を搭載しているのに対し、本実施例リードフレーム（ダイパッド１４０）の表裏両面にＬＧＡタイプの半導体パッケージ３０２を搭載している。
図８は、本発明の第５実施例に係る半導体装置５００の構造を示す断面図である。半導体装置５００は、ダイパッド５４０及びインナーリード１０８を有するリードフレームをベースフレームとして用いて製造される。ダイパッド５４０は、インナーリード１０８に対して下方に凹んだ形状となっている。本実施例の特徴は、異なるサイズのＬＧＡパッケージ３０２，３０２ａを直接重ね合わせ、これをダイパッド５４０の上に実装していることである。
下側のＬＧＡパッケージ３０２は、プリント配線基板が上方に位置するように上下逆さまにしてダイパッド５４０の上面に搭載される。また、上側のＬＧＡパッケージ３０２ａも同様に、プリント配線基板が上方に位置するように上下逆さまにしてＬＧＡパッケージ３０２のプリント配線基板の裏面上に搭載される。そして、ＬＧＡパッケージ３０２と３０２ａとの接続は、ボンディングワイヤ５０２によって行われる。また、インナーリード１０８は、ＬＧＡパッケージ３０２の配線基板の裏面とボンディングワイヤ５０４によって接続される。
以上のように、本実施例においてはサイズの異なる半導体パッケージを積層した構造を採用するため、中間にダイパッド（リードフレーム）を介在させることなく積層構造を得ることができ、製造工程の簡略化、作業性の向上を図ることができる。このような効果を得るためには、配線自由度の高いＬＧＡパッケージが適している。
本発明においては、リードが裏面に露出しているパッケージや、ＬＧＡタイプのパッケージを用いることにより、既存のワイヤボンディング技術を用いて半導体装置を製造することが可能となる。また、ワイヤボンディングによってマルチチップ構造部を接続する際に、半導体チップに対応する部分以外の部分にワイヤを接続することにより、半導体チップへの応力を低減できる。
以上、本発明について実施例を用いて説明したが、本発明は実施例の範囲に限定されるものではなく、各請求項に記載された技術的思想の範囲内において、適宜設計変更可能であることは言うまでもない。例えば、積層される半導体チップの数、積層される半導体パッケージの数は実施例のように二つに限定されず、三つ以上とすることもできる。
図１は、本発明の第１実施例に係る半導体装置の構造を示す断面図である。 図２は、第１実施例に係る半導体装置の構造を示す平面図である。 図３は、第１実施例に係る半導体装置の製造工程を示す説明図である。 図４は、第１実施例に係る半導体装置の製造工程を示す説明図である。 図５は、本発明の第２実施例に係る半導体装置の構造を示す断面図である。 図６は、本発明の第３実施例に係る半導体装置の構造を示す断面図である。 図７は、本発明の第４実施例に係る半導体装置の構造を示す断面図である。 図８は、本発明の第５実施例に係る半導体装置の構造を示す断面図である。
符号の説明
１００，２００，３００，４００，５００ 半導体装置
１０２ ＱＦＮパッケージ
１０４，１０６，１３４，１３６ 半導体チップ
１４０ ダイパッド
１０８ インナーリード
１１２，１１４，１４２，１４８，１５０，１５２ ボンディングワイヤ

Claims (12)

  1. リードフレームをベースフレームとして用いて製造される半導体装置において、
    前記ベースフレーム上に複数の半導体チップを積層してなり、少なくとも一つの面が外部と電気的に接続可能な端子領域を有する第１のマルチチップ構造部と；
    前記ベースフレーム上に複数の半導体チップを積層してなり、少なくとも一つの面が外部と電気的に接続可能な端子領域を有する第２のマルチチップ構造部とを備え、
    前記ベースフレームのインナーリードが、前記第１のマルチチップ構造部の端子領域と、前記第２のマルチチップ構造部の端子領域とにワイヤボンディングによって接続されることを特徴とする半導体装置。
  2. リードフレームをベースフレームとして用いて製造される半導体装置において、
    前記ベースフレームの第１の面側に複数の半導体チップを積層してなり、前記第１の面と反対側の面に外部と電気的に接続可能な端子領域を有する第１のマルチチップ構造部と；
    前記ベースフレームの第１の面と反対側の第２の面側に複数の半導体チップを積層してなり、前記第２の面と反対側の面に外部と電気的に接続可能な端子領域を有する第２のマルチチップ構造部とを備え、
    前記ベースフレームのインナーリードが、前記第１のマルチチップ構造部の端子領域と、前記第２のマルチチップ構造部の端子領域とにワイヤボンディングによって接続されることを特徴とする半導体装置。
  3. 前記第１及び第２のマルチチップ構造部の少なくとも一方が、リードフレーム上に複数の半導体チップを積層したＱＦＮ構造であることを特徴とする請求項２に記載の半導体装置。
  4. 前記第１及び第２のマルチチップ構造部の両方が、前記ＱＦＮタイプの半導体パッケージであることを特徴とする請求項３に記載の半導体装置。
  5. 前記第１及び第２のマルチチップ構造部において、前記ＱＦＮタイプの半導体パッケージを構成するリードフレームと反対側の樹脂部が前記ベースフレームの前記第１の面及び第２の面に各々接着されることを特徴とする請求項４に記載の半導体装置。
  6. 前記第１及び第２のマルチチップ構造部の少なくとも一方が、プリント配線基板上に複数の半導体チップを積層したＬＧＡ構造であることを特徴とする請求項２に記載の半導体装置。
  7. 前記第１及び第２のマルチチップ構造部の両方が、プリント配線基板上に複数の半導体チップを積層したＬＧＡ構造であることを特徴とする請求項６に記載の半導体装置。
  8. 前記第１及び第２のマルチチップ構造部において、前記ＬＧＡタイプの半導体パッケージのプリント配線基板と反対側の樹脂部が前記ベースフレームの前記第１の面及び第２の面に各々接着されることを特徴とする請求項７に記載の半導体装置。
  9. 前記第１及び第２のマルチチップ構造部が、プリント配線基板上に複数の半導体チップを積層したＬＧＡ構造であり、
    前記第１のマルチチップ構造部の外形寸法は、前記第２のマルチチップ構造部より大きく、
    前記ベースフレームのダイパッド上に前記第１のマルチチップ構造部を搭載し、その上に前記第２のマルチチップ構造部を搭載した構造であることを特徴とする請求項１に記載の半導体装置。
  10. 前記第１のマルチチップ構造部のプリント配線基板と反対側の樹脂部が前記ダイパッド上に接着され、
    前記第２のマルチチップ構造部のプリント配線基板と反対側の樹脂部が前記第１のマルチチップ構造部のプリント配線基板の裏面に接着され、
    前記第１及び第２のマルチチップ構造部のプリント配線基板の裏面同士がワイヤボンディングによって互いに接続され、
    前記第１のマルチチップ構造部のプリント配線基板の裏面がワイヤボンディングによって前記ベースフレームのインナーリードに接続されることを特徴とする請求項９に記載の半導体装置。
  11. 前記第１及び第２のマルチチップ構造部において、前記複数の半導体チップは上下にずらして積層され、当該複数の半導体チップ間の接続が全てワイヤボンディングによって行われていることを特徴とする請求項１，２，３，４，５，６，７，８，９又は１０に記載の半導体装置。
  12. 前記第１及び第２のマルチチップ構造部を含む全体が樹脂によって封止されていることを特徴とする請求項１，２，３，４，５，６，７，８，９，１０又は１１に記載の半導体装置。
JP2006042360A 2006-02-20 2006-02-20 マルチチップ構造を採用した半導体装置 Pending JP2007221045A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2006042360A JP2007221045A (ja) 2006-02-20 2006-02-20 マルチチップ構造を採用した半導体装置
US11/638,477 US20070194417A1 (en) 2006-02-20 2006-12-14 Semiconductor apparatus containing multi-chip package structures

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006042360A JP2007221045A (ja) 2006-02-20 2006-02-20 マルチチップ構造を採用した半導体装置

Publications (1)

Publication Number Publication Date
JP2007221045A true JP2007221045A (ja) 2007-08-30

Family

ID=38427343

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006042360A Pending JP2007221045A (ja) 2006-02-20 2006-02-20 マルチチップ構造を採用した半導体装置

Country Status (2)

Country Link
US (1) US20070194417A1 (ja)
JP (1) JP2007221045A (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8946878B2 (en) * 2007-12-06 2015-02-03 Stats Chippac Ltd. Integrated circuit package-in-package system housing a plurality of stacked and offset integrated circuits and method of manufacture therefor
US8115285B2 (en) 2008-03-14 2012-02-14 Advanced Semiconductor Engineering, Inc. Advanced quad flat no lead chip package having a protective layer to enhance surface mounting and manufacturing methods thereof
TWI372458B (en) * 2008-05-12 2012-09-11 Advanced Semiconductor Eng Stacked type chip package structure
US20100044850A1 (en) 2008-08-21 2010-02-25 Advanced Semiconductor Engineering, Inc. Advanced quad flat non-leaded package structure and manufacturing method thereof
US8124447B2 (en) 2009-04-10 2012-02-28 Advanced Semiconductor Engineering, Inc. Manufacturing method of advanced quad flat non-leaded package
US9570381B2 (en) 2015-04-02 2017-02-14 Advanced Semiconductor Engineering, Inc. Semiconductor packages and related manufacturing methods

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6072233A (en) * 1998-05-04 2000-06-06 Micron Technology, Inc. Stackable ball grid array package

Also Published As

Publication number Publication date
US20070194417A1 (en) 2007-08-23

Similar Documents

Publication Publication Date Title
KR101076537B1 (ko) 다이 위에 적층된 역전된 패키지를 구비한 멀티 칩 패키지모듈
JP4456889B2 (ja) 積層型半導体パッケージ及びその製造方法
KR101070913B1 (ko) 반도체 칩 적층 패키지
JP5227501B2 (ja) スタックダイパッケージ及びそれを製造する方法
JP2006093189A5 (ja)
JP2005045251A (ja) スタック半導体チップｂｇａパッケージ及びその製造方法
JP2007184385A5 (ja)
KR20050044925A (ko) 적층형 패키지들 간 도선연결에 의한 상호연결을 이용한반도체 멀티-패키지 모듈 및 그 제작 방법
JP2008103685A (ja) 半導体装置及びその製造方法
KR20110124065A (ko) 적층형 반도체 패키지
US20090045527A1 (en) Multi-substrate region-based package and method for fabricating the same
JP2005209882A (ja) 半導体パッケージ及び半導体装置
US20120306064A1 (en) Chip package
JP2007221045A (ja) マルチチップ構造を採用した半導体装置
TW200834857A (en) Package-on-package device and method for manufacturing the same by using a leadframe
JP2009182104A (ja) 半導体パッケージ
JP2006190834A (ja) 半導体パッケージ及びフレキシブルサーキット基板
JP2010087403A (ja) 半導体装置
TWI442522B (zh) 凹穴晶片封裝結構及使用凹穴晶片封裝結構之層疊封裝結構
JP2011119619A (ja) 半導体パッケージ
KR100567055B1 (ko) 반도체 패키지의 적층방법
KR20060133800A (ko) 칩 스택 패키지
JP4466341B2 (ja) 半導体装置及びその製造方法、並びにリードフレーム
JP4892418B2 (ja) 半導体装置
KR100631945B1 (ko) 스택 패키지