JP2001352035A - 多層半導体装置の組立治具及び多層半導体装置の製造方法 - Google Patents

多層半導体装置の組立治具及び多層半導体装置の製造方法

Info

Publication number
JP2001352035A
JP2001352035A JP2000171059A JP2000171059A JP2001352035A JP 2001352035 A JP2001352035 A JP 2001352035A JP 2000171059 A JP2000171059 A JP 2000171059A JP 2000171059 A JP2000171059 A JP 2000171059A JP 2001352035 A JP2001352035 A JP 2001352035A
Authority
JP
Japan
Prior art keywords
semiconductor
semiconductor module
interlayer connection
positioning
assembly jig
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2000171059A
Other languages
English (en)
Inventor
Yoshiyuki Yanagisawa
喜行 柳澤
Toshiharu Yanagida
敏治 柳田
Masashi Toda
真史 遠田
Yuichi Takai
雄一 高井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2000171059A priority Critical patent/JP2001352035A/ja
Priority to TW090112638A priority patent/TW487995B/zh
Priority to DE10127381A priority patent/DE10127381A1/de
Priority to KR1020010031759A priority patent/KR100853631B1/ko
Priority to US09/876,290 priority patent/US20020017709A1/en
Publication of JP2001352035A publication Critical patent/JP2001352035A/ja
Priority to US11/646,158 priority patent/US20070120243A1/en
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0652—Bump or bump-like direct electrical connections from substrate to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06572—Auxiliary carrier between devices, the carrier having an electrical connection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06582—Housing for the assembly, e.g. chip scale package [CSP]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Wire Bonding (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

(57)【要約】 【課題】 層間接続が確実に行われるとともに高さ精度
も保持され、信頼性が高く、歩留りや生産性の向上を図
る。 【解決手段】 配線基板６上に半導体チップ７を実装す
るとともに層間接続ランド８にバンプ１３を形成してな
る多数個の半導体モジュール２を順次積層するベース部
材１４と、ベース部材１４に対して半導体モジュール２
を相互に位置規制した状態で積層させる位置規制機構１
５と、ベース部材１４に対して積層された積層半導体モ
ジュール体４の全体の高さ位置を規制する高さ規制機構
１７と、半導体モジュール２の平坦性を保持する平坦保
持機構１７、１８と、多層半導体モジュール体４が実装
されるマザー基板５に対して位置合わせを行う位置合せ
機構２０、２２とを備える。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、多層半導体装置の
組立治具及び多層半導体装置の製造方法に関し、さらに
詳しくは薄厚の配線基板上に半導体チップを実装すると
ともに多数個の層間接続ランドにそれぞれバンプを形成
してなる多数個の半導体モジュールを積層してなる多層
半導体装置の製造に好適に用いられる組立治具及びその
製造方法に関する。
【０００２】
【従来の技術】半導体装置においては、半導体チップの
実装密度の向上を図るために、図６に示した多層半導体
装置１００が提供されている。多層半導体装置１００
は、同図（ｃ）に示すように多数の半導体モジュール１
０１（１０１ａ乃至１０１ｄ）をマザー基板１０２上に
積層してなる。各半導体モジュール１０１は、同図
（ａ）に示すように研磨等を施すことにより薄型に形成
された半導体チップ１０３を、それぞれフレキシブルイ
ンターポーザ（薄型の配線基板）１０４上に異方性導電
材や半田１０５等によって実装して構成されている。
【０００３】配線基板１０４には、第１の主面１０４ａ
の半導体チップ１０３を実装する領域１０４ｂに図示し
ないが、その表面電極が接続される端子導体部や適宜の
回路導体部が形成されている。配線基板１０４には、半
導体チップ実装領域１０４ｂの周辺部に位置して、第１
の主面１０４ａ及び第２の主面１０４ｃにそれぞれ多数
個の層間接続ランド１０６、１０７が形成されている。
これら層間接続ランド１０６、１０７は、詳細を省略す
るが適宜スルーホール接続されている。配線基板１０４
には、第１の主面１０４ａ側の層間接続ランド１０６
に、半田ボール等からなるバンプ１０８が設けられてい
る。
【０００４】半導体モジュール１０１は、配線基板１０
４の半導体チップ実装領域１０４ｂ上に半導体チップ１
０３を実装する工程と、配線基板１０４の層間接続ラン
ド１０６に対してフラックスや半田ペーストを塗布する
工程と、フラックス等の粘着性により層間接続ランド１
０６上に保持されるバンプ１０８を設ける工程等が施さ
れる。半導体モジュール１０１は、リフロー炉に供給さ
れることによってバンプ１０８が溶融されて層間接続ラ
ンド１０６上に固定される。半導体モジュール１０１
は、バーイン／ファンクションテスト等が実施されて単
品としての良否の判定が行われた後に、次工程へと供給
される。
【０００５】半導体モジュール１０１には、第１の主面
１０４ａ側のバンプ１０８と第２の主面１０４ｃ側の層
間接続ランド１０７とにフラックスや半田ペーストを塗
布する工程が施される。半導体モジュール１０１は、図
６（ｂ）に示すようにセラミック材等によって形成され
たベース基板１０９上に第２の主面１０４ｃ側を載置面
として順次積層される。半導体モジュール１０１は、詳
細を省略する電子部品装着機によって１個ずつ積層され
る。
【０００６】第１層の半導体モジュール１０１ａは、層
間接続ランド１０７に塗布された半田ペーストの粘着力
によってベース基板１０９上に載置保持される。第２層
の半導体モジュール１０１ｂは、第１層の半導体モジュ
ール１０１ａのバンプ１０８に塗布された半田ペースト
と層間接続ランド１０７に塗布された半田ペーストとの
粘着力によって第１層の半導体モジュール１０１ａの第
１の主面１０４ａ上に載置保持される。各半導体モジュ
ール１０１ａ乃至１０１ｄは、以下同様にして順次積層
され、この積層状態が半田ペーストによって保持され
る。
【０００７】積層体は、リフロー炉に供給されることに
よってバンプ１０８が溶融されて相手側の層間接続ラン
ド１０７上に固定されることにより、図６（ｂ）に示す
積層半導体モジュール体１１０を構成する。積層半導体
モジュール体１１０は、バンプ１０８を介して層間接続
ランド１０６、１０７が接続されることによって、各層
の半導体モジュール１０１ａ乃至１０１ｄの層間接続が
行われてなる。積層半導体モジュール体１１０は、同図
（ｃ）に示すように電子部品装着機によって反転され、
第４層の半導体モジュール１０１ｄを第１層としてマザ
ー基板１０２上に載置される。
【０００８】半導体モジュール１０１とマザー基板１０
２の積層体は、リフロー炉に供給される。半導体モジュ
ール１０１とマザー基板１０２の積層体は、積層半導体
モジュール体１１０の第４層の半導体モジュール１０１
ｄに設けたバンプ１０８が溶融されてマザー基板１０２
の接続ランド１１１に接続固定されることによって全体
の層間接続が行われて多層半導体装置１００を完成す
る。
【０００９】
【発明が解決しようとする課題】従来の多層半導体装置
１００の製造工程においては、リフロー加熱処理を施す
まではベース基板１０９に対して各半導体モジュール１
０１が半田ペーストの粘着力によって積層状態が保持さ
れる。したがって、従来の製造工程においては、電子部
品装着機による取扱い等の際に、積層された多数の半導
体モジュール１０１に位置ズレが生じて各層間の接続不
良が発生することがあった。かかる問題点は、位置ズレ
規制機構を付設した専用の電子部品装着機を用いること
によって対応を図ることが可能であるが、設備コストの
負担が大きくかつ専用機となるために工程変更や段取り
工程等から生産効率を低下させるといった問題が生じ
る。
【００１０】また、従来の製造工程においては、ベース
基板１０９に対して多数個の半導体モジュール１０１を
積層してリフロー加熱処理を施す際に、薄厚の配線基板
１０４に生じる反りやバンプ１０８の外径のバラツキ等
に起因して各層間の接続不良が発生することがあった。
従来の製造工程においては、マザー基板１０２に対して
積層半導体モジュール体１１０を実装してリフロー加熱
処理を施す際にも、同様の問題が発生することがあっ
た。
【００１１】多層半導体装置１００は、高精度の薄型化
も極めて重要であり、例えば０．１ｍｍオーダが要求さ
れる。従来の製造工程においては、高精度に製作された
配線基板１０４やマザー基板１０２が供給され、高精度
のバンプ形成装置によってバンプ１０８の形成を行って
いた。しかしながら、従来の製造工程においては、特に
工程中での全体の高さ寸法の規制対応が図られいなかっ
た。このため、従来の製造工程においては、上述したリ
フロー加熱処理時の配線基板１０４の反りやバンプ１０
８の外径のバラツキ等に起因して多層になるほど全体の
高さ寸法のバラツキが大きくなって、多層半導体装置１
００の高さ寸法のバラツキが大きいといった問題があっ
た。
【００１２】多層半導体装置１００においては、各層の
半導体モジュール１０１における層間接続をそれぞれ異
にするため、配線基板１０４に対してバンプ１０８が均
等に配列形成されていない。したがって、多層半導体装
置１００の製造工程においては、各半導体モジュール１
０１の配線基板１０４の反りも大きくなって、上述した
問題がさらに顕著となっていた。また、多層半導体装置
１００は、配線基板１０４の撓みにより、バンプ１０８
の接続箇所に応力が集中して剥離したり接触不良が生じ
るといった問題もあった。
【００１３】したがって、本発明は、層間接続が確実に
行われるとともに高さ精度も保持され、信頼性が高く、
歩留りや生産性の向上を図る多層半導体装置の組立治具
及び多層半導体装置の製造方法を提供することを目的に
提案されたものである。
【００１４】
【課題を解決するための手段】上述した目的を達成する
本発明にかかる多層半導体装置の組立治具は、配線基板
上に半導体チップを実装するとともに層間接続ランドに
バンプを形成してなる多数個の半導体モジュールを順次
積層するベース部材と、ベース部材に対して半導体モジ
ュールを相互に位置規制した状態で積層させる位置規制
機構と、ベース部材に対して積層された半導体モジュー
ル群の全体の高さ位置を規制する高さ規制機構と、最上
層の半導体モジュールの平坦性を保持する平坦保持機構
と、多層半導体モジュールが実装されるマザー基板に対
して位置合わせを行う位置合せ機構とを備えて構成され
る。
【００１５】以上のよう構成された本発明にかかる多層
半導体装置の組立治具によれば、多数個の半導体モジュ
ールが、位置規制機構によって相互に位置規制されると
ともに高さ規制機構によって全体の高さ寸法を規定され
た状態でベース部材上に順次積層される。多層半導体装
置の組立治具は、この状態でリフロー炉内に搬送されて
各半導体モジュールにリフロー加熱を施すことにより、
各バンプが相対する層間接続ランド間で溶融固化するこ
とで各半導体モジュールの層間接続が行われるようにす
る。多層半導体装置の組立治具は、各半導体モジュール
が相互に位置決めされることによって層間接続が確実に
行われ、所定の高さ寸法に保持されるとともにマザー基
板との接合半導体モジュールとなる最上層の半導体モジ
ュールが平坦保持機構によって平坦性を保持された積層
半導体モジュール体を製造する。
【００１６】多層半導体装置の組立治具は、反転操作さ
れた状態で位置合せ機構を介してマザー基板に対して位
置合せされて組み合わされることにより、このマザー基
板上に積層半導体モジュール体を位置決め載置する。多
層半導体装置の組立治具は、位置規制機構と高さ規制機
構とによって積層半導体モジュール体を保持した状態で
マザー基板とともにリフロー炉内に搬送されてリフロー
加熱が施される。多層半導体装置の組立治具は、第１層
半導体モジュールに設けたバンプが相対する層間接続ラ
ンド間で溶融固化することでマザー基板との層間接続が
行われて多層半導体装置を製造する。多層半導体装置の
組立治具は、マザー基板から取り外される。多層半導体
装置の組立治具は、各半導体モジュール及びマザー基板
とが高精度の層間接続を図られるとともに高精度の高さ
寸法を保持された多層半導体装置を効率的に生産するこ
とを可能とする。
【００１７】また、上述した目的を達成する本発明にか
かる多層半導体装置の製造方法は、配線基板上に半導体
チップを実装するとともに層間接続ランドにバンプを形
成してなる多数個の半導体モジュールを順次積層するベ
ース部材と、ベース部材に対して半導体モジュールを相
互に位置規制した状態で積層させる位置規制機構と、ベ
ース部材に対して積層された半導体モジュール群の全体
の高さ位置を規制する高さ規制機構とを備える組立治具
が用いられる。多層半導体装置の製造方法は、所定個の
半導体モジュールを位置規制機構によって相互に位置規
制した状態でベース部材上に順次積層するとともに高さ
規制機構によって全体の高さを規制して組立治具に収納
する工程と、組立治具をリフロー炉内に供給してリフロ
ー加熱を施して各バンプを溶融することによって半導体
モジュール群が互いに層間接続された多層半導体モジュ
ール体を形成する工程とを備える。
【００１８】多層半導体装置の製造方法は、実装するマ
ザー基板との位置合わせを行う位置合せ機構を有する上
述した組立治具が用いられて、積層半導体モジュール体
の形成工程後に、反転操作された組立治具を位置合せ機
構を介してマザー基板に対して位置合せすることにより
平坦保持機構によって平坦性を保持された最上部の半導
体モジュールを接合半導体モジュールとして積層半導体
モジュール体を組合せる工程と、組立治具とマザー基板
との組合体をリフロー炉内に供給してリフロー加熱を施
して積層半導体モジュール体の接合半導体モジュールと
マザー基板との層間接続を行う工程と、組立治具をマザ
ー基板から取り外す工程とを備える。
【００１９】以上の工程を備える多層半導体装置の製造
方法によれば、上述した組立治具が用いられることで、
多数個の各半導体モジュールが位置規制機構によって相
互に位置決めされるとともに高さ規制機構によって全体
を所定の高さ寸法に高精度に保持された積層半導体モジ
ュール体の製造が行われる。多層半導体装置の製造方法
によれば、簡易な装置によって配線基板の反りやバンプ
の寸法バラツキ等の影響が抑制されて各半導体モジュー
ルの層間接続が確実に行われた信頼性の高い多層半導体
装置を、低コストかつ高生産性を以って製造する。
【００２０】
【発明の実施の形態】以下、本発明の実施の形態につい
て、図面を参照して詳細に説明する。実施の形態として
示す多層半導体装置１の製造工程も、上述した従来の多
層半導体装置１００の製造工程とほぼ同様とされ、図１
に示すように、半導体モジュール２の製造工程と、組立
治具３を用いて多数個の半導体モジュール２（２ａ乃至
２ｄ）を積層して積層半導体モジュール体４を製造する
工程と、組立治具３を用いて積層半導体モジュール体４
をマザー基板５に実装する工程とを経て、同図（ｆ）に
示す多層半導体装置１を製造する。
【００２１】半導体モジュール２の製造工程は、配線基
板６に半導体チップ７を実装する工程を第１工程とす
る。配線基板６は、例えば絶縁フィルムを基材として銅
箔等を貼り付けた薄厚の基板に対してホトグラフィック
技術等によって詳細を省略する適宜の回路導体部を形成
してなる。配線基板６には、図１（ａ）に示すように第
１の主面６ａの中央部に適宜の端子ランドを形成した半
導体チップ実装領域６ｂが形成されるとともに、半導体
チップ実装領域６ｂを囲んで多数の第１の層間接続ラン
ド８が形成されている。配線基板６には、第２の主面６
ｂに、第１の主面６ａ側の第１の層間接続ランド８に対
応して第２の層間接続ランド９が形成されている。
【００２２】なお、配線基板６は、半導体チップ７を第
１の主面６ａ上に直接実装するばかりでなく、半導体チ
ップ実装領域６ｂに例えば半導体チップ７を臨ませるホ
ールを切り抜き形成し、このホールの外周部に端子ラン
ドを形成するようにしてもよい。また、配線基板６は、
長尺のテープ体とされ、各領域毎に半導体チップ７を連
続して実装して適宜切断されるようにしてもよく、この
場合両側縁に沿って連続搬送を行うためのパーホレーシ
ョン等が形成される。
【００２３】配線基板６は、表裏面で対応する層間接続
ランド８、９間が、詳細を省略するがスルーホール接続
されてなる。配線基板６は、層間接続ランド８、９が、
各層全ての半導体モジュール２について共通した構成と
なっている。したがって、配線基板６は、層間接続が行
われない一部の層間接続ランド８、９を、回路導体部と
の接続をカットする等してダミーランドとして構成して
なる。
【００２４】半導体チップ７は、例えば集積回路素子や
メモリチップ等のチップ体であり、封装樹脂に研磨等の
処理を施すことによって薄型化されてなる。半導体チッ
プ７は、詳細を省略するが表面に適宜の表面電極が形成
されており、これら電極に図１（ａ）に示すように異方
性導電材が塗布されたりバンプ１０が形成される。
【００２５】半導体チップ７は、図１（ｂ）に示すよう
に、配線基板６の半導体チップ実装領域６ｂ上にベアチ
ップ実装されて半導体モジュール２を構成する。半導体
モジュール２は、例えば配線基板６と半導体チップ７と
の間にアンダフィル１１を充填することにより、半導体
チップ７をより強固にかつ位置ズレが生じないようにし
て半導体チップ実装領域６ｂ上に実装する。勿論、半導
体モジュール２は、例えばワイヤボンディングによっ
て、各表面電極と端子ランドとの接続を行って半導体チ
ップ７を配線基板６上に実装するようにしてもよい。
【００２６】半導体モジュール２の製造工程において
は、図１（ｂ）に示すように、配線基板６の第１の層間
接続ランド８にフラックスや半田ペースト１２の塗布工
程を施す。半田ペースト１２は、ダミーランドを含む全
ての層間接続ランド８上に塗布される。半導体モジュー
ル２の製造工程においては、同図（ｃ）に示すように、
全ての第１の層間接続ランド８上にバンプ供給機によっ
て半田ボール等からなるバンプ１３がそれぞれ設けられ
る。バンプ１３は、半田ペースト１２の粘着力によって
第１の層間接続ランド８上に保持される。半導体モジュ
ール２には、バーイン／ファンクションテスト等が実施
されて良否が判定される。
【００２７】なお、半導体モジュール２は、上述したよ
うに薄厚の配線基板６を基材とするが、層間接続ランド
８やダミーランド及びバンプ１３がほぼ均一に設けられ
ることによって、機械的剛性の向上が図られるとともに
重量バランスも調整された構造となっている。したがっ
て、半導体モジュール２は、後述する各工程時における
変形等が抑制されるようになる。
【００２８】半導体モジュール２は、上述した良否判定
の後に、組立治具３を用いる積層半導体モジュール体４
の製造工程へと供給される。積層半導体モジュール体４
の製造工程は、組立治具３によって４個の半導体モジュ
ール２ａ乃至２ｄを互いに位置合わせするとともに高さ
規制を行って積層し、積層半導体モジュール体４を組み
立てる工程である。各半導体モジュール２は、第２の主
面２ｃ側の第２の層間接続ランド９及びバンプ１３の表
面にそれぞれフラックス或いは半田ペーストが塗布され
て、組立治具３に収納される。
【００２９】各半導体モジュール２は、図１（ｄ）に示
すように第２の主面４ｃ側から組立治具３に順次収納さ
れる。各半導体モジュール２は、後述するように互いに
位置合わせされることによって、下層側の第１の主面４
ａに形成されたバンプ１３が上層側の第２の主面４ｃに
形成された第２の第２の層間接続ランド９にそれぞれ対
応位置して半田ペーストの粘着力によって接合される。
【００３０】組立治具３は、図１（ｄ）及び図２に示す
ように、ベース部１４及び胴部１５とからなる箱状の本
体１６と、高さ規制部材１７と、蓋体１８とから構成さ
れ、内部に４個の半導体モジュール２を積層状態で収納
する。組立治具３は、ベース部１４の内面１４ａが比較
的高い平面精度を以って形成されており、この内面１４
ａを基準面として４個の半導体モジュール２を順次積層
することにより積層半導体モジュール体４を組み立て
る。
【００３１】組立治具３は、胴部１５の内部空間が半導
体モジュール２の積層空間部１９を構成し、その断面寸
法が半導体モジュール２の外形寸法とほぼ等しく形成さ
れている。組立治具３は、胴部１５の内周面が積層空間
部１９内に収納される半導体モジュール２の外周部を規
制することによって相互の位置決めを図る。したがっ
て、組立治具３は、胴部１５がベース部１４に対して各
半導体モジュール２を相互に位置規制した状態で積層さ
せる位置規制機構を構成する。
【００３２】組立治具３には、胴部１５の上端縁に、高
さ方向の位置決め孔２０が形成されている。位置決め孔
２０は、胴部１５の少なくとも異なる３側面の上端縁に
形成されており、後述するようにマザー基板５に組立治
具３を組み合わせる際の位置決め機構を構成する。組立
治具３には、胴部１５の内周面に、ベース部１４の内面
１４ａから所定の高さ寸法ｈを以って係止段部２１が形
成されている。係止段部２１は、積層空間部１９の開口
寸法をやや大きくするように胴部１５の内周面に凹設さ
れてなる。係止段部２１は、高さ寸法ｈが４個の半導体
モジュール２ａ乃至２ｄの積層寸法と等しく形成されて
いる。
【００３３】組立治具３には、積層空間部１９内に４個
の半導体モジュール２ａ乃至２ｄを収納すると、上部に
高さ規制部材１７が組み付けられる。高さ規制部材１７
は、その外形寸法が、胴部１５の断面寸法よりもやや大
きく係止段部２１による開口寸法とほぼ等しく形成され
ており、底面１７ａを係止段部２１に支持される。高さ
規制部材１７は、その底面１７ａが比較的高い平面精度
を以って形成されており、胴部１５に組み付けられた状
態においてその底面１７ａとベース部１４の内面１４ａ
とによって積層空間部１９の高さをｈに規定する。
【００３４】積層半導体モジュール体４は、各半導体モ
ジュール２ａ乃至２ｄが、それぞれの配線基板６の厚み
やバンプ１３の外径或いは半田ペースト１２の厚み等の
バラツキによって高さ寸法にバラツキが生じる。組立治
具３は、高さ規制部材１７によって最上部の半導体モジ
ュール２ｄを押圧して積層半導体モジュール体４の高さ
をｈに規定する。組立治具３には、蓋体１８が被される
ことによって高さ規制部材１７が保持される。
【００３５】組立治具３は、この状態でリフロー炉へと
供給されて各半導体モジュール２ａ乃至２ｄの層間接続
を行うようにする。各半導体モジュール２ａ乃至２ｄ
は、リフロー加熱が施されることによって各層のバンプ
１３が相対する上層側の第２の層間接続ランド９間で溶
融固化し、層間接続が行われて積層半導体モジュール体
４を形成する。
【００３６】積層半導体モジュール体４は、リフロー加
熱による熱負荷により各配線基板４に反りが生じるが、
上述したように組立治具３によって全体の高さ規制が行
われていることによって、この反りによる変形が抑制さ
れる。積層半導体モジュール体４は、各半導体モジュー
ル２ａ乃至２ｄの相互の位置ズレも抑制され、全体の高
さも寸法ｈに精密に保持されるとともに相対する第１の
層間接続ランド８と第２の層間接続ランド９との接続状
態も確実に保持される。積層半導体モジュール体４は、
各半導体モジュール２ａ乃至２ｄの平坦性も保持され
る。
【００３７】組立治具３は、リフロー炉から取り出され
て所定の冷却が行われた後に、積層半導体モジュール体
４のマザー基板５への実装工程へと供給される。組立治
具３は、高さ規制部材１７や蓋体１８が取り外されハン
ドリング装置によって反転状態とされて、マザー基板５
上にセットされる。半導体モジュール体４は、最上層の
半導体モジュール２ｄがマザー基板５に対する接合モジ
ュールを構成する。
【００３８】組立治具３は、適宜の保持機構によって積
層半導体モジュール体４が積層空間部１９内に保持され
るようにする。組立治具３は、図１（ｅ）及び図３に示
すようにマザー基板５の捨て領域５ａに立設した位置決
めピン２２が位置決め孔２０に相対係合されることによ
って、マザー基板５に対して位置決めされて組み合わさ
れる。組立治具３は、この組合せ状態が、詳細を省略す
るがメカニカルクランパ、粘着テープ或いは重り等によ
って保持される。
【００３９】マザー基板５は、半導体モジュール２の配
線基板６よりも厚みが大きく機械的剛性を有する配線基
板からなり、多層半導体装置１のベースを構成する。マ
ザー基板５は、詳細を省略するが適宜の接続端子部や回
路導体部が形成されて外部接続部材を構成する。マザー
基板５には、半導体モジュール２の第２の層間接続ラン
ド９に対応して層間接続ランド２３が形成されている。
マザー基板５には、積層半導体モジュール体４を実装す
る際に、層間接続ランド２３上に半田ペースト等が塗布
される。
【００４０】組立治具３とマザー基板５との組立体は、
リフロー炉へと供給されてマザー基板５と半導体モジュ
ール２ｄとの層間接続が行われる。すなわち、マザー基
板５と半導体モジュール２ｄとは、リフロー加熱が施さ
れることによってバンプ１３が相対する層間接続ランド
２３と第１の層間接続ランド８間で溶融固化し、層間接
続が行われる。組立治具３は、リフロー炉から取り出さ
れて所定の冷却処理が行われた後に、マザー基板５から
取り外される。マザー基板５は、ダイサ等によって捨て
領域５ａが切断され、図１（ｆ）に示す積層半導体モジ
ュール体４を実装した多層半導体装置１を形成する。
【００４１】組立治具３は、上述したようにベース部１
４に対して一体に形成された筒状の胴部１５からなる本
体１６を備えたが、かかる構造に限定されるものでは無
い。図４に示した組立治具３０は、ベース板３１と、複
数個の位置規制ガイドピン３２と、複数個の高さ規制ス
ペーサ３３と、蓋体３４とを備えて構成される。ベース
板３１は、半導体モジュール２の外形寸法よりも大きな
外形寸法を有するとともに、主面３１ａが比較的高い平
面精度を以って形成されている。ベース板３１は、主面
３１ａの中央部が半導体モジュール２の積層領域３１ｂ
とされ、この主面３１ａを基準面として半導体モジュー
ル２が順次積層される。
【００４２】ベース板３１には、積層領域３１ｂの周辺
部に位置規制ガイドピン３２が立設されている。各位置
規制ガイドピン３２は、図４に示すように配線基板６の
各辺に対してその両側近傍において当接するようにそれ
ぞれ一対が配置されてなり、半導体モジュール２の配線
基板６の外周部を規制して各半導体モジュール２を位置
合わせする。なお、位置規制ガイドピン３２について
は、例えば配線基板６が小型である場合には各辺に対し
て１個ずつ配置するようにしてもよく、また少なくとも
３辺に対して異なる位置で当接するように配置してもよ
い。
【００４３】ベース板３１には、配線基板６の各辺に対
応した一対の位置規制ガイドピン３２間に位置して高さ
規制スペーサ３３がそれぞれ立設されている。各高さ規
制スペーサ３３は、図４（ｂ）に示すように配線基板６
の各辺との対向辺を長軸とした矩形断面とされるととも
にそれぞれの上端部がベース板３１に対して４個の半導
体モジュール２ａ乃至２ｄの積層寸法と等しい高さ寸法
ｈとされてなる。蓋体３４は、半導体モジュール２の外
形寸法よりもやや大きな外形寸法とされるとともに、そ
の底面３４ａが比較的高い平面精度を以って形成されて
いる。
【００４４】組立治具３０には、ベース板３１上に４個
の半導体モジュール２ａ乃至２ｄが順次積層される。組
立治具３０は、各位置規制ガイドピン３２によって外周
部を規制することで、各半導体モジュール２ａ乃至２ｄ
を互いに位置合わせする。組立治具３０は、半導体モジ
ュール２を積層した後に、高さ規制スペーサ３３上に蓋
体３４が組み付けられる。組立治具３０は、蓋体３４に
よって半導体モジュール２を押圧することで、全体の高
さ寸法を規制するとともに平坦性を保持する。
【００４５】組立治具３０は、上述した組立治具３と同
様に、リフロー炉へと供給されて半導体モジュール２の
層間接続を行う工程とマザー基板５への実装工程とを経
た後にマザー基板５から取り外されて、多層半導体装置
１を製造する。組立治具３０は、図４（ａ）に示すよう
に各位置規制ガイドピン３２を高さ規制スペーサ３３よ
りも長軸とされることによって、これら位置規制ガイド
ピン３２がマザー基板５との位置合わせピンとしても作
用する。なお、位置規制ガイドピン３２は、全てが高さ
規制スペーサ３３よりも長軸とされる必要は無いことは
勿論である。
【００４６】組立治具３０は、位置規制ガイドピン３２
によって配線基板６の外周部を部分的に係止する構造で
あることから、ベース板３１に対する半導体モジュール
２の積層操作を容易とする。組立治具３０は、各部材の
清掃等の保守も容易である。
【００４７】図５に示した組立治具４０は、基本的な構
成を上述した組立治具３０とほぼ同様とするが、各半導
体モジュール２を貫通する複数個の位置決めガイドピン
４１によって相互に位置決めするようにした構成に特徴
を有している。すなわち、組立治具４０には、配線基板
６の外周部に位置決め孔４２が形成された半導体モジュ
ール２がベース板３１上に積層される。位置決め孔４２
は、例えば配線基板６の、回路導体部等が形成されてい
ない四隅に貫通孔として形成されている。各位置決めガ
イドピン４１は、これら位置決め孔４２に対応してベー
ス板３１上に立設されている。
【００４８】組立治具４０は、半導体モジュール２が各
位置決め孔４２に対応する各位置決めガイドピン４１を
貫通させるようにして順次積層されることで、各半導体
モジュール２をより高精度に位置決めするとともに、こ
の位置決め状態が確実に保持されるようにする。組立治
具４０と半導体モジュール２とは、比較的小型である場
合には、相異なる３カ所で相対係合する位置決めガイド
ピン４１と位置決め孔４２とを形成する構造であっても
よい。
【００４９】
【発明の効果】以上詳細に説明したように、本発明にか
かる多層半導体装置の組立治具によれば、ベース部材上
に順次積層される多数個の半導体モジュールを、位置規
制機構によって相互に位置規制するとともに高さ規制機
構によって全体の高さ寸法を規定しかつ平坦保持機構に
よって平坦性を保持した状態でリフロー加熱を施して層
間接続を行うようにすることから、配線基板の反りやバ
ンプ径のバラツキ等の影響を抑制して各層間の接続が高
精度に行われるとともに全体の高さも高精度に保持され
た信頼性の高い多層半導体装置を効率的に製造すること
を可能とする。多層半導体装置の組立治具によれば、位
置決め機構等を備えた高価な電子部品実装機を不要とす
るとともに、取り扱い操作が簡易であり、さらに検査工
程の合理化も可能とすることでコスト低減を達成する。
【００５０】また、本発明にかかる多層半導体装置の製
造方法によれば、多数個の半導体モジュールを相互に位
置規制するとともに全体の高さ寸法を規定しかつ平坦性
を保持する組立治具を用いてリフロー加熱を施して層間
接続を行うようにすることから、簡易な装置によって配
線基板の反りやバンプの寸法バラツキ等の影響が抑制さ
れて各半導体モジュールの層間接続が確実に行われた信
頼性の高い多層半導体装置を低コストかつ高生産性を以
って製造する。
【図面の簡単な説明】
【図１】本発明にかかる多層半導体装置の製造工程説明
図である。
【図２】同製造工程に用いられる組立治具の縦断面図で
ある。
【図３】同組立治具を用いて、積層半導体モジュール体
をマザー基板に実装する工程の説明図である。
【図４】他の組立治具を示し同図（ａ）は、縦断面図、
同図（ｂ）は蓋体を取り除いて示す平面図である。
【図５】他の組立治具を示す縦断面図である。
【図６】従来の多層半導体装置の製造工程説明図であ
る。
【符号の説明】
１ 多層半導体装置、２ 半導体モジュール、３ 組立
治具、４ 積層半導体モジュール体、５ マザー基板、
６ 配線基板、７ 半導体チップ、８ 第１の層間接続
ランド、９ 第２の層間接続ランド、１３ バンプ、１
４ ベース部、１５ 胴部（位置規制部材）、１６ 本
体、１７ 高さ規制部材、１８ 蓋体、１９ 積層空間
部、２０ 位置決め孔、２１ 係止段部、２２ 位置決
めピン、２３ 層間接続ランド
───────────────────────────────────────────────────── フロントページの続き (72)発明者 遠田 真史 東京都品川区北品川６丁目７番35号 ソニ ー株式会社内 (72)発明者 高井 雄一 東京都品川区北品川６丁目７番35号 ソニ ー株式会社内

Claims (10)

    【特許請求の範囲】
  1. 【請求項１】 薄厚の配線基板上に半導体チップを実装
    するとともに多数個の層間接続ランドにそれぞれバンプ
    を形成してなる多数個の半導体モジュールを順次積層す
    るベース部材と、 上記ベース部材に対して上記各半導体モジュールを相互
    に位置規制した状態で積層させる位置規制機構と、 上記ベース部材に対して積層された上記半導体モジュー
    ル群の全体の高さ位置を規制する高さ規制機構と、 最上層の半導体モジュールの平坦性を保持する平坦保持
    機構と、 積層半導体モジュール体が実装されるマザー基板に対し
    て位置合わせを行う位置合せ機構とを備え、 リフロー加熱を施して上記各バンプを溶融することによ
    って上記各半導体モジュール群の層間接続を行わせると
    ともに、反転操作されて上記位置合せ機構を介して上記
    マザー基板に対して位置合せした状態で組み合わされ、
    このマザー基板と上記積層半導体モジュール体の第１層
    半導体モジュールとの層間接続を行った後に取り外され
    ることを特徴とする多層半導体装置の組立治具。
  2. 【請求項２】 上記ベース部材上に組み立てられ、内部
    に所定個の上記半導体モジュールを積層状態に収納する
    収納空間部が構成された筒状胴部材を備え、 上記収納空間部の内面壁が上記各半導体モジュールの外
    周部を係止することによって上記位置規制機構を構成す
    ることを特徴とする請求項１に記載の多層半導体装置の
    組立治具。
  3. 【請求項３】 上記位置合せ機構が、相対する上記筒状
    胴部材の開口端部と上記マザー基板とに形成された、複
    数の位置決めピンと位置決め孔とによって構成されるこ
    とを特徴とする請求項２に記載の多層半導体装置の組立
    治具。
  4. 【請求項４】 上記位置規制機構が、上記ベース部材上
    に立設され、上記各半導体モジュールの外周部を、少な
    くとも異なる３カ所において係止する複数の位置決めピ
    ンによって構成されることを特徴とする請求項１に記載
    の多層半導体装置の組立治具。
  5. 【請求項５】 上記位置規制機構が、上記ベース部材上
    に立設され、上記各半導体モジュールの捨て領域に形成
    された位置決め孔に貫通される複数の位置決めピンによ
    って構成されることを特徴とする請求項１に記載の多層
    半導体装置の組立治具。
  6. 【請求項６】 上記位置決めピンが、その先端部を上記
    マザー基板に形成された位置決め孔に貫通されることに
    よって、上記位置合せ機構を兼用することを特徴とする
    請求項５に記載の多層半導体装置の組立治具。
  7. 【請求項７】 上記高さ規制機構が、上記ベース部材上
    に組み立てられて内部に所定個の上記半導体モジュール
    を積層状態に収納する収納空間部が構成された筒状胴部
    材と、上記収納空間部内に収納された最上層の半導体モ
    ジュールを押圧して上記筒状胴部材に組み付けられる蓋
    部材とによって構成されることを特徴とする請求項１に
    記載の多層半導体装置の組立治具。
  8. 【請求項８】 薄厚の配線基板上に半導体チップを実装
    するとともに多数個の層間接続ランドにそれぞれバンプ
    を形成してなる多数個の半導体モジュールを、位置規制
    機構によって相互に位置規制するとともに高さ規制機構
    によって全体の高さを規制した状態で積層しかつ平坦保
    持機構によって最上層の半導体モジュールの平坦性を保
    持する組立治具が用いられ、 所定個の上記半導体モジュールを、上記位置規制機構に
    よって相互に位置規制した状態で上記ベース部材上に順
    次積層するとともに、上記高さ規制機構により全体の高
    さを規制して、上記組立治具に収納する工程と、 上記組立治具をリフロー炉内に供給し、リフロー加熱を
    施して上記各バンプを溶融することにより、上記半導体
    モジュール群が互いに層間接続されて積層半導体モジュ
    ール体を形成する工程と、 上記平坦保持機構によって平坦性を保持された最上層の
    半導体モジュールを接合モジュールとして上記積層半導
    体モジュール体をマザー基板に実装する工程とを有する
    ことを特徴とする多層半導体装置の製造方法。
  9. 【請求項９】 上記組立治具には、上記積層半導体モジ
    ュール体を、実装する上記マザー基板に対して位置合わ
    せを行う位置合せ機構が設けられ、 上記積層半導体モジュール体の形成工程を施した後に反
    転操作された上記組立治具を、上記上記位置合せ機構を
    介して上記マザー基板に対して位置合せして組合せる工
    程と、 上記組立治具とマザー基板との組合体をリフロー炉内に
    供給し、リフロー加熱を施して上記積層半導体モジュー
    ル体の第１層半導体モジュールとマザー基板との層間接
    続を行う工程と、 上記組立治具を上記マザー基板から取り外す工程とを有
    することを特徴とする請求項８に記載の多層半導体装置
    の製造方法。
  10. 【請求項１０】 上記配線基板には、層間接続ランドと
    ともに各層の全ての配線基板の層間接続ランドに対応し
    てダミーランドが形成された配線基板が用いられ、 上記各半導体モジュールの配線基板の接続ランドとダミ
    ーランドとに、それぞれバンプを形成する工程が施され
    ることを特徴とする請求項８に記載の多層半導体装置の
    製造方法。
JP2000171059A 2000-06-07 2000-06-07 多層半導体装置の組立治具及び多層半導体装置の製造方法 Withdrawn JP2001352035A (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2000171059A JP2001352035A (ja) 2000-06-07 2000-06-07 多層半導体装置の組立治具及び多層半導体装置の製造方法
TW090112638A TW487995B (en) 2000-06-07 2001-05-25 Assembly jig and manufacturing method of multilayer semiconductor device
DE10127381A DE10127381A1 (de) 2000-06-07 2001-06-06 Zusammenbau-Spanneinrichtung und Herstellverfahren für ein mehrschichtiges Halbleiterbauteil
KR1020010031759A KR100853631B1 (ko) 2000-06-07 2001-06-07 다층 반도체 디바이스의 조립 지그 장치 및 제조 방법
US09/876,290 US20020017709A1 (en) 2000-06-07 2001-06-07 Assembly jig and manufacturing method of multilayer semiconductor device
US11/646,158 US20070120243A1 (en) 2000-06-07 2006-12-27 Assembly jig and manufacturing method of multilayer semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000171059A JP2001352035A (ja) 2000-06-07 2000-06-07 多層半導体装置の組立治具及び多層半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2001352035A true JP2001352035A (ja) 2001-12-21

Family

ID=18673665

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000171059A Withdrawn JP2001352035A (ja) 2000-06-07 2000-06-07 多層半導体装置の組立治具及び多層半導体装置の製造方法

Country Status (5)

Country Link
US (2) US20020017709A1 (ja)
JP (1) JP2001352035A (ja)
KR (1) KR100853631B1 (ja)
DE (1) DE10127381A1 (ja)
TW (1) TW487995B (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002170924A (ja) * 2000-11-29 2002-06-14 Kyocera Corp 積層型半導体装置および実装基板
WO2005109506A1 (ja) * 2004-05-11 2005-11-17 Spansion Llc 積層型半導体装置用キャリア及び積層型半導体装置の製造方法
WO2006080082A1 (ja) * 2005-01-28 2006-08-03 Spansion Llc 積層型半導体装置用キャリア及び積層型半導体装置の製造方法

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001352035A (ja) * 2000-06-07 2001-12-21 Sony Corp 多層半導体装置の組立治具及び多層半導体装置の製造方法
KR100818077B1 (ko) * 2001-12-29 2008-03-31 주식회사 하이닉스반도체 정렬 핀을 사용하여 비지에이 적층 패키지를 제조하는 방법
JP3891123B2 (ja) * 2003-02-06 2007-03-14 セイコーエプソン株式会社 半導体装置、電子デバイス、電子機器、及び半導体装置の製造方法
JP4110992B2 (ja) * 2003-02-07 2008-07-02 セイコーエプソン株式会社 半導体装置、電子デバイス、電子機器、半導体装置の製造方法および電子デバイスの製造方法
JP2004259886A (ja) * 2003-02-25 2004-09-16 Seiko Epson Corp 半導体装置、電子デバイス、電子機器、半導体装置の製造方法および電子デバイスの製造方法
JP4069771B2 (ja) * 2003-03-17 2008-04-02 セイコーエプソン株式会社 半導体装置、電子機器および半導体装置の製造方法
JP2004281818A (ja) * 2003-03-17 2004-10-07 Seiko Epson Corp 半導体装置、電子デバイス、電子機器、キャリア基板の製造方法、半導体装置の製造方法および電子デバイスの製造方法
JP2004281919A (ja) * 2003-03-18 2004-10-07 Seiko Epson Corp 半導体装置、電子デバイス、電子機器、半導体装置の製造方法および電子デバイスの製造方法
JP2004281920A (ja) * 2003-03-18 2004-10-07 Seiko Epson Corp 半導体装置、電子デバイス、電子機器、半導体装置の製造方法および電子デバイスの製造方法
JP3680839B2 (ja) * 2003-03-18 2005-08-10 セイコーエプソン株式会社 半導体装置および半導体装置の製造方法
JP4096774B2 (ja) * 2003-03-24 2008-06-04 セイコーエプソン株式会社 半導体装置、電子デバイス、電子機器、半導体装置の製造方法及び電子デバイスの製造方法
JP2004349495A (ja) * 2003-03-25 2004-12-09 Seiko Epson Corp 半導体装置、電子デバイス、電子機器および半導体装置の製造方法
KR101137064B1 (ko) 2004-01-07 2012-04-19 가부시키가이샤 니콘 적층 장치 및 집적 회로 소자의 적층 방법
US7545031B2 (en) * 2005-04-11 2009-06-09 Stats Chippac Ltd. Multipackage module having stacked packages with asymmetrically arranged die and molding
JP4750523B2 (ja) * 2005-09-27 2011-08-17 Ｏｋｉセミコンダクタ株式会社 半導体装置の製造方法
TWI478257B (zh) * 2009-08-06 2015-03-21 Htc Corp 封裝結構及封裝製程
US7915079B1 (en) * 2010-02-04 2011-03-29 Headway Technologies, Inc. Method of manufacturing layered chip package
US9385098B2 (en) * 2012-11-21 2016-07-05 Nvidia Corporation Variable-size solder bump structures for integrated circuit packaging

Family Cites Families (80)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3999105A (en) * 1974-04-19 1976-12-21 International Business Machines Corporation Liquid encapsulated integrated circuit package
US4770640A (en) * 1983-06-24 1988-09-13 Walter Howard F Electrical interconnection device for integrated circuits
US4617160A (en) * 1984-11-23 1986-10-14 Irvine Sensors Corporation Method for fabricating modules comprising uniformly stacked, aligned circuit-carrying layers
WO1993013557A1 (en) * 1985-02-14 1993-07-08 Yoshiyuki Sato Structure for mounting the semiconductor chips in a three-dimensional manner
JPS61288455A (ja) * 1985-06-17 1986-12-18 Fujitsu Ltd 多層半導体装置の製造方法
JPS62194652A (ja) * 1986-02-21 1987-08-27 Hitachi Ltd 半導体装置
US4954875A (en) * 1986-07-17 1990-09-04 Laser Dynamics, Inc. Semiconductor wafer array with electrically conductive compliant material
US4868712A (en) * 1987-02-04 1989-09-19 Woodman John K Three dimensional integrated circuit package
US4862249A (en) * 1987-04-17 1989-08-29 Xoc Devices, Inc. Packaging system for stacking integrated circuits
US4953005A (en) * 1987-04-17 1990-08-28 Xoc Devices, Inc. Packaging system for stacking integrated circuits
US4755641A (en) * 1987-04-20 1988-07-05 Switchcraft, Inc. Pawl controlled switch
US5016138A (en) * 1987-10-27 1991-05-14 Woodman John K Three dimensional integrated circuit package
US5198888A (en) * 1987-12-28 1993-03-30 Hitachi, Ltd. Semiconductor stacked device
US5028986A (en) * 1987-12-28 1991-07-02 Hitachi, Ltd. Semiconductor device and semiconductor module with a plurality of stacked semiconductor devices
US5107586A (en) * 1988-09-27 1992-04-28 General Electric Company Method for interconnecting a stack of integrated circuits at a very high density
US5006925A (en) * 1989-11-22 1991-04-09 International Business Machines Corporation Three dimensional microelectric packaging
US5058265A (en) * 1990-05-10 1991-10-22 Rockwell International Corporation Method for packaging a board of electronic components
US5475920A (en) * 1990-08-01 1995-12-19 Burns; Carmen D. Method of assembling ultra high density integrated circuit packages
US5446620A (en) * 1990-08-01 1995-08-29 Staktek Corporation Ultra high density integrated circuit packages
AU8519891A (en) * 1990-08-01 1992-03-02 Staktek Corporation Ultra high density integrated circuit packages, method and apparatus
US5155067A (en) * 1991-03-26 1992-10-13 Micron Technology, Inc. Packaging for a semiconductor die
US5786985A (en) * 1991-05-31 1998-07-28 Fujitsu Limited Semiconductor device and semiconductor device unit
JPH0513666A (ja) * 1991-06-29 1993-01-22 Sony Corp 複合半導体装置
US5397916A (en) * 1991-12-10 1995-03-14 Normington; Peter J. C. Semiconductor device including stacked die
US5281852A (en) * 1991-12-10 1994-01-25 Normington Peter J C Semiconductor device including stacked die
US5279991A (en) * 1992-05-15 1994-01-18 Irvine Sensors Corporation Method for fabricating stacks of IC chips by segmenting a larger stack
US5432318A (en) * 1992-05-15 1995-07-11 Irvine Sensors Corporation Apparatus for segmenting stacked IC chips
MY109101A (en) * 1992-05-25 1996-12-31 Hitachi Ltd Thin type semiconductor device, module structure using the device and method of mounting the device on board
US5266912A (en) * 1992-08-19 1993-11-30 Micron Technology, Inc. Inherently impedance matched multiple integrated circuit module
JP2795788B2 (ja) * 1993-02-18 1998-09-10 シャープ株式会社 半導体チップの実装方法
US5455385A (en) * 1993-06-28 1995-10-03 Harris Corporation Multilayer LTCC tub architecture for hermetically sealing semiconductor die, external electrical access for which is provided by way of sidewall recesses
JP2502463B2 (ja) * 1993-08-02 1996-05-29 コナミ株式会社 昇降遊技体を備えた遊技装置
US5400950A (en) * 1994-02-22 1995-03-28 Delco Electronics Corporation Method for controlling solder bump height for flip chip integrated circuit devices
JP2934738B2 (ja) * 1994-03-18 1999-08-16 セイコーインスツルメンツ株式会社 半導体装置およびその製造方法
US5910010A (en) * 1994-04-26 1999-06-08 Hitachi, Ltd. Semiconductor integrated circuit device, and process and apparatus for manufacturing the same
US5619067A (en) * 1994-05-02 1997-04-08 Texas Instruments Incorporated Semiconductor device package side-by-side stacking and mounting system
US5481134A (en) * 1994-05-03 1996-01-02 Hughes Aircraft Company Stacked high density interconnected integrated circuit system
KR0134648B1 (ko) * 1994-06-09 1998-04-20 김광호 노이즈가 적은 적층 멀티칩 패키지
US6255726B1 (en) * 1994-06-23 2001-07-03 Cubic Memory, Inc. Vertical interconnect process for silicon segments with dielectric isolation
US5675180A (en) * 1994-06-23 1997-10-07 Cubic Memory, Inc. Vertical interconnect process for silicon segments
US5891761A (en) * 1994-06-23 1999-04-06 Cubic Memory, Inc. Method for forming vertical interconnect process for silicon segments with thermally conductive epoxy preform
US6080596A (en) * 1994-06-23 2000-06-27 Cubic Memory Inc. Method for forming vertical interconnect process for silicon segments with dielectric isolation
US6124633A (en) * 1994-06-23 2000-09-26 Cubic Memory Vertical interconnect process for silicon segments with thermally conductive epoxy preform
US5434745A (en) * 1994-07-26 1995-07-18 White Microelectronics Div. Of Bowmar Instrument Corp. Stacked silicon die carrier assembly
US5567654A (en) * 1994-09-28 1996-10-22 International Business Machines Corporation Method and workpiece for connecting a thin layer to a monolithic electronic module's surface and associated module packaging
US5514907A (en) * 1995-03-21 1996-05-07 Simple Technology Incorporated Apparatus for stacking semiconductor chips
US5612570A (en) * 1995-04-13 1997-03-18 Dense-Pac Microsystems, Inc. Chip stack and method of making same
US5657537A (en) * 1995-05-30 1997-08-19 General Electric Company Method for fabricating a stack of two dimensional circuit modules
KR0148082B1 (ko) * 1995-08-16 1998-08-01 김광호 지지 바를 사용한 적층형 반도체 패키지 및 적층형 패키지 소켓
US6025642A (en) * 1995-08-17 2000-02-15 Staktek Corporation Ultra high density integrated circuit packages
US5861666A (en) * 1995-08-30 1999-01-19 Tessera, Inc. Stacked chip assembly
US5604377A (en) * 1995-10-10 1997-02-18 International Business Machines Corp. Semiconductor chip high density packaging
US5790380A (en) * 1995-12-15 1998-08-04 International Business Machines Corporation Method for fabricating a multiple chip module using orthogonal reorientation of connection planes
US5763943A (en) * 1996-01-29 1998-06-09 International Business Machines Corporation Electronic modules with integral sensor arrays
US5778522A (en) * 1996-05-20 1998-07-14 Staktek Corporation Method of manufacturing a high density integrated circuit module with complex electrical interconnect rails having electrical interconnect strain relief
DE19626126C2 (de) * 1996-06-28 1998-04-16 Fraunhofer Ges Forschung Verfahren zur Ausbildung einer räumlichen Chipanordnung und räumliche Chipanordung
US6121676A (en) * 1996-12-13 2000-09-19 Tessera, Inc. Stacked microelectronic assembly and method therefor
US5857858A (en) * 1996-12-23 1999-01-12 General Electric Company Demountable and repairable low pitch interconnect for stacked multichip modules
US5818107A (en) * 1997-01-17 1998-10-06 International Business Machines Corporation Chip stacking by edge metallization
JP3011233B2 (ja) * 1997-05-02 2000-02-21 日本電気株式会社 半導体パッケージ及びその半導体実装構造
US6271598B1 (en) * 1997-07-29 2001-08-07 Cubic Memory, Inc. Conductive epoxy flip-chip on chip
RU2133523C1 (ru) * 1997-11-03 1999-07-20 Закрытое акционерное общество "Техно-ТМ" Трехмерный электронный модуль
US5869353A (en) * 1997-11-17 1999-02-09 Dense-Pac Microsystems, Inc. Modular panel stacking process
US6342731B1 (en) * 1997-12-31 2002-01-29 Micron Technology, Inc. Vertically mountable semiconductor device, assembly, and methods
US6172874B1 (en) * 1998-04-06 2001-01-09 Silicon Graphics, Inc. System for stacking of integrated circuit packages
US6180881B1 (en) * 1998-05-05 2001-01-30 Harlan Ruben Isaak Chip stack and method of making same
JP4342013B2 (ja) * 1998-05-06 2009-10-14 株式会社ハイニックスセミコンダクター 超高集積回路のｂｌｐスタック及びその製造方法
US5990566A (en) * 1998-05-20 1999-11-23 Micron Technology, Inc. High density semiconductor package
US6414391B1 (en) * 1998-06-30 2002-07-02 Micron Technology, Inc. Module assembly for stacked BGA packages with a common bus bar in the assembly
US6297960B1 (en) * 1998-06-30 2001-10-02 Micron Technology, Inc. Heat sink with alignment and retaining features
US6153929A (en) * 1998-08-21 2000-11-28 Micron Technology, Inc. Low profile multi-IC package connector
US6320253B1 (en) * 1998-09-01 2001-11-20 Micron Technology, Inc. Semiconductor device comprising a socket and method for forming same
KR20000029054A (ko) * 1998-10-15 2000-05-25 이데이 노부유끼 반도체 장치 및 그 제조 방법
US6569710B1 (en) * 1998-12-03 2003-05-27 International Business Machines Corporation Panel structure with plurality of chip compartments for providing high volume of chip modules
US6218730B1 (en) * 1999-01-06 2001-04-17 International Business Machines Corporation Apparatus for controlling thermal interface gap distance
US6222737B1 (en) * 1999-04-23 2001-04-24 Dense-Pac Microsystems, Inc. Universal package and method of forming the same
US6323060B1 (en) * 1999-05-05 2001-11-27 Dense-Pac Microsystems, Inc. Stackable flex circuit IC package and method of making same
JP4144111B2 (ja) * 1999-05-07 2008-09-03 ソニー株式会社 電子機器
US6437433B1 (en) * 2000-03-24 2002-08-20 Andrew C. Ross CSP stacking technology using rigid/flex construction
JP2001352035A (ja) * 2000-06-07 2001-12-21 Sony Corp 多層半導体装置の組立治具及び多層半導体装置の製造方法

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002170924A (ja) * 2000-11-29 2002-06-14 Kyocera Corp 積層型半導体装置および実装基板
US7642637B2 (en) 2004-05-11 2010-01-05 Spansion Llc Carrier for stacked type semiconductor device and method of fabricating the same
GB2429582A (en) * 2004-05-11 2007-02-28 Spansion Llc Carrier for multilayer semiconductor device and process for manufacturing multilayer semiconductor device
US7285848B2 (en) 2004-05-11 2007-10-23 Spansion Llc Carrier for stacked type semiconductor device and method of fabricating the same
JPWO2005109506A1 (ja) * 2004-05-11 2008-03-21 スパンション エルエルシー 積層型半導体装置用キャリア及び積層型半導体装置の製造方法
GB2429582B (en) * 2004-05-11 2009-02-11 Spansion Llc Carrier for stacked type semiconductor device and method of fabricating the same
WO2005109506A1 (ja) * 2004-05-11 2005-11-17 Spansion Llc 積層型半導体装置用キャリア及び積層型半導体装置の製造方法
JP4547377B2 (ja) * 2004-05-11 2010-09-22 Ｓｐａｎｓｉｏｎ Ｊａｐａｎ株式会社 積層型半導体装置用キャリア及び積層型半導体装置の製造方法
WO2006080082A1 (ja) * 2005-01-28 2006-08-03 Spansion Llc 積層型半導体装置用キャリア及び積層型半導体装置の製造方法
JPWO2006080082A1 (ja) * 2005-01-28 2008-06-19 スパンション エルエルシー 積層型半導体装置用キャリア及び積層型半導体装置の製造方法
US7414305B2 (en) 2005-01-28 2008-08-19 Spansion Llc Carrier for stacked type semiconductor device and method of fabricating stacked type semiconductor devices
US7846771B2 (en) 2005-01-28 2010-12-07 Spansion Llc Carrier for stacked type semiconductor device and method of fabricating stacked type semiconductor devices
JP4675955B2 (ja) * 2005-01-28 2011-04-27 スパンション エルエルシー 積層型半導体装置用キャリア及び積層型半導体装置の製造方法

Also Published As

Publication number Publication date
TW487995B (en) 2002-05-21
DE10127381A1 (de) 2001-12-13
KR20010110359A (ko) 2001-12-13
US20020017709A1 (en) 2002-02-14
US20070120243A1 (en) 2007-05-31
KR100853631B1 (ko) 2008-08-25

Similar Documents

Publication Publication Date Title
JP2001352035A (ja) 多層半導体装置の組立治具及び多層半導体装置の製造方法
US10483156B2 (en) Non-embedded silicon bridge chip for multi-chip module
JP5576962B2 (ja) 積層チップパッケージの製造方法
JP5102339B2 (ja) 積層チップパッケージの製造方法
US8575763B2 (en) Semiconductor device and method of manufacturing the same
JP5461077B2 (ja) 積層チップパッケージ
JP5451204B2 (ja) 積層チップパッケージの製造方法
JP5432604B2 (ja) 積層チップパッケージの製造方法
JP2014045026A (ja) 配線基板及び配線基板の製造方法
KR20060069229A (ko) 다단구성 반도체모듈
JPH10229161A (ja) 電子部品及び電子部品の製造方法
KR20110123038A (ko) 적층 반도체 패키지 및 그 제조방법
TW201325343A (zh) 用於嵌入式晶粒封裝的高精密度自我對準晶粒
US11367709B2 (en) Semiconductor chip stack arrangement and semiconductor chip for producing such a semiconductor chip stack arrangement
KR20070095502A (ko) 볼 그리드 어레이 유형의 적층 패키지
JP2017126740A (ja) プリント回路基板
KR102399132B1 (ko) 단차가 있는 캐비티 기판을 이용하는 적층 패키지 및 이의 제조 방법
US11393735B2 (en) Semiconductor device including reinforced corner supports
KR100671268B1 (ko) Ｚ자형 외부리드를 구비하는 반도체 패키지 및 이를 이용한패키지 적층 구조와 방법
JP4329251B2 (ja) 積層型半導体装置の製造方法
JP3111590B2 (ja) 多層回路の製造方法
JP3708399B2 (ja) 半導体装置及びその製造方法
US9730329B2 (en) Active chip package substrate and method for preparing the same
TW202331951A (zh) 將玻璃貼片整合到電子裝置封裝中
JP2024535997A (ja) 電子基板スタッキング

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20070807