JP3111590B2 - 多層回路の製造方法 - Google Patents

多層回路の製造方法

Info

Publication number
JP3111590B2
JP3111590B2 JP04027816A JP2781692A JP3111590B2 JP 3111590 B2 JP3111590 B2 JP 3111590B2 JP 04027816 A JP04027816 A JP 04027816A JP 2781692 A JP2781692 A JP 2781692A JP 3111590 B2 JP3111590 B2 JP 3111590B2
Authority
JP
Japan
Prior art keywords
conductor
wiring
sheet
layer
multilayer circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP04027816A
Other languages
English (en)
Other versions
JPH05226509A (ja
Inventor
英夫 有馬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP04027816A priority Critical patent/JP3111590B2/ja
Publication of JPH05226509A publication Critical patent/JPH05226509A/ja
Application granted granted Critical
Publication of JP3111590B2 publication Critical patent/JP3111590B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4611Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4614Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、多層回路及びこれを用
いたモジュール及び電子機器に係り、特に製造時間が短
く、しかも高歩留で製造できる回路、モジュール及び電
子機器とその製造方法に関する。
【0002】
【従来の技術】実装電気回路の信号遅延の短縮化や回路
自体の小形化の要求は強く、このため回路の高密度化,
多層化が進められている。
【0003】現在多層回路として最も高密度化を達成し
ているのは、半導体製造にも適用されているフォトリソ
グラフィ技術を用いた薄膜多層回路である。これは、ラ
オ アール タマラ,オイゲン ジェイ リマゼウスキ編
「マイクロエレクトロニクス パッケージング ハンドブ
ック」ファン ノストランド レインホールド(Rao R. Tu
mmala, Eugene J. Rymaszewski:Microelectronics Pack
aging Handbook:Van Nostrand Reinhold)出版(198
9)でも紹介してある通り、基板の上にポリイミド等の
耐熱性材料を絶縁層として、蒸着やスパッタ等の薄膜成
膜技術やめっき技術を用いてAl,Cu,Au等の配線
を形成し、これを繰り返すことにより、多層化するもの
である。
【0004】薄膜回路は、それ自体高密度であるため、
完全な回路を形成することが難しい。しかも、機能を拡
大するため、回路を大面積化したり多層化すればより完
全な回路を形成することは難しくなる。特に多層化で
は、一層が完全出来上がった上に回路を形成し、これを
繰り返すことになるが、多層化の過程でいずれかに欠陥
が生じた場合には、それは不良品になる訳で、完成品を
製造することは、工程上時間が直列になるため、製造に
多大な時間を要する上に、完全な良品を得ることが非常
に困難である。
【0005】この問題を回避する為に通常は、回路の面
積を小さくしたり積層する層数を1桁程度におさえた
り、配線密度は薄膜回路と比較して落ちるが、良品の回
路シートを寄せ集めて一括積層して多層回路を製造する
厚膜多層回路基板やプリント基板で回路を製造すること
が実施されている。
【0006】回路と回路を接続するには、はんだ,めっ
き,導電ペースト等の種々の方法がある。この中で、高
密度の多層回路を形成する一括積層法では、スルーホー
ル内にめっきで接続導体を形成する方法、つまり、プリ
ント基板方式のみが実用可能な方法であった。しかし、
この方法でも薄膜回路の高密度化に対応できるものでは
なかった。
【0007】
【発明が解決しようとする課題】この様な状況下にあっ
て、高密度で高機能の回路を達成する上では、層数が多
く、高密度の多層回路、特に薄膜多層回路を高歩留で短
時間に製造することが不可欠である。
【0008】
【課題を解決するための手段】この欠点を改善するた
め、厚膜多層回路基板やプリント基板と同様に、一括積
層が可能で、しかも薄膜回路と同様の高密度化が達成で
きる下記多層回路の製造方法を発明した。
【0009】多層回路の形成方法としては、平面配線と
下部配線との接続のためのバイア配線とを同時に形成す
る方式と、平面配線の層を形成した次にバイア配線とそ
の層を形成する方式に大別される。
【0010】当発明は、後者の方式に基礎を置いてい
る。積層するための各シートは、平面方向に展開する
線を有する配線層とこの配線に対して垂直方向に接続す
るバイア配線を有するバイア配線層が各々少なくとも1
層ずつからなる単位で1シートを形成する。この各シー
トにおいては、一方のシートの表面であって配線または
バイア配線の導体部に塑性変形の容易な導体を形成し、
かつ他方のシートの裏面であって上記した導体部に対応
した位置の配線またはバイア配線の導体部に塑性変形の
しにくい導体からなる突起を形成する。そして、個別に
形成した各シートを重ね合わせて少なくとも加圧または
加熱することによって、シート間において一方のシート
の塑性変形の容易な導体と他方のシートの塑性変形のし
にくい導体からなる突起との電気的な接続を行なわせ
る。これにより回路の多層化を達成するものである。
【0011】また、シート間の接続を導体間と、絶縁を
必要とする部分の密着を確保する上で、必要に応じて、
シート間の積層時に、シート表裏面の少なくとも一面に
電気的接続を要しない部分に接着層を形成し、これによ
りシート間の接続を補強する。
【0012】一般に回路面と回路面とを面付けをする例
としては、多層回路にLSIを搭載する方法が知られて
いる。この方法では、半球形のはんだを用いて、多層回
路面とLSI面を接続する方法である。この方法は、各
回路に半球状のはんだがあり、これを位置合わせしては
んだを溶融して接続するものである。この方式では、回
路最上層での電子部品との接続には適用できても、多層
回路内部の電気接続には不適切である。それは、半球状
のはんだ同士の接続であり、一層ずつの積層・接続は可
能であっても、多層のシートを同時に一括積層すると位
置ズレして、シート間の位置合わせ精度が確保できな
い。また、通常は、はんだ接続用のLSIと多層回路の
バンプ間は空間であり、溶融後のはんだ形状はLSIの重
さと、はんだの表面張力で微妙なバランスをとって歪ん
だ球状を保っている。従って、積層するシート層数やシ
ートの撓み等により、このバランスが崩れ、高密度の接
続が困難である。
【0013】
【作用】シート間の配線の接続は、一方のシート表面の
バイアまたは配線の導体部に形成された塑性変形の容易
な導体と、他方のシートの表面のバイアまたは配線の導
体部に形成されたその塑性変形の容易な導体より塑性変
形のしにくい導体で形成した突起とが対向し、圧力によ
り、突起が塑性変形の容易な導体中に侵入したり、また
加熱により塑性変形の容易な導体が再配列し、突起に密
着する等により行なわれる。また、この時の加圧や加熱
により、シートの絶縁膜どうしの密着も行われる。
【0014】シート間の導体接続部以外での密着を実施
する方法として、接続導体部以外に接着層を形成し、こ
れを加圧または加熱することを実施している。
【0015】本発明では各自出来上がったシートの上に
別のシートを一枚ずつ重ね、その後、重ねたシートをプ
レス等で加圧したり、または加熱することにより、多層
回路を一括で製造するものである。
【0016】この様に、各シートを個別に、つまり時間
的には並列で製造し、出来た中から良品のみを持ち寄
り、それを積み重ねて一括積層法で多層回路を製造する
ため、工程時間の短縮になり、しかも歩留まりが向上す
る。
【0017】また、シートの積み重ねの際に、上記の様
にシート間の電気的接続が容易に得られるため、積み重
ね時に正常に積み重ねられているかをチェック出来る。
【0018】また、一端、正常に積み重ねられると、導
体の突起が塑性変形の容易な導体中に食い込んでいるた
め、位置ズレが生じ難い。
【0019】また、目的に応じた層構成が容易である。
製造する各シートは同一材質で形成する必要はない。た
とえば回路表面は堅い層で構成する必要があれば、堅い
材料で層を形成したものを、上記方法で回路表面に積層
すれば、目的通りの多層回路を製造することができる。
【0020】
【実施例】以下、実施例により本発明を具体的に説明す
る。
【0021】実施例1 図1に製造した多層回路の断面図を示す。回路は、1シ
ートを平面方向に展開する配線層と垂直方向に接続する
バイア配線層の各1層ずつから成る。シートは表面シー
ト1、中間シート2及び3、更に、裏面シート4から成
る。各シートは基本的には、平面方向配線層が銅配線5
とポリイミド膜6から成り、垂直配線層は、平面方向配
線層に近い部分が銅配線7、遠い部分が金/錫系のはん
だ材料9から成っている。また、このはんだ材料はそれ
と接するシートの突起状の銅導体10が潜り込み、電気
的に接続している。
【0022】表面シート1にはその上に接するシートが
不要のため、はんだ材料が形成されていない。また、裏
面シート4には、その下に接するシートが不要なため、
突起導体を形成していない。
【0023】この多層回路の製造方法は、図2及び3に
示す通りである。但し、図2,3では、回路の一部のみ
を拡大して示す。
【0024】(1)膜厚0.015mmの銅箔上11の上
にポリイミド膜6を形成し、これを窒素中350℃でベ
ークする(図2のA)。ベーク後のポリイミド膜厚は
0.025mmである。
【0025】(2)ポリイミド膜6の上にアルミニュー
ム膜を形成し、これをフォトリソグラフィ技術とウエッ
トエッチング技術でパターニングする。更に、作成した
アルミニュームパターン表面から酸素プラズマを照射す
るドライエッチング方法により、平面配線形成部分にポ
リイミドの溝12を加工する。溝深さは0.025mmと
なる。加工後、アルミニュームパターンはエッチングで
除去する(図2のB)。
【0026】(3)電気めっき法により、銅箔を負電極
としてポリイミドの溝12に銅配線5を形成する(図2
のC)。銅配線12の膜厚は0.025mmである。
【0027】(4)ポリイミド膜6及び銅配線5の上に
ポリイミド膜8を形成し、これを窒素中350℃でベー
クする(図2のD)。ベーク後のポリイミド膜8の膜厚
は、0.025mmである。
【0028】(5)上記(2)と同様にしてドライエッ
チング方法により、ポリイミド膜8のバイア配線形成部
分に溝13を加工する。溝深さは0.025mmである。
加工後、アルミニュームパターンはエッチングで除去す
る(図3のE)。
【0029】(6)上記(3)と同様にして、電気めっ
き法により、銅箔を負電極としてポリイミドの溝13に
銅配線7を形成する。但し、この場合は、銅配線の形成
は溝のほぼ半分までとし、膜厚は約0.013mmである
(図3のF)。
【0030】(7)上記(6)と同様に、電気めっき法
により、銅箔を負電極としてポリイミドの溝13で銅配
線7の上部に錫と金から成る膜9を厚さ約0.012mm
形成する。錫と金の重量比を85対15とした(図3の
G)。
【0031】(8)回路裏面の銅箔の上にフォトレジス
トを成膜し、露光・現像してパターニング化する。その
後ウエットエッチング法で銅箔をパターニングする。そ
の後、残っているレジストを除去する。残った銅導体は
突起10を形成する(図3のH)。
【0032】(9)シートを重ね、プレスで加圧するこ
とにより、各シートの突起10が対向するシートの錫と
金から成る膜9中に挿入する。その後、加圧した状態で
温度240℃迄加熱する。この操作により、シートの導
体間は錫と金が合金化して溶融することにより接続する
(図1)。
【0033】実施例2 実施例1と同様に多層回路を製造した。製造した多層回
路を図4に示す。製造方法は実施例1において(8)の
各シートを形成した後、図3のHでの突起10を形成し
た面にエポキシ系材料から成る接着層をスプレーで形成
し乾燥する。接着層の膜厚は、0.002mmである。突
起10表面の接着膜は、エキシマレーザ照射により除去
する。
【0034】その後、シートを重ね、プレスで加圧する
ことにより、各シートの突起10が対向するシートの錫
と金から成る膜9中に挿入する。この状態では、シート
間の接着膜は挟まれた両シートに密着させる。その後、
加圧した状態で温度240℃迄加熱する。この操作によ
り、シートの導体間は錫と金が合金化して溶融すること
により接続する。また、それ以外のシート間は接着剤に
より密着・固定される。
【0035】実施例3 実施例2と同様に多層回路を製造した。実施例2と異な
るのは、まずポリイミドの溝に形成した膜9の材料を錫
と金の重量比が55対45とした。また接着層として、
ポリイミド系の材料を用いた。更に、シートを重ね、プ
レスで加圧し、この状態で加熱する温度を350℃とし
た。製造した多層回路は図4と同様である。
【0036】実施例4 図5に示す多層回路を製造した。まず実施例1と同様に
各シート1,2,3及び4を製造した。実施例1と異な
るのは、表面シート1の上部の導体にはめっき法でニッ
ケル22と金21の膜を形成した。これはこの表面にL
SIを接続するための端子である。また、裏面のシート
4には銅の突起を形成した。
【0037】また、上記シートの他に厚膜基板15を作
成した。この基板15は6層から成り、絶縁層であるム
ライト16とタングステン配線17から成る5層回路
と、その表面のポリイミド8と銅配線18、その上の錫
と金の膜19から成る1層から成る。この銅配線18と
錫と金の膜19は、無電解めっき法で作成した。
【0038】これらの厚膜基板及びシートの積層・接着
方法は実施例3と全く同様に実施した。また、錫と金の
重量比は全て55対45とした。
【0039】実施例5 図5の多層回路にピン26を鉛/錫系はんだ27で温度
290℃で接続し、LSI23を鉛/錫はんだ24を用
いて多層回路表面の1の部分の金21とLSI23のパ
ッド25とを温度230℃で接続する。また、LSI2
3は封止キャップ29で気密封止を実現する。また、L
SI23の上面は良熱伝導性ゴム28及び封止キャップ
29を介して冷却フィン30に接続している。この構成
によりLSIの発熱は冷却フィンに伝わり放散される。
製造したモジュールの断面図を図6に示す。
【0040】実施例6 図6に示すモジュール31をプリント基板32上にピン
26を介して16枚搭載して、図7に示す論理パッケー
ジを形成した。この論理パッケージに記憶パッケージ、
入出力処理パッケージを組み合わせて計算機を構成し
た。
【0041】実施例7 図5に示す多層回路と同様の多層回路を製造した。この
場合は、はんだと接する銅配線の部分をクロム及びニッ
ケルで被覆した。即ち、工程図3のFにおいて銅配線7
の上にマスク蒸着法を用いてクロムを0.5μm成膜
し、その上にニッケルを5μmを電気めっきで形成し
た。また、同図Hにおいて、上記と同様に突起10の上
にマスク蒸着法を用いてクロムを0.5μm成膜し、そ
の上にニッケルを5μmを電気めっきで形成した。
【0042】それ以外の製法は実施例4と同様である。
【0043】実施例8 図8に示す多層回路を製造した。この多層回路は図1に
示す多層回路の上にガラス層33を追加形成したもので
ある。シート1乃至4を重ねた多層回路の製造方法は実
施例1と同一である。この上にガラス層33を形成する
方法は下記の通りである。
【0044】(1)シート1乃至4を重ねた多層回路上
に接着層34を介して導体形成部に穴が加工されたガラ
ス板35を接着・固定する。接着剤としてはエポキシ系
を用い、240℃で接着・固定した。ガラス板35の膜
厚は、0.2mm接着層の膜厚は約10μmである。
【0045】(2)ガラス層表面からドライエッチング
法によりプラズマを照射し、シート1の銅導体上に付着
した接着剤を除去する。
【0046】(3)無電解銅めっき法により、ガラス層
の加工穴に銅配線36を形成する。
【0047】ガラス層の材料としては、線膨張率がLS
Iと同一の3ppm/Kを適用した。これにより、この
多層回路表面にLSIを搭載して用いる場合、LSIと
多層回路との線膨張率差が無く、LSIの接続信頼性が
高い利点がある。
【0048】以上の実施例では、配線材料として、銅あ
るいはタングステンを示したが、他の金,アルミニュウ
ム等の配線も可能である。
【0049】絶縁材料としてポリイミドやムライトを使
用したが、エポキシやテフロン(登録商標)や、アルミ
ナ、ガラス等も適用可能である。
【0050】配線導体の突起は配線と同一材料でも、ま
た別の材料としても良い。また、その突起より塑性変形
の容易な導体として、上記実施例では錫と金の系を中心
に述べたが他の材料も適用可能である。特に金属だけで
なく、銅電ペーストの様な金属と有機物との混合物でも
適用可能である。
【0051】また、他の回路板をこの多層回路に追加す
る場所は、多層回路の表面だけに限らず、回路間に形成
することも可能である。
【0052】
【発明の効果】本発明は以上説明してきた様な構成にな
っているので、以下に記載した様な効果を奏する。
【0053】(1)各シートを個別に製造し、それを上
記のような一括して積層することにより多層回路を製造
するため、多層回路を製造するための製造開始してから
完成するまでの工程時間が大幅に短縮する。
【0054】(2)各シートを個別に製造し、良品のみ
を持ち寄り、一括して積層することにより多層回路を製
造するため、多層回路の製造歩留りが桁違いに向上す
る。
【0055】(3)上記(1)と(2)の結果として、
従来数層しかできなかった多層回路を更に多層化するこ
とが容易になり、これにより回路自体の高機能化が達成
できる。
【0056】(4)多層回路を構成する各シートの材料
・層数は異っても良く、またこの多層回路表面、裏面、
あるいは中間に別の基板や回路を追加することが可能で
あるため、回路の目的に適した回路構成ができる。
【図面の簡単な説明】
【図1】製造した4シートから成る多層回路の断面図。
【図2】図1の多層回路を製造するための各シートの製
造工程の前半を示す工程断面図。
【図3】図1の多層回路を製造するための各シートの製
造工程の後半を示す工程断面図。
【図4】シート間に接着層を挟んだ4シートから成る多
層回路の断面図。
【図5】厚膜基板を含め5シートから成る多層回路の断
面図。
【図6】図5の多層回路を用いて製造したモジュールの
断面図。
【図7】プリント基板上にモジュールを搭載したユニッ
トの外観図。
【図8】多層回路上にガラス層を形成した多層回路の断
面図。
【符号の説明】
図中の記号は意味は次の通りである。1…表面シート、
2…中間シート(下)、3…中間シート(上)、4…裏
面シート、5…平面方向銅配線、6…平面方向配線用ポ
リイミド膜、7…銅配線、8…ポリイミド膜、9…Au
−Sn系のはんだ材料、10…突起状の銅導体、11…
銅箔、12…ポリイミドの溝、13…バイア配線形成部
分の溝、14…接着層、15…厚膜基板、16…ムライ
ト、17…タングステン配線、18…厚膜基板上の銅配
線、19…錫と金から成る膜、20…裏面シート4の下
の面に形成した銅の突起、21…表面シート1に形成し
た金導体、22…表面シート1に形成したニッケル導
体、23…LSI、24…鉛/錫合金、25…LSIの
パッド、26…ピン、27…鉛/錫系はんだ、28…良
熱伝導性ゴム、29…封止キャップ、30…冷却フィ
ン、31…図6に示すモジュール外観、32…プリント
基板、33…ガラス層、34…接着層、35…ガラス、
36…銅配線。

Claims (6)

    (57)【特許請求の範囲】
  1. 【請求項1】平面方向に展開する配線を有する配線層
    、前記配線に対して垂直方向に接続するバイア配線を
    有するバイア配線層とからなる平面状多層回路の製造方
    において、前記配線層と前記バイア配線層とが各々少
    なくとも1層ずつからなる単位で1シートを形成し、
    方の該シートの表面であって前記配線または前記バイア
    配線の導体部に塑性変形の容易な導体を形成し、かつ他
    方のシートの裏面であって前記導体部に対応した位置の
    前記配線または前記バイア配線の導体部に塑性変形のし
    にくい導体からなる突起を形成し、前記各シートを重ね
    合わせて少なくとも加圧または加熱することによって、
    前記塑性変形の容易な導体と前記突起との電気的な接続
    を行なうことを特徴とする多層回路の製造方法。
  2. 【請求項2】前記突起の高さは、前記塑性変形の容易な
    導体の膜厚を超えないことを特徴とする請求項1記載の
    多層回路の製造方法。
  3. 【請求項3】前記シートの少なくとも表面または裏面で
    あって、前記塑性変形の容易な導体及び前記突起を除く
    領域に接着層を形成し、該接着層を介して前記各シート
    の接着を行なうことを特徴とする請求項1記載の多層回
    路の製造方法。
  4. 【請求項4】前記シートの表面であって前記バイア配線
    の導体部に塑性変形の容易な導体を形成し、かつ前記シ
    ートの裏面であって前記配線の導体部に塑性変形のしに
    くい導体からなる突起を形成することを特徴とする請求
    項1記載の多層回路の製造方法。
  5. 【請求項5】配線層とバイア配線層とを有するシート
    と、塑性変形の容易な導体と、塑性変形のしにくい導体
    からなる突起とを備え、前記配線層が平面方向に展開さ
    れた配線を有する層であり、かつ前記バイア配線層が前
    記配線に対して垂直方向に接続されるバイア配線を有す
    る層であって、前記塑性変形の容易な導体が一方の前記
    シート表面の前記配線または前記バイア配線の導体部に
    形成され、前記突起が他 方の前記シート裏面の前記配線
    または前記バイア配線の導体部に形成されてなり、前記
    塑性変形の容易な導体と前記突起とが接続されるように
    して前記各シートが積層されてなることを特徴とする多
    層回路基板。
  6. 【請求項6】前記シートの少なくとも表面または裏面で
    あって、前記塑性変形の容易な導体及び前記突起を除く
    領域に接着層が形成されてなることを特徴とする請求項
    5記載の多層回路基板。
JP04027816A 1992-02-14 1992-02-14 多層回路の製造方法 Expired - Fee Related JP3111590B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP04027816A JP3111590B2 (ja) 1992-02-14 1992-02-14 多層回路の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP04027816A JP3111590B2 (ja) 1992-02-14 1992-02-14 多層回路の製造方法

Publications (2)

Publication Number Publication Date
JPH05226509A JPH05226509A (ja) 1993-09-03
JP3111590B2 true JP3111590B2 (ja) 2000-11-27

Family

ID=12231494

Family Applications (1)

Application Number Title Priority Date Filing Date
JP04027816A Expired - Fee Related JP3111590B2 (ja) 1992-02-14 1992-02-14 多層回路の製造方法

Country Status (1)

Country Link
JP (1) JP3111590B2 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3400877B2 (ja) * 1994-12-14 2003-04-28 三菱電機株式会社 半導体装置及びその製造方法
JPH118472A (ja) * 1997-06-18 1999-01-12 Kyocera Corp 多層配線基板
JP4507386B2 (ja) * 2000-10-31 2010-07-21 イビデン株式会社 プリント配線板
JP4590088B2 (ja) * 2000-11-22 2010-12-01 ソニーケミカル&インフォメーションデバイス株式会社 フレキシブル基板素片、及び、多層フレキシブル配線板
JP5461897B2 (ja) * 2009-06-19 2014-04-02 新光電気工業株式会社 光導波路積層配線基板及びその製造方法と実装構造

Also Published As

Publication number Publication date
JPH05226509A (ja) 1993-09-03

Similar Documents

Publication Publication Date Title
EP0624904B1 (en) A multi-layer wiring board and a manufacturing method thereof
US5386627A (en) Method of fabricating a multi-layer integrated circuit chip interposer
JP4343044B2 (ja) インターポーザ及びその製造方法並びに半導体装置
JP4055717B2 (ja) 半導体装置およびその製造方法
JP2748768B2 (ja) 薄膜多層配線基板およびその製造方法
JP5000809B2 (ja) 多層印刷回路基板及びその製造方法並びに多層印刷回路基板を利用したbga半導体パッケージ
JP2996510B2 (ja) 電子回路基板
JP4103549B2 (ja) 多層配線基板の製造方法及び多層配線基板
WO2001026155A1 (fr) Dispositif a semi-conducteur, procede et dispositif permettant d'obtenir ce dernier, carte de circuit imprime et equipement electronique
JPH06350020A (ja) マルチチップ集積回路モジュール及びその製造方法
JPH1056099A (ja) 多層回路基板およびその製造方法
JP3119630B2 (ja) 半導体チップモジュール用多層回路基板およびその製造方法
JP3653452B2 (ja) 配線回路基板とその製造方法と半導体集積回路装置とその製造方法
JP2004207566A (ja) 半導体装置、表示装置、及び、その製造方法
JP2018032660A (ja) プリント配線板およびプリント配線板の製造方法
KR100658022B1 (ko) 회로 장치의 제조 방법
JP2001119147A (ja) 電子部品内蔵多層基板及びその製造方法
JP3111590B2 (ja) 多層回路の製造方法
JP4086607B2 (ja) 回路装置の製造方法
JPH06291165A (ja) フリップチップ接続構造
JP2011151048A (ja) 電子部品の製造方法および電子部品
US20050121225A1 (en) Multi-layer circuit board and method for fabricating the same
JP2817530B2 (ja) ポリイミド多層配線基板の製造方法
JP3016292B2 (ja) ポリイミド多層配線基板およびその製造方法
JP2776096B2 (ja) ポリイミド多層配線基板の製造方法

Legal Events

Date Code Title Description
FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20070922

Year of fee payment: 7

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080922

Year of fee payment: 8

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080922

Year of fee payment: 8

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090922

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees