JP5461897B2 - 光導波路積層配線基板及びその製造方法と実装構造 - Google Patents

光導波路積層配線基板及びその製造方法と実装構造 Download PDF

Info

Publication number
JP5461897B2
JP5461897B2 JP2009146398A JP2009146398A JP5461897B2 JP 5461897 B2 JP5461897 B2 JP 5461897B2 JP 2009146398 A JP2009146398 A JP 2009146398A JP 2009146398 A JP2009146398 A JP 2009146398A JP 5461897 B2 JP5461897 B2 JP 5461897B2
Authority
JP
Japan
Prior art keywords
cladding layer
conductor portion
layer
optical waveguide
via hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2009146398A
Other languages
English (en)
Other versions
JP2011003774A (ja
JP2011003774A5 (ja
Inventor
賢司 柳沢
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP2009146398A priority Critical patent/JP5461897B2/ja
Priority to US12/814,783 priority patent/US8323878B2/en
Publication of JP2011003774A publication Critical patent/JP2011003774A/ja
Publication of JP2011003774A5 publication Critical patent/JP2011003774A5/ja
Priority to US13/614,209 priority patent/US8644656B2/en
Application granted granted Critical
Publication of JP5461897B2 publication Critical patent/JP5461897B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02BOPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24Coupling light guides
    • G02B6/42Coupling light guides with opto-electronic elements
    • G02B6/43Arrangements comprising a plurality of opto-electronic elements and associated optical interconnections
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0274Optical details, e.g. printed circuits comprising integral optical means
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • H05K1/111Pads for surface mounting, e.g. lay-out
    • H05K1/112Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H05K1/113Via provided in pad; Pad over filled via
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42Plated through-holes or plated via connections
    • H05K3/421Blind plated via connections
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/1517Multilayer substrate
    • H01L2924/15192Resurf arrangement of the internal vias
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1531Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01Dielectrics
    • H05K2201/0183Dielectric layers
    • H05K2201/0195Dielectric or adhesive layers comprising a plurality of layers, e.g. in a multilayer structure
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/095Conductive through-holes or vias
    • H05K2201/09563Metal filled via
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0703Plating
    • H05K2203/0733Method for plating stud vias, i.e. massive vias formed by plating the bottom of a hole without plating on the walls
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/14Related to the order of processing steps
    • H05K2203/1476Same or similar kind of process performed in phases, e.g. coarse patterning followed by fine patterning
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0011Working of insulating substrates or insulating layers
    • H05K3/0017Etching of the substrate by chemical or physical means
    • H05K3/0023Etching of the substrate by chemical or physical means by exposure and development of a photosensitive insulating layer
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/22Secondary treatment of printed circuits
    • H05K3/28Applying non-metallic protective coatings
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4647Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits by applying an insulating layer around previously made via studs

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Optical Integrated Circuits (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Optical Couplings Of Light Guides (AREA)
  • Structure Of Printed Boards (AREA)

Description

本発明は、電気配線基板と一体化される光導波路を形成する技術に係り、特に、発光素子や受光素子等の光学部品を表面実装するのに用いられる配線基板に光導波路基板が積層された光導波路積層配線基板及びその製造方法と実装構造に関する。
かかる光導波路基板が一体化された配線基板は、光学部品の他にも半導体素子等の電子部品を実装する役割を果たすという点で、以下の記述では便宜上、「パッケージ」とも呼ぶことにする。
光導波路基板が一体化された配線基板の形態として様々な構造を有したものがあるが、その一つとして、パッケージ等に用いる基板の表層もしくは内層に、光導波路基板(光信号を伝搬させるためのコア層と、このコア層を挟むようにしてその上下に積層されたクラッド層とを有した構造体)を積層したものがある。かかる構造を有した配線基板には、レーザ素子等の光学部品と共に半導体素子(ICチップ)等の電子部品が表面実装されるため、各部品の電極端子を配線基板に設けた接続用パッド(表層もしくは内層の配線層の所要の箇所に画定された部分)に電気的に接続するための手段として、光導波路基板にその厚さ方向に貫通する導通ビアを形成することが必要になる。
例えば、配線基板の表層に光導波路基板を積層した構造の場合、この光導波路基板に導通ビアを形成する典型的な方法としては、光導波路基板の所要の箇所に、レーザ等により基板側のパッドに達するビアホールを形成(ビア開口)した後、このビアホールに無電解めっき等により導電性材料を充填する方法が用いられている。
かかる従来技術に関連する技術の一例は、下記の特許文献1に記載されている。この文献には、基板の両面に導体回路と層間樹脂絶縁層とが積層形成され、最外層にソルダレジスト層が形成されるとともに、光学素子が実装されたICチップ実装用基板が開示されている。そして、この基板の内部に光導波路が形成されるとともに、上記光学素子と上記光導波路とを接続する光信号伝送用光路が形成されている。
特開2002−250830号公報
上述したように従来の光導波路基板が一体化された配線基板においては、この配線基板に表面実装される光学部品等の電極端子を配線基板のパッドに接続する手段として、光導波路基板に導通ビアが設けられている。そして、その導通ビアを形成する方法として、光導波路基板に開口したビア(ビアホール)に、無電解銅(Cu)めっき等により導電性材料(Cu等)を充填している。つまり、光導波路基板(コア層とこれを挟んで上下にクラッド層が積層されたもの)が完成した状態でビア開口及びビア充填を行っている。
このため、アスペクト比(基板の厚さに対するビア径の比率)及びビア深さによる制約があり、導通ビアの配設間隔(ピッチ)を小さくすることができない。ちなみに、光学部品としてVCSEL(面発光型半導体レーザ)を実装する場合、そのビアのピッチとしては125μm程度もしくは62.5μm程度が要求されるが、上述した従来の導通ビアの形成方法では、その要求に応えることは難しい。つまり、従来の技術では、ファインピッチ化が困難であるといった課題があった。
また、アスペクト比及びビア深さによる制約があるため、アスペクト比が1以下(例えば、光導波路基板の厚さ55μmに対してビア径が50μm)になると、その開口したビアへの導電性材料の充填(例えば、Cuめっきによる充填)が不足する可能性が高い。その場合、導電性材料の満足な充填が行えないため、このビアを介して接続されるべき実装部品の電極端子と配線基板のパッドとの間に導通不良が発生し(接続信頼性の低下)、その結果、歩留りの低下をきたすといった課題もあった。
本発明は、かかる従来技術における課題に鑑み創作されたもので、一体化される光導波路基板に形成すべき導通ビアのファインピッチ化を実現可能にするとともに、導電性材料の充填不足による歩留りの低下を防止することができる光導波路積層配線基板及びその製造方法と実装構造を提供することを目的とする。
上記従来技術の課題を解決するため、本発明によれば、接続用のパッドを有する配線基板と、前記配線基板の上に形成され、前記パッドに到達する第1のビアホールを備えた第1クラッド層と、前記ビアホールを充填して形成され、前記第1クラッド層の面から突出して半球状に広がる突出部を有する第1の導体部分と、前記第1クラッド層の上に形成され、前記第1の導体部分が配置された層間接続領域を除く領域に形成されたコア層と、前記第1クラッド層、前記コア層及び前記第1の導体部分を覆って形成された第2クラッド層と、前記第2クラッド層に形成され、前記第2クラッド層に埋設された前記第1の導体部分の前記半球状の部分に到達する第2のビアホールと、前記第2のビアホールに充填され、前記第2クラッド層の表面と同じ面に露出して形成され、前記第1の導体部分の突出部に電気的に接続された第2の導体部分とを含むことを特徴とする光導波路積層配線基板の製造方法が提供される。
本発明に係る光導波路積層配線基板の製造方法によれば、配線基板上に形成された第1クラッド層にビア開口(第1のビアホールの形成)を行い、その開口されたビアを導電性材料で充填して、その頂部がきのこ状に突出した第1の導体部分を形成した後、この第1の導体部分と共にコア層及び第1クラッド層を被覆して形成された第2クラッド層にビア開口(第2のビアホールの形成)を行い、その開口されたビアを導電性材料で充填して、第1の導体部分と接続される第2の導体部分を形成している。つまり、第1の導体部分と第2の導体部分の2段階に分けて、導通ビアを形成している。
上述したように従来の方法では、光導波路基板(コア層とこれを挟んで上下にクラッド層が積層されたもの)が完成した状態でビア開口とビアの充填を行っていたため、アスペクト比及びビア深さによる制約があり、導通ビアのファインピッチ化が困難であった。
これに対し、本発明に係る方法では、光導波路基板(第1クラッド層、コア層、第2クラッド層)を積層していく途中の段階でビア開口とビアの充填を行っているので、アスペクト比及びビア深さによる制約を受けず、導通ビアのファインピッチ化を図ることができる。
また、導通ビアの形成を2段階に分けて行っているので、各段階で形成される個々のビア(第1の導体部分、第2の導体部分)について見ると、それぞれのアスペクト比を1よりも大きく選択することができる。これにより、従来技術に見られたような、開口したビアへの導電性材料の充填不足による導通不良等の不都合を解消し、ひいては歩留りの低下を防止することが可能となる。
本発明の一実施形態に係る光導波路積層配線基板(パッケージ)の構成を示したもので、(a)はその平面図、(b)は(a)のA−A’線に沿って見たときの縦断面図である。 図1のパッケージに光学部品及び電子部品を表面実装した状態(実装構造)を示したもので、(a)はその平面図、(b)は(a)のA−A’線に沿って見たときの縦断面図である。 図1の光導波路積層配線基板を製造する工程(その1)を示す図である。 図3の工程に続く製造工程(その2)を示す図である。 図4の工程に続く製造工程(その3)を示す図である。 図5の工程に続く製造工程(その4)を示す図である。 図6の工程に続く製造工程(その5)を示す図である。 図7の工程に続く製造工程(その6)を示す図である。 図8の工程に続く製造工程(その7)を示す図である。
以下、本発明の好適な実施の形態について、添付の図面を参照しながら説明する。
図1は本発明の一実施形態に係る光導波路積層配線基板(パッケージ)30の構成を示したもので、(a)はそのパッケージ30を上から見たときの平面図、(b)は(a)におけるA−A’線に沿って見たときの縦断面構造を示している。
本実施形態に係るパッケージ(光導波路積層配線基板)30は、その一方の面(図示の例では上側)に発光素子や受光素子等の光学部品と共に半導体素子(ICチップ)等の電子部品を表面実装するのに用いられる。本実施形態のパッケージ30は、その基本構成として、図1に示すように電気配線が施された基板(配線基板)10と、この配線基板10上(部品実装面側)に積層されて一体化された光導波路基板20とを備えている。
配線基板10において、11は配線基板本体を構成する樹脂基板、12及び13は樹脂基板11の両面にそれぞれ所要の形状にパターニング形成された配線層を示す。
樹脂基板11の形態としては、少なくとも最表層に配線層12,13が形成された基板であって、各配線層12,13が基板内部を通して電気的に接続されている形態のものであれば十分である。樹脂基板11の内部には配線層が形成されていてもよいし、形成されていなくてもよい。本発明を特徴付ける部分ではないので詳細な図示は省略するが、樹脂基板11の内部に配線層が形成されている形態の場合には、基板内部で絶縁層を介在させて積層された各配線層及び各配線層間を相互に接続するビアホール(に充填された導体:導通ビア)を介して最表層の各配線層12,13が相互に接続されている。この形態の基板としては、例えば、ビルドアップ法を用いて形成され得る多層構造の配線基板がある。一方、樹脂基板11の内部に配線層が形成されていない形態の場合には、樹脂基板11の所要の箇所に厚さ方向に貫通して形成されたスルーホール(に充填された導体)を介して最表層の各配線層12,13が相互に接続されている。
さらに、配線基板10の部品実装面側と反対側の面には、配線層13の所要の箇所に画定されたパッド13Pの部分を露出させて配線層13を被覆する保護膜としてのソルダレジスト層(絶縁層)14が形成されている。
一方、配線基板10と一体化された光導波路基板20は、図1に示すように、配線基板10の部品実装面側(配線層12が形成されている側の面)に、下から順に第1クラッド層21、コア層22及び第2クラッド層23が積層された構造を有している。コア層22及び第1、第2の各クラッド層21,23ともに、基本的に同じ材料、例えば、ポリメチルメタクリレート(PMMA)等のアクリル樹脂、エポキシ樹脂、ポリイミド樹脂、シリコーン樹脂等により形成されている。ただし、光信号の伝搬がコア層22内でのみ行われるようにするために、このコア層22の上下両面に形成される各クラッド層21,23を構成する材料は、コア層22を構成する材料の屈折率よりも小さくなるように選定されている。
また、光導波路基板20の、配線基板10上の配線層(パターン)12の一部に画定された各パッド12Pの位置に対応する箇所(コア層22が形成されていない領域)には、本発明を特徴付ける導通ビア(2つの導体部分24,25が柱状に接続された構造)が設けられている。この導通ビアを構成する下側の導体部分24は、第1クラッド層21に開口されたビア(後述する図4(b)のビアホールVH1)を導電性材料で充填して形成されたものである。その充填により、導体部分24の頂部は、図示のように第1クラッド層21の面から突出するとともに、「きのこ」状または半球状に広がった形状を呈する。
一方、導通ビアを構成する上側の導体部分25は、第2クラッド層23に開口されたビア(後述する図8(b)のビアホールVH2)を導電性材料で充填して形成されたものであり、その充填により、下側の「きのこ」状の導体部分24と接続される。この導体部分25は、図示のように第2クラッド層23の表面と同じ面上に露出している。
また、光導波路基板20のコア層22が形成されている領域において、その光導波路の端部には、コア層22内を伝搬する光の進行方向に対して45°の角度でその反射面を傾斜させた光路変換用の反射ミラー26が形成されている。この反射ミラー26の上方部分は開口されており(断面的に見てV字状の溝が形成されている)、このV字状の溝の位置は、本パッケージ30に光学部品が実装されたときにその光出射面もしくは光入射面に対向する位置に選定されている。
なお、この反射ミラー26については、本実施形態では図示のように光導波路基板20の所要の箇所に形成したものを出荷する場合を例にとっているが、必ずしも出荷に先立ち形成しておく必要はない。つまり、反射ミラー26を形成しない状態(後述する図9に示す形態)で出荷し、出荷先等で必要に応じてV字状の溝を形成し、その傾斜面上に反射膜を形成するようにしてもよい。
また、光導波路基板20に設けられた導通ビアの上側の導体部分25の露出している面には、後述するように本パッケージ30に実装される光学部品等の電極パッド(端子)がはんだバンプや金(Au)バンプ等を介して接続されるので、顧客等の便宜を考慮して、接続し易いように予めプリソルダ等によりはんだを被着させておいてもよい。
図2は、本実施形態のパッケージ(光導波路積層配線基板)30に光学部品40及び電子部品43を表面実装した状態(実装構造)を示したものであり、(a)はその実装構造を上から見たときの平面図、(b)は(a)におけるA−A’線に沿って見たときの縦断面構造を示している。
実装される光学部品40としては、例えば、VCSEL(面発光型半導体レーザ)、LED(発光ダイオード)等の発光素子、PD(フォトダイオード)、APD(アバランシェフォトダイオード)等の受光素子などが実装され得る。また、実装される電子部品43としては、発光素子40を駆動するドライバ等のICチップ、受光素子40からの光出力信号を処理するDSPやアンプ等を組み込んだICチップなどが実装され得る。
光学部品40は、光導波路基板20に対向する側の面に、光出射面41(発光素子の場合)もしくは光入射面(受光素子の場合)41と、電極パッド(図示せず)とを有している。この電極パッドには、パッケージ30に実装される際に電極端子42として用いられるはんだバンプ等が接合され、このはんだバンプ等(電極端子42)を介して光導波路基板20上の対応する導体部分25(導通ビアの上端面)に電気的に接続されている。同様に電子部品43も、光導波路基板20に対向する側の面に電極パッド(図示せず)を有しており、この電極パッドに接合されたはんだバンプ等(電極端子44)を介して光導波路基板20上の対応する導体部分25(導通ビアの上端面)に電気的に接続されている。そして、各部品40,43の各電極端子42,44は、光導波路基板20に設けられた各導通ビア(2つの導体部分24,25が柱状に接続された構造)及びこれに接続された配線層12を介して相互に接続されている。
実装された光学部品40がVCSEL等の発光素子の場合、その光出射面41から出射された光は、図中矢印で示すように、光導波路基板20の開口部(V字状の溝)に入射され、反射ミラー26で反射されて光導波路基板20のコア層22に入射され、コア層22内を伝搬する。同様にして、実装された光学部品40がPD等の受光素子の場合には、光導波路基板20のコア層22内を伝搬してきた光は、反射ミラー26で反射されて開口部から出射され、その光学部品40の光入射面41に入射される。
また、部品実装面側と反対側のソルダレジスト層14から露出するパッド13Pには、マザーボード等に実装する際に用いられる外部接続端子としてのはんだボール45が接合されている。このはんだボール45の代わりに、当該パッド13Pにピンを接合してもよい。あるいは、当該パッド13Pに外部接続端子を接合せずに、露出させたままの状態にしておいてもよい。
以下、本実施形態に係る光導波路積層配線基板(パッケージ)30を製造する方法について、その一例を示す図3〜図9を参照しながら説明する。なお、図3〜図9に示す各工程図において、それぞれ、(a)は当該工程における処理対象物を上から見たときの平面図、(b)は(a)におけるA−A’線に沿って見たときの縦断面構造を示している。
先ず最初の工程では(図3参照)、光導波路基板20が一体化される前の段階にある配線基板10を用意する。すなわち、配線基板本体を構成する樹脂基板11の両面に所要の形状にパターニングされた配線層12及び13を有し、部品実装面側と反対側(図示の例では下側)の配線層13のパッド13Pの部分を露出させてその表面を覆うように形成されたソルダレジスト層14を備えた配線基板10を作製する。
樹脂基板11の形態としては、上述したように最表層に配線層12,13が形成された基板であって、各配線層12,13が基板内部を通して電気的に接続されている形態のものであれば十分である。例えば、ビルドアップ法を用いた多層構造の配線基板を利用することができる。これは、ベース基材としてのコア基板(例えば、ガラス布基材エポキシ樹脂銅張積層板)を中心としてその両面に、絶縁層(エポキシ系樹脂等からなる樹脂層)の形成、その絶縁層におけるビアホールの形成、そのビアホールの内部を含めた配線パターン(典型的には銅(Cu)めっきによる配線層)の形成を順次繰り返して積み上げていくものである。かかるプロセスを経て形成された最表層の配線層12,13は、基板内部に形成された各配線層及び各配線層間を相互に接続する導通ビアを介して電気的に接続されている。
各配線層12,13は所要の形状にパターニングされるが、その際、それぞれ所要の箇所にパッド12P,13Pの部分が画定されるようパターニングされる。すなわち、部品実装面側の配線層12は、実装する各部品40,43(図2参照)の各電極パッド(端子42,44)の位置にそれぞれ対応する箇所にパッド12Pが画定されるようにパターン形成され、一方、部品実装面側と反対側の配線層13は、本パッケージ30をマザーボード等に実装する際に用いられる外部接続端子(図2のはんだボール45)の接合位置に対応する箇所にパッド13Pが画定されるようにパターン形成されている。部品実装面側のパッド12Pについては、その直径は40μm程度、そのピッチ(図3(a)において上下方向に隣り合うパッド12Pの中心間距離)は62.5μm程度に選定している。
さらに、部品実装面側と反対側の面に、配線層13のパッド13Pの部分が露出するように配線層13及び樹脂基板11を被覆するソルダレジスト層14を形成する。例えば、エポキシ系、アクリル系等の感光性樹脂からなるソルダレジストを配線層13及び樹脂基板11上に塗布し、所要のパッドの形状に従うように露光及び現像(ソルダレジストのパターニング)を行い、当該パッドの領域に対応する部分のソルダレジスト層を開口する。これによって、配線層13のパッド13Pの部分のみが露出し、他の部分の配線層13がソルダレジスト層14によって被覆されたことになる。
さらに、このソルダレジスト層14から露出しているパッド(Cu)13P上に、ニッケル(Ni)めっき及び金(Au)めっきをこの順に施しておく。これは、マザーボード等に実装する際に接合されるはんだボール等とのコンタクト性を良くするため(Au層)と、Au層とパッド13Pを構成するCu層との密着性を高め、CuがAu層中へ拡散するのを防止するため(Ni層)である。以上の工程により、配線基板10が作製されたことになる。
このようにして作製された配線基板10の部品実装面側(図示の例では上側)に、以下の図4〜図9の工程に従って、光導波路基板20を構成する第1クラッド層21、コア層22、第2クラッド層23を順次積層していく。
先ず、図4の工程において、配線基板10の配線層12(パッド12Pを含む)が形成されている側の面に、第1クラッド層21を所要の厚さに(例えば、配線層12上に積層される部分の厚さが10μm程度となるように)形成した後、この第1クラッド層21の所要の箇所(配線基板10上のパッド12Pの位置に対応する箇所)に、当該パッド12Pに達するビアホールVH1を形成する(ビア開口)。
第1クラッド層21の材料としては、好適には紫外線(UV)硬化型の樹脂を使用するのが望ましい。使用するUV硬化樹脂は、変性アクリレート(エポキシ樹脂、ポリエステル樹脂等)をベース樹脂とし、光重合に必要な反応性アクリルモノマーと光重合開始剤及び添加剤から構成されており、その主反応はラジカル重合である。かかるUV硬化樹脂を使用することにより、常温で処理することができ、また、熱硬化型の樹脂を用いる場合と比べて短時間で硬化するため、作業時間を短縮できるというメリットがある。
かかるUV硬化樹脂を用いて第1クラッド層21を全面に形成した後、所要のビア(ビアホールVH1)の形状に従うように露光及び現像(樹脂層のパターニング)を行うことで、図示のように第1クラッド層21の所要の箇所を開口することができる。この開口すべきビア(ビアホールVH1)の直径は、15μm程度に選定されている。
本工程では、UV硬化樹脂層をパターニングしてビア開口(ビアホールVH1の形成)を行っているが、他の方法として、エキシマレーザ等を用いたレーザ加工により所要のビア開口を行うことも可能である。
次の工程では(図5参照)、配線基板10上に積層された第1クラッド層21に開口されたビア(図4のビアホールVH1)を導電性材料で充填して、導通ビアの一部を構成する下側の導体部分24を形成する。この導体部分24は、図示のようにその頂部が第1クラッド層21の面から突出するとともに、「きのこ」状または半球状に広がった形状を呈するよう形成される。かかる形状を有した導通ビア(導体部分24)は、例えば、無電解銅(Cu)めっきを施すことで形成され得る。その場合、樹脂からなる第1クラッド層21上に導電性材料(この場合、Cu)が付着しないようなめっき液を適宜選択し、このめっき液を使用して無電解Cuめっきを施す。
形成されるべき導体部分24は、その突出している部分の高さが35μm程度で、「きのこ」状に広がっている部分の直径が50μm程度となるように選定されている。この導体部分24が接続されるパッド12Pのピッチは62.5μm程度(図3参照)に選定されているので、図5(a)において上下方向に隣り合う導体部分24間には12.5μm程度の隙間が確保されている。
本工程では、導体部分24の形成を無電解Cuめっきにより行っているが、電解Cuめっきにより所要の導体部分24を形成することも可能である。この場合、配線層12をめっきシード層(給電層)として利用することができる。
次の工程では(図6参照)、配線基板10上に積層された第1クラッド層21上の、導体部分24が形成されている部分の近傍領域に、コア層22を所要の厚さ(例えば、35μm程度)でパターニング形成する。このコア層22の材料としては、上述したように第1クラッド層21の材料と基本的に同じUV硬化樹脂が用いられる。ただし、コア層22を構成する樹脂材には、第1クラッド層21を構成する樹脂材の屈折率よりも大きくなるように添加剤等を適宜加えたものが使用される。
次の工程では(図7参照)、配線基板10上の第1クラッド層21及びコア層22が積層されている側の面に、コア層22と共に「きのこ」状または半球状の導体部分24を被覆するように第2クラッド層23を所要の厚さ(例えば、45μm程度)に形成する。この第2クラッド層23の材料としては、上述したように第1クラッド層21の材料と同じUV硬化樹脂が用いられる。
次の工程では(図8参照)、図4の工程で行った処理と同様にして、第2クラッド層23の所要の箇所(導体部分24が設けられている位置に対応する箇所)に、当該導体部分24に達するビアホールVH2を形成する(ビア開口)。すなわち、前の工程で形成された第2クラッド層23に対し、所要のビア(ビアホールVH2)の形状に従うように露光及び現像(樹脂層のパターニング)を行うことで、図示のように第2クラッド層23の所要の箇所を開口することができる。この開口すべきビア(ビアホールVH2)の直径は、50μm程度(導体部分24の「きのこ」状に広がっている部分の直径と同じ大きさ)に選定されている。
上述したビアホールVH1の形成(図4)の場合と同様に、本工程においても、UV硬化樹脂層をパターニングする代わりに、エキシマレーザ等を用いて所要のビア開口(ビアホールVH2の形成)を行うことが可能である。
最後の工程では(図9参照)、図5の工程で行った処理と同様にして、配線基板10上の第1クラッド層21及びコア層22上に積層された第2クラッド層23に開口されたビア(図8のビアホールVH2)を導電性材料で充填して、導通ビアの残りの部分を構成する上側の導体部分25を形成する。この導体部分25は、図示のように第2クラッド層23の表面と同じ面上に露出するよう形成される。形成方法は、上述した導体部分24の形成の場合と同様に、無電解銅(Cu)めっきが用いられ、第2クラッド層(樹脂層)23上に導電性材料(この場合、Cu)が付着しないようなめっき液が使用される。この無電解Cuめっきによるビア充填により、上側の導体部分25は下側の「きのこ」状または半球状の導体部分24と接続される。
本工程においても同様に、無電解Cuめっきを施す代わりに、配線層12をめっきシード層として利用した電解Cuめっきにより所要の導体部分25を形成することが可能である。
さらに、図9には示していないが、光導波路基板20の所要の箇所(図2に例示したように本パッケージ30に光学部品40が実装されたときにその光出射面/光入射面41に対向する位置)に、反射ミラー26を形成する。この反射ミラー26を形成する方法は特に限定しないが、当業者に知られている形成方法を用いることができる。例えば、先端がV形のダイヤモンドソーや刃物による機械加工、レーザアブレーション法などを用いて、光導波路基板20の所要の箇所にV字状の溝を形成し、さらに、この溝の傾斜面上に(マスク等を用いて選択的に)、スパッタリングや蒸着等により、金(Au)、銀(Ag)等の光沢のある金属膜を被着させる(反射ミラー26の形成)。
さらに、必要に応じて、導通ビアの上側の導体部分25の露出している面に、顧客等の便宜を考慮して、実装部品の電極端子(はんだバンプ等)が接続し易いようにプリソルダ等によりはんだを被着させておいてもよい。
以上の工程により、本実施形態のパッケージ(光導波路積層配線基板)30が作製されたことになる。
以上説明したように、本実施形態に係る光導波路積層配線基板(パッケージ)30の製造方法(図3〜図9)によれば、配線基板10上に積層されて一体化される光導波路基板20の所要の箇所に導通ビア(2つの導体部分24,25が柱状に接続された構造)を形成するにあたり、その導通ビアの形成を2段階に分けて行っている。
すなわち、配線基板10上に積層された第1クラッド層21にビア開口(ビアホールVH1の形成)を行い、その開口ビアを無電解Cuめっき等により導電性材料(Cu)で充填して、「きのこ」状または半球状に突出した導体部分24(導通ビアの一部)を形成した後、この導体部分24と共にコア層22及び第1クラッド層21を被覆して形成された第2クラッド層23にビア開口(ビアホールVH2の形成)を行い、その開口ビアを無電解Cuめっき等により導電性材料(Cu)で充填して、導体部分24と接続される導体部分25(導通ビアの残りの部分)を形成している。
前述したように従来の方法では、光導波路基板(コア層とこれを挟んで上下にクラッド層が積層されたもの)が完成した状態でビア開口とビアの充填を行っていたため、アスペクト比及びビア深さによる制約があり、導通ビアのファインピッチ化が困難であった。
これに対し、本実施形態の方法では、光導波路基板20(第1クラッド層21、コア層22、第2クラッド層23)を積層していく途中の段階でビア開口とビアの充填を行っているので、アスペクト比及びビア深さによる制約を受けず、導通ビアのファインピッチ化を実現することが可能である。
また、導通ビアの形成を2段階に分けて行っているので、各段階で形成される個々のビア(導体部分24,25)について見ると、それぞれのアスペクト比を1よりも大きく選択することができる。これにより、従来技術に見られたような、開口ビアへの導電性材料の充填不足による導通不良等の不都合を解消することができ、その結果、歩留りの低下を防止することが可能となる。
また、第2クラッド層23のパターニング精度をある程度まで緩和することができる。すなわち、従来のように光導波路基板が完成した状態でビア開口及びビア充填を行う方法では、アスペクト比及びビア深さによる制約があったため、クラッド層を積層する毎にパターニングで開口ビアを形成した場合、高いビア位置精度(パターニング精度)が要求されるといった制限があった。ちなみに、従来の方法では、本実施形態における光導波路基板20と同じ厚さの光導波路基板にビアを形成する場合、そのビアの形成位置は2〜3μm以下の誤差範囲内に収める必要があった。
これに対し、本実施形態の方法では、第1クラッド層21に開口されたビア(ビアホールVH1)への導電性材料の充填時に(図5)、頂部が「きのこ」状または半球状に広がった導体部分24を形成しているので、この導体部分24に達するビア(ビアホールVH2)を第2クラッド層23に形成する際に(図8)、第2クラッド層23におけるビアの深さが浅くてすみ、その形成位置は5〜10μm程度の誤差範囲まで許容することができる(第2クラッドのパターニング精度の緩和)。
10…配線基板、
12(12P),13(13P)…配線層(パッド)、
14…ソルダレジスト層(保護膜/絶縁層)、
20…光導波路基板、
21,23…クラッド層、
22…コア層、
24,25…導体部分(導通ビア)、
26…反射ミラー、
30…光導波路積層配線基板(パッケージ)、
40,43…実装される部品、
41…光出射面(もしくは光入射面)、
42,44…電極端子、
VH1,VH2…ビアホール(開口されたビア)。

Claims (7)

  1. 接続用のパッドを有する配線基板と、
    前記配線基板の上に形成され、前記パッドに到達する第1のビアホールを備えた第1クラッド層と、
    前記ビアホールを充填して形成され、前記第1クラッド層の面から突出して半球状に広がる突出部を有する第1の導体部分と、
    前記第1クラッド層上の、前記第1の導体部分が配置された層間接続領域を除く領域に形成されたコア層と、
    前記第1クラッド層、前記コア層及び前記第1の導体部分を覆って形成された第2クラッド層と、
    前記第2クラッド層に形成され、前記第2クラッド層に埋設された前記第1の導体部分の前記半球状の部分に到達する第2のビアホールと、
    前記第2のビアホールに充填され、前記第2クラッド層の表面と同じ面に露出して形成され、前記第1の導体部分の突出部に電気的に接続された第2の導体部分とを含むことを特徴とする光導波路積層配線基板。
  2. 接続用のパッドを有する配線基板と、
    前記配線基板の上に形成され、前記パッドに到達する第1のビアホールを備えた第1クラッド層と、
    前記ビアホールを充填して形成され、前記第1クラッド層の面から突出して半球状に広がる突出部を有する第1の導体部分と、
    前記第1クラッド層の上の、前記第1の導体部分が配置された層間接続領域を除く領域に形成されたコア層と、
    前記第1クラッド層、前記コア層及び前記第1の導体部分を覆って形成された第2クラッド層と、
    前記第2クラッド層に形成され、前記第2クラッド層に埋設された前記第1の導体部分の前記半球状の部分に到達する第2のビアホールと、
    前記第2のビアホールに充填され、前記第2クラッド層の表面と同じ面に露出して形成され、前記第1の導体部分の突出部に電気的に接続された第2の導体部分と、
    前記第1クラッド層、前記コア層及び前記第2クラッド層からなる光導波路基板に形成された反射ミラーと、
    前記第2の導体部分に接続された状態で前記第2クラッド層の上に実装され、前記反射ミラーの上に光出射面又は光入射面が配置された光学部品とを有することを特徴とする実装構造。
  3. 接続用のパッドを有した配線基板を用意する工程と、
    前記配線基板の前記パッドが形成されている側の面に、第1クラッド層を形成後、該第1クラッド層に、前記パッドに達する第1のビアホールを形成する工程と、
    前記第1のビアホールを導電性材料で充填して、前記第1クラッド層の面から突出して半球状に広がる突出部を有する第1の導体部分を形成する工程と、
    前記第1クラッド層上の、前記第1の導体部分が配置された層間接続領域を除く領域に、コア層をパターニング形成する工程と、
    前記第1クラッド層、前記コア層及び前記第1の導体部分を覆うように第2クラッド層を形成する工程と、
    前記第2クラッド層に埋設された前記第1の導体部分の前記半球状の部分に到達する第2のビアホールを、前記第2クラッド層に形成する工程と、
    前記第2のビアホールを導電性材料で充填して、前記第2クラッド層の表面と同じ面に露出する第2の導体部分を形成する工程とを含むことを特徴とする光導波路積層配線基板の製造方法。
  4. 前記第1クラッド層及び第2クラッド層の材料としてそれぞれ紫外線硬化型の樹脂を使用し、該樹脂を用いて形成された各クラッド層をパターニングしてそれぞれ前記第1、第2のビアホールを形成することを特徴とする請求項3に記載の光導波路積層配線基板の製造方法。
  5. 前記紫外線硬化型の樹脂を用いて形成された各クラッド層に対し、前記パターニングに代えて、レーザ加工によりそれぞれ前記第1、第2のビアホールを形成することを特徴とする請求項4に記載の光導波路積層配線基板の製造方法。
  6. 前記第1の導体部分及び第2の導体部分を、それぞれ無電解めっき又は電解めっきにより形成することを特徴とする請求項3乃至5のいずれか一項に記載の光導波路積層配線基板の製造方法。
  7. 前記第2の導体部分を形成する工程の後に、前記第1クラッド層、コア層及び第2クラッド層からなる光導波路基板の、実装される光学部品の光出射面又は光入射面に対向する位置に、反射ミラーを形成することを特徴とする請求項3乃至5のいずれか一項に記載の光導波路積層配線基板の製造方法。
JP2009146398A 2009-06-19 2009-06-19 光導波路積層配線基板及びその製造方法と実装構造 Active JP5461897B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2009146398A JP5461897B2 (ja) 2009-06-19 2009-06-19 光導波路積層配線基板及びその製造方法と実装構造
US12/814,783 US8323878B2 (en) 2009-06-19 2010-06-14 Method of manufacturing optical waveguide laminated wiring board
US13/614,209 US8644656B2 (en) 2009-06-19 2012-09-13 Optical waveguide laminated wiring board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009146398A JP5461897B2 (ja) 2009-06-19 2009-06-19 光導波路積層配線基板及びその製造方法と実装構造

Publications (3)

Publication Number Publication Date
JP2011003774A JP2011003774A (ja) 2011-01-06
JP2011003774A5 JP2011003774A5 (ja) 2012-06-28
JP5461897B2 true JP5461897B2 (ja) 2014-04-02

Family

ID=43354664

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009146398A Active JP5461897B2 (ja) 2009-06-19 2009-06-19 光導波路積層配線基板及びその製造方法と実装構造

Country Status (2)

Country Link
US (2) US8323878B2 (ja)
JP (1) JP5461897B2 (ja)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7750076B2 (en) * 2006-06-07 2010-07-06 Second Sight Medical Products, Inc. Polymer comprising silicone and at least one metal trace
US9185810B2 (en) * 2006-06-06 2015-11-10 Second Sight Medical Products, Inc. Molded polymer comprising silicone and at least one metal trace and a process of manufacturing the same
JP2013186310A (ja) 2012-03-08 2013-09-19 Shinko Electric Ind Co Ltd 光電気複合基板及びその製造方法
WO2014080709A1 (ja) 2012-11-22 2014-05-30 インターナショナル・ビジネス・マシーンズ・コーポレーション 電気基板と光導波路の層とが積層される多層構造において、光導波路の層を貫通する電気連絡用ビア
JP6168598B2 (ja) * 2013-08-21 2017-07-26 日東電工株式会社 光電気混載モジュール
JP6168602B2 (ja) * 2013-10-31 2017-07-26 日東電工株式会社 光電気混載モジュール
JP6172679B2 (ja) * 2014-06-26 2017-08-02 インターナショナル・ビジネス・マシーンズ・コーポレーションInternational Business Machines Corporation 光結合構造、半導体デバイス、マルチ・チップ・モジュールのための光インターコネクト構造、および光結合構造のための製造方法
JP6395134B2 (ja) * 2014-12-26 2018-09-26 新光電気工業株式会社 光導波路装置の製造方法及びレーザ加工装置
JP2016156865A (ja) * 2015-02-23 2016-09-01 京セラ株式会社 光回路基板の製造方法
US9721812B2 (en) * 2015-11-20 2017-08-01 International Business Machines Corporation Optical device with precoated underfill
JP2018105925A (ja) * 2016-12-22 2018-07-05 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JP2018163918A (ja) * 2017-03-24 2018-10-18 新光電気工業株式会社 配線基板及びその製造方法
JP7244164B2 (ja) * 2018-06-05 2023-03-22 アサヒ飲料株式会社 混合茶飲料
JP2020148830A (ja) * 2019-03-11 2020-09-17 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JP2023008205A (ja) * 2021-07-05 2023-01-19 イビデン株式会社 配線基板

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3111590B2 (ja) * 1992-02-14 2000-11-27 株式会社日立製作所 多層回路の製造方法
JP3512225B2 (ja) * 1994-02-28 2004-03-29 株式会社日立製作所 多層配線基板の製造方法
JPH11330704A (ja) * 1998-05-07 1999-11-30 Nippon Avionics Co Ltd プリント配線板およびプリント配線板の製造方法
US6477284B1 (en) * 1999-06-14 2002-11-05 Nec Corporation Photo-electric combined substrate, optical waveguide and manufacturing process therefor
JP4540275B2 (ja) 2000-12-22 2010-09-08 イビデン株式会社 Icチップ実装用基板、および、icチップ実装用基板の製造方法
JP3833132B2 (ja) * 2002-03-25 2006-10-11 キヤノン株式会社 光導波装置の製造方法
US7499614B2 (en) * 2003-10-24 2009-03-03 International Business Machines Corporation Passive alignment of VCSELs to waveguides in opto-electronic cards and printed circuit boards
JP4260650B2 (ja) * 2004-02-26 2009-04-30 新光電気工業株式会社 光電気複合基板及びその製造方法
JP4551321B2 (ja) * 2005-07-21 2010-09-29 新光電気工業株式会社 電子部品実装構造及びその製造方法
WO2007074567A1 (ja) * 2005-12-27 2007-07-05 Ibiden Co., Ltd. 光・電気複合配線板及びその製造方法
TW200807047A (en) * 2006-05-30 2008-02-01 Sumitomo Bakelite Co Substrate for mounting photonic device, optical circuit substrate, and photonic device mounting substrate
JP5155596B2 (ja) 2007-05-14 2013-03-06 新光電気工業株式会社 光電気混載基板の製造方法

Also Published As

Publication number Publication date
US20100323297A1 (en) 2010-12-23
US8644656B2 (en) 2014-02-04
US8323878B2 (en) 2012-12-04
JP2011003774A (ja) 2011-01-06
US20130011096A1 (en) 2013-01-10

Similar Documents

Publication Publication Date Title
JP5461897B2 (ja) 光導波路積層配線基板及びその製造方法と実装構造
JP4260650B2 (ja) 光電気複合基板及びその製造方法
US9201203B2 (en) Photoelectric composite substrate and method of manufacturing the same
JP5384819B2 (ja) 光電気混載パッケージ、光電気混載モジュール
US9671575B2 (en) Optical waveguide device and method of manufacturing the same
JP6085526B2 (ja) 光電気混載基板、及び光モジュール
US11378763B2 (en) Optical waveguide having support member, optical waveguide mounting substrate and optical transceiver
JP2008241956A (ja) 光電気混載パッケージ及びその製造方法、光素子付き光電気混載パッケージ、光電気混載モジュール
US7801399B2 (en) Method of forming optical waveguide
JP6084027B2 (ja) 光導波路装置及びその製造方法
US8737794B2 (en) Two-layer optical waveguide and method of manufacturing the same
JP6105254B2 (ja) 光導波路積層配線基板、光モジュール及び光導波路積層配線基板の製造方法
US9244224B2 (en) Optical waveguide device
JP2014220330A (ja) 光配線基板、光配線基板の製造方法、及び光モジュール
JP7321907B2 (ja) 光導波路、光導波路装置及び光導波路の製造方法
US11125954B2 (en) Optical waveguide and optical waveguide device
JP5302177B2 (ja) 光導波路基板および光電気混載装置
JP4895957B2 (ja) 光電気混載パッケージ、光電気混載モジュール
JP2012088634A (ja) 光導波路デバイス及びその製造方法
TW202209938A (zh) 電路板結構及其製作方法
JP2005338704A (ja) 光結合機能付配線基板及びその製造方法と光結合システム
US10928598B2 (en) Optical waveguide mounting substrate and optical communication device
JP7358224B2 (ja) 光モジュール及びその製造方法
JP2023008205A (ja) 配線基板
JP2009098223A (ja) 光ビア付き異方導電性接着シート、光電気混載パッケージ及びその製造方法

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120516

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120516

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130424

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130430

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130611

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20131112

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131121

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140107

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140116

R150 Certificate of patent or registration of utility model

Ref document number: 5461897

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150