WO2014080709A1 - 電気基板と光導波路の層とが積層される多層構造において、光導波路の層を貫通する電気連絡用ビア - Google Patents

電気基板と光導波路の層とが積層される多層構造において、光導波路の層を貫通する電気連絡用ビア Download PDF

Info

Publication number
WO2014080709A1
WO2014080709A1 PCT/JP2013/078242 JP2013078242W WO2014080709A1 WO 2014080709 A1 WO2014080709 A1 WO 2014080709A1 JP 2013078242 W JP2013078242 W JP 2013078242W WO 2014080709 A1 WO2014080709 A1 WO 2014080709A1
Authority
WO
WIPO (PCT)
Prior art keywords
optical waveguide
solder
plated
layer
waveguide layer
Prior art date
Application number
PCT/JP2013/078242
Other languages
English (en)
French (fr)
Inventor
裕一 乃万
和重 鳥山
正雄 ▲徳▼成
岡本 圭司
裕 塚田
Original Assignee
インターナショナル・ビジネス・マシーンズ・コーポレーション
日本アイ・ビー・エム株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by インターナショナル・ビジネス・マシーンズ・コーポレーション, 日本アイ・ビー・エム株式会社 filed Critical インターナショナル・ビジネス・マシーンズ・コーポレーション
Priority to US14/646,856 priority Critical patent/US9354408B2/en
Publication of WO2014080709A1 publication Critical patent/WO2014080709A1/ja
Priority to US15/141,486 priority patent/US9772462B2/en

Links

Images

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02BOPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24Coupling light guides
    • G02B6/42Coupling light guides with opto-electronic elements
    • G02B6/4201Packages, e.g. shape, construction, internal or external details
    • G02B6/4274Electrical aspects
    • G02B6/428Electrical aspects containing printed circuit boards [PCB]
    • GPHYSICS
    • G02OPTICS
    • G02BOPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B6/122Basic optical elements, e.g. light-guiding paths
    • GPHYSICS
    • G02OPTICS
    • G02BOPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B6/13Integrated optical circuits characterised by the manufacturing method
    • G02B6/132Integrated optical circuits characterised by the manufacturing method by deposition of thin films
    • GPHYSICS
    • G02OPTICS
    • G02BOPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B6/13Integrated optical circuits characterised by the manufacturing method
    • G02B6/136Integrated optical circuits characterised by the manufacturing method by etching
    • GPHYSICS
    • G02OPTICS
    • G02BOPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24Coupling light guides
    • G02B6/42Coupling light guides with opto-electronic elements
    • G02B6/4201Packages, e.g. shape, construction, internal or external details
    • G02B6/4204Packages, e.g. shape, construction, internal or external details the coupling comprising intermediate optical elements, e.g. lenses, holograms
    • G02B6/4214Packages, e.g. shape, construction, internal or external details the coupling comprising intermediate optical elements, e.g. lenses, holograms the intermediate optical element having redirecting reflective means, e.g. mirrors, prisms for deflecting the radiation from horizontal to down- or upward direction toward a device
    • GPHYSICS
    • G02OPTICS
    • G02BOPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24Coupling light guides
    • G02B6/42Coupling light guides with opto-electronic elements
    • G02B6/4201Packages, e.g. shape, construction, internal or external details
    • G02B6/4274Electrical aspects
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0274Optical details, e.g. printed circuits comprising integral optical means
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • H05K1/111Pads for surface mounting, e.g. lay-out
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/18Printed circuits structurally associated with non-printed electric components
    • H05K1/181Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457Solder materials or compositions; Methods of application thereof
    • H05K3/3473Plating of solder
    • GPHYSICS
    • G02OPTICS
    • G02BOPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24Coupling light guides
    • G02B6/42Coupling light guides with opto-electronic elements
    • G02B6/43Arrangements comprising a plurality of opto-electronic elements and associated optical interconnections
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007Types of components
    • H05K2201/10121Optical component, e.g. opto-electronic component

Definitions

  • the present invention relates to a multilayer structure in which an electric substrate and an optical waveguide layer are laminated.
  • the present invention relates to a technique for forming a structure prepared as an electrical connection via that penetrates a layer of an optical waveguide.
  • a multilayer structure in which an electric substrate and an optical waveguide layer are laminated has been developed and devised.
  • An element or an optical chip including a light emitter (such as a VCSEL) or a light receiver (such as a PD) that operates in optical communication with an optical waveguide needs to be in electrical communication with an electrical substrate in order to cooperate with electrical operation. There is.
  • vias for electrical communication penetrating the optical waveguide layer are known.
  • FIG 1 and 2 are diagrams for explaining the formation of an electrical communication via in the prior art.
  • the electric substrate is composed of a combination of an insulating layer and a conductive layer, an insulating layer and a copper wiring are formed as in (1).
  • pretreatment is performed to form a seed layer.
  • the wiring formed to reach different layers in this way is called a via, and in particular, a filled via.
  • the resist pattern is peeled off as shown in (6).
  • the seed layer is removed as shown in (7).
  • the process enters the stage of forming a multilayer structure in which the electric substrate and the optical waveguide layer are laminated.
  • an optical waveguide layer is formed as shown in (8).
  • the core is surrounded by an under clad and an over clad so that light propagates through the core.
  • the refractive index is different between the core and the clad.
  • pretreatment is performed to form a seed layer.
  • This formation of the seed layer is for supplying electricity to the portion that needs to be plated in the subsequent copper plating.
  • the seed layer is generally performed by electroless plating. At this time, the electroless plating solution penetrates into the gaps in the copper wiring.
  • a resist pattern is formed as in (11).
  • the upper surface of the formed via is plated with gold.
  • Gold does not corrode and has excellent characteristics as an electrical contact, but as will be described later, it leads to a problem that the mechanical strength is insufficient for bonding between gold.
  • the resist pattern is peeled off as shown in (14).
  • the seed layer is removed as in (15).
  • a light emitter such as a VCSEL
  • a light receiver such as a PD
  • the direction of light is changed by 45 degrees.
  • FIG. 3 is a diagram showing a configuration of electrical communication between an element or an optical chip and an electrical substrate in the prior art.
  • the element or the optical chip has a stud (column), and the stud (column) is bonded to gold plating as an electrode pad on the electric substrate.
  • Bonding between golds is formed by pressure bonding, crushing, etc., but the cross-sectional area to be contacted is limited, so that the mechanical strength is insufficient.
  • the cross-sectional area in contact affects the electrical resistance of the current flowing therethrough.
  • the length of the stud (pillar) remains, and the distance between the chip and the mirror after joining remains long.
  • Patent Document 1 Patent Document 2, and Patent Document 3 disclose that a via is formed in a region of an optical waveguide, with the common problem of reducing optical loss by bringing a chip and a mirror close to each other.
  • Patent Document 4 Patent Document 5, and Patent Document 6, although there is a description of mounting an optical chip, the above points are not disclosed and are only a reference level.
  • Patent Documents 1 to 6 are listed.
  • Patent No. 4523970 PCT International Publication WO 2006/012195
  • Japanese Patent No. 3731542 Japanese Patent Laid-Open No. 2003-215371
  • the object of the present invention is to solve the problems in the prior art (the distance between the chip and the mirror after bonding is long, the bonding between gold is insufficient in mechanical strength, and the chemical damage to the optical waveguide). There is.
  • Solder plating is formed on the surface of the electrode pad on the electric board, On the electric substrate, the optical waveguide layer is formed so as to cover it, but the optical waveguide layer above the portion plated with solder is removed and exposed.
  • the problems in the prior art are solved (the distance between the chip and the mirror after the bonding is reduced, the solid metal bonding with solder is possible, the plating is omitted, and the damage to the optical waveguide is suppressed).
  • FIG. 1 is a diagram illustrating the formation of an electrical communication via in the prior art.
  • FIG. 2 is a diagram illustrating the formation of an electrical communication via in the prior art.
  • FIG. 3 is a diagram showing a configuration of electrical communication between an element or an optical chip and an electrical substrate in the prior art.
  • FIG. 4 is a diagram for explaining the formation of an electrical communication via in the present invention.
  • FIG. 5 is a diagram illustrating the formation of an electrical communication via in the present invention.
  • FIG. 6 is a diagram showing a configuration of electrical communication between the element or optical chip and the electrical substrate in the present invention.
  • FIG. 7 is a diagram showing experimental results to which the present invention is applied.
  • 4 and 5 are diagrams for explaining the formation of the electrical communication via in the present invention.
  • a resist pattern is formed as in (7).
  • a resist pattern is prepared above the electrode pad on the electric substrate.
  • solder is formed on the electrode pad as shown in (8).
  • the surface of the electrode pad is plated with solder according to the resist pattern.
  • the solder By electrolytic plating, the solder can be formed thin or thick, and can be adjusted to various thicknesses.
  • the resist is peeled off as in (9).
  • the prepared resist pattern is removed.
  • the seed layer is removed as in (10).
  • the process enters the stage of forming a multilayer structure in which the electric substrate and the optical waveguide layer are laminated.
  • an optical waveguide layer is formed as in (11).
  • an optical waveguide layer is formed on the electric substrate so as to cover a portion where the solder is plated.
  • a part of the layer of the optical waveguide is removed to form a via hole.
  • the layer of the optical waveguide above the portion plated with solder is removed, and the portion plated with solder is exposed.
  • the seed layer forming process and plating that are performed in the prior art are omitted.
  • a so-called conformal via is formed instead of the conventional filled via.
  • the space of conformal via can be used, the distance between the chip and the mirror after bonding can be reduced as will be described later.
  • FIG. 6 is a diagram showing a configuration of electrical communication between the element or optical chip and the electrical substrate in the present invention.
  • the element or the optical chip has a stud (column), and the stud (column) is joined to the solder plated on the surface of the electrode pad on the electric substrate.
  • the stud (column) is inserted into the portion where the optical waveguide layer is removed, the plated solder is melted, and the electrode pad on the electric substrate and the tip of the inserted stud (column) are joined. .
  • solid metal bonding with solder is realized as a concrete structure.
  • the distance between the chip and the mirror after bonding can be greatly reduced because the stud (pillar) is accommodated in the space of the conformal via.
  • a light emitting body or a light receiving body that is in optical communication with the waveguide, and a stud (pillar) having a length reaching the solder-plated electrode on the electric substrate It is only necessary to prepare what has both.
  • the shape and the like of the “stud (pillar)” can be variously modified and applied by those skilled in the art and should be widely interpreted.
  • the thickness of the plated solder can be various in relation to the thickness of the optical waveguide layer formed, the length (height) of the stud (column) to be prepared, and the like. .
  • solder It may be possible to fill the conformal via with solder and set the thickness close to the filled via, such as by embedding a solder paste in the conformal via.
  • an optical waveguide laminated on an electric substrate (a core between an underclad layer and an overclad layer) may be laminated.
  • the laminated optical waveguide is set so that the layer of the optical waveguide above the portion plated with solder is removed in advance and the portion plated with solder is exposed by lamination. You may keep it.
  • the procedures (11) and (12) in the present invention can be integrated into one procedure, and the process can be shortened.
  • the thickness of the solder plating may be made relatively thin in addition to being relatively thin.
  • solder When the solder is melted and joined, the solder will melt and flow once, so it will be in the state shown in the figure according to the surface tension.
  • FIG. 7 is a diagram showing experimental results to which the present invention is applied.
  • a good metal joint was obtained by plating the surface of the electrode pad on the electric substrate with solder (in this case, Sn 100%) and mounting a gold stud (bump) thereon.
  • the resistance per bump is several tens of milliohms.
  • the resistance per bump was several ⁇ .

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Manufacturing & Machinery (AREA)
  • Optical Integrated Circuits (AREA)
  • Optical Couplings Of Light Guides (AREA)

Abstract

 【課題】 従来技術における問題点(接合後のチップ・ミラー間距離が長いこと、金同士の接合は機械的強度が不十分であること、光導波路への化学的ダメージ)を解決すること。 【解決手段】 電気基板と光導波路の層とが積層される多層構造において、光導波路の層を貫通する電気連絡用ビアとして用意される構造を形成する。電極パッドの表面にはんだをめっきする。それを覆って、光導波路の層を形成する。はんだがめっきされている部分の上方の光導波路の層を除去して、露出させる。さらに、光導波路と光学的に連絡する発光体または受光体と、スタッド(柱)との両方を有する、素子を準備する。スタッド(柱)を、光導波路の層が除去された部分に挿入して、めっきされているはんだを溶融させて、電気基板上の電極パッドと挿入されたスタッド(柱)の先端とを接合する。従来技術における問題点を解決する(接合後のチップ・ミラー間距離を縮める、はんだによる強固な金属接合が可能となる、めっきを省き光導波路へのダメージを抑制する)。

Description

電気基板と光導波路の層とが積層される多層構造において、光導波路の層を貫通する電気連絡用ビア
 本発明は、電気基板と光導波路の層とが積層される多層構造に関するものである。
 より具体的には、光導波路の層を貫通する電気連絡用ビアとして用意される構造を形成する技術に関する。
 電気基板と光導波路の層とが積層される多層構造が開発され工夫されている。
 光導波路と光学的に連絡して動作する発光体(VCSEL等)または受光体(PD等)を含む素子または光チップは、電気的な動作と連携するため、電気基板と電気的に連絡する必要がある。
 この点、光導波路の層を貫通する電気連絡用ビアが知られている。
 図1および図2は、従来技術における電気連絡用ビアの形成を説明する図である。
 図1と図2とは、続いているので注意されたい。
 電気基板は、絶縁層と導電層との組合せで成り立つため、(1)のように、絶縁層と銅配線とを形成する。
 従来技術では、(2)のように、絶縁層の一部を除去してビア穴を形成する。
 従来技術では、(3)のように、前処理してシード層を形成する。
 従来技術では、(4)のように、レジストパターンを形成する。
 従来技術では、(5)のように、形成したビア穴を充填した銅配線を形成する。
 このように異なる層にまで達するように形成される配線は、ビア(via)と呼ばれ、特にフィルドビア(filledvia)と呼ばれる。
 従来技術では、(6)のように、レジストパターンを剥離する。
 従来技術では、(7)のように、シード層を除去する。
 以降は、電気基板と光導波路の層とが積層される多層構造の形成の段階に入る。
 従来技術では、(8)のように、光導波路の層を形成する。
 コア内を光が伝播していくように、コアはアンダークラッドとオーバークラッドとによって囲まれている。
 コアとクラッドとでは、屈折率が異なる。
 従来技術では、(9)のように、光導波路の層の一部を除去してビア穴を形成する。
 従来技術では、(10)のように、前処理してシード層を形成する。
 このシード層の形成は、その後の銅めっきの際に、めっきが必要な部分へ電気が供給されるようにするためのものである。
 シード層は、一般的には無電解めっきによって行われる。この際に、無電解めっき液が銅配線の隙間に浸透してしまう。
 一般に、光導波路の材料の耐薬品性は低いため、薬品による処理時間を短くするなどの工夫をしている。
 よって、このようなプロセスは、可能であれば省略したい。
 従来技術では、(11)のように、レジストパターンを形成する。
 従来技術では、(12)のように、ビア穴への銅めっきを施して、ビア穴を充填した銅配線を形成する。
 ここでも、フィルドビア(filled via)を形成することになるが、後述するように、接合後のチップ・ミラー間距離が長くなってしまうという問題点につながる。
 従来技術では、(13)のように、形成されたフィルドビアの上面に金めっきする。
 電極パッドとしてのものである。
 金は、腐食されず電気的接点として優れた特性を有するが、後述するように、金同士の接合には機械的強度が不十分であるという問題点につながる。
 従来技術では、(14)のように、レジストパターンを剥離する。
 従来技術では、(15)のように、シード層を除去する。
 従来技術では、最後に、(16)のように、光導波路の層の一部を除去して、ミラーを設ける。
 面で発光する発光体(VCSEL等)、または、面で受光する受光体(PD等)と光学的な連絡をとるために、典型的には45度の光の方向変換をするためである。
 図3は、従来技術における素子または光チップと電気基板との電気連絡の構成を示す図である。
 素子または光チップは、スタッド(柱)を有しており、スタッド(柱)を、電気基板上の電極パッドとしての金めっきに接合する。
 金同士の圧着、押しつぶし等により、金同士の接合が形成されることになるが、接触する断面積も限られるため、機械的強度は不十分である。
 また、接触する断面積は、そこを流れる電流の電気抵抗にも影響する。
 また、スタッド(柱)の長さの分が残って、接合後のチップ・ミラー間距離は長いままである。
 チップ・ミラー間距離は、その距離が長いほど光の損失につながるため、可能な限り短い方がよい。
 また、ミラーによる方向変換誤差(例えば、45度±α度)があると、その距離が長いほど、発光体または受光体との位置決めが難しくなってしまう。
 特許文献1、特許文献2、および、特許文献3は、チップとミラーとを近づけて光損失を少なくするという共通の課題をもち、光導波路の領域にビアを形成することが開示されている。
 しかし、後述する本発明の特徴とするところの「光導波路の一部を除去してビアを形成する」という要点についての記載はない。
 特許文献4、特許文献5、および、特許文献6は、光チップの実装についての記述があるものの、上記の要点は開示がなく、参考程度にすぎない。
 以下、特許文献1~6を列挙する。
特許第4523970号(PCT国際公開 WO2006/012195)(日本国へ国内段階移行後の国内公表 特表2008-500591) 特開2008-281816 特開平7-159658 特許第3731542号(特開2003-215371) 特開2009-180861 特開2005-195651
 本発明の目的は、従来技術における問題点(接合後のチップ・ミラー間距離が長いこと、金同士の接合は機械的強度が不十分であること、光導波路への化学的ダメージ)を解決することにある。
 方法の特徴としては、
 電気基板上の電極パッドの上方に、レジストパターンを準備し、
 レジストパターンに従って、電極パッドの表面にはんだをめっきし、
 準備されたレジストパターンを除去し、
 電気基板上について、はんだがめっきされている部分を覆って、光導波路の層を形成し、
 はんだがめっきされている部分の上方の光導波路の層を除去して、はんだがめっきされている部分を露出させる。
 構造の特徴としては、
 電気基板上の電極パッドの表面に、はんだのめっきが形成されていて、
 電気基板上について、光導波路の層が覆って形成されているが、はんだがめっきされている部分の上方の光導波路の層が除去されて露出している。
 本発明に従うことで、従来技術における問題点を解決する(接合後のチップ・ミラー間距離を縮める、はんだによる強固な金属接合が可能となる、めっきを省き光導波路へのダメージを抑制する)。
図1は、従来技術における電気連絡用ビアの形成を説明する図である。(図1と図2とは、続いているので注意されたい。) 図2は、従来技術における電気連絡用ビアの形成を説明する図である。(図1と図2とは、続いているので注意されたい。) 図3は、従来技術における素子または光チップと電気基板との電気連絡の構成を示す図である。 図4は、本発明における電気連絡用ビアの形成を説明する図である。(図4と図5とは、続いているので注意されたい。) 図5は、本発明における電気連絡用ビアの形成を説明する図である。(図4と図5とは、続いているので注意されたい。) 図6は、本発明における素子または光チップと電気基板との電気連絡の構成を示す図である。 図7は、本発明を適用した実験結果を示す図である。
 図4および図5は、本発明における電気連絡用ビアの形成を説明する図である。
 図4と図5とは、続いているので注意されたい。
 (1)から(6)までは、従来技術における手順(図1および図2)と共通の手順を採用することができる。
 従って、重複することになるので、説明を省略する。
 本発明では、(7)のように、レジストパターンを形成する。
 すなわち、電気基板上の電極パッドの上方に、レジストパターンを準備する。
 本発明では、(8)のように、電極パッド上にはんだを形成する。
 すなわち、レジストパターンに従って、電極パッドの表面にはんだをめっきする。
 電解めっきによって、はんだを薄く形成することも、厚く形成することも可能であり、様々な厚さに調整することができる。
 このことで、はんだによる強固な金属接合が可能となる。
 本発明では、(9)のように、レジストを剥離する。
 すなわち、準備されたレジストパターンを除去する。
 本発明では、(10)のように、シード層を除去する。
 以降は、電気基板と光導波路の層とが積層される多層構造の形成の段階に入る。
 本発明では、(11)のように、光導波路の層を形成する。
 すなわち、電気基板上について、はんだがめっきされている部分を覆って、光導波路の層を形成する。
 本発明では、(12)のように、光導波路の層の一部を除去してビア穴を形成する。
 すなわち、はんだがめっきされている部分の上方の光導波路の層を除去して、はんだがめっきされている部分を露出させる。
 従来技術で行われているところのシード層形成工程およびめっきが省かれている。
 当然に、光導波路への化学的ダメージが及ぶことはない。
 本発明では、従来技術のフィルドビア(filledvia)ではなく、いわゆるコンフォーマルビア(conformalvia)が形成されることになる。
 コンフォーマルビア(conformal via)の空間を利用できるので、後述するように、接合後のチップ・ミラー間距離を縮めることができる。
 最後に、(13)のように、光導波路の層の一部を除去して、ミラーを設ける。
 図6は、本発明における素子または光チップと電気基板との電気連絡の構成を示す図である。
 素子または光チップは、スタッド(柱)を有しており、スタッド(柱)を、電気基板上の電極パッドの表面にめっきされているはんだに接合する。
 スタッド(柱)を光導波路の層が除去された部分に挿入し、めっきされているはんだを溶融させて、電気基板上の電極パッドと挿入されたスタッド(柱)の先端とを接合すればよい。
 ここに、はんだによる強固な金属接合が、具体的な構造として実現に至る。
 また、接合後のチップ・ミラー間距離は、コンフォーマルビア(conformal via)の空間を利用して、その中にスタッド(柱)が収まっているため、大幅に縮めることができる。
 このような構造を実現するためには、素子として、導波路と光学的に連絡する発光体または受光体と、電気基板上のはんだめっきされている電極にまで達する長さのあるスタッド(柱)との両方を有するものが準備されていればよい。
 言い換えると、コンフォーマルビアのビア底を利用していると言える。
 かかる趣旨において、「スタッド(柱)」の形状等は、当業者であれば様々な改変・応用が可能であって、広く解釈されて然るべきである。
 めっきされているはんだの厚みは、形成されている光導波路の層の厚みや、準備すべきスタッド(柱)の長さ(高さ)等との関係において、様々なものを採用することができる。
 コンフォーマルビアの中へはんだペーストを埋め込むことによる等、コンフォーマルビアをはんだで埋めて、フィルドビアに近い厚みに設定してしまうことも考えられるであろう。
 しかし、はんだの溶融による接合の際に、はんだが(熱膨張などで)あふれてショートを生じてしまうリスクがある。
 適量のはんだペーストをビアの中に供給することも容易なことではない。
 この点、めっきを利用することの優位性がある。
 例えば、光導波路の層を形成するにあたっては、電気基板上に(アンダークラッド層とオーバークラッド層との間に、コアが)ラミネートされた光導波路を積層するようにしてもよい。
 さらには、ラミネートされた光導波路が、予め、はんだがめっきされている部分の上方の光導波路の層が除去されていて、積層によって、はんだがめっきされている部分が露出されるように、設定しておいてもよい。
 ラミネートされた光導波路を利用すれば、本発明における(11)と(12)との手順を、一つの手順に集約することができ、工程を短縮することができる。
 ラミネートされた光導波路であれば、アンダークラッド→コア→オーバークラッドと光硬化樹脂(等)を積層していくものに比較して相対的に薄いものが入手可能である。
 ラミネートされた光導波路を利用する場合には、相対的に薄いことにあわせて、はんだめっきの厚さを相対的に薄くすればよい。
 光硬化樹脂を積層していく場合には、はんだめっきの厚さを相対的に厚くすることも可能である。
 はんだが溶融して接合されている状態は、はんだが溶融して一旦流動することになるので、表面張力に従って例えば図示のような状態になっているであろう。
 このような状態を見れば、本発明の構造自体も新規であると言うことができる。
 グラフ中のプロットの分布から、光の損出の改善効果を良好であることが読み取れる。
 図7は、本発明を適用した実験結果を示す図である。
 電気基板上の電極パッドの表面にはんだ(この場合はSn100%)をめっきし、その上に金スタッド(バンプ)を搭載することにより、良好な金属接合が得られた。
 1バンプ当たりの抵抗は数十ミリΩである。
 なお、金同士の接合を行ったものでは、1バンプ当たりの抵抗が数Ωであった。

Claims (8)

  1.  電気基板と光導波路の層とが積層される多層構造において、光導波路の層を貫通する電気連絡用ビアとして用意される構造を形成する方法であって、
     電気基板上の電極パッドの上方に、レジストパターンを準備するステップと、
     レジストパターンに従って、電極パッドの表面にはんだをめっきするステップと、
     準備されたレジストパターンを除去するステップと、
     電気基板上について、はんだがめっきされている部分を覆って、光導波路の層を形成するステップと、
     はんだがめっきされている部分の上方の光導波路の層を除去して、はんだがめっきされている部分を露出させるステップと、を有する、
     方法。
  2.  さらに、
     光導波路と光学的に連絡する発光体または受光体と、電気基板上のはんだめっきされている電極にまで達する長さのあるスタッド(柱)との両方を有する、素子を準備するステップと、
     スタッド(柱)を、光導波路の層が除去された部分に挿入するステップと、
     めっきされているはんだを溶融させて、電気基板上の電極パッドと挿入されたスタッド(柱)の先端とを接合するステップとを有する、
     請求項1に記載の方法。
  3.  電気基板上について、はんだがめっきされている部分を覆って、光導波路の層を形成するステップが、
     電気基板上に(アンダークラッド層とオーバークラッド層との間に、コアが)ラミネートされた光導波路を積層することによる、
     請求項1に記載の方法。
  4.  ラミネートされた光導波路が、
     予め、はんだがめっきされている部分の上方の光導波路の層が除去されていて、積層によって、はんだがめっきされている部分が露出されるように、設定されている、
     請求項3に記載の方法。
  5.  電気基板上について、はんだがめっきされている部分を覆って、光導波路の層を形成するステップが、
     光硬化樹脂を積層することによる、
     請求項1に記載の方法。
  6.  電気基板と光導波路の層とが積層される多層構造において形成されている、光導波路の層を貫通する電気連絡用ビアとして用意される構造であって、
     電気基板上の電極パッドの表面に、はんだのめっきが形成されていて、
     電気基板上について、光導波路の層が覆って形成されているが、はんだがめっきされている部分の上方の光導波路の層が除去されて露出している、
     電気連絡用ビアとして用意される構造。
  7.  電気基板と光導波路の層とが積層される多層構造において形成されている、光導波路の層を貫通する電気連絡用ビアとして用意される構造として、
     電気基板上の電極パッドの表面に、はんだのめっきが形成されていて、
     電気基板上について、光導波路の層が覆って形成されているが、はんだがめっきされている部分の上方の光導波路の層が除去されて露出していたところに、
     光導波路と光学的に連絡する発光体または受光体と、電気基板上のはんだめっきされている電極にまで達する長さのあるスタッド(柱)との両方を有する、素子が接合されていて、
     スタッド(柱)が、光導波路の層が除去されて露出している部分に挿入されていて、
     めっきされていたはんだが溶融して、電気基板上の電極パッドと挿入されたスタッド(柱)の先端とが接合されている、
     電気連絡用ビアによって接合されている構造。
  8.  電気基板と光導波路の層とが積層される多層構造において形成されている、光導波路の層を貫通する電気連絡用ビアとして用意される構造を有していて、
     電気基板上の電極パッドの表面に、はんだのめっきが形成されていて、
     電気基板上について、光導波路の層が覆って形成されているが、はんだがめっきされている部分の上方の光導波路の層が除去されて露出していて、
     光導波路と光学的に連絡する発光体または受光体と、電気基板上のはんだめっきされている電極にまで達する長さのあるスタッド(柱)との両方を有する、光チップが接合されていて、
     スタッド(柱)が、光導波路の層が除去されて露出している部分に挿入されて、めっきされていたはんだが溶融して、電気基板上の電極パッドと挿入されたスタッド(柱)の先端とが接合されて、光チップと電気基板との間の電気連絡が形成されている、
     光チップアセンブリ。
PCT/JP2013/078242 2012-11-22 2013-10-17 電気基板と光導波路の層とが積層される多層構造において、光導波路の層を貫通する電気連絡用ビア WO2014080709A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
US14/646,856 US9354408B2 (en) 2012-11-22 2013-10-17 Via for electrical contact passing through layers of optical waveguide in multilayer structure including electrical substrate and laminated layers of optical waveguide
US15/141,486 US9772462B2 (en) 2012-11-22 2016-04-28 Via for electrical contact passing through layers of optical waveguide in multilayer structure including electrical substrate and laminated layers of optical waveguide

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2012-256626 2012-11-22
JP2012256626 2012-11-22

Related Child Applications (2)

Application Number Title Priority Date Filing Date
US14/646,856 A-371-Of-International US9354408B2 (en) 2012-11-22 2013-10-17 Via for electrical contact passing through layers of optical waveguide in multilayer structure including electrical substrate and laminated layers of optical waveguide
US15/141,486 Division US9772462B2 (en) 2012-11-22 2016-04-28 Via for electrical contact passing through layers of optical waveguide in multilayer structure including electrical substrate and laminated layers of optical waveguide

Publications (1)

Publication Number Publication Date
WO2014080709A1 true WO2014080709A1 (ja) 2014-05-30

Family

ID=50775898

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2013/078242 WO2014080709A1 (ja) 2012-11-22 2013-10-17 電気基板と光導波路の層とが積層される多層構造において、光導波路の層を貫通する電気連絡用ビア

Country Status (2)

Country Link
US (2) US9354408B2 (ja)
WO (1) WO2014080709A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016206377A (ja) * 2015-04-21 2016-12-08 新光電気工業株式会社 光導波路装置及びその製造方法

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018163186A (ja) * 2017-03-24 2018-10-18 京セラ株式会社 光回路基板
US10553678B2 (en) 2017-11-02 2020-02-04 International Business Machines Corporation Vertically stacked dual channel nanosheet devices
US10546925B2 (en) 2017-11-02 2020-01-28 International Business Machines Corporation Vertically stacked nFET and pFET with dual work function
US10381438B2 (en) 2017-11-02 2019-08-13 International Business Machines Corporation Vertically stacked NFETS and PFETS with gate-all-around structure
US10598874B2 (en) 2017-11-02 2020-03-24 International Business Machines Corporation Fabrication method of high aspect ratio solder bumping with stud bump and injection molded solder, and flip chip joining with the solder bump
US10754070B2 (en) 2018-12-05 2020-08-25 International Business Machines Corporation Microlens array assembling process
US10690867B1 (en) * 2019-02-12 2020-06-23 International Business Machines Corporation Optical device with adhesive connection of recess or side protrusion

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001196643A (ja) * 2000-01-11 2001-07-19 Toppan Printing Co Ltd 光・電気素子搭載用チップキャリア及びその実装方法並びに光・電気配線基板及びその製造方法並びに実装基板
WO2007139155A1 (ja) * 2006-05-30 2007-12-06 Sumitomo Bakelite Co., Ltd. 光素子実装用基板、光回路基板及び光素子実装基板

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06167622A (ja) 1992-11-30 1994-06-14 Kyocera Corp 光素子用回路基板及びその製造方法
JPH07159658A (ja) 1993-12-07 1995-06-23 Nippon Telegr & Teleph Corp <Ntt> 光導波路−光素子結合構造およびその製造方法
JP4538949B2 (ja) 2000-12-06 2010-09-08 凸版印刷株式会社 光部品搭載用基板製造方法
JP3846284B2 (ja) 2001-11-26 2006-11-15 株式会社トッパンNecサーキットソリューションズ 光導波路の製造方法
JP2005084126A (ja) 2003-09-04 2005-03-31 Ngk Spark Plug Co Ltd 光電気複合基板、光導波路、及び光学素子付光導波路
JP2005195651A (ja) 2003-12-26 2005-07-21 Internatl Business Mach Corp <Ibm> 光接続基板、光伝送システム、及び製造方法
US7369718B2 (en) 2004-01-23 2008-05-06 Intel Corporation Package substrate pattern to accommodate optical waveguide
US8205121B2 (en) 2007-03-21 2012-06-19 International Business Machines Corporation Reducing overpolling of data in a data processing system
JP5064109B2 (ja) 2007-05-11 2012-10-31 新光電気工業株式会社 光導波路及びその製造方法、並びに光電気混載基板及びその製造方法
JP5058006B2 (ja) 2008-01-30 2012-10-24 京セラ株式会社 光伝送基板の製造方法
JP5461897B2 (ja) * 2009-06-19 2014-04-02 新光電気工業株式会社 光導波路積層配線基板及びその製造方法と実装構造
JP2013093345A (ja) * 2011-10-24 2013-05-16 Hitachi Ltd 光モジュールおよび多層基板

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001196643A (ja) * 2000-01-11 2001-07-19 Toppan Printing Co Ltd 光・電気素子搭載用チップキャリア及びその実装方法並びに光・電気配線基板及びその製造方法並びに実装基板
WO2007139155A1 (ja) * 2006-05-30 2007-12-06 Sumitomo Bakelite Co., Ltd. 光素子実装用基板、光回路基板及び光素子実装基板

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016206377A (ja) * 2015-04-21 2016-12-08 新光電気工業株式会社 光導波路装置及びその製造方法

Also Published As

Publication number Publication date
US20150338589A1 (en) 2015-11-26
US9772462B2 (en) 2017-09-26
US20160246017A1 (en) 2016-08-25
US9354408B2 (en) 2016-05-31

Similar Documents

Publication Publication Date Title
WO2014080709A1 (ja) 電気基板と光導波路の層とが積層される多層構造において、光導波路の層を貫通する電気連絡用ビア
JP5010737B2 (ja) プリント配線板
CN102054710B (zh) 无核层封装基板的制法
JP2001257453A (ja) 配線基板、半導体装置及びそれらの製造方法
TW200847348A (en) Wiring board and its fabricating method
JPWO2009044863A1 (ja) モジュール、配線板、及びモジュールの製造方法
KR102186148B1 (ko) 임베디드 기판 및 임베디드 기판의 제조 방법
US9941237B2 (en) Semiconductor device and method for making semiconductor device
US20140353018A1 (en) Interlayer connection substrate and its manufacturing method
JP2016021534A (ja) プリント配線板およびその製造方法
JP2018018936A (ja) 配線基板
JP2006237637A (ja) プリント配線板及びその製造方法
US10548229B2 (en) Method for producing a foil arrangement and corresponding foil arrangement
JPH11204939A (ja) 多層回路基板及びその製造方法
US20160353576A1 (en) Electronic component built-in substrate and electronic device
JP2015226013A (ja) プリント配線板およびその製造方法
JP5705565B2 (ja) 実装構造体
TW200830498A (en) Manufacturing method for integrating passive component within substrate
JP2008177619A (ja) チップキャリア及び半導体装置並びにチップキャリアの製造方法
JP2013211426A (ja) 部品内蔵配線板、及びその製造方法
JP2016100352A (ja) プリント配線板およびその製造方法
JP2009212160A (ja) 配線基板およびその製造方法
JP2002232133A (ja) 基板の接続方法および接続構造並びに多層基板
JP2005229138A (ja) 配線基板
TW201242462A (en) Method for manufacturing wiring board for mounting electronic component, wiring board for mounting electronic component, and method for manufacturing wiring board having an electronic component

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 13856393

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

WWE Wipo information: entry into national phase

Ref document number: 14646856

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: JP

122 Ep: pct application non-entry in european phase

Ref document number: 13856393

Country of ref document: EP

Kind code of ref document: A1