JP2013211426A - 部品内蔵配線板、及びその製造方法 - Google Patents
部品内蔵配線板、及びその製造方法 Download PDFInfo
- Publication number
- JP2013211426A JP2013211426A JP2012080928A JP2012080928A JP2013211426A JP 2013211426 A JP2013211426 A JP 2013211426A JP 2012080928 A JP2012080928 A JP 2012080928A JP 2012080928 A JP2012080928 A JP 2012080928A JP 2013211426 A JP2013211426 A JP 2013211426A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- electronic component
- wiring layer
- insulating layer
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
- H01L2224/92—Specific sequence of method steps
- H01L2224/921—Connecting a surface with connectors of different types
- H01L2224/9212—Sequential connecting processes
- H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
- H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Abstract
【解決方法】電子部品を実装する第2の配線層の下方に位置する第1の絶縁層に対し、電子部品の直下に位置する領域において、第2の配線層の開口部と連通するようにして溝部を形成し、この溝部を案内溝として、電子部品と第2の配線層との隙間に樹脂を充填する。
【選択図】図1
Description
相対向して配置される少なくとも第1の配線層、第2の配線層及び第3の配線層と、
前記第1の配線層及び前記第2の配線層間に配設された第1の絶縁層、並びに前記第2の配線層及び前記第3の配線層間に配設された第2の絶縁層と、
前記第2の絶縁層中に埋設され、前記第2の配線層と電極端子を介して電気的に接続するようにして実装された電子部品と、
前記少なくとも第1の配線層、第2の配線層及び第3の配線層を電気的に接続するための層間接続体と、
前記電子部品と前記第2の配線層との隙間に充填された樹脂とを具え、
前記第1の絶縁層の、前記電子部品の直下に位置する領域において、前記第2の配線層の開口部と連通するようにして溝部が形成されていることを特徴とする、部品内蔵配線板に関する。
第1の絶縁層を介して第1の配線層及び第2の配線層が相対向して配置された両面配線基板を形成する工程と、
前記第2の配線層の開口部と連通するようにして前記第1の絶縁層に溝部を形成する工程と、
前記第2の配線層に、前記溝部と対向するように、電極端子を介して電子部品を電気的に接続して実装する工程と、
絶縁層部材上に少なくとも第3の配線層が形成されてなる少なくとも1つの配線基板を形成する工程と、
前記電子部品が実装された前記両面配線基板と前記少なくとも1つの配線基板とを積層し、加熱下加圧することにより、前記絶縁層部材を流動化させ、少なくとも前記電子部品を前記絶縁層部材が流動固化してなる第2の絶縁層中に埋設するとともに、前記絶縁層部材の樹脂を前記電子部品と前記第2の配線層との隙間に充填する工程と、
を具えることを特徴とする、部品内蔵配線板の製造方法である。
前記第2の配線層の開口部と連通するようにして前記第1の絶縁層に溝部を形成する工程と、
前記第2の配線層に、前記溝部と対向するように、電極端子を介して電子部品を電気的に接続して実装する工程と、
前記電子部品と前記第2の配線層との隙間にアンダーフィル樹脂を充填する工程と、
絶縁層部材上に少なくとも第3の配線層が形成されてなる少なくとも1つの配線基板を形成する工程と、
前記電子部品が実装された前記両面配線基板と前記少なくとも1つの配線基板とを積層し、加熱下加圧することにより、前記絶縁層部材を流動化させ、少なくとも前記電子部品を前記絶縁層部材が流動固化してなる第2の絶縁層中に埋設する工程と、
を具えることを特徴とする、部品内蔵配線板の製造方法である。
図1は、本実施形態の部品内蔵配線板の概略構成を示す断面図である。
図1に示すように、本実施形態の部品内蔵配線板10は、第1の配線層11及び第2の配線層12を有し、これらの間に第1の絶縁層21が配設されている。また、第2の絶縁層12の上方には、第2の絶縁層22を介して第3の配線層13が配設されている。第2の配線層12には、ICチップなどの半導体チップ、あるいはバイパスコンデンサ、インダクタ、フィルタ、ダンピング抵抗などの受動型電子部品等から構成される電子部品41がはんだボール42を介して電気的に接続されている。なお、第2の配線層12の、電子部品41がはんだボール42を介して電気的に接続された箇所は、いわゆるパッド12Aを構成する。
図6は、本実施形態の部品内蔵配線板の概略構成を示す断面図である。
本実施形態の部品内蔵配線板60は、電子部品41及び第2の配線層12間の隙間において、第2の絶縁層22を構成する樹脂の代わりにアンダーフィル樹脂が充填されている点で第1の実施形態における部品内蔵配線板10と相違し、その他の構成は、当該部品内蔵配線板10と同様である。なお、図6において、類似あるいは同一の構成要素については同一の参照符号を用いている。
本実施形態では、第1の実施形態の部品内蔵配線板10の製造方法について説明する。図7〜図10は、本実施形態の製造方法を概略的に説明する工程図である。
本実施形態では、第2の実施形態の部品内蔵配線板60の製造方法について説明する。図11は、本実施形態の製造方法を概略的に説明する工程図である。
11 第1の配線層
12 第2の配線層
13 第3の配線層
14 第4の配線層
15 第5の配線層
16 第6の配線層
17 第7の配線層
18 第8の配線層
21 第1の絶縁層
22 第2の絶縁層
23 第3の絶縁層
31 第1の導電性バンプ
32 第2の導電性バンプ
33 第3の導電性バンプ
34 第4の導電性バンプ
35 第5の導電性バンプ
36 第6の導電性バンプ
37 第7の導電性バンプ
41 電子部品
42 はんだボール
51 溝部
62 アンダーフィル樹脂
Claims (10)
- 相対向して配置される少なくとも第1の配線層、第2の配線層及び第3の配線層と、
前記第1の配線層及び前記第2の配線層間に配設された第1の絶縁層、並びに前記第2の配線層及び前記第3の配線層間に配設された第2の絶縁層と、
前記第2の絶縁層中に埋設され、前記第2の配線層と電極端子を介して電気的に接続するようにして実装された電子部品と、
前記少なくとも第1の配線層、第2の配線層及び第3の配線層を電気的に接続するための層間接続体と、
前記電子部品と前記第2の配線層との隙間に充填された樹脂とを具え、
前記第1の絶縁層の、前記電子部品の直下に位置する領域において、前記第2の配線層の開口部と連通するようにして溝部が形成されていることを特徴とする、部品内蔵配線板。 - 前記樹脂は、前記第2の絶縁層を構成する樹脂であることを特徴とする、請求項1に記載の部品内蔵配線板。
- 前記樹脂は、アンダーフィル樹脂であることを特徴とする、請求項1又は2に記載の部品内蔵配線板。
- 前記溝部は、前記領域の外縁部から中心部にかけて形成されていることを特徴とする、請求項1〜3のいずれか一に記載の部品内蔵配線板。
- 前記溝部は、その深さが、前記領域の外縁部から中心部にかけて大きくなっていることを特徴とする、請求項4に記載の部品内蔵配線板。
- 第1の絶縁層を介して第1の配線層及び第2の配線層が相対向して配置された両面配線基板を形成する工程と、
前記第2の配線層の開口部と連通するようにして前記第1の絶縁層に溝部を形成する工程と、
前記第2の配線層に、前記溝部と対向するように、電極端子を介して電子部品を電気的に接続して実装する工程と、
絶縁層部材上に少なくとも第3の配線層が形成されてなる少なくとも1つの配線基板を形成する工程と、
前記電子部品が実装された前記両面配線基板と前記少なくとも1つの配線基板とを積層し、加熱下加圧することにより、前記絶縁層部材を流動化させ、少なくとも前記電子部品を前記絶縁層部材が流動固化してなる第2の絶縁層中に埋設するとともに、前記絶縁層部材の樹脂を前記電子部品と前記第2の配線層との隙間に充填する工程と、
を具えることを特徴とする、部品内蔵配線板の製造方法。 - 第1の絶縁層を介して第1の配線層及び第2の配線層が相対向して配置された両面配線基板を形成する工程と、
前記第2の配線層の開口部と連通するようにして前記第1の絶縁層に溝部を形成する工程と、
前記第2の配線層に、前記溝部と対向するように、電極端子を介して電子部品を電気的に接続して実装する工程と、
前記電子部品と前記第2の配線層との隙間にアンダーフィル樹脂を充填する工程と、
絶縁層部材上に少なくとも第3の配線層が形成されてなる少なくとも1つの配線基板を形成する工程と、
前記電子部品が実装された前記両面配線基板と前記少なくとも1つの配線基板とを積層し、加熱下加圧することにより、前記絶縁層部材を流動化させ、少なくとも前記電子部品を前記絶縁層部材が流動固化してなる第2の絶縁層中に埋設する工程と、
を具えることを特徴とする、部品内蔵配線板の製造方法。 - 前記溝部は、前記第2の配線層の、前記電子部品の直下に位置する領域の外縁部から中心部にかけて形成することを特徴とする、請求項6又は7に記載の部品内蔵配線板の製造方法。
- 前記溝部は、その深さが、前記領域の外縁部から中心部にかけて大きくすることを特徴とする、請求項8に記載の部品内蔵配線板の製造方法。
- 前記溝部は、レーザ加工によって形成することを特徴とする、請求項6〜9のいずれか一に記載の部品内蔵配線板の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012080928A JP2013211426A (ja) | 2012-03-30 | 2012-03-30 | 部品内蔵配線板、及びその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012080928A JP2013211426A (ja) | 2012-03-30 | 2012-03-30 | 部品内蔵配線板、及びその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2013211426A true JP2013211426A (ja) | 2013-10-10 |
Family
ID=49529015
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012080928A Pending JP2013211426A (ja) | 2012-03-30 | 2012-03-30 | 部品内蔵配線板、及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2013211426A (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10049972B2 (en) | 2014-11-17 | 2018-08-14 | Shinko Electric Industries Co., Ltd. | Wiring board, electronic component device, method for manufacturing wiring board, and method for manufacturing electronic component device |
WO2022007272A1 (zh) * | 2019-07-07 | 2022-01-13 | 深南电路股份有限公司 | 埋入式电路板及其制作方法 |
US11272620B2 (en) | 2020-07-07 | 2022-03-08 | Shennan Circuits Co., Ltd. | Embedded circuit board, mobile terminal, and method for manufacturing embedded circuit board |
US11452211B2 (en) | 2020-07-07 | 2022-09-20 | Shennan Circuits Co., Ltd. | Embedded circuit board and method of manufacturing same |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006041000A (ja) * | 2004-07-23 | 2006-02-09 | Cmk Corp | 部品内蔵型プリント配線板及びその製造方法 |
WO2008111345A1 (ja) * | 2007-03-09 | 2008-09-18 | Nec Corporation | 電子機器及び電子機器の製造方法 |
JP2009252942A (ja) * | 2008-04-04 | 2009-10-29 | Dainippon Printing Co Ltd | 部品内蔵配線板、部品内蔵配線板の製造方法 |
-
2012
- 2012-03-30 JP JP2012080928A patent/JP2013211426A/ja active Pending
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006041000A (ja) * | 2004-07-23 | 2006-02-09 | Cmk Corp | 部品内蔵型プリント配線板及びその製造方法 |
WO2008111345A1 (ja) * | 2007-03-09 | 2008-09-18 | Nec Corporation | 電子機器及び電子機器の製造方法 |
JP2009252942A (ja) * | 2008-04-04 | 2009-10-29 | Dainippon Printing Co Ltd | 部品内蔵配線板、部品内蔵配線板の製造方法 |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10049972B2 (en) | 2014-11-17 | 2018-08-14 | Shinko Electric Industries Co., Ltd. | Wiring board, electronic component device, method for manufacturing wiring board, and method for manufacturing electronic component device |
WO2022007272A1 (zh) * | 2019-07-07 | 2022-01-13 | 深南电路股份有限公司 | 埋入式电路板及其制作方法 |
WO2022007278A1 (zh) * | 2019-07-07 | 2022-01-13 | 深南电路股份有限公司 | 埋入式电路板以及埋入式电路板的制作方法 |
US11272620B2 (en) | 2020-07-07 | 2022-03-08 | Shennan Circuits Co., Ltd. | Embedded circuit board, mobile terminal, and method for manufacturing embedded circuit board |
US11452211B2 (en) | 2020-07-07 | 2022-09-20 | Shennan Circuits Co., Ltd. | Embedded circuit board and method of manufacturing same |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9232657B2 (en) | Wiring substrate and manufacturing method of wiring substrate | |
US8238109B2 (en) | Flex-rigid wiring board and electronic device | |
TWI573229B (zh) | 配線基板 | |
JP5389770B2 (ja) | 電子素子内蔵印刷回路基板及びその製造方法 | |
JP2008177554A (ja) | 多層配線基板、及び多層配線基板埋込用の給電構造体 | |
JP2015106615A (ja) | プリント配線板、プリント配線板の製造方法 | |
US9313894B2 (en) | Wiring substrate and manufacturing method of wiring substrate | |
KR20080060167A (ko) | 전자 부품 내장 기판 | |
JP2013236039A (ja) | 半導体装置 | |
JP5106197B2 (ja) | 半導体装置およびその製造方法 | |
JP2009252942A (ja) | 部品内蔵配線板、部品内蔵配線板の製造方法 | |
JP4267660B2 (ja) | 多層配線基板及び素子搭載装置 | |
JP2013211426A (ja) | 部品内蔵配線板、及びその製造方法 | |
JP2004134679A (ja) | コア基板とその製造方法、および多層配線基板 | |
JP2009267149A (ja) | 部品内蔵配線板、部品内蔵配線板の製造方法 | |
JP2012147032A (ja) | 基板の製造方法 | |
JP7247046B2 (ja) | 配線基板及び配線基板の製造方法 | |
JP2010272563A (ja) | 部品内蔵配線板、部品内蔵配線板の製造方法 | |
KR20150065029A (ko) | 인쇄회로기판, 그 제조방법 및 반도체 패키지 | |
JP4172238B2 (ja) | 電子部品の実装構造 | |
JP2004327743A (ja) | 半田バンプ付き配線基板およびその製造方法 | |
JP5459134B2 (ja) | 半導体パッケージ内蔵配線板、及び半導体パッケージ内蔵配線板の製造方法 | |
CN108305864B (zh) | 端子 | |
JP2016127134A (ja) | 配線基板 | |
JP2014123592A (ja) | プリント配線板の製造方法及びプリント配線板 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20150129 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20151120 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20151201 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20160209 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20161130 |