JP2013211426A - 部品内蔵配線板、及びその製造方法 - Google Patents

部品内蔵配線板、及びその製造方法 Download PDF

Info

Publication number
JP2013211426A
JP2013211426A JP2012080928A JP2012080928A JP2013211426A JP 2013211426 A JP2013211426 A JP 2013211426A JP 2012080928 A JP2012080928 A JP 2012080928A JP 2012080928 A JP2012080928 A JP 2012080928A JP 2013211426 A JP2013211426 A JP 2013211426A
Authority
JP
Japan
Prior art keywords
wiring
electronic component
wiring layer
insulating layer
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2012080928A
Other languages
English (en)
Inventor
Kohei Ota
浩平 太田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Dai Nippon Printing Co Ltd
Original Assignee
Dai Nippon Printing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dai Nippon Printing Co Ltd filed Critical Dai Nippon Printing Co Ltd
Priority to JP2012080928A priority Critical patent/JP2013211426A/ja
Publication of JP2013211426A publication Critical patent/JP2013211426A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73201Location after the connecting process on the same surface
    • H01L2224/73203Bump and layer connectors
    • H01L2224/73204Bump and layer connectors the bump connector being embedded into the layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92Specific sequence of method steps
    • H01L2224/921Connecting a surface with connectors of different types
    • H01L2224/9212Sequential connecting processes
    • H01L2224/92122Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92125Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation

Abstract

【課題】電子部品を絶縁部材中に内蔵した部品内蔵配線板において、電子部品と、この電子部品を電気的に接続すべき配線との間に、これらを接続するはんだボールやピン等の電極端子のピッチ、並びに電子部品及び配線間の隙間の大きさに依存することなく、ボイドを発生せずに、樹脂を充填する。
【解決方法】電子部品を実装する第2の配線層の下方に位置する第1の絶縁層に対し、電子部品の直下に位置する領域において、第2の配線層の開口部と連通するようにして溝部を形成し、この溝部を案内溝として、電子部品と第2の配線層との隙間に樹脂を充填する。
【選択図】図1

Description

本発明は、携帯電話機器の分野や電子機器の分野において好適に用いることのできる部品内蔵配線板及びその製造方法に関する。
近年の電子機器の高性能化・小型化の流れの中、回路部品の高密度化、高機能化が一層求められている。かかる観点より、回路部品を搭載したモジュールにおいても、高密度化、高機能化への対応が要求されている。
例えば、特許文献1には、電気絶縁層と、この電気絶縁層の両表面に一体化された配線と、これら配線間を接続するビアとを含み、電気絶縁層の内部に、電子部品(半導体部品、チップ部品等の能動素子及び/又は受動素子)が埋め込まれた部品内蔵配線板が開示されている。上記電子部品は、上記配線の少なくとも一方にはんだボールやピン等によって電気的に接続されるが、この際、電子部品と配線との間には、例えば上記電気絶縁層を構成する樹脂やアンダーフィルと呼ばれる樹脂が流入され、電子部品と配線との間を接続しているはんだボールやピン等を保護し、電子部品と配線との電気的接続を確実なものとしている。
しかしながら、上述したように、近年においては回路基板を搭載したモジュールの高密度化が求められている。したがって、上述のような部品内蔵配線板においても高密度化が求められ、内蔵する電子部品の大きさも狭小化し、部品内蔵配線板の高さも低くなる傾向がある。このため、電子部品と配線とを電気的に接続するはんだボールやピンの大きさ及びピッチも狭小化し、さらには電子部品と配線との間の隙間も狭小化する傾向にある。結果として、上述のような樹脂を電子部品と配線との間に均一に充填することができないという問題が生じていた。
一方、部品内蔵配線板に内蔵する電子部品を狭小化しないような場合においても、電子部品を配線に接続するはんだボールやピンの数が増大すると、必然的にそれらピッチが狭小化するため、上述のような樹脂を、電子部品と配線との間に均一に充填することができないという問題が生じていた。
上述のように、電子部品と配線との間に樹脂が均一に充填されない場合、当該樹脂中にボイドが発生する。このようなボイドがあると、例えば、吸湿状態において上記樹脂が再リフローされた場合、ボイドに溜まった水蒸気が膨張して層間剥離、すなわち電子部品と配線との接合を破断してしまう場合がある。
特開2003−197849号
本発明は、電子部品を絶縁部材中に内蔵した部品内蔵配線板において、電子部品と、この電子部品を電気的に接続すべき配線との間に、これらを接続するはんだボールやピン等の電極端子のピッチ、並びに電子部品及び配線間の隙間の大きさに依存することなく、ボイドを発生せずに、樹脂を充填することを目的とする。
上記目的を達成すべく、本発明は、
相対向して配置される少なくとも第1の配線層、第2の配線層及び第3の配線層と、
前記第1の配線層及び前記第2の配線層間に配設された第1の絶縁層、並びに前記第2の配線層及び前記第3の配線層間に配設された第2の絶縁層と、
前記第2の絶縁層中に埋設され、前記第2の配線層と電極端子を介して電気的に接続するようにして実装された電子部品と、
前記少なくとも第1の配線層、第2の配線層及び第3の配線層を電気的に接続するための層間接続体と、
前記電子部品と前記第2の配線層との隙間に充填された樹脂とを具え、
前記第1の絶縁層の、前記電子部品の直下に位置する領域において、前記第2の配線層の開口部と連通するようにして溝部が形成されていることを特徴とする、部品内蔵配線板に関する。
本発明によれば、電子部品が実装される第2の配線層に対して、当該第2の配線層を貫通するようにして、その下方に配設された第1の絶縁部材に対して溝部を形成するようにしている。したがって、上記溝部が案内溝として機能するので、はんだボールやピン等の電極端子のピッチ、並びに電子部品及び配線間の隙間の大きさに依存することなく電子部品及び第2の配線間の隙間に、樹脂が毛細管現象によって簡易に流入するようになる。
したがって、電子部品と配線との間を接続しているはんだボールやピン等の電極端子を上記樹脂で保護することができるとともに、当該樹脂内にボイドが発生することがない。このため、例えば、吸湿状態において上記樹脂が再リフローされた場合でも、ボイドに溜まった水蒸気が膨張するようなことがなく、層間剥離、すなわち電子部品と配線との接合を破断してしまうようなことがない。すなわち、電子部品及び第2の配線層間の電気的接続を確実なものとすることができる。
また、上述のような溝部を形成することにより、例えば、上記電極端子をはんだボールとした場合に、電子部品及び第2の配線層間の隙間にフラックス洗浄を行う際の洗浄液が流入し易くなるとともに、流出し易くなる。したがって、フラックス残渣や洗浄液の残渣を減らすことができるという効果も得ることができる。
さらに、第1の絶縁層に溝部が形成されているので、当該第1の絶縁層の冷熱サイクル時に加わる線膨張変化を緩和することができ、第1の絶縁層、すなわち部品内蔵配線板の破損を防止することができる。すなわち、部品内蔵配線板の信頼性を長期に亘って確保することができる。
なお、上記樹脂は、部品内蔵配線板を製造する際に、後に第2の絶縁層を構成することになる絶縁層部材の樹脂から構成することもできるし、いわゆるアンダーフィル樹脂から構成することもできる。これらの樹脂は、線膨張係数を低減するためや、熱伝導率の向上、硬化時間の短縮化等の目的で種々のフィラーを含むが、上述のような溝部を設けることによって、上記樹脂の電子部品及び第2の配線層間の隙間への流入が容易となるので、上記フィラーの種類、すなわち樹脂の種類を多様化することができる。すなわち、種々のフィラーを含有し、種々の特性を有する樹脂であっても、上記隙間に簡易に流入させることが可能になる。
上述のように、電子部品及び第2の配線間の隙間に流入させる樹脂を、電子部品を埋設する第2の絶縁層(となる絶縁層部材)の樹脂とする場合、以下に説明するように、電子部品を第2の絶縁層中に埋設させる過程で当該樹脂を流入させることができる。この場合、別途、電子部品及び第2の配線間の隙間に樹脂を流入させる工程を設ける必要がないため、部品内蔵配線板の製造工程全体を簡略化することができる。
また、電子部品及び第2の配線間の隙間に流入させる樹脂を、アンダーフィル樹脂とする場合、当該アンダーフィル樹脂を流入させる工程が別途必要になるが、アンダーフィル樹脂は第2の絶縁層と異なるので、目的に応じて種々のフィラーを含有させることができる。したがって、電子部品及び第2の配線層間の物理特性を所望の特性に改善することができる。なお、電子部品は、例えば半導体部品、チップ部品等の能動素子及び/又は受動素子を含む。
本発明の一例において、溝部は、上記領域の外縁部から中心部にかけて形成することができる。この場合、電子部品及び第2の配線間の隙間に対する樹脂の流入を容易に行うことができる。
本発明の一例において、溝部は、その深さが、上記領域の外縁部から中心部にかけて大きくすることができる。この場合、電子部品及び第2の配線間の隙間に対する樹脂の流入をより容易に行うことができる。
なお、上記樹脂を、電子部品を埋設する第2の絶縁層(となる絶縁層部材)の樹脂とする場合、部品内蔵配線板は、以下の方法によって製造することができる。すなわち、
第1の絶縁層を介して第1の配線層及び第2の配線層が相対向して配置された両面配線基板を形成する工程と、
前記第2の配線層の開口部と連通するようにして前記第1の絶縁層に溝部を形成する工程と、
前記第2の配線層に、前記溝部と対向するように、電極端子を介して電子部品を電気的に接続して実装する工程と、
絶縁層部材上に少なくとも第3の配線層が形成されてなる少なくとも1つの配線基板を形成する工程と、
前記電子部品が実装された前記両面配線基板と前記少なくとも1つの配線基板とを積層し、加熱下加圧することにより、前記絶縁層部材を流動化させ、少なくとも前記電子部品を前記絶縁層部材が流動固化してなる第2の絶縁層中に埋設するとともに、前記絶縁層部材の樹脂を前記電子部品と前記第2の配線層との隙間に充填する工程と、
を具えることを特徴とする、部品内蔵配線板の製造方法である。
また、上記樹脂を、アンダーフィル樹脂から構成する場合、部品内蔵配線板は、以下の方法によって製造することができる。
すなわち、第1の絶縁層を介して第1の配線層及び第2の配線層が相対向して配置された両面配線基板を形成する工程と、
前記第2の配線層の開口部と連通するようにして前記第1の絶縁層に溝部を形成する工程と、
前記第2の配線層に、前記溝部と対向するように、電極端子を介して電子部品を電気的に接続して実装する工程と、
前記電子部品と前記第2の配線層との隙間にアンダーフィル樹脂を充填する工程と、
絶縁層部材上に少なくとも第3の配線層が形成されてなる少なくとも1つの配線基板を形成する工程と、
前記電子部品が実装された前記両面配線基板と前記少なくとも1つの配線基板とを積層し、加熱下加圧することにより、前記絶縁層部材を流動化させ、少なくとも前記電子部品を前記絶縁層部材が流動固化してなる第2の絶縁層中に埋設する工程と、
を具えることを特徴とする、部品内蔵配線板の製造方法である。
以上、本発明によれば、電子部品を絶縁部材中に内蔵した部品内蔵配線板において、電子部品と、この電子部品を電気的に接続すべき配線との間に、これらを接続するはんだボールやピン等の電極端子のピッチ、並びに電子部品及び配線間の隙間の大きさに依存することなく、ボイドを発生せずに、樹脂を充填することができる。
第1の実施形態の部品内蔵配線板の概略構成を示す断面図である。 第1の実施形態の部品内蔵配線板における溝部の形態を示す平面図である。 第1の実施形態の部品内蔵配線板における溝部の形態を示す平面図である。 第1の実施形態の部品内蔵配線板における溝部の形態を示す平面図である。 第1の実施形態の部品内蔵配線板における溝部の形態を示す平面図である。 第1の実施形態の部品内蔵配線板の概略構成を示す断面図である。 第1の実施形態の部品内蔵配線板の製造方法における工程図を示す断面図である。 第1の実施形態の部品内蔵配線板の製造方法における工程図を示す断面図である。 第1の実施形態の部品内蔵配線板の製造方法における工程図を示す断面図である。 第1の実施形態の部品内蔵配線板の製造方法における工程図を示す断面図である。 第2の実施形態の部品内蔵配線板の製造方法における工程図を示す断面図である。
以下、本発明のその他の特徴及び利点について、発明を実施するための形態に基づいて説明する。
(第1の実施形態)
図1は、本実施形態の部品内蔵配線板の概略構成を示す断面図である。
図1に示すように、本実施形態の部品内蔵配線板10は、第1の配線層11及び第2の配線層12を有し、これらの間に第1の絶縁層21が配設されている。また、第2の絶縁層12の上方には、第2の絶縁層22を介して第3の配線層13が配設されている。第2の配線層12には、ICチップなどの半導体チップ、あるいはバイパスコンデンサ、インダクタ、フィルタ、ダンピング抵抗などの受動型電子部品等から構成される電子部品41がはんだボール42を介して電気的に接続されている。なお、第2の配線層12の、電子部品41がはんだボール42を介して電気的に接続された箇所は、いわゆるパッド12Aを構成する。
また、電子部品41は、第2の絶縁層22中に埋設されており、電子部品41と第2の配線層12との間に隙間は、第2の絶縁層22を構成する樹脂によって充填されている。なお、電子部品41は、例えば半導体部品、チップ部品等の能動素子及び/又は受動素子を含む。
なお、本実施形態における第1の配線層11、第2の配線層12及び第3の配線層13は、それぞれ特許請求の範囲における第1の配線層、第2の配線層及び第3の配線層に相当し、第1の絶縁層21及び第2の絶縁層22は、それぞれ特許請求の範囲における第1の絶縁層及び第2の絶縁層に相当する。また、電子部品41及びはんだボール42は、それぞれ特許請求の範囲における電子部品及び電極端子に相当する。
上述のように、本実施形態では、電子部品41及びはんだボール42を電気的に接合する電極端子をはんだボールとしているが、金や銅などから構成されるピンとすることもできる。また、局所的に塗布してポスト状に形成した導電性ペーストとすることもできる。
電子部品41の外方には、第2の配線層12及び第3の配線層13間において、第2の絶縁層22の一部で電気的に絶縁されるようにして、下方から順次に第4の配線層14、第5の配線層15、第6の配線層16及び第7の配線層17が順次に設けられている。さらに、第7の配線層17の上方には、第3の絶縁層23を介して第8の配線層18が配設されている。
なお、各配線層の厚さは互いに同一であって、金、銀、銅などの電気的良導体から形成する。
第1の配線層11及び第2の配線層12は第1の導電性バンプ31によって電気的に接続されており、第2の配線層13及び第4の配線層14は第2の導電性バンプ32によって電気的に接続されており、第4の配線層14及び第5の配線層15は第3の導電性バンプ33によって電気的に接続されている。また、第5の配線層15及び第6の配線層16は第4の導電性バンプ34によって電気的に接続されており、第6の配線層16及び第7の配線層17は第5の導電性バンプ35によって電気的に接続されている。
さらに、第7の配線層17及び第3の配線層13は第6の導電性バンプ36によって電気的に接続されており、第3の配線層13及び第8の配線層18は第7の導電性バンプ37によって電気的に接続されている。したがって、本実施形態の部品内蔵配線板10は、いわゆる多層配線基板を構成する。
第1の導電性バンプ31から第7の導電性バンプ37の大きさ及び形状は互いに同一である。また、これら導電性バンプは、金、銀、銅などの電気的良導体から構成できる他、これら金属の粒子が樹脂中に分散したような形態として構成することもできる。
第1の配線層11から第8の配線層18は、必要に応じて所定のパターニングが施されることによる配線パターンとして構成されてもよいし、ベタのパターンとして構成されていてもよい。
本実施形態では、第1の絶縁層21の、電子部品41の直下に位置する領域において、第2の配線層12を貫通するようにして溝部51が形成されている。したがって、溝部51が案内溝として機能するので、はんだボール42のピッチ、並びに電子部品41及び第2の配線層12間の隙間の大きさに依存することなく、電子部品41及び第2の配線12間の隙間に、第2の絶縁層22を構成する樹脂が例えば毛細管現象によって簡易に流入するようになる。
第2の絶縁層22は一般にプリプレグからなるため、第2の絶縁層22中には、ガラス繊維等の強化繊維の他、必要に応じて、線膨張係数を低減するためや、熱伝導率の向上、硬化時間の短縮化等の目的で種々のフィラーを含む。しかしながら、上述のような溝部51を設けることによって、上記樹脂の電子部品41及び第2の配線層12間の隙間への流入が容易となるので、上記フィラーの種類、すなわち樹脂の種類を多様化することができる。すなわち、第2の絶縁層22が種々のフィラーを含有するような場合であっても、上記隙間に樹脂を簡易に流入させることができる。
また、電子部品41及び第2の配線層12間の隙間に流入させる樹脂を、電子部品41を埋設する第2の絶縁層22(となる絶縁層部材)の樹脂とする場合、以下に説明するように、電子部品41を第2の絶縁層22中に埋設させる過程で当該樹脂を流入させることができる。この場合、別途、電子部品41及び第2の配線層12間の隙間に樹脂を流入させる工程を設ける必要がないため、部品内蔵配線板の製造工程全体を簡略化することができる。
このように、本実施形態では、電子部品41及び第2の配線層12間に樹脂を簡易に流入することができるので、電子部品41と第2の配線層12とを接続しているはんだボール42を上記樹脂で保護することができる。また、当該樹脂内にボイドが発生することがないので、例えば、吸湿状態において上記樹脂が再リフローされた場合でも、ボイドに溜まった水蒸気が膨張するようなことがなく、層間剥離、すなわち電子部品41と第2の配線層12との接合を破断してしまうようなことがない。すなわち、電子部品41及び第2の配線層12間の電気的接続を確実なものとすることができる。
また、上述のような溝部51を形成することにより、はんだボール42を形成する際に、電子部品41及び第2の配線層12間の隙間にフラックス洗浄を行う際の洗浄液が流入し易くなるとともに、流出し易くなる。したがって、フラックス残渣や洗浄液の残渣を減らすことができるという効果も得ることができる。
さらに、第1の絶縁層21に溝部51が形成されているので、第1の絶縁層21の冷熱サイクル時に加わる線膨張変化を緩和することができ、第1の絶縁層21、すなわち部品内蔵配線板10の破損を防止することができる。すなわち、部品内蔵配線板10の信頼性を長期に亘って確保することができる。
図2〜図5は、溝部51の形態の例を示す平面図である。なお、図2〜図5では、溝部51の形態に着目しているので、当該形態を明確に把握できるように、第2の配線層12より上側に位置する配線層及び絶縁層については記載を省略している。
図2は、4つの溝部51が線条に形成され、電子部品41の直下に位置する領域の外方から中心に向かって延在し、隣接する一方の溝部51の側部に隣接する他方の溝部51の端部が結合したような形態を採っている。
図3は、電子部品41の直下に位置する領域の略中心部において、2つの短い線条の溝部51が互いにクロスして存在するとともに、その一方の末端に上記領域の外方に延在している線条の溝部51が結合したような形態を採っている。
図4は、電子部品41の直下に位置する領域の略中心部において、断面が円形の5つの溝部51が、1つの溝部51を中心に位置し、他の4つの溝部51が四角形の各頂点に位置するようにして存在するとともに、これら溝部51の1つに上記領域の外方に延在している溝部51が結合したような形態を採っている。
図5は、電子部品41の直下に位置する領域を囲む外方において、第1の絶縁層21を残存させ、それ以外の領域総て、すなわち前記領域を含む総てに溝部51(図5の実線で囲まれ、符号“51”が付された領域)を形成したものである。
いずれの場合においても、溝部51の少なくとも一部は、電子部品41の直下に位置する領域の外縁から外方に延在しているので、第2の絶縁層22を構成する樹脂は、溝部51を案内溝として、はんだボール42のピッチ、並びに電子部品41及び第2の配線層12間の隙間の大きさに依存することなく、電子部品41及び第2の配線12間の隙間に簡易に流入するようになる。
また、図2〜図5においては特に明示されていないが、いずれの溝部51も電子部品41の直下に位置する領域の外縁から中心に向けて溝深さが大きくなっていることが好ましい。この場合、電子部品41及び第2の配線12間の隙間への樹脂の流入をより簡易に行うことができる。
(第2の実施形態)
図6は、本実施形態の部品内蔵配線板の概略構成を示す断面図である。
本実施形態の部品内蔵配線板60は、電子部品41及び第2の配線層12間の隙間において、第2の絶縁層22を構成する樹脂の代わりにアンダーフィル樹脂が充填されている点で第1の実施形態における部品内蔵配線板10と相違し、その他の構成は、当該部品内蔵配線板10と同様である。なお、図6において、類似あるいは同一の構成要素については同一の参照符号を用いている。
本実施形態の部品内蔵配線板60においては、電子部品41及び第2の配線層12間にアンダーフィル樹脂62を充填させているので、アンダーフィル樹脂62を流入させる工程が別途必要になるが、アンダーフィル樹脂62は第2の絶縁層22と異なるので、目的に応じて種々のフィラーを含有させることができる。したがって、電子部品41及び第2の配線層12間の物理特性を所望の特性に改善することができる。
なお、本実施形態の部品内蔵配線板60においても、第1の実施形態の部品内蔵配線板10と同様に、第1の絶縁層21の、電子部品41の直下に位置する領域において、第2の配線層12を貫通するようにして溝部51が形成されている。したがって、溝部51が案内溝として機能するので、はんだボール42のピッチ、並びに電子部品41及び第2の配線層12間の隙間の大きさに依存することなく、電子部品41及び第2の配線12間の隙間に、第2の絶縁層22を構成する樹脂が毛細管現象によって簡易に流入するようになる。
また、アンダーフィル樹脂62中には、必要に応じて、線膨張係数を低減するためや、熱伝導率の向上、硬化時間の短縮化等の目的で種々のフィラーを含む。しかしながら、上述のような溝部51を設けることによって、上記樹脂の電子部品41及び第2の配線層12間の隙間への流入が容易となるので、上記フィラーの種類、すなわち樹脂の種類を多様化することができる。すなわち、第2の絶縁層22が種々のフィラーを含有するような場合であっても、上記隙間に樹脂を簡易に流入させることができる。
このように、本実施形態では、電子部品41及び第2の配線層12間にアンダーフィル樹脂62を簡易に流入することができるので、電子部品41と第2の配線層12とを接続しているはんだボール42をアンダーフィル樹脂62で保護することができる。また、アンダーフィル樹脂62内にボイドが発生することがないので、例えば、吸湿状態において上記樹脂が再リフローされた場合でも、ボイドに溜まった水蒸気が膨張するようなことがなく、層間剥離、すなわち電子部品41と第2の配線層12との接合を破断してしまうようなことがない。したがって、電子部品41及び第2の配線層12間の電気的接続を確実なものとすることができる。
また、上述のような溝部51を形成することにより、はんだボール42を形成する際に、電子部品41及び第2の配線層12間の隙間にフラックス洗浄を行う際の洗浄液が流入し易くなるとともに、流出し易くなる。したがって、フラックス残渣や洗浄液の残渣を減らすことができるという効果も得ることができる。
さらに、第1の絶縁層21に溝部51が形成されているので、第1の絶縁層21の冷熱サイクル時に加わる線膨張変化を緩和することができ、第1の絶縁層21、すなわち部品内蔵配線板60の破損を防止することができる。すなわち、部品内蔵配線板60の信頼性を長期に亘って確保することができる。
なお、本実施形態においても、溝部51の形状は、上述した図2〜図5のような形状とすることができる。したがって、上述したように、これら溝部の形状を反映した上記作用効果を得ることができる。
(第3の実施形態)
本実施形態では、第1の実施形態の部品内蔵配線板10の製造方法について説明する。図7〜図10は、本実施形態の製造方法を概略的に説明する工程図である。
最初に、図7に示すように、第1の絶縁層21の両主面において第1の配線層11及び第2の配線層12が形成され、これら第1の配線層11及び第2の配線層12が第1の導電性バンプ31によって電気的に接続されてなる両面配線基板を得る。
次いで、図8に示すように、第1の絶縁層11に対して局所的にレーザ光を照射することにより、溝部51を形成する。なお、溝部51の形成は、第2の配線層12にも上記レーザ光を照射することによって、第2の配線層12及び第1の絶縁層21に対して一括して溝形成を行うようにして行うこともできるし、第2の配線層12の、配線パターンにおけるパターンの隙間から第1の絶縁層にレーザ光を照射し、第1の絶縁層11のみに溝部51を形成するようにして行うこともできる。
前者の場合は、第2の配線層12及び第1の絶縁層21に対して一括してレーザ光を照射しているので、第2の配線層12にはレーザ光照射による開口部が形成されるとともに、第1の絶縁層21には溝部51が形成される。したがって、第2の配線層12の開口部と連通するようにして第1の絶縁層21に溝部51が形成されることになる。
後者の場合は、第2の配線層12の配線パターンの隙間が第2の配線層12の開口部に相当するので、この場合も、第2の配線層12の開口部と連通するようにして第1の絶縁層21に溝部51が形成されるようになる。
なお、レーザ光を照射させる代わりに、ドリルやウェットブラスト装置などを用いて溝部51を形成することもできる。
次いで、図9に示すように、第1の絶縁層21に溝部51が形成された領域において、第2の配線層12上にはんだを印刷した後、当該はんだ上に電子部品41を載置し、はんだをリフローさせた後フラックス洗浄を行う。これによって、電子部品41が第2の配線層12のパッド12Aに対してはんだボール42を介して実装され、電気的に接続されることになる。これによって、電子部品41が実装された下部配線基板10Aが形成される。
なお、はんだボール42の代わりにピンを用いる場合は、当該ピンの一端を予め電子部品41内に埋設させておき(具体的には電子部品41に形成した孔内にピンを嵌入させた後、はんだ等で固定)、ピンの他端を第2の配線層12に対して電気的に接続させることによって実装する。なお、ピンの他端を第2の配線層12に固定させるに際しては、はんだや導電性ペーストを用いることができる。
また、はんだボール42の代わりにポスト状の導電性ペーストを用いる場合は、ディスペンサー等を用いることにより、第2の配線層12上にスポット的に導電性ペーストを塗布する。
次いで、図10に示すように、第3の配線層13及び第8の配線層18が第3の絶縁層23の両主面に形成され、第3の配線層13及び第8の配線層18が第7の導電性バンプで電気的に接続されてなる両面配線基板の、第3の配線層13上に例えば銅からなるバンプ36Xを形成し、このバンプ36Xが貫通するようにして形成したプリプレグ22Xを有する上部配線基板10Bを準備する。
また、絶縁層22Zの両面に第4の配線層14及び第7の配線層17が形成されるとともに、絶縁層22Z内に第5の配線層15及び第6の配線層16が形成され、第4の配線層14上に例えば銅からなるバンプ32Xが形成され、このバンプ32Xが貫通するようにして形成したプリプレグ22Yを有する中間配線基板10Cを準備する。
次いで、上述した下部配線基板10Aに対して中間配線基板10C及び上部配線基板10Bを順次積層し、得られた配線基板の積層体に対して上下から加熱下加圧する。これによって、上部配線基板10B中のプリプレグ22X及び中間配線基板10C中のプリプレグ22Yは溶融して流動し、電子部品41との空隙を埋設するとともに、電子部品41及び第2の配線層12間の隙間を埋設するようになる。また、絶縁層22Zと一体化して第2の絶縁層22を形成し、図1に示すような部品内蔵配線板10を得る。
(第4の実施形態)
本実施形態では、第2の実施形態の部品内蔵配線板60の製造方法について説明する。図11は、本実施形態の製造方法を概略的に説明する工程図である。
本実施形態では、第3の実施形態における部品内臓配線版10の製造方法における製造工程において、図11に示すように、電子部品41を第2の配線層12上に実装した後、電子部品41及び第2の配線層12間の隙間にディスペンサー等を用いてアンダーフィル樹脂を注入して充填する。
その後は、第3の実施形態に示したように、下部配線基板10Aに対して中間配線基板10C及び上部配線基板10Bを準備し、これらを積層した後、得られた配線基板の積層体に対して上下から加熱下加圧する。これによって、上部配線基板10B中のプリプレグ22X及び中間配線基板10C中のプリプレグ22Yは溶融して流動し、電子部品41との空隙を埋設し、図2に示すような部品内蔵配線板60を得る。
以上、本発明を上記具体例に基づいて詳細に説明したが、本発明は上記具体例に限定されるものではなく、本発明の範疇を逸脱しない限りにおいて、あらゆる変形や変更が可能である。
例えば、上記実施形態では、配線層の数が8個の多層配線基板として部品内蔵配線板を構成しているが、配線層の数は必要に応じて任意の数とすることができる。
10、60 部品内蔵配線板
11 第1の配線層
12 第2の配線層
13 第3の配線層
14 第4の配線層
15 第5の配線層
16 第6の配線層
17 第7の配線層
18 第8の配線層
21 第1の絶縁層
22 第2の絶縁層
23 第3の絶縁層
31 第1の導電性バンプ
32 第2の導電性バンプ
33 第3の導電性バンプ
34 第4の導電性バンプ
35 第5の導電性バンプ
36 第6の導電性バンプ
37 第7の導電性バンプ
41 電子部品
42 はんだボール
51 溝部
62 アンダーフィル樹脂

Claims (10)

  1. 相対向して配置される少なくとも第1の配線層、第2の配線層及び第3の配線層と、
    前記第1の配線層及び前記第2の配線層間に配設された第1の絶縁層、並びに前記第2の配線層及び前記第3の配線層間に配設された第2の絶縁層と、
    前記第2の絶縁層中に埋設され、前記第2の配線層と電極端子を介して電気的に接続するようにして実装された電子部品と、
    前記少なくとも第1の配線層、第2の配線層及び第3の配線層を電気的に接続するための層間接続体と、
    前記電子部品と前記第2の配線層との隙間に充填された樹脂とを具え、
    前記第1の絶縁層の、前記電子部品の直下に位置する領域において、前記第2の配線層の開口部と連通するようにして溝部が形成されていることを特徴とする、部品内蔵配線板。
  2. 前記樹脂は、前記第2の絶縁層を構成する樹脂であることを特徴とする、請求項1に記載の部品内蔵配線板。
  3. 前記樹脂は、アンダーフィル樹脂であることを特徴とする、請求項1又は2に記載の部品内蔵配線板。
  4. 前記溝部は、前記領域の外縁部から中心部にかけて形成されていることを特徴とする、請求項1〜3のいずれか一に記載の部品内蔵配線板。
  5. 前記溝部は、その深さが、前記領域の外縁部から中心部にかけて大きくなっていることを特徴とする、請求項4に記載の部品内蔵配線板。
  6. 第1の絶縁層を介して第1の配線層及び第2の配線層が相対向して配置された両面配線基板を形成する工程と、
    前記第2の配線層の開口部と連通するようにして前記第1の絶縁層に溝部を形成する工程と、
    前記第2の配線層に、前記溝部と対向するように、電極端子を介して電子部品を電気的に接続して実装する工程と、
    絶縁層部材上に少なくとも第3の配線層が形成されてなる少なくとも1つの配線基板を形成する工程と、
    前記電子部品が実装された前記両面配線基板と前記少なくとも1つの配線基板とを積層し、加熱下加圧することにより、前記絶縁層部材を流動化させ、少なくとも前記電子部品を前記絶縁層部材が流動固化してなる第2の絶縁層中に埋設するとともに、前記絶縁層部材の樹脂を前記電子部品と前記第2の配線層との隙間に充填する工程と、
    を具えることを特徴とする、部品内蔵配線板の製造方法。
  7. 第1の絶縁層を介して第1の配線層及び第2の配線層が相対向して配置された両面配線基板を形成する工程と、
    前記第2の配線層の開口部と連通するようにして前記第1の絶縁層に溝部を形成する工程と、
    前記第2の配線層に、前記溝部と対向するように、電極端子を介して電子部品を電気的に接続して実装する工程と、
    前記電子部品と前記第2の配線層との隙間にアンダーフィル樹脂を充填する工程と、
    絶縁層部材上に少なくとも第3の配線層が形成されてなる少なくとも1つの配線基板を形成する工程と、
    前記電子部品が実装された前記両面配線基板と前記少なくとも1つの配線基板とを積層し、加熱下加圧することにより、前記絶縁層部材を流動化させ、少なくとも前記電子部品を前記絶縁層部材が流動固化してなる第2の絶縁層中に埋設する工程と、
    を具えることを特徴とする、部品内蔵配線板の製造方法。
  8. 前記溝部は、前記第2の配線層の、前記電子部品の直下に位置する領域の外縁部から中心部にかけて形成することを特徴とする、請求項6又は7に記載の部品内蔵配線板の製造方法。
  9. 前記溝部は、その深さが、前記領域の外縁部から中心部にかけて大きくすることを特徴とする、請求項8に記載の部品内蔵配線板の製造方法。
  10. 前記溝部は、レーザ加工によって形成することを特徴とする、請求項6〜9のいずれか一に記載の部品内蔵配線板の製造方法。
JP2012080928A 2012-03-30 2012-03-30 部品内蔵配線板、及びその製造方法 Pending JP2013211426A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012080928A JP2013211426A (ja) 2012-03-30 2012-03-30 部品内蔵配線板、及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012080928A JP2013211426A (ja) 2012-03-30 2012-03-30 部品内蔵配線板、及びその製造方法

Publications (1)

Publication Number Publication Date
JP2013211426A true JP2013211426A (ja) 2013-10-10

Family

ID=49529015

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012080928A Pending JP2013211426A (ja) 2012-03-30 2012-03-30 部品内蔵配線板、及びその製造方法

Country Status (1)

Country Link
JP (1) JP2013211426A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10049972B2 (en) 2014-11-17 2018-08-14 Shinko Electric Industries Co., Ltd. Wiring board, electronic component device, method for manufacturing wiring board, and method for manufacturing electronic component device
WO2022007272A1 (zh) * 2019-07-07 2022-01-13 深南电路股份有限公司 埋入式电路板及其制作方法
US11272620B2 (en) 2020-07-07 2022-03-08 Shennan Circuits Co., Ltd. Embedded circuit board, mobile terminal, and method for manufacturing embedded circuit board
US11452211B2 (en) 2020-07-07 2022-09-20 Shennan Circuits Co., Ltd. Embedded circuit board and method of manufacturing same

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006041000A (ja) * 2004-07-23 2006-02-09 Cmk Corp 部品内蔵型プリント配線板及びその製造方法
WO2008111345A1 (ja) * 2007-03-09 2008-09-18 Nec Corporation 電子機器及び電子機器の製造方法
JP2009252942A (ja) * 2008-04-04 2009-10-29 Dainippon Printing Co Ltd 部品内蔵配線板、部品内蔵配線板の製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006041000A (ja) * 2004-07-23 2006-02-09 Cmk Corp 部品内蔵型プリント配線板及びその製造方法
WO2008111345A1 (ja) * 2007-03-09 2008-09-18 Nec Corporation 電子機器及び電子機器の製造方法
JP2009252942A (ja) * 2008-04-04 2009-10-29 Dainippon Printing Co Ltd 部品内蔵配線板、部品内蔵配線板の製造方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10049972B2 (en) 2014-11-17 2018-08-14 Shinko Electric Industries Co., Ltd. Wiring board, electronic component device, method for manufacturing wiring board, and method for manufacturing electronic component device
WO2022007272A1 (zh) * 2019-07-07 2022-01-13 深南电路股份有限公司 埋入式电路板及其制作方法
WO2022007278A1 (zh) * 2019-07-07 2022-01-13 深南电路股份有限公司 埋入式电路板以及埋入式电路板的制作方法
US11272620B2 (en) 2020-07-07 2022-03-08 Shennan Circuits Co., Ltd. Embedded circuit board, mobile terminal, and method for manufacturing embedded circuit board
US11452211B2 (en) 2020-07-07 2022-09-20 Shennan Circuits Co., Ltd. Embedded circuit board and method of manufacturing same

Similar Documents

Publication Publication Date Title
US9232657B2 (en) Wiring substrate and manufacturing method of wiring substrate
US8238109B2 (en) Flex-rigid wiring board and electronic device
TWI573229B (zh) 配線基板
JP5389770B2 (ja) 電子素子内蔵印刷回路基板及びその製造方法
JP2008177554A (ja) 多層配線基板、及び多層配線基板埋込用の給電構造体
JP2015106615A (ja) プリント配線板、プリント配線板の製造方法
US9313894B2 (en) Wiring substrate and manufacturing method of wiring substrate
KR20080060167A (ko) 전자 부품 내장 기판
JP2013236039A (ja) 半導体装置
JP5106197B2 (ja) 半導体装置およびその製造方法
JP2009252942A (ja) 部品内蔵配線板、部品内蔵配線板の製造方法
JP4267660B2 (ja) 多層配線基板及び素子搭載装置
JP2013211426A (ja) 部品内蔵配線板、及びその製造方法
JP2004134679A (ja) コア基板とその製造方法、および多層配線基板
JP2009267149A (ja) 部品内蔵配線板、部品内蔵配線板の製造方法
JP2012147032A (ja) 基板の製造方法
JP7247046B2 (ja) 配線基板及び配線基板の製造方法
JP2010272563A (ja) 部品内蔵配線板、部品内蔵配線板の製造方法
KR20150065029A (ko) 인쇄회로기판, 그 제조방법 및 반도체 패키지
JP4172238B2 (ja) 電子部品の実装構造
JP2004327743A (ja) 半田バンプ付き配線基板およびその製造方法
JP5459134B2 (ja) 半導体パッケージ内蔵配線板、及び半導体パッケージ内蔵配線板の製造方法
CN108305864B (zh) 端子
JP2016127134A (ja) 配線基板
JP2014123592A (ja) プリント配線板の製造方法及びプリント配線板

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150129

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20151120

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20151201

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20160209

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20161130