JP2001257453A - 配線基板、半導体装置及びそれらの製造方法 - Google Patents

配線基板、半導体装置及びそれらの製造方法

Info

Publication number
JP2001257453A
JP2001257453A JP2000071018A JP2000071018A JP2001257453A JP 2001257453 A JP2001257453 A JP 2001257453A JP 2000071018 A JP2000071018 A JP 2000071018A JP 2000071018 A JP2000071018 A JP 2000071018A JP 2001257453 A JP2001257453 A JP 2001257453A
Authority
JP
Japan
Prior art keywords
wiring board
wiring layer
hole
semiconductor device
wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000071018A
Other languages
English (en)
Inventor
Michio Horiuchi
道夫 堀内
Takashi Kurihara
孝 栗原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP2000071018A priority Critical patent/JP2001257453A/ja
Priority to US09/797,887 priority patent/US6522017B2/en
Priority to EP01105301A priority patent/EP1132962A3/en
Priority to KR1020010011662A priority patent/KR20010088430A/ko
Publication of JP2001257453A publication Critical patent/JP2001257453A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49833—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the chip support structure consisting of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/1134—Stud bumping, i.e. using a wire-bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16237—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0133—Ternary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/1579—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0388—Other aspects of conductors
    • H05K2201/0394—Conductor crossing over a hole in the substrate or a gap between two separate substrate parts
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/09472—Recessed pad for surface mounting; Recessed electrode of component
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457—Solder materials or compositions; Methods of application thereof
    • H05K3/3463—Solder compositions in relation to features of the printed circuit board or the mounting process
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

(57)【要約】 【課題】 電子部品の高密度実装や半導体装置の小型化
及び薄型化に寄与するところが大であり、より確実にか
つ簡単に電気的な接続を形成できる配線基板を提供する
こと。 【解決手段】 電子部品が電気的に接続される配線層を
備えた配線基板において、配線基板の所定の部位に、一
方の端部が配線層で閉塞された貫通孔が設けられてお
り、貫通孔の内部に、配線層と電子部品とを電気的に接
続する低融点金属が充填されているように構成する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、電子部品の実装技
術に関し、さらに詳しく述べると、バンプ実装方式を利
用した配線基板、半導体装置、そしてそれらの製造方法
に関する。ここで、「電子部品」なる語は、それを本願
明細書で使用した場合、配線基板の上や電極、配線等の
導体部を備えた絶縁性の基材の上に電気的に接続して搭
載可能な各種の部品を意味し、具体的には、ＩＣチッ
プ、ＬＳＩチップ等の半導体素子、受動素子、電源など
を指し、また、本発明でいう「電気的な接続」が達成さ
れるならば、配線基板や、導体部を備えた絶縁性の基材
などであってもよい。
【０００２】
【従来の技術】最近、パーソナルコンピュータ、携帯電
話、ＰＨＳなどの電子機器の分野において、機器の小型
化、薄型化、軽量化、そして高機能化についての要求が
大である。このような要求に応えて、現在、電子部品を
配線基板上に高密度に実装する技術が開発され、実用さ
れている。
【０００３】高密度実装技術として、すでにいろいろな
技術が知られているが、その１つに、本発明で採用する
バンプ実装技術がある。すなわち、この技術は、電子部
品を配線基板上に電気的に接続して搭載するに際して、
配線が煩雑であり、複雑な構造に対応できない導体ワイ
ヤの使用を回避して、金属バンプを介して、電子部品を
直接的に搭載しようとするものである。
【０００４】図７は、半導体チップを配線基板に金属パ
ンプを介して直接的に接続して製造した半導体装置の断
面図である。半導体装置５０は、図示されるように、銅
（Ｃｕ）からなる電極パッド５２を備えた配線基板５１
と、半導体チップ（ここでは、ＬＳＩチップ）６１とか
らなる。半導体チップ６１の下面には、電極パッド５２
に対応して金（Ａｕ）からなる金属バンプ６２が、電極
（図示せず）上に設けられており、電極パッド５２と金
属バンプ６２とは低融点金属（Ａｇ−Ｓｎ系合金又はＰ
ｂ−Ｓｎ系合金）５３を介して電気的に接続されてい
る。また、半導体チップ６１と配線基板５１の間は、形
成された接続部を外部の悪影響などから保護するため、
絶縁性の熱硬化性樹脂（エポキシ樹脂）５４で封止され
ている。
【０００５】図７の半導体装置５０は、好ましくは、図
８に示すような方法で製造することができる。まず、半
導体チップ６１の下面の、電極パッド５２に対応する位
置にＡｕバンプ６２を形成する。Ａｕバンプ６２の形成
は、電極の上にＡｕめっきを行うことによって形成する
ことができる。図示のＡｕバンプ６２は、スタッドバン
プであるので、スタッドバンプ法によって形成すること
ができる。なお、このようなバンプ付きの半導体チップ
６１は、商業的に入手可能でもある。
【０００６】一方、配線基板５１には、Ｃｕめっきによ
って電極パッド５２を形成した後、低融点金属（Ａｇ−
Ｓｎ系合金又はＰｂ−Ｓｎ系合金）５３を被覆し、さら
に熱硬化性のエポキシ樹脂５４を全面に塗布する。次い
で、図示のように配線基板５１の上に半導体チップ６１
を搭載する。チップの搭載には、フリップチップボンデ
ィング装置を使用することができる。チップの搭載が完
了した後、電気的な接続を形成するために加圧下に加熱
を行い、Ａｕバンプ６２とＡｇ−Ｓｎ系合金又はＰｂ−
Ｓｎ系合金５３の接合とエポキシ樹脂５４の硬化を同時
に行う。加熱温度は、Ａｇ−Ｓｎ系合金又はＰｂ−Ｓｎ
系合金が溶融しかつエポキシ樹脂が硬化するのに十分な
温度であればよく、通常、１８０℃もしくはそれ以上の
高温である。このような一連の処理工程を経て、図７に
示した半導体装置を製造することができる。
【０００７】
【発明が解決しようとする課題】上記したように、金属
バンプを使用した接続方法は、高密度実装や半導体装置
の小型化などに寄与することができるが、装置の薄型化
の課題を十分に解決できていない。すなわち、配線基板
と半導体チップの間に金属バンプが介在した構造をとる
ので、装置が厚くなる傾向にあるからである。
【０００８】本発明の目的は、したがって、構造が簡単
で、電気的な接続が確実であり、しかも半導体装置の小
型化、薄型化に寄与するところが大である配線基板を提
供することにある。本発明のもう１つの目的は、構造が
簡単で、電気的な接続が確実であり、しかも小型で薄型
の半導体装置を提供することにある。
【０００９】本発明のさらにもう１つの目的は、本発明
の配線基板及び半導体装置を製造するのに有用な方法を
提供することにある。本発明の上記した目的及びその他
の目的は、以下の詳細な説明から容易に理解することが
できるであろう。
【００１０】
【課題を解決するための手段】本発明者らは、上記した
目的を達成すべく鋭意研究した結果、バンプ接続方法を
採用するとともに、バンプ接続部の主たる部分を基体、
例えば配線基板に収納するのが有効であるという知見を
得、本発明を完成するに至った。本発明は、その１つの
面において、電子部品が電気的に接続される配線層を備
えた配線基板であって、前記配線基板の所定の部位に、
一方の端部が前記配線層で閉塞された貫通孔が設けられ
ており、前記貫通孔の内部に、前記配線層と前記電子部
品とを電気的に接続する低融点金属が充填されているこ
とを特徴とする配線基板にある。
【００１１】また、本発明は、そのもう１つの面におい
て、電子部品が電気的に接続される配線層を備えた配線
基板を製造するに当たって、前記配線基板の所定の部位
に、一方の端部が前記配線層で閉塞された貫通孔を形成
した後、前記貫通孔の内部に、前記配線層と前記電子部
品とを電気的に接続する低融点金属を充填することを特
徴とする配線基板の製造方法にある。
【００１２】さらに、本発明は、そのもう１つの面にお
いて、所要のパターンに形成された配線層を下面に有す
る配線基板と、該配線基板の上面に搭載された半導体素
子とを備え、前記半導体素子に設けられた金属バンプと
前記配線層とが電気的に接続された半導体装置であっ
て、前記配線基板の所定の部位に、一方の端部が前記配
線層で閉塞された貫通孔が形成され、前記貫通孔の内部
に、前記金属バンプが挿入されているとともに、前記貫
通孔の内部に充填された低融点金属により、前記配線層
と前記金属バンプとが電気的に接続されていることを特
徴とする半導体装置にある。
【００１３】さらにまた、本発明は、そのもう１つの面
において、所要のパターンに形成された配線層を下面に
有する配線基板と、該配線基板の上面に搭載された半導
体素子とを備え、前記半導体素子に設けられた金属バン
プと前記配線層とが電気的に接続された半導体装置を製
造するに当たって、前記配線基板の所定の部位に、一方
の端部が前記配線層で閉塞された貫通孔を形成した後、
前記貫通孔の内部に、前記配線層と前記電子部品とを電
気的に接続する低融点金属を充填し、前記半導体素子の
金属バンプを前記貫通孔内の低融点金属に挿入して、前
記配線基板の上面に前記半導体素子を電気的に接続して
搭載することを特徴とする半導体装置の製造方法にあ
る。
【００１４】
【発明の実施の形態】本発明による配線基板は、その基
本構成として、その配線基板の表面もしくは内部に所定
のパターンで形成された、電子部品が電気的に接続され
る配線層を備えている。配線基板に組み込まれた配線層
は、好ましくは、一層である。配線基板は、その所定の
部位に、一方の端部が配線層で閉塞された貫通孔が設け
られている。この貫通孔の内部には、配線層と電子部品
とを電気的に接続する低融点金属が充填されている。好
ましくは、配線層と電子部品との接続のため、電子部品
に設けられた金属バンプの実質的な部分が貫通孔内の低
融点金属に挿入される。
【００１５】また、本発明の配線基板は、好ましくは、
配線基板の所定の部位に、一方の端部が配線層で閉塞さ
れた貫通孔を形成した後、その貫通孔の内部に、配線層
と電子部品とを電気的に接続するための低融点金属を、
電子部品に設けられた金属バンプを貫通孔内に挿入した
時に配線層と電子部品との接続が金属バンプを介して可
能となる量で充填することによって製造することができ
る。
【００１６】本発明の配線基板は、上記したような基本
構成を有する限りにおいて特に限定されるものではな
く、本発明の範囲においていろいろな形態をとることが
できる。以下、その製造方法も含めて、具体的に説明す
る。電子部品は、先にも定義したように、電子機器など
で使用されている各種の部品を包含し、典型的には、半
導体チップである。また、もしも配線基板を積層して使
用するような場合には、電子部品が配線基板そのもので
あってもよい。さらに、電子部品は、その所定の部位
に、配線基板との電気的な接続をとるための金属バンプ
を備えていることが好ましい。金属バンプの分布及び数
は、それぞれ、接続部位やその数に応じて任意に変更可
能である。また、必要に応じて、金属バンプに代り得る
導通手段を使用してもよい。
【００１７】電子部品の金属バンプは、電子実装の分野
で一般的に用いられている任意の金属バンプであること
ができる。金属バンプは、通常、電子部品の電極（例え
ば、アルミニウムからなる）の上に形成されるが、必要
に応じて、電極以外の部位に、直接的にあるいは適当な
導体金属を介して、形成されてもよい。金属バンプは、
以下に列挙するものに限定されるわけではないけれど
も、例えば、金（Ａｕ）、ニッケル（Ｎｉ）、銅（Ｃ
ｕ）、高融点はんだ（Ｐｂ／Ｓｎ）などから電解めっき
法、蒸着法等によって形成されたボールバンプや、ワイ
ヤボンディング法によって金（Ａｕ）などから形成され
たスタッドバンプを挙げることができる。本発明の実施
に当たっては、特に、Ａｕボールボンドワイヤ引きちぎ
り法で形成したＡｕスタッドバンプを有利に使用するこ
とができる。
【００１８】一方、配線基板は、この技術分野において
公知ないろいろな形態をとることができる。例えば、配
線基板は、絶縁性の基材と、それに支承された配線層と
からなるＴＡＢテープの形態であることができる。ＴＡ
Ｂテープは、好ましくは基材の上に銅箔を貼り合わせて
配線層を形成したものであり、接着剤層を介して銅箔を
貼り合わせた３層テープが一般的である。また、必要に
応じて、接着剤を使用しないで、スパッタ法などによっ
て基材の表面に銅を付着させて配線層を形成してもよ
い。
【００１９】さらに詳しく述べると、ＴＡＢテープやそ
の他の配線基板の基材としては、いろいろな絶縁性プラ
スチック材料を使用することができるが、耐熱性、強度
などをあわせて考慮した場合、特にポリイミド樹脂を有
利に使用することができる。また、リジッドなテープを
得たいような場合には、グラス繊維、ケブラーTM繊維等
の強化材で強化したプラスチック材料、例えば、グラス
ポリイミド樹脂、グラスエポキシ樹脂、グラスビスマレ
イミドトリアジン（ＢＴ）、グラスポリフェニレンエー
テル（ＰＰＥ）樹脂などを有利に使用することができ
る。また、必要に応じて、このようなプラスチック材料
に代えて、セラミック材料なども基材として使用するこ
とができる。
【００２０】例えばＴＡＢテープを使用する場合、上記
したような基材は、テープ状基材の形で有利に使用する
ことができる。ここで使用するテープ状基材の厚さは、
目的とする半導体装置などの形状、大きさなどに応じて
広く変更することができるけれども、通常、５０〜１５
０μｍ程度であり、７５〜１００μｍ近傍の厚さが好適
である。
【００２１】配線層の形成には、各種の導電性金属、例
えば銅、アルミニウムなどの薄膜あるいはフィルム（以
下、金属層ともいう）を使用することができる。特に、
銅箔を配線層形成材料として使用するのが好適である。
銅箔の厚さは、通常、１０〜３０μｍ程度であり、２０
μｍ近傍の厚さが好適である。銅箔は、それが酸化され
て満足な接続ができなくなるのを防止したり、その銅箔
から形成した配線層（例えば、リード、配線、電極な
ど）と他の部品との接合を保証するため、導電性金属の
めっきをその片面もしくは両面に施すことが好ましい。
適当な金属めっきとしては、例えば、金めっき、銀めっ
き、スズめっき、ニッケルめっきなどを挙げることがで
きる。金めっきが特に好適である。このような金属めっ
きの厚さは、広い範囲で変更することができるけれど
も、通常、１μｍ前後である。
【００２２】上記した銅箔を基材に貼り付けるため、半
導体装置の製造において常用の接着剤を使用する。適当
な接着剤は、例えば、密着性や耐熱性などにすぐれた熱
硬化性のエポキシ系接着剤である。このような接着剤か
ら形成される接着剤層の厚さは、使用する接着剤の種類
やそれによって基材に貼付すべき導体部の種類、所望と
する接着強度などに応じて広い範囲で変更することがで
きるが、通常、１０〜４０μｍ程度である。なお、接着
剤層は、上記したように、適当な接着剤をその溶液から
塗布して形成してもよく、さもなければ、シート状接着
剤を貼付することによって形成してもよい。
【００２３】基材の表面に貼り付けた銅箔は、その不要
部分を除去して所望とする配線層、すなわち、リード
（半導体素子の電極に接続されるインナーリード及びパ
ッケージや基板の電極と接続されるアウターリード）、
配線、電極などを形成する。この工程は、半導体装置の
製造において常用のエッチングプロセスに従って有利に
実施することができる。すなわち、配線層として残した
い銅箔の上にエッチングレジストを被覆した後、露出し
ている不要な銅箔を適当なエッチング液（例えば、塩化
第二鉄の水溶液）で溶解除去する。なお、必要ならば、
このエッチング工程に続けて、先に説明した銅箔のめっ
き工程を実施してもよい。
【００２４】配線層は、必要に応じて、スパッタ法、蒸
着法などのような慣用の薄膜形成法を使用して、所望の
パターンで形成することができる。かかる成膜法を使用
すると、薄くて均一な膜厚の配線パターンを高精度で形
成することができ、上記したような接着剤の使用も不要
である。本発明の配線基板は、その所定の部位に、貫通
孔を備えていることが必須である。この貫通孔に、好ま
しくは、電子部品の金属バンプが挿入される。貫通孔
は、通常、基板の厚さ方向の全体について形成され、そ
の終端が配線層で閉塞された構造をとることができる。
しかし、もしも配線層が基板の内部に形成されているよ
うな場合には、その内部に設けられた配線層のところで
終端していてもよい。貫通孔の直径は、それに挿入され
るべき金属バンプの大きさなどによって変動可能である
が、通常、０．５〜１．５mm程度である。
【００２５】貫通孔は、通常、ドリルやパンチなどの専
用の治具を使用して形成することができる。例えば、貫
通孔以外の部分をめっきレジストでマスキングした状態
の下で、ＣO2レーザー、エキシマレーザー等を使用して
ドリリングを行うか、プラズマエッチングを行うことに
よって有利に実施することができる。このような貫通孔
の形成は、通常、配線基板の形成のために基材の表面に
銅箔を貼り付けた後あるいはさらにその銅箔をエッチン
グして配線層を形成した後に実施することが好ましい
が、必要に応じて、基材に銅箔を貼り付ける前に実施し
てもよい。
【００２６】本発明の配線基板において、形成された貫
通孔の内部には、所定の高さで、すなわち、金属バンプ
を介して配線層と電子部品とを電気的に接続するのに十
分な量で、低融点金属が充填される。低融点金属の充填
量は、通常、貫通孔の容積、金属バンプのサイズなどを
考慮して、最適値が決定されるであろう。低融点金属と
しては、いろいろな金属が包含されるけれども、通常、
Ａｇ−Ｓｎ系合金、Ｓｎ−Ｐｂ系合金、Ｓｎ−Ｃｕ−Ａ
ｇ系合金などのはんだが好適である。かかるはんだの充
填は、電解めっきによって有利に実施することができ
る。電解めっきは、常法に従って実施することができ、
したがって、ここでの詳細な説明を省略する。なお、本
発明の実施では、基板自体がソルダレジストとなり得る
ので、通常の電解めっきのようにはんだ充填部位以外を
めっきレジスト層でマスクしておく作業が不要となる。
【００２７】貫通孔に低融点金属を充填した後、配線基
板に電子部品、好ましくは半導体チップを、そのチップ
に設けられた金属バンプがそれぞれ対応の貫通孔内に挿
入されるようにして、搭載する。金属バンプの挿入は、
そのバンプの実質的に全部が貫通孔に入ってしまうよう
な深さまで行うことが好ましく、また、この金属バンプ
の挿入によって、貫通孔内に充填されていた低融点金属
の表面の高さが上昇し、貫通孔の上端の端面近傍に接近
するような深さまで行うことが好ましい。さらに、この
金属バンプの挿入は、通常、低融点金属の融点近傍の温
度まで加熱しながら、金属バンプを加圧しながら行うこ
とが好ましい。さらにまた、本発明の配線基板ではその
基板の貫通孔が金属バンプ挿入のガイドとしても機能す
ることができるので、より確実な接続を行うことができ
る。
【００２８】上述のような一連を処理工程を経て、本発
明の配線基板が得られる。このような配線基板では、必
要に応じて、少なくとも、配線基板とその上の電子部品
との間が、無機又は有機の絶縁性の樹脂、好ましくは例
えばエポキシ樹脂などの有機樹脂で封止されていてもよ
い。このような封止樹脂を適用することによって、接続
部分を周囲の悪影響から保護することができる。また、
このように樹脂封止を行う場合には、貫通孔に低融点金
属を充填した後であって金属バンプの挿入を行う前に、
適当な封止樹脂を必要な厚さで基材上に塗布し、金属バ
ンプの加圧及び加熱下の挿入時に同時に硬化（キュア）
させるのが好ましい。封止樹脂は、必要に応じて、ポス
トキュアを併用してもよい。
【００２９】本発明は、上述のような配線基板に追加し
て、半導体装置も提供する。本発明の半導体装置は、所
要のパターンに形成された配線層を下面に有する配線基
板と、その配線基板の上面に搭載された半導体素子とを
備えたものである。本発明の半導体装置は、上述の配線
基板に半導体素子を搭載した構成を有している。すなわ
ち、好ましくは、（１）半導体素子と配線基板の配線層
とが半導体素子に設けられた金属バンプを介して電気的
に接続され、（２）配線基板の所定の部位に、一方の端
部が配線層で閉塞された貫通孔が形成され、（３）貫通
孔の内部に、配線層と半導体素子とを半導体素子の金属
バンプを介して電気的に接続するのに十分な量で低融点
金属が充填され、そして（４）貫通孔内の低融点金属の
内部に、金属バンプが挿入される。
【００３０】本発明の半導体装置は、その構成が前記配
線基板に基づくものであるので、好ましくは、前記配線
基板の製造と同様な手順に従って製造することができ
る。すなわち、本発明の半導体装置を製造するに当たっ
て、まず、配線基板の所定の部位に、一方の端部が配線
層で閉塞された貫通孔を形成する。ここで、配線層は、
配線基板の配線層と同様に任意の手法で形成することが
でき、また、この配線層の形成及び貫通孔の形成は、そ
れぞれ、任意のタイミングで実施することができる。
【００３１】次いで、形成した貫通孔の内部に低融点金
属を充填する。ここで使用する低融点金属とその充填方
法及び充填量は、それぞれ、配線基板の製造の場合と同
様である。低融点金属の充填が完了した後、配線基板の
貫通孔内の低融点金属に半導体素子の金属バンプを挿入
して、配線基板の上面に半導体素子を電気的に接続して
搭載する。この半導体素子の搭載工程において、先に配
線基板の製造のところで説明したのと同様に、半導体素
子を配線基板の上に載置して、低融点金属の融点もしく
はそれ以上の温度まで加熱した状態で加圧下に金属バン
プを貫通孔に挿入することが好ましい。
【００３２】本発明の半導体装置において、配線基板上
に搭載する半導体素子は、特に限定されるものではな
く、半導体装置の製造に一般的に使用されているいかな
る素子であってもよい。適当な半導体素子としては、例
えば、ＬＳＩチップ、ＶＬＳＩチップ等の半導体チップ
を挙げることができる。このような半導体チップのサイ
ズは、チップの種類によっていろいろであるけれども、
一般的には、４０〜５０μｍ程度の薄いものから、５０
０μｍ程度の厚さのものまである。
【００３３】また、本発明の半導体装置では、必要に応
じて、それぞれの配線基板に少なくとも１個、通常２個
もしくはそれ以上の半導体素子を搭載した状態で積層
し、相互に電気的に接続することによって、複合された
半導体装置を製造してもよい。複合された半導体装置の
形態にはいろいろのタイプのものが含まれるが、通常、
同サイズの装置を厚さ方向に重ね合わせて積層し、それ
ぞれの装置間を本発明の金属バンプを使用した接続方法
に従って接合したものが好ましい。このような複合され
た半導体装置は、特に、メモリーモジュールなどとして
有用である。
【００３４】本発明によって提供される半導体装置は、
例えば、携帯電話、パーソナルコンピュータ、特に携帯
型のパーソナルコンピュータなどや、その他の携帯型の
電気機器及び電子機器において有利に使用することがで
きる。
【００３５】
【実施例】以下、添付の図面を参照して本発明の実施例
を説明する。なお、図示の実施例は典型例であって、本
発明の範囲内において種々の変更や改良を施し得ること
を理解されたい。図１は、本発明によるバンプ接続方式
を採用した半導体装置の好ましい一例を示す断面図であ
る。半導体装置２０は、絶縁性のセラミック基板１と銅
（Ｃｕ）からなる配線層（配線パターン）１２とを備え
た配線基板を有している。この配線基板の配線パターン
１２は、図示しないけれども、接着剤層を介して基板１
に貼り付けられている。もちろん、配線パターン１２
は、スパッタリングなどで形成する場合には、接着剤層
を省略することができる。基板１には、半導体チップ
（ここでは、ＬＳＩチップ）１０が搭載され、金属バン
プ１１を介して電気的に接続されている。すなわち、半
導体チップ１０の下面には、以下に説明する貫通孔に対
応して金（Ａｕ）からなる金属バンプ１１が、電極（図
示せず）上に設けられている。基板１には、金属バンプ
１１を挿入可能な位置に貫通孔が設けられている。それ
ぞれの貫通孔は、その終端が配線パターン１２で閉塞さ
れるとともに、所定の高さで低融点金属（はんだ、Ａｇ
−Ｓｎ系合金）３が充填されている。したがって、本発
明に従い低融点金属３を溶融させてその部分に金属バン
プ１１を挿入すると、低融点金属３の硬化後、配線パタ
ーン１２と金属バンプ１１とを低融点金属３を介して電
気的に接続することができる。
【００３６】図１に示した半導体装置の製造方法の基本
は、図２の断面図から容易に理解することができるであ
ろう。まず、半導体チップ１０の下面の、基板１の貫通
孔５に対応する位置にＡｕバンプ１１を形成する。Ａｕ
バンプ１１の形成は、電極の上にＡｕめっきを行うこと
によって形成することができる。図示のＡｕバンプ１１
は、スタッドバンプであるので、Ａｕボールボンドワイ
ヤ引きちぎり法によって形成することができる。なお、
このようなバンプ１１付きの半導体チップ１０は、必要
に応じて、そのような形のものを製造業者から入手して
もよい。
【００３７】一方、セラミック基板１としては、一方の
面にＣｕ配線パターン１２が所要のパターンに形成され
ており、そのＣｕ配線パターン１２に達するように貫通
孔が備えられたものを用意する。それぞれの貫通孔５に
所定の高さで低融点金属（Ａｇ−Ｓｎ系合金）３を充填
した後、図示のように、基板１の上に半導体チップ１０
を載せ、基板１のそれぞれの貫通孔５にＡｕバンプ１１
を挿入する。その際、所望とする高レベルの電気的な接
続を達成するために、加圧下に加熱を行い、Ａｕバンプ
１１とＡｇ−Ｓｎ系合金３の強固な接合を行う。加熱温
度は、Ａｇ−Ｓｎ系合金が溶融するのに十分な温度、通
常、２２０℃前後である。このような一連の処理工程を
経て、図１に示した半導体装置を製造することができ
る。
【００３８】図３は、本発明のさらなる理解のため、図
２を参照して説明した半導体装置の製造方法を順を追っ
て説明したものである。まず、工程（Ａ）に示すよう
に、セラミック基板１の上にＣｕ箔２を貼り付ける。Ｃ
ｕ箔２の貼り付け作業には、基板１の上に接着剤層（図
示せず）を塗布した後にＣｕ箔２を貼り付け、接着剤層
を、高められた温度に加熱して軟化させ、後で硬化させ
る方法を採用することができる。
【００３９】次いで、工程（Ｂ）で、基材１の所定の部
位に貫通孔５をドリリングする。ここでは、エキシマレ
ーザーを使用したレーザードリリングを採用した。貫通
孔５は、Ｃｕ箔２のところで停止させる。すなわち、貫
通孔５の一端は開放し、他端がＣｕ箔２で閉塞されてい
る状態とする。貫通孔１６の形成後、工程（Ｃ）に示す
ように、貫通孔５の途中まで、はんだ合金（ここでは、
Ａｇ−Ｓｎ系合金を使用）３を、Ｃｕ箔２を電極として
使用して電解めっきによって充填する。なお、この電解
めっき工程では、基板１がソルダレジストの役割を果た
すことができる。
【００４０】次いで、工程（Ｄ）に示すように、配線層
（配線パターン）１２を形成するため、Ｃｕ箔２から不
要部分を溶解除去する。これは、図示しないけれども、
所望の配線パターンに対応するエッチングレジストをＣ
ｕ箔２の上に塗布して硬化させた後、レジスト膜で被覆
されていない不要のＣｕ箔２を適当なエッチャント（こ
こでは塩化第二鉄の水溶液を使用）で溶解除去すること
によって行うことができる。使用済みのレジスト膜は、
適当な溶剤で溶解して取り除く。また、必要に応じて、
配線パターン上にソルダレジスト層を形成してもよい。
【００４１】引き続いて、工程（Ｅ）で、先に図２を参
照して説明したような処理を行う。すなわち、基板１の
上に半導体チップ１０を載せ、加熱及び加圧の条件下で
基板１のそれぞれの貫通孔５にＡｕバンプ１１を挿入す
る。加熱温度は、約２２０℃である。Ａｇ−Ｓｎ系合金
３が溶融せしめられ、Ａｕバンプ１１の進入につれて貫
通孔５の上部領域までを塞ぐように移動し、Ａｕバンプ
１１の実質的に全体がＡｇ−Ｓｎ系合金３のかたまりの
中に埋封された状態となる。
【００４２】Ａｇ−Ｓｎ系合金が硬化すると、工程
（Ｆ）に示すように、図１に示したものに同じ半導体装
置２０が得られる。図４は、図３を参照して説明した本
発明の半導体装置の製造方法の１変更例を示したもので
ある。この例では、本発明に従う接続部の保護のため、
基板１と半導体チップ１０との間に絶縁性の有機樹脂
（ここでは、エポキシ樹脂を使用）６を封入している。
すなわち、図３の工程（Ｄ）でＡｇ−Ｓｎ系合金３を充
填した後であって、工程（Ｅ）で、貫通孔５にＡｕバン
プ１１を挿入する前の段階で、図示されるように、エポ
キシ樹脂６を所定の厚さで塗布している。
【００４３】引き続いて、前記した工程（Ｅ）と同様に
して、加熱及び加圧の条件下で基板１のそれぞれの貫通
孔５にＡｕバンプ１１を挿入する。すると、Ａｇ−Ｓｎ
系合金３が溶融せしめられ、Ａｕバンプ１１の実質的に
全体がＡｇ−Ｓｎ系合金３のかたまりの中に埋封された
状態となって硬化しかつ、同時に、エポキシ樹脂６が、
基板１と半導体チップ１０との間に延在して硬化する。
その結果、図５に示すようなエポキシ樹脂６で接続部を
封止した半導体装置２０が得られる。
【００４４】図６は、複数の配線基板を積層して複合さ
れた配線基板を製造する例を示したものである。工程
（Ａ）に示すように、１つの配線基板１−１上に接着用
の樹脂１６を塗布した後に、先に図３を参照して説明し
たものと同様な手法に従って、いま１つの配線基板１−
２を積層する。一連の処理工程が完了すると、工程
（Ｂ）に示すような、配線基板１−３もあわせて有する
配線基板が得られる。
【００４５】最後に付け加えておくと、以上に説明した
半導体装置の構成は、本発明の極く一部のものであり、
本発明の範囲内においていろいろな改良や変更を施し得
るということは言うまでもない。
【００４６】
【発明の効果】以上に説明したように、本発明によれ
ば、配線基板の貫通孔に金属パンプを挿入する方式を採
用したので、得られる接続構造体を薄型にしかつその厚
さを制御するのが容易に可能であり、また、貫通孔が接
続作業の際のガイドとなるので、より簡単にかつ確実に
接続を行うことができる。また、基板自体がソルダレジ
ストとしても機能することができるので、通常のバンプ
接続方式で存在させることが必要であったソルダレジス
ト層を省略することができ、接続構造体及びその製造の
簡略化を図ることができる。
【００４７】また、このような効果があるために、本発
明によれば、小型及び薄型の半導体装置を提供すること
ができる。
【図面の簡単な説明】
【図１】本発明によるバンプ接続方式を採用した半導体
装置の好ましい一例を示す断面図である。
【図２】図１に示した半導体装置の製造方法の基本を示
す断面図である。
【図３】図１に示した半導体装置の製造方法を順を追っ
て示す断面図である。
【図４】図３の製造方法の１変更例を示す断面図であ
る。
【図５】図４の製造方法で製造された半導体装置を示す
断面図である。
【図６】本発明による積層された配線基板とその製造方
法を示す断面図である。
【図７】従来のバンプ接続方式を採用した半導体装置の
断面図である。
【図８】図７に示した半導体装置の製造方法の基本を示
す断面図である。
【符号の説明】
１…絶縁性の基板 ２…金属層 ３…低融点金属 ５…貫通孔 ６…封止樹脂 １０…半導体チップ １１…金属バンプ １２…配線パターン ２０…半導体装置
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 5E319 AA03 AB05 AC04 AC11 BB05 BB08 CC22 CD26 GG01 GG09 5F044 KK01 KK11 KK25 LL02 LL11 QQ04

Claims (8)

    【特許請求の範囲】
  1. 【請求項１】 電子部品が電気的に接続される配線層を
    備えた配線基板であって、前記配線基板の所定の部位
    に、一方の端部が前記配線層で閉塞された貫通孔が設け
    られており、前記貫通孔の内部に、前記配線層と前記電
    子部品とを電気的に接続する低融点金属が充填されてい
    ることを特徴とする配線基板。
  2. 【請求項２】 電子部品が電気的に接続される配線層を
    備えた配線基板を製造するに当たって、 前記配線基板の所定の部位に、一方の端部が前記配線層
    で閉塞された貫通孔を形成した後、 前記貫通孔の内部に、前記配線層と前記電子部品とを電
    気的に接続する低融点金属を充填することを特徴とする
    配線基板の製造方法。
  3. 【請求項３】 所要のパターンに形成された配線層を下
    面に有する配線基板と、該配線基板の上面に搭載された
    半導体素子とを備え、前記半導体素子に設けられた金属
    バンプと前記配線層とが電気的に接続された半導体装置
    であって、 前記配線基板の所定の部位に、一方の端部が前記配線層
    で閉塞された貫通孔が形成され、前記貫通孔の内部に、
    前記金属バンプが挿入されているとともに、前記貫通孔
    の内部に充填された低融点金属により、前記配線層と前
    記金属バンプとが電気的に接続されていることを特徴と
    する半導体装置。
  4. 【請求項４】 前記配線層が、絶縁性の基材に接合され
    た金属層であり、所定のパターンに形成されていること
    を特徴とする請求項３に記載の半導体装置。
  5. 【請求項５】 前記金属バンプが、ワイヤボンディング
    法によって形成されたスタッドバンプであることを特徴
    とする請求項３又は４に記載の半導体装置。
  6. 【請求項６】 少なくとも前記配線基板と前記半導体素
    子との間が、絶縁性の樹脂により封止されていることを
    特徴とする請求項３〜５のいずれか１項に記載の半導体
    装置。
  7. 【請求項７】 所要のパターンに形成された配線層を下
    面に有する配線基板と、該配線基板の上面に搭載された
    半導体素子とを備え、前記半導体素子に設けられた金属
    バンプと前記配線層とが電気的に接続された半導体装置
    を製造するに当たって、 前記配線基板の所定の部位に、一方の端部が前記配線層
    で閉塞された貫通孔を形成した後、 前記貫通孔の内部に、前記配線層と前記電子部品とを電
    気的に接続する低融点金属を充填し、 前記半導体素子の金属バンプを前記貫通孔内の低融点金
    属に挿入して、前記配線基板の上面に前記半導体素子を
    電気的に接続して搭載することを特徴とする半導体装置
    の製造方法。
  8. 【請求項８】 前記半導体素子を搭載する際に、前記低
    融点金属をその融点もしくはそれ以上の温度に加熱し
    て、前記金属バンプを前記貫通孔内の溶融した低融点金
    属に挿入することを特徴とする請求項７に記載の半導体
    装置の製造方法。
JP2000071018A 2000-03-09 2000-03-09 配線基板、半導体装置及びそれらの製造方法 Pending JP2001257453A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2000071018A JP2001257453A (ja) 2000-03-09 2000-03-09 配線基板、半導体装置及びそれらの製造方法
US09/797,887 US6522017B2 (en) 2000-03-09 2001-03-02 Wiring board and semiconductor device
EP01105301A EP1132962A3 (en) 2000-03-09 2001-03-06 Wiring board, semiconductor device and production methods thereof
KR1020010011662A KR20010088430A (ko) 2000-03-09 2001-03-07 배선 기판, 반도체 장치 및 이들의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000071018A JP2001257453A (ja) 2000-03-09 2000-03-09 配線基板、半導体装置及びそれらの製造方法

Publications (1)

Publication Number Publication Date
JP2001257453A true JP2001257453A (ja) 2001-09-21

Family

ID=18589669

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000071018A Pending JP2001257453A (ja) 2000-03-09 2000-03-09 配線基板、半導体装置及びそれらの製造方法

Country Status (4)

Country Link
US (1) US6522017B2 (ja)
EP (1) EP1132962A3 (ja)
JP (1) JP2001257453A (ja)
KR (1) KR20010088430A (ja)

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004200398A (ja) * 2002-12-18 2004-07-15 K-Tech Devices Corp 導電性ボールが端子と接続された電子部品及びその製造法
KR100622170B1 (ko) 2003-05-27 2006-09-08 세이코 엡슨 가부시키가이샤 전자 부품의 실장 방법, 전자 부품의 실장 구조, 전자부품 모듈 및 전자 기기
JP2008153548A (ja) * 2006-12-19 2008-07-03 Fujitsu Ltd 半導体装置
JP2008535229A (ja) * 2005-04-01 2008-08-28 トロワデー、プリュ 接続ボールが設けられた電子パッケージの積重ねを含む薄厚電子モジュール
JP2008277691A (ja) * 2007-05-07 2008-11-13 Fujitsu Ltd 両面実装回路基板に対する電子部品の実装構造、半導体装置、及び両面実装半導体装置の製造方法
JP2008311584A (ja) * 2007-06-18 2008-12-25 Elpida Memory Inc 半導体パッケージの実装構造
JP2009545180A (ja) * 2006-07-31 2009-12-17 インテレクチュアル・ベンチャーズ・ファンド・２７・リミテッド・ライアビリティ・カンパニー 半導体フリップチップパッケージ用の基板およびプロセス
WO2013035337A1 (ja) * 2011-09-09 2013-03-14 日本特殊陶業株式会社 半導体モジュール、回路基板
JP2014083705A (ja) * 2012-10-19 2014-05-12 Konica Minolta Inc インクジェットヘッド
JP2015126229A (ja) * 2013-12-26 2015-07-06 インテル コーポレイション 可撓性マイクロ電子アセンブリ及び方法
CN106816417A (zh) * 2017-01-13 2017-06-09 南京大学 一种高密度封装及其制造方法
WO2017203822A1 (ja) * 2016-05-24 2017-11-30 ソニー株式会社 表示装置、および電子機器
JP2019021919A (ja) * 2017-07-11 2019-02-07 エルジー イノテック カンパニー リミテッド 発光素子パッケージ
JP2019029673A (ja) * 2017-08-02 2019-02-21 エルジー イノテック カンパニー リミテッド 発光素子パッケージ
JP2020533778A (ja) * 2017-09-12 2020-11-19 エルジー イノテック カンパニー リミテッド 発光素子パッケージ

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3876953B2 (ja) * 1998-03-27 2007-02-07 セイコーエプソン株式会社 半導体装置及びその製造方法、回路基板並びに電子機器
US7297572B2 (en) * 2001-09-07 2007-11-20 Hynix Semiconductor, Inc. Fabrication method for electronic system modules
US6927471B2 (en) 2001-09-07 2005-08-09 Peter C. Salmon Electronic system modules and method of fabrication
US20030150645A1 (en) * 2002-02-12 2003-08-14 Chia-Pin Chiu Method and apparatus for coupling a microelectronic device package to a circuit board
SG121707A1 (en) * 2002-03-04 2006-05-26 Micron Technology Inc Method and apparatus for flip-chip packaging providing testing capability
SG115455A1 (en) * 2002-03-04 2005-10-28 Micron Technology Inc Methods for assembly and packaging of flip chip configured dice with interposer
US7262075B2 (en) * 2004-01-08 2007-08-28 Georgia Tech Research Corp. High-aspect-ratio metal-polymer composite structures for nano interconnects
KR100648039B1 (ko) * 2004-09-13 2006-11-23 삼성전자주식회사 솔더 볼 형성 방법과 이를 이용한 반도체 패키지의 제조방법 및 구조
FR2876243B1 (fr) * 2004-10-04 2007-01-26 Commissariat Energie Atomique Composant a protuberances conductrices ductiles enterrees et procede de connexion electrique entre ce composant et un composant muni de pointes conductrices dures
US7420282B2 (en) * 2004-10-18 2008-09-02 Sharp Kabushiki Kaisha Connection structure for connecting semiconductor element and wiring board, and semiconductor device
JP4551255B2 (ja) * 2005-03-31 2010-09-22 ルネサスエレクトロニクス株式会社 半導体装置
JP2006294725A (ja) * 2005-04-07 2006-10-26 Fujikura Ltd 配線基板、多層配線基板およびそれらの製造方法
JP4659534B2 (ja) * 2005-07-04 2011-03-30 三菱電機株式会社 半導体装置
JP4971769B2 (ja) * 2005-12-22 2012-07-11 新光電気工業株式会社 フリップチップ実装構造及びフリップチップ実装構造の製造方法
US20070169427A1 (en) * 2006-01-24 2007-07-26 Lee David E Iii Decorative grid system and method
KR100757910B1 (ko) * 2006-07-06 2007-09-11 삼성전기주식회사 매립패턴기판 및 그 제조방법
JP2008084959A (ja) * 2006-09-26 2008-04-10 Shinko Electric Ind Co Ltd 半導体装置及びその製造方法
US20080206516A1 (en) * 2007-02-22 2008-08-28 Yoshihiko Matsushima Surface mount circuit board, method for manufacturing surface mount circuit board, and method for mounting surface mount electronic devices
KR20100084684A (ko) * 2007-11-01 2010-07-27 다이니폰 인사츠 가부시키가이샤 부품 내장 배선판, 부품 내장 배선판의 제조 방법
SG191042A1 (en) * 2010-12-21 2013-07-31 Linxens Holding Method of manufacturing a surface mounted device and corresponding surface mounted device
CN104228246A (zh) 2013-06-13 2014-12-24 美国圣戈班性能塑料公司 基于聚氨酯分散液的泡棉密封垫片和粘合胶带
KR102111739B1 (ko) 2013-07-23 2020-05-15 삼성전자주식회사 반도체 패키지 및 그 제조방법
IT201700073501A1 (it) * 2017-06-30 2018-12-30 St Microelectronics Srl Prodotto a semiconduttore e corrispondente procedimento
JP6446155B1 (ja) * 2018-07-17 2018-12-26 株式会社日立パワーソリューションズ 両面回路非酸化物系セラミックス基板およびその製造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5768109A (en) * 1991-06-26 1998-06-16 Hughes Electronics Multi-layer circuit board and semiconductor flip chip connection
JP3057924B2 (ja) * 1992-09-22 2000-07-04 松下電器産業株式会社 両面プリント基板およびその製造方法
JPH08316271A (ja) * 1995-05-12 1996-11-29 Nitto Denko Corp フィルムキャリアおよびこれを用いた半導体装置
JP3610999B2 (ja) * 1996-06-07 2005-01-19 松下電器産業株式会社 半導体素子の実装方法
JP3431406B2 (ja) * 1996-07-30 2003-07-28 株式会社東芝 半導体パッケージ装置

Cited By (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004200398A (ja) * 2002-12-18 2004-07-15 K-Tech Devices Corp 導電性ボールが端子と接続された電子部品及びその製造法
KR100622170B1 (ko) 2003-05-27 2006-09-08 세이코 엡슨 가부시키가이샤 전자 부품의 실장 방법, 전자 부품의 실장 구조, 전자부품 모듈 및 전자 기기
US7278564B2 (en) 2003-05-27 2007-10-09 Seiko Epson Corporation Method of mounting electronic component, structure for mounting electronic component, electronic component module, and electronic apparatus
JP2008535229A (ja) * 2005-04-01 2008-08-28 トロワデー、プリュ 接続ボールが設けられた電子パッケージの積重ねを含む薄厚電子モジュール
JP2009545180A (ja) * 2006-07-31 2009-12-17 インテレクチュアル・ベンチャーズ・ファンド・２７・リミテッド・ライアビリティ・カンパニー 半導体フリップチップパッケージ用の基板およびプロセス
JP2008153548A (ja) * 2006-12-19 2008-07-03 Fujitsu Ltd 半導体装置
JP2008277691A (ja) * 2007-05-07 2008-11-13 Fujitsu Ltd 両面実装回路基板に対する電子部品の実装構造、半導体装置、及び両面実装半導体装置の製造方法
JP2008311584A (ja) * 2007-06-18 2008-12-25 Elpida Memory Inc 半導体パッケージの実装構造
WO2013035337A1 (ja) * 2011-09-09 2013-03-14 日本特殊陶業株式会社 半導体モジュール、回路基板
JP2014083705A (ja) * 2012-10-19 2014-05-12 Konica Minolta Inc インクジェットヘッド
JP2015126229A (ja) * 2013-12-26 2015-07-06 インテル コーポレイション 可撓性マイクロ電子アセンブリ及び方法
WO2017203822A1 (ja) * 2016-05-24 2017-11-30 ソニー株式会社 表示装置、および電子機器
US11309338B2 (en) 2016-05-24 2022-04-19 Sony Corporation Display device and electronic apparatus
CN106816417A (zh) * 2017-01-13 2017-06-09 南京大学 一种高密度封装及其制造方法
JP2019021919A (ja) * 2017-07-11 2019-02-07 エルジー イノテック カンパニー リミテッド 発光素子パッケージ
JP7335574B2 (ja) 2017-07-11 2023-08-30 スージョウ レキン セミコンダクター カンパニー リミテッド 発光素子パッケージ
JP2019029673A (ja) * 2017-08-02 2019-02-21 エルジー イノテック カンパニー リミテッド 発光素子パッケージ
JP7228871B2 (ja) 2017-08-02 2023-02-27 スージョウ レキン セミコンダクター カンパニー リミテッド 発光素子パッケージ
JP2020533778A (ja) * 2017-09-12 2020-11-19 エルジー イノテック カンパニー リミテッド 発光素子パッケージ

Also Published As

Publication number Publication date
EP1132962A3 (en) 2005-07-20
KR20010088430A (ko) 2001-09-26
US6522017B2 (en) 2003-02-18
US20010020549A1 (en) 2001-09-13
EP1132962A2 (en) 2001-09-12

Similar Documents

Publication Publication Date Title
JP2001257453A (ja) 配線基板、半導体装置及びそれらの製造方法
US5744758A (en) Multilayer circuit board and process of production thereof
KR100466680B1 (ko) 덴드라이트 상호접속을 이용하여 박판에 대한 박막의 부착
JP3320979B2 (ja) デバイスをデバイス・キャリヤ上に直接実装する方法
JP5018826B2 (ja) 電子デバイスおよびその製造方法
US6335076B1 (en) Multi-layer wiring board and method for manufacturing the same
WO2007102358A1 (ja) 電子デバイスパッケージ、モジュール、および電子機器
TWI461118B (zh) 具有電子零件之配線基板及其製造方法
US6660942B2 (en) Semiconductor device with an exposed external-connection terminal
US6667229B1 (en) Method of connecting a bumped compliant conductive trace and an insulative base to a semiconductor chip
WO2007138771A1 (ja) 半導体装置、電子部品モジュールおよび半導体装置の製造方法
JP3634709B2 (ja) 半導体モジュール
JP2001156121A (ja) バンプ付き二層回路テープキャリアおよびその製造方法
KR100447895B1 (ko) 칩 스케일 패키지 및 그 제조방법
TW200532879A (en) Circuit substrate and method for mounting electronic element
JP2002176267A (ja) 電子部品、回路装置とその製造方法並びに半導体装置
JP2000260895A (ja) テープパッケージとその製造方法
JP2003017611A (ja) ピン付き配線基板およびこれを用いた電子装置
JP2004055958A (ja) ピン付き配線基板およびこれを用いた電子装置
JP2001210680A (ja) 半導体パッケージ及び半導体装置ならびにそれらの製造方法
JP2002246510A (ja) 配線基板及びテープキャリア並びにこれを用いた半導体装置
JP2005209847A (ja) 配線基板の製造方法
JP2003338574A (ja) ピン付き配線基板およびこれを用いた電子装置
JP2002353394A (ja) ピン付き配線基板およびこれを用いた電子装置
JP2003338598A (ja) ピン付き配線基板およびこれを用いた電子装置