JP2008153548A - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP2008153548A JP2008153548A JP2006341822A JP2006341822A JP2008153548A JP 2008153548 A JP2008153548 A JP 2008153548A JP 2006341822 A JP2006341822 A JP 2006341822A JP 2006341822 A JP2006341822 A JP 2006341822A JP 2008153548 A JP2008153548 A JP 2008153548A
- Authority
- JP
- Japan
- Prior art keywords
- wiring board
- semiconductor device
- semiconductor element
- alloy
- adhesive layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01019—Potassium [K]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01046—Palladium [Pd]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/35—Mechanical effects
- H01L2924/351—Thermal stress
- H01L2924/3511—Warping
Landscapes
- Wire Bonding (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Abstract
【解決手段】半導体素子50がフェイスダウンで配線基板60にフリップチップ接続された構造を備えた半導体装置は、前記半導体素子50の主面のうち、前記配線基板60に対向する面には、前記半導体素子50と前記配線基板60とを電気的に接続する接続部材53と、半導体素子接着剤層51と、が形成され、前記配線基板の上面には、配線基板接着剤層63が形成され、前記半導体素子接着剤層51と前記配線基板接着剤層63との間に、弾性体樹脂64が設けられていることを特徴とする。
【選択図】図5
Description
更に、接着剤組成物として、エポキシ樹脂、アクリルゴム、及び、潜在性硬化剤を含有する回路部材接続用の接着剤が提案されている。
(付記1) 半導体素子がフェイスダウンで配線基板にフリップチップ接続された構造を備えた半導体装置であって、
前記半導体素子の主面のうち、前記配線基板に対向する面には、前記半導体素子と前記配線基板とを電気的に接続する接続部材と、半導体素子接着剤層と、が形成され、
前記配線基板の上面には、配線基板接着剤層が形成され、
前記半導体素子接着剤層と前記配線基板接着剤層との間に、弾性体樹脂が設けられていることを特徴とする半導体装置。
(付記2) 付記1記載の半導体装置であって、
前記弾性体樹脂は、ゴム系樹脂から成ることを特徴とする半導体装置。
(付記3) 付記1又は2記載の半導体装置であって、
前記半導体素子接着剤層及び前記配線基板接着剤層は、エポキシ系、アクリル系、シリコン系、ウレタン系の樹脂から構成される群から選択された材料から成ることを特徴とする半導体装置。
(付記4) 付記1乃至3いずれか一項記載の半導体装置であって、
前記接続部材は、前記半導体素子の電極上に設けられていることを特徴とする半導体装置。
(付記5) 付記1乃至4いずれか一項記載の半導体装置であって、
前記接続部材は、銅(Cu)、金(Au)、鉛(Pd)、又はこれらの合金から構成される群から選択された材料から成ることを特徴とする半導体装置。
(付記6) 付記5記載の半導体装置であって、
前記接続部材は、電鋳法又は放電加工により形成されることを特徴とする半導体装置。
(付記7) 付記1乃至6いずれか一項記載の半導体装置であって、
前記配線基板には、凹部が形成されており、
前記凹部の内部に、当該半導体装置の動作時に溶融状態となる金属又は合金が配設され、
前記接続部材は、前記配線基板の前記凹部内に位置している部分を有することを特徴とする半導体装置。
(付記8) 付記7記載の半導体装置であって、
前記接続部材のうち、少なくとも前記配線基板の前記凹部内に位置している部分には、ニッケル(Ni)/金(Au)又はチタン(Ti)/ニッケル(Ni)/金(Au)から構成される群から選択された材料から成る表面皮膜が形成されていることを特徴とする半導体装置。
(付記9) 付記7又は8記載の半導体装置であって、
前記金属又は合金は、錫(Sn)−ビスマス(Bi)−インジウム(In)系の合金、ガリウム(Ga)、ガリウム(Ga)−銀(Ag)系合金、ガリウム(Ga)−亜鉛(Zn)系合金、ガリウム(Ga)−錫(Sn)系合金から構成される群から選択された材料から成ることを特徴とする半導体装置。
(付記10) 半導体素子がフェイスダウンで配線基板にフリップチップ接続された構造を備えた半導体装置であって、
前記半導体素子の主面のうち、前記配線基板に対向する面には、前記半導体素子と前記配線基板とを電気的に接続する接続部材が形成されており、
前記配線基板には、凹部が形成されており、
前記凹部の内部に、当該半導体装置の動作時に溶融状態となる金属又は合金が配設され、
前記接続部材は、前記配線基板の前記凹部内に位置している部分を有することを特徴とする半導体装置。
(付記11) 付記10記載の半導体装置であって、
前記金属又は合金は、錫(Sn)−ビスマス(Bi)−インジウム(In)系の合金、ガリウム(Ga)、ガリウム(Ga)−銀(Ag)系合金、ガリウム(Ga)−亜鉛(Zn)系合金、ガリウム(Ga)−錫(Sn)系合金から構成される群から選択された材料から成ることを特徴とする半導体装置。
(付記12) 付記10又は11記載の半導体装置であって、
前記接続部材は、前記半導体素子の電極上に設けられていることを特徴とする半導体装置。
(付記13) 付記10乃至12いずれか一項記載の半導体装置であって、
前記接続部材は、銅(Cu)、金(Au)、鉛(Pd)、又はこれらの合金から構成される群から選択された材料から成ることを特徴とする半導体装置。
(付記14) 付記13記載の半導体装置であって、
前記接続部材は、電鋳法又は放電加工により形成されることを特徴とする半導体装置。
(付記15) 付記10乃至14記載の半導体装置であって、
前記接続部材のうち、少なくとも前記配線基板の前記凹部内に位置している部分には、ニッケル(Ni)/金(Au)又はチタン(Ti)/ニッケル(Ni)/金(Au)から構成される群から選択された材料から成る表面皮膜が形成されていることを特徴とする半導体装置。
50 半導体素子
51 半導体素子接着剤層
52 半田層
53 接続ピン
60 配線基板
61 凹部
62 低融点金属又は合金
63 配線基板接着剤層
64 弾性体樹脂
Claims (6)
- 半導体素子がフェイスダウンで配線基板にフリップチップ接続された構造を備えた半導体装置であって、
前記半導体素子の主面のうち、前記配線基板に対向する面には、前記半導体素子と前記配線基板とを電気的に接続する接続部材と、半導体素子接着剤層と、が形成され、
前記配線基板の上面には、配線基板接着剤層が形成され、
前記半導体素子接着剤層と前記配線基板接着剤層との間に、弾性体樹脂が設けられていることを特徴とする半導体装置。 - 請求項1記載の半導体装置であって、
前記半導体素子接着剤層及び前記配線基板接着剤層は、エポキシ系、アクリル系、シリコン系、ウレタン系の樹脂から構成される群から選択された材料から成ることを特徴とする半導体装置。 - 請求項1又は2記載の半導体装置であって、
前記配線基板には、凹部が形成されており、
前記凹部の内部に、当該半導体装置の動作時に溶融状態となる金属又は合金が配設され、
前記接続部材は、前記配線基板の前記凹部内に位置している部分を有することを特徴とする半導体装置。 - 請求項3記載の半導体装置であって、
前記接続部材のうち、少なくとも前記配線基板の前記凹部内に位置している部分には、ニッケル(Ni)/金(Au)又はチタン(Ti)/ニッケル(Ni)/金(Au)から構成される群から選択された材料から成る表面皮膜が形成されていることを特徴とする半導体装置。 - 請求項3又は4記載の半導体装置であって、
前記金属又は合金は、錫(Sn)−ビスマス(Bi)−インジウム(In)系の合金、ガリウム(Ga)、ガリウム(Ga)−銀(Ag)系合金、ガリウム(Ga)−亜鉛(Zn)系合金、ガリウム(Ga)−錫(Sn)系合金から構成される群から選択された材料から成ることを特徴とする半導体装置。 - 半導体素子がフェイスダウンで配線基板にフリップチップ接続された構造を備えた半導体装置であって、
前記半導体素子の主面のうち、前記配線基板に対向する面には、前記半導体素子と前記配線基板とを電気的に接続する接続部材が形成されており、
前記配線基板には、凹部が形成されており、
前記凹部の内部に、当該半導体装置の動作時に溶融状態となる金属又は合金が配設され、
前記接続部材は、前記配線基板の前記凹部内に位置している部分を有することを特徴とする半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006341822A JP4863861B2 (ja) | 2006-12-19 | 2006-12-19 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006341822A JP4863861B2 (ja) | 2006-12-19 | 2006-12-19 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008153548A true JP2008153548A (ja) | 2008-07-03 |
JP4863861B2 JP4863861B2 (ja) | 2012-01-25 |
Family
ID=39655375
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006341822A Expired - Fee Related JP4863861B2 (ja) | 2006-12-19 | 2006-12-19 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4863861B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008277393A (ja) * | 2007-04-26 | 2008-11-13 | Kyocera Corp | 実装構造体及びその製造方法 |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08222599A (ja) * | 1995-02-13 | 1996-08-30 | Mitsubishi Electric Corp | 電子部品の実装方法 |
JPH10189652A (ja) * | 1996-12-25 | 1998-07-21 | Hitachi Ltd | 半導体装置 |
JPH11251368A (ja) * | 1998-03-03 | 1999-09-17 | Nec Corp | 樹脂フィルムおよびこれを用いた電子部品の接続方法 |
JP2000174050A (ja) * | 1998-09-30 | 2000-06-23 | Ibiden Co Ltd | 半導体チップ及び半導体チップの製造方法 |
JP2001127107A (ja) * | 1999-10-22 | 2001-05-11 | Sony Chem Corp | 接続材料および接続体 |
JP2001257453A (ja) * | 2000-03-09 | 2001-09-21 | Shinko Electric Ind Co Ltd | 配線基板、半導体装置及びそれらの製造方法 |
JP2003152022A (ja) * | 2001-11-14 | 2003-05-23 | Seiko Epson Corp | 接着部材、半導体装置及びその製造方法、回路基板並びに電子機器 |
JP2004247621A (ja) * | 2003-02-17 | 2004-09-02 | Renesas Technology Corp | 半導体装置およびその製造方法 |
-
2006
- 2006-12-19 JP JP2006341822A patent/JP4863861B2/ja not_active Expired - Fee Related
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08222599A (ja) * | 1995-02-13 | 1996-08-30 | Mitsubishi Electric Corp | 電子部品の実装方法 |
JPH10189652A (ja) * | 1996-12-25 | 1998-07-21 | Hitachi Ltd | 半導体装置 |
JPH11251368A (ja) * | 1998-03-03 | 1999-09-17 | Nec Corp | 樹脂フィルムおよびこれを用いた電子部品の接続方法 |
JP2000174050A (ja) * | 1998-09-30 | 2000-06-23 | Ibiden Co Ltd | 半導体チップ及び半導体チップの製造方法 |
JP2001127107A (ja) * | 1999-10-22 | 2001-05-11 | Sony Chem Corp | 接続材料および接続体 |
JP2001257453A (ja) * | 2000-03-09 | 2001-09-21 | Shinko Electric Ind Co Ltd | 配線基板、半導体装置及びそれらの製造方法 |
JP2003152022A (ja) * | 2001-11-14 | 2003-05-23 | Seiko Epson Corp | 接着部材、半導体装置及びその製造方法、回路基板並びに電子機器 |
JP2004247621A (ja) * | 2003-02-17 | 2004-09-02 | Renesas Technology Corp | 半導体装置およびその製造方法 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008277393A (ja) * | 2007-04-26 | 2008-11-13 | Kyocera Corp | 実装構造体及びその製造方法 |
Also Published As
Publication number | Publication date |
---|---|
JP4863861B2 (ja) | 2012-01-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5330184B2 (ja) | 電子部品装置 | |
US7078822B2 (en) | Microelectronic device interconnects | |
US8178957B2 (en) | Electronic component device, and method of manufacturing the same | |
KR100969441B1 (ko) | 반도체칩이 실장된 인쇄회로기판 및 그 제조방법 | |
JP2008218926A (ja) | 半導体装置及びその製造方法 | |
JP2004235310A (ja) | 半導体装置およびその製造方法 | |
KR20090131045A (ko) | 웨이퍼 레벨 패키지 및 그 제조방법 | |
JP2004055628A (ja) | ウエハレベルの半導体装置及びその作製方法 | |
JP5135246B2 (ja) | 半導体モジュールおよびその製造方法、ならびに携帯機器 | |
JP2000269369A (ja) | 半導体装置 | |
JP2009064812A (ja) | 半導体装置の電極構造およびその関連技術 | |
KR20080080932A (ko) | 반도체 장치 및 그 제조 방법 | |
JP2001135663A (ja) | 半導体装置及びその製造方法 | |
US20070120268A1 (en) | Intermediate connection for flip chip in packages | |
JP2007242782A (ja) | 半導体装置及び電子装置 | |
JP2009224581A (ja) | 素子搭載用基板およびその製造方法、半導体モジュールおよびその製造方法、電極構造、携帯機器 | |
JP2009200067A (ja) | 半導体チップおよび半導体装置 | |
JP4061506B2 (ja) | 半導体装置の製造方法 | |
US7088007B2 (en) | Semiconductor device and method of manufacturing the same, circuit board, and electronic instrument | |
JP2009158830A (ja) | 素子搭載用基板およびその製造方法、半導体モジュールおよびその製造方法、ならびに携帯機器 | |
JP4509673B2 (ja) | 電子部品及びその製造方法、並びに電子装置 | |
JP2007242783A (ja) | 半導体装置及び電子装置 | |
JP5437553B2 (ja) | 半導体素子及び半導体装置 | |
US20080290514A1 (en) | Semiconductor device package and method of fabricating the same | |
JP4863861B2 (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090907 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110711 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110719 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110915 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20111011 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20111108 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20141118 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |