JP2000269369A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JP2000269369A
JP2000269369A JP11071409A JP7140999A JP2000269369A JP 2000269369 A JP2000269369 A JP 2000269369A JP 11071409 A JP11071409 A JP 11071409A JP 7140999 A JP7140999 A JP 7140999A JP 2000269369 A JP2000269369 A JP 2000269369A
Authority
JP
Japan
Prior art keywords
semiconductor element
external terminal
insulating
land
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP11071409A
Other languages
English (en)
Other versions
JP3914654B2 (ja
Inventor
Akihiro Yaguchi
昭弘 矢口
Akira Haruta
亮 春田
Masahiro Ichitani
昌弘 一谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP07140999A priority Critical patent/JP3914654B2/ja
Priority to US09/525,026 priority patent/US6340793B1/en
Priority to MYPI20001004A priority patent/MY128860A/en
Priority to KR1020000013157A priority patent/KR100324708B1/ko
Priority to SG200001513A priority patent/SG87093A1/en
Priority to TW089104850A priority patent/TW451369B/zh
Publication of JP2000269369A publication Critical patent/JP2000269369A/ja
Priority to US10/046,230 priority patent/US6512176B2/en
Application granted granted Critical
Publication of JP3914654B2 publication Critical patent/JP3914654B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • A—HUMAN NECESSITIES
    • A61—MEDICAL OR VETERINARY SCIENCE; HYGIENE
    • A61B—DIAGNOSIS; SURGERY; IDENTIFICATION
    • A61B18/00—Surgical instruments, devices or methods for transferring non-mechanical forms of energy to or from the body
    • A61B18/18—Surgical instruments, devices or methods for transferring non-mechanical forms of energy to or from the body by applying electromagnetic radiation, e.g. microwaves
    • A61B18/20—Surgical instruments, devices or methods for transferring non-mechanical forms of energy to or from the body by applying electromagnetic radiation, e.g. microwaves using laser
    • A61B18/22—Surgical instruments, devices or methods for transferring non-mechanical forms of energy to or from the body by applying electromagnetic radiation, e.g. microwaves using laser the beam being directed along or through a flexible conduit, e.g. an optical fibre; Couplings or hand-pieces therefor
    • A61B18/24—Surgical instruments, devices or methods for transferring non-mechanical forms of energy to or from the body by applying electromagnetic radiation, e.g. microwaves using laser the beam being directed along or through a flexible conduit, e.g. an optical fibre; Couplings or hand-pieces therefor with a catheter
    • A—HUMAN NECESSITIES
    • A61—MEDICAL OR VETERINARY SCIENCE; HYGIENE
    • A61N—ELECTROTHERAPY; MAGNETOTHERAPY; RADIATION THERAPY; ULTRASOUND THERAPY
    • A61N5/00—Radiation therapy
    • A61N5/06—Radiation therapy using light
    • A61N5/067—Radiation therapy using light using laser light
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • A—HUMAN NECESSITIES
    • A61—MEDICAL OR VETERINARY SCIENCE; HYGIENE
    • A61B—DIAGNOSIS; SURGERY; IDENTIFICATION
    • A61B18/00—Surgical instruments, devices or methods for transferring non-mechanical forms of energy to or from the body
    • A61B2018/00315—Surgical instruments, devices or methods for transferring non-mechanical forms of energy to or from the body for treatment of particular body parts
    • A61B2018/00505—Urinary tract
    • A61B2018/00517—Urinary bladder or urethra
    • A—HUMAN NECESSITIES
    • A61—MEDICAL OR VETERINARY SCIENCE; HYGIENE
    • A61B—DIAGNOSIS; SURGERY; IDENTIFICATION
    • A61B18/00—Surgical instruments, devices or methods for transferring non-mechanical forms of energy to or from the body
    • A61B2018/00315—Surgical instruments, devices or methods for transferring non-mechanical forms of energy to or from the body for treatment of particular body parts
    • A61B2018/00547—Prostate
    • A—HUMAN NECESSITIES
    • A61—MEDICAL OR VETERINARY SCIENCE; HYGIENE
    • A61N—ELECTROTHERAPY; MAGNETOTHERAPY; RADIATION THERAPY; ULTRASOUND THERAPY
    • A61N5/00—Radiation therapy
    • A61N5/06—Radiation therapy using light
    • A61N5/0601—Apparatus for use inside the body
    • A61N5/0603—Apparatus for use inside the body for treatment of body cavities
    • A61N2005/061—Bladder and/or urethra
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/13124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13139—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45139—Silver (Ag) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H01L2224/48228—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item the bond pad being disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48699—Principal constituent of the connecting portion of the wire connector being Aluminium (Al)
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/85444—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/85455—Nickel (Ni) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Abstract

(57)【要約】 【課題】ＢＧＡ型半導体装置において，半導体装置をプ
リント配線基板に実装した状態で温度変化が繰り返し加
わった際に，外部端子に発生する断線を防止する。 【解決手段】半導体素子を絶縁性テープに接着する柔軟
な接着部材を，外部端子を接合する絶縁性テープ表面の
ランドを覆う範囲まで設ける。もしくは，柔軟な低弾性
部材でランドを覆う。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は，半導体素子と外部
端子とを電気的に接続するための導電性配線を備えた絶
縁性テープによって構成された半導体装置に係り，特に
外部端子を球状はんだなどから形成したボールグリッド
アレイ（ＢＧＡ）型半導体装置に関する。
【０００２】
【従来の技術】半導体装置の高密度実装化に対応するた
め，多ピン化，小型化および高速化に適したボールグリ
ッドアレイ（ＢＧＡ）型の半導体装置が実用化されてい
る。ＢＧＡ型半導体装置は，半導体装置の面内にはんだ
バンプなどからなる外部端子をアレイ状に２次元配置し
た構造となっている。ＢＧＡ型半導体装置では，半導体
素子と外部端子との電気的接続のため，表面，あるいは
表面および内部に導電性配線が形成されているインター
ポーザと呼ばれる部材が用いられている。インターポー
ザにはガラス／エポキシなどを基材とするプリント配線
基板や，ポリイミドなどを基材として表面などに導電性
配線を形成した絶縁性テープなどが使用されている。
【０００３】導電性配線が形成された絶縁性テープによ
って半導体装置を構成した例が日経マイクロデバイス，
１９９８年２月号「構造を改良したＣＳＰで接続信頼性
をクリア」（４８ページ〜５５ページ）に示されてい
る。図１０に示すような従来のＢＧＡ型半導体装置で
は，インターポーザとして導電性配線４，ボンディング
パッド３およびランド５と絶縁膜６とが形成された絶縁
性テープ２が用いられている。半導体素子１は，その下
面１ｂが絶縁性テープ２の半導体素子搭載面２ａに接着
部材８によって接着されている。絶縁性テープ２の半導
体素子搭載面２ａに形成されているボンディングパッド
３部分は絶縁膜６に開口部１２が設けられており，図示
されていない半導体素子上面１ａに形成されている電極
とボンディングパッド３それぞれに金属細線７を接合す
ることによって両者は電気的に接続されている。封止材
９は導電性テープ２の半導体素子搭載面２ａ側に設けら
れ，半導体素子１と金属細線７を封止している。外部端
子１０は絶縁性テープ２の実装面２ｂ側に設けられてお
り，絶縁性テープ２の開口部１１内部においてランド５
に接合している。半導体素子１と外部端子１０は，金属
細線７，ボンディングパッド３，導電性配線４，ランド
５を経由して電気的に接続されている。
【０００４】
【発明が解決しようとする課題】図１０に示した従来の
半導体装置では，半導体素子１の材料として線膨張係数
が２〜３×１０~6／℃程度であるシリコン（Ｓｉ）が用
いられている。絶縁性テープ２にはポリイミド樹脂ある
いはガラス／エポキシ樹脂を基材とする材料が用いられ
ており，これらの線膨張係数は１０×１０~6／℃程度で
ある。また，封止材９にはシリカ粒子が充てんされたエ
ポキシ樹脂が主に用いられており，線膨張係数は８〜１
４×１０~6／℃である。
【０００５】半導体装置は通常ガラス／エポキシ樹脂
（例えばＦＲ−４）などを基材とする線膨張係数が１５
〜１６×１０~6／℃程度のプリント配線基板に外部端子
１０によって実装される。また上記した従来の半導体装
置全体の線膨張係数は，半導体装置内で占める半導体素
子１の割合が大きいため半導体素子１の線膨張係数に近
い値になっている。
【０００６】上記プリント配線基板に実装された状態の
半導体装置に，信頼性試験として実施する温度サイクル
試験などの温度変化が加わると，半導体装置とプリント
配線基板の線膨張係数差に起因したひずみが，主にはん
だ材料（Ｐｂ−Ｓｎ系共晶はんだ，Ｓｎ−Ａｇ−Ｃｕ系
はんだなど）が用いられている外部端子１０に発生す
る。
【０００７】また，図１０の従来の半導体装置では，絶
縁性テープ２の半導体素子搭載面２ａの片面のみを封止
材９で封止している。このため，温度変化の冷却過程時
に封止材９の収縮によって半導体装置に反り変形が発生
し，外部端子１０にひずみを生じさせる。この反りによ
るひずみは，上記プリント配線基板との線膨張係数差に
起因して発生するひずみと重畳して，外部端子に発生す
るひずみをさらに増大させることになる。外部端子１０
に大きなひずみが発生すると，温度変化の繰り返しによ
って外部端子１０にき裂が発生し，いずれは破断に至
る。
【０００８】上記の要因によって発生するひずみは，半
導体装置の中で線膨張係数が最も小さい半導体素子１の
端部に近接するランド５ａに接合された外部端子１０ａ
で最も大きくなり，この部分から破断が発生する可能性
が高い。特に，図１０のように半導体素子１の端部に近
接するランド５ａが半導体素子１の側面端部を横断する
ように配置されている場合に，大きなひずみが発生す
る。これは以下の理由による。外部端子１０ａの半導体
素子１の投影面内部分に存在する部分は，柔軟な性質を
有する接着部材８の変形によってひずみが緩和される
が，上部に半導体素子１が存在しない投影面外部分は封
止材９によって拘束されるため，自由に変形することが
できなくなっている。そのため，半導体素子１の側面端
部より外側に存在する外部端子１０ａの端部に大きなひ
ずみが集中するため,破断が発生する可能性が極めて大
きくなる。また，封止材９の線膨張係数があまり大きく
ない場合には，半導体装置の端部に配置されている外部
端子１０ｂに発生するひずみも大きくなることがあり，
半導体素子１端部に近接する外部端子１０ａと同様に破
断が発生する可能性がある。外部端子１０に破断が発生
すると，電気的接続が損なわれるため半導体装置が正常
に機能しなくなり，半導体装置の信頼性を著しく低下さ
せることになる。本発明は，外部端子の破断を防止・抑
制し，信頼性の高い半導体装置，特にボールグリッドア
レイ（ＢＧＡ）型の半導体装置を提供することを目的と
する。
【０００９】
【課題を解決するための手段】前記の課題は，例えば下
記の(Ａ)〜(Ｈ)に示す構成を備えた半導体装置により解
決することができる。
【００１０】（Ａ）第一の絶縁部材と、前記第一の絶縁
部材の一主面に配設された外部端子と、前記第一の絶縁
部材の前記外部端子が配設された面とは反対側に配設さ
れた半導体素子と、前記半導体素子と前記外部端子を電
気的に接続する導電性部材と、前記第一の絶縁部材の前
記外部端子が配設された面とは反対側に配設された封止
部材とを備えた半導体装置において、前記半導体素子と
前記第一の絶縁部材との間には第二の絶縁部材が介在し
ており、前記第二の絶縁部材の外縁部が前記半導体素子
の外縁部よりも突出していること。
【００１１】（Ｂ）第一の絶縁部材と、前記第一の絶縁
部材の一主面に配設された外部端子と、前記第一の絶縁
部材の前記外部端子が配設された面とは反対側に配設さ
れた半導体素子と、前記半導体素子と前記外部端子を電
気的に接続する導電性部材と、前記第一の絶縁部材の前
記外部端子が配設された面とは反対側に配設された封止
部材とを備えた半導体装置において、前記半導体素子と
前記第一の絶縁部材との間には第二の絶縁部材が介在し
ており、前記第二の絶縁部材の外縁部が、前記半導体素
子の外縁部よりも外側に位置する外部端子であって最も
前記半導体側に存在する外部端子の外縁部に対応する位
置まで延在していること。
【００１２】（Ｃ）複数のボンディングパッドおよびラ
ンド，前記ボンディングパッドとランドを電気的に接続
する導電性配線とを有する絶縁性テープと，半導体素子
と，前記半導体素子と前記ボンディングパッドとを電気
的に接続する導電性部材と，前記半導体素子を接着する
少なくとも前記ボンディングパッドの前記導電性部材接
合部分を除く前記絶縁性テープの半導体素子搭載面に設
けられた接着部材と，前記半導体素子と導電性部材の周
囲を封止する封止材と，前記ランドに接合された外部端
子と，を備えた半導体装置とすること。
【００１３】接着部材は本来，半導体素子を絶縁性テー
プの表面に搭載するために用いられる部材であるため，
通常は半導体素子の下面にのみ設けられる。接着部材に
は，エポキシ系樹脂やポリイミド系樹脂などが用いられ
ており，これらの材料は通常絶縁性テープ材料より柔軟
な性質を有している。この接着部材を，半導体素子の下
面だけでなくボンディングパッド領域を除く絶縁性テー
プの半導体素子搭載面に設けることによって，半導体装
置とプリント配線基板との線膨張係数差によって外部端
子に生じるひずみを，柔軟な接着部材の変形によって緩
和することができる。さらに，封止材の収縮により発生
する半導体装置の反り変形量を低減できるので，反り変
形によって外部端子に生じるひずみを低減することもで
きる。
【００１４】また，接着部材の柔軟な性質を十分に発揮
させるため，接着部材の弾性率は絶縁性テープの弾性率
より小さくすることが望ましい。接着部材の弾性率が小
さくなると，接着部材自体の変形が容易になり，外部端
子に作用する変形が接着部材の変形で吸収されやすくな
るため，外部端子に発生するひずみがより低減するよう
になる。絶縁性テープの弾性率（縦弾性率）は，３００
０〜９０００ＭＰａ程度である。接着部材にはこれより
小さい弾性率を有する材料を用いるが，実用的には１０
００ＭＰａ程度の材料が用いられる。
【００１５】（Ｄ）複数のボンディングパッドおよびラ
ンド，前記ボンディングパッドとランドを電気的に接続
する導電性配線とを有する絶縁性テープと，半導体素子
と，前記半導体素子と前記ボンディングパッドとを電気
的に接続する導電性部材と，前記半導体素子を前記絶縁
性テープの半導体素子搭載面に接着する接着部材と，前
記半導体素子と導電性部材の周囲を封止する封止材と，
前記半導体素子の投影面内および投影面外の両方に配置
された前記ランドに接合される外部端子と，を備えた半
導体装置において，前記接着部材は前記半導体素子の投
影面外側の少なくとも前記ランドを覆う範囲まで設けた
こと。
【００１６】外部端子を接合するランドが半導体素子の
投影面内と面外に設けられている場合，接着部材自体は
半導体素子を絶縁性テープ表面に搭載するための部材で
あるため，接着部材は，通常半導体素子の投影面内すな
わち下面に位置するランドのみを覆う範囲に形成され
る。
【００１７】絶縁性テープ材料より柔軟な性質を有して
いる接着部材を，半導体素子の投影面内だけでなく投影
面外に配置されているランドを覆う範囲まで設けること
によって，半導体装置とプリント配線基板との線膨張係
数差によって外部端子に生じるひずみを，柔軟な接着部
材の変形によって緩和することができる。さらに，封止
材の収縮により発生する半導体装置の反り変形量を低減
できるので，反り変形によって外部端子に生じるひずみ
を低減することもできる。また，接着部材の柔軟な性質
を十分に発揮させるため，接着部材の弾性率は絶縁性テ
ープの弾性率より小さくすることが望ましい。
【００１８】（Ｅ）複数のボンディングパッドおよびラ
ンド，前記ボンディングパッドとランドを電気的に接続
する導電性配線とを有する絶縁性テープと，半導体素子
と，前記半導体素子と前記ボンディングパッドとを電気
的に接続する導電性部材と，前記半導体素子を前記絶縁
性テープの半導体素子搭載面に接着する接着部材と，前
記半導体素子と導電性部材の周囲を封止する封止材と，
前記半導体素子の投影面外に配置された前記ランドに接
合される外部端子と，を備えた半導体装置において，前
記接着部材は前記半導体素子の投影面外の少なくとも前
記ランドを覆う範囲まで設けたこと。
【００１９】外部端子を接合するランドが半導体素子の
投影面外に設けられている場合，接着部材自体は半導体
素子を絶縁性テープ表面に搭載するための部材であるた
め，接着部材は，通常半導体素子の下面にのみ形成さ
れ，少なくとも半導体素子の投影面外に配置されている
ランドを覆うようには構成されない。
【００２０】絶縁性テープ材料より柔軟な性質を有して
いる接着部材を，半導体素子の投影面外に配置されてい
るランドを覆う範囲まで設けることによって，半導体装
置とプリント配線基板との線膨張係数差によって外部端
子に生じるひずみを，柔軟な接着部材の変形によって緩
和することができる。さらに，封止材の収縮により発生
する半導体装置の反り変形量を低減できるので，反り変
形によって外部端子に生じるひずみを低減することもで
きる。また，接着部材の柔軟な性質を十分に発揮させる
ため，接着部材の弾性率は絶縁性テープの弾性率より小
さくすることが望ましい。
【００２１】また、接着部材をフィルム状の部材で形成
することが望ましい。半導体素子を絶縁性テープ表面に
搭載する方法として，接着部材をあらかじめ絶縁性テー
プの半導体素子搭載領域に形成しておき，その後半導体
素子を接着する方法がある。この場合の接着部材の形成
方法には，液状材料を用いる方法とフィルム状材料を用
いる方法がある。接着部材によるひずみ低減効果を有効
に発揮させるためには，接着部材の低弾性率化ととも
に，接着部材の厚さをある程度確保することが必要にな
る。これは半導体装置とプリント配線基板との線膨張係
数差によって外部端子に生じるひずみは，主にせん断変
形によって発生しているためである。
【００２２】液状材料による接着部材の形成は，スクリ
ーン印刷法，ポッティング法などによって行われる。し
かしこれらの方法では，接着部材の厚さの制御が困難で
あったり，製造プロセスが複雑になるなどの問題が生じ
る場合がある。
【００２３】一方フィルム状材料によって接着部材を形
成する場合は，フィルムの厚さがほぼ均一となっている
ため，接着後の接着部材厚さの制御が容易であり，半導
体装置の製造も従来と同様のプロセス行うことができ
る。フィルム状の接着部材では，半導体素子接着後の接
着部材の厚さを絶縁性テープの厚さと同等の約５０〜８
０μｍにすることができる。これによって，接着部材の
変形能力が向上し，外部端子のひずみ低減効果が大きく
なる。
【００２４】（Ｆ）複数のボンディングパッドおよびラ
ンド，前記ボンディングパッドとランドを電気的に接続
する導電性配線とを有する絶縁性テープと，半導体素子
と，前記半導体素子と前記ボンディングパッドとを電気
的に接続する導電性部材と，前記半導体素子を前記絶縁
性テープの半導体素子搭載面に接着する接着部材と，前
記半導体素子と導電性部材の周囲を封止する封止材と，
前記ランドに接合される外部端子と，を備えた半導体装
置において，前記接着部材が前記半導体素子の投影面外
に配置された前記ランドの内，少なくとも前記半導体素
子の端部に近接する前記ランドを覆う範囲まで設けたこ
と。
【００２５】図１０に示した従来の半導体装置をプリン
ト配線基板に実装した場合，外部端子に発生するひずみ
は，半導体装置の中でも線膨張係数が最も小さい半導体
素子の端部に近接する外部端子１０ａで最も大きくな
る。すなわち，この外部端子１０ａが最も破断が発生し
やすい外部端子である。
【００２６】そこで，半導体素子の端部に近接し，かつ
半導体素子の投影面外に配置されているランドを覆う範
囲まで柔軟な接着部材を形成することによって，このラ
ンドに接合された外部端子に生じるひずみを，柔軟な接
着部材の変形によって緩和することができる。
【００２７】（Ｇ）複数のボンディングパッドおよびラ
ンド，前記ボンディングパッドとランドを電気的に接続
する導電性配線とを有する絶縁性テープと，半導体素子
と，前記半導体素子と前記ボンディングパッドとを電気
的に接続する導電性部材と，前記半導体素子を前記絶縁
性テープの半導体素子搭載面に接着する接着部材と，前
記半導体素子と導電性部材の周囲を封止する封止材と，
前記半導体素子の投影面内および投影面外の両方に配置
された前記ランドに接合される外部端子と，を備えた半
導体装置において，前記半導体素子の投影面外に配置さ
れた前記ランドを覆う前記絶縁性テープより低弾性の部
材を前記絶縁性テープの半導体素子搭載面に設けたこ
と。
【００２８】（Ｈ）複数のボンディングパッドおよびラ
ンド，前記ボンディングパッドとランドを電気的に接続
する導電性配線とを有する絶縁性テープと，半導体素子
と，前記半導体素子と前記ボンディングパッドとを電気
的に接続する導電性部材と，前記半導体素子を前記絶縁
性テープの半導体素子搭載面に接着する接着部材と，前
記半導体素子と導電性部材の周囲を封止する封止材と，
前記半導体素子の投影面外に配置された前記ランドに接
合される外部端子と，を備えたボールグリッドアレイ型
半導体装置において，前記半導体素子の投影面外に配置
された前記ランドを覆う前記絶縁性テープより低弾性の
部材を前記絶縁性テープの半導体素子搭載面に設けたこ
と。
【００２９】半導体素子の投影面外に配置されているラ
ンドを覆うように柔軟な低弾性部材を形成することによ
って，半導体装置とプリント配線基板との線膨張係数差
によって外部端子に生じるひずみを，柔軟な低弾性部材
の変形によって緩和することができる。さらに，封止材
の収縮により発生する半ができる。さらに，封止材の収
縮により発生する半導体装置の反り変形量を低減できる
ので，反り変形によって外部端子に生じるひずみを低減
することもできる。
【００３０】半導体素子の投影面内に配置されているラ
ンドは，柔軟な接着部材で覆われているため，接着部材
の変形によるひずみ緩和作用によって面内のランドに接
合されている外部端子に発生するひずみが低減する。
【００３１】また，接着部材および低弾性部材の柔軟な
性質を十分に発揮させるため，両者の弾性率は絶縁性テ
ープの弾性率より小さくすることが望ましい。接着部材
および低弾性部材の弾性率が小さくなると，これら自体
の変形が容易になり，外部端子に作用する変形が接着部
材および低弾性部材の変形で吸収されやすくなるため，
外部端子に発生するひずみがより低減するようになる。
【００３２】本願発明者は，下記に示す構造の半導体装
置をプリント配線基板に実装し，１２５℃→−５５℃の
温度変化を与えた場合に，外部端子であるはんだ材に発
生するひずみを有限要素法により調べた。その結果，接
着部材を半導体素子の投影面内にのみ設けた場合の半導
体素子端部に近接する外部端子に発生するひずみが１．
５％であるのに対して，接着部材を半導体素子の投影面
内と投影面外の両方に設けた場合は，ひずみが１．１％
まで低減することを確認した。解析を行った半導体装置
の仕様を以下に示す。
【００３３】・ 半導体装置外形：１３ｍｍ×１３ｍｍ ・ 半導体素子外形：８．８ｍｍ×８．８ｍｍ ・ 外部端子数：１７６個 ・ 外部端子間隔：０．８ｍｍ
【００３４】
【発明の実施の形態】以下，本発明の実施例を，図面を
用いて説明する。図１は，本発明の第１実施例に係る半
導体装置の断面図であり，図２は封止材を取り除いた状
態での平面図である。
【００３５】図１および図２に示すように，本実施例の
半導体装置は，半導体素子１と，ボンディングパッド
３，導電性配線４およびランド５とが形成された絶縁性
テープ２と，接着部材５と，半導体素子１とボンディン
グパッド３を電気的に接続する金属細線７と，半導体素
子１と金属細線７を覆う封止材７と，外部端子１０とか
ら構成されている。
【００３６】絶縁性テープ２の半導体素子搭載面２ａに
は，金属細線７が接合されるボンディングパッド３と，
外部端子１０が接合されるランド５と，ボンディングパ
ッド３とランド５を電気的に接続する導電性配線４が設
けられている。また，導電性配線４とランド５は絶縁膜
３で覆われている。半導体素子１はその下面１ｂが絶縁
性テープ２の半導体素子搭載面２ａ側に接着部材８によ
って接着されている。接着部材８は半導体素子１の面内
だけでなく面外の領域にも設けられており，半導体素子
１の面内および面外に配置されているランド５を，絶縁
膜６を介して覆うように形成されている。ボンディング
パッド３が形成されている領域では，絶縁膜６および接
着部材８に開口部１２が形成されており，金属細線７の
一方の端とボンディングパッド３とが，この開口部１２
内にて接合されている。金属細線７の他方の端は半導体
素子上面１ａに形成されている図示されていない電極と
接合されている。絶縁性テープ２の実装面２ｂ側にはラ
ンド５まで貫通したテープ開口部１１が形成されてお
り，ランド５に外部端子１０が接合されている。
【００３７】導電性配線４には，銅（Ｃｕ）箔あるいは
表面に金（Ａｕ），ニッケル（Ｎｉ）などのメッキを施
した銅箔などが用いられる。導電性配線４に連なるボン
ディングパッド３およびランド５も同じ材料で形成され
るが，接合性を高めるなどのため各個所に応じたメッキ
などを施す場合がある。
【００３８】外部端子１０には，はんだ材料（例えばＰ
ｂ−Ｓｎ系共晶はんだ，Ｓｎ−Ａｇ−Ｃｕ系はんだ）な
どを使用し，球状のはんだ材もしくはペースト状のはん
だ材を開口部１１に載置した後，はんだを溶融させてラ
ンド５と接合させる。
【００３９】接着部材８は単一材料からなる単層構造の
材料，あるいはテープ状の基材表面に接着材料を形成し
た三層構造もしくはそれ以上の層構成の材料を用いる。
単層構造の材料としては，エポキシ系樹脂，ポリイミド
系樹脂，エホキシ＋ポリイミド系樹脂，エポキシ樹脂と
アクリル系ゴムから構成される樹脂，アクリル系樹脂，
多孔質ポリテトラフルオロエチレン樹脂およびシリコー
ン系樹脂などを使用する。単層構造の接着部材８は，絶
縁性テープ２表面にスクリーン印刷法，ポッティング法
あるいはフィルム状にした状態での貼り付けによって形
成しても良いし，半導体素子１の下面１ｂに形成された
ものでも良い。三層構造の接着部材８は，ポリイミド樹
脂などからなるテープ状基材表面に上記単層構造の材料
として挙げたものを接着剤として形成した部材より構成
する。
【００４０】金属細線７には，金（Ａｕ），銀（Ａｇ）
あるいはアルミ（Ａｌ）などの材料を用いる。絶縁膜６
はソルダーレジストとも呼ばれており，エポキシ樹脂，
ポリイミド樹脂，ポリブタジエン樹脂などの材料が用い
られる。
【００４１】封止材９には熱硬化性樹脂であるエポキシ
樹脂にシリカ粒子を充てんした材料などが用いられ，ト
ランスファモールド法あるいはポッティング法によって
形成される。
【００４２】上記したように，本実施例の半導体装置で
は，柔軟な性質を有する接着部材８を半導体素子１の面
内に配置されているランド５だけでなく，一部あるいは
全部が半導体素子１の面外に配置されているランド５を
も覆うように形成する。これによって，半導体装置を外
部端子１０によってプリント配線基板に実装した後に，
半導体装置とプリント配線基板との線膨張係数差によっ
て外部端子１０に生じるひずみを，柔軟な接着部材８の
変形によって緩和することができる。さらに，封止材９
の収縮により発生する半導体装置の反り変形量を低減で
きるので，この反り変形によって外部端子１０に生じる
ひずみも低減することができる。
【００４３】これによって，プリント配線基板への半導
体装置実装後に発生する外部端子１０の断線を防止する
ことが可能となり，信頼性の高い半導体装置を実現する
ことができる。
【００４４】また，接着部材８の柔軟な性質を十分に発
揮させるため，接着部材８の弾性率は絶縁性テープ２の
弾性率より小さくすることが望ましい。接着部材８の弾
性率が小さくなると，接着部材８自体の変形がより容易
になり，外部端子１０に作用する変形が接着部材８の変
形で吸収されやすくなるため，外部端子１０に発生する
ひずみがさらに低減するようになる。
【００４５】なお，図１，図２に示した第１実施例は，
絶縁性テープ２の半導体素子搭載面２ａに絶縁膜６を設
けてある。絶縁膜６は導電性配線４やランド５を保護す
るとともに，半導体素子１と接触して発生する短絡不良
を防止するために設けられている。本実施例のように接
着部材８がランド５および導電性配線４を覆うように形
成されている場合は，接着部材８自体が絶縁性を有して
いるので，絶縁膜６を設けない構成であっても半導体装
置の機能を損なうことはない。
【００４６】また，図１および図２に示した第１の実施
例では，絶縁性テープ２の表面に形成されたランド５す
べてを接着部材８で覆う例を示した。半導体装置をプリ
ント配線基板に実装した場合，外部端子に発生するひず
みは，半導体装置の構成部材のうち最も線膨張係数が小
さい半導体素子１の端部に近接するランド５ａに接合さ
れた外部端子１０ａで最大となる。すなわち，この外部
端子１０ａが最も破断が発生しやすい外部端子である。
【００４７】そこで，図３に示すように半導体素子１の
端部に近接し，かつ半導体素子１の面外にすくなくとも
その一部が配置されているランド５ａを覆う範囲まで柔
軟な接着部材８を形成することによって，このランド５
ａに接合された外部端子１０ａに生じるひずみを，柔軟
な接着部材８の変形によって緩和することができる。
【００４８】図４は本発明の第２実施例に係る半導体装
置の断面図である。
【００４９】本実施例による半導体装置の基本的な構成
は，前述した第１実施例と同じであるが，第１実施例と
異なるのは，ランド５が半導体素子１の面外に配置され
ており，柔軟な性質を有する接着部材８が半導体素子１
の面外に配置されている半導体装置端部のランド５ｂを
覆う範囲まで設けられている点である。
【００５０】図４のようにランド５が半導体素子１の面
外に配置されている半導体装置は，半導体素子１の面内
にランド５が配置されている場合より半導体装置のサイ
ズが大きくなる。そのため，半導体装置をプリント配線
基板に実装した後に外部端子１０に発生するひずみは，
半導体素子１に近接している外部端子１０ａとともに，
半導体装置の端部に配置された外部端子１０ｂも大きく
なる場合がある。これは，封止材９に線膨張係数の小さ
い材料を用いた場合などに生じる。本実施例に示したよ
うに半導体装置の端部に配置された外部端子１０ｂを接
合するランド５ｂを覆う範囲まで接着部材８を設けるこ
とによって，半導体素子１に近接した外部端子１０ａと
半導体装置端部の外部端子１０ｂの両方に発生するひず
みを低減することが可能となる。
【００５１】本実施例によれば，半導体装置を外部端子
１０によってプリント配線基板に実装した後に，半導体
装置とプリント配線基板との線膨張係数差によって外部
端子１０に生じるひずみを，柔軟な接着部材８の変形に
よって緩和することができる。さらに，封止材９の収縮
により発生する半導体装置の反り変形量を低減できるの
で，この反り変形によって外部端子１０に生じるひずみ
も低減することができる。
【００５２】これによって，プリント配線基板への半導
体装置実装後に発生する外部端子１０の断線を防止する
ことが可能となり，信頼性の高い半導体装置を実現する
ことができる。また，接着部材の柔軟な性質を十分に発
揮させるため，接着部材の弾性率は絶縁性テープの弾性
率より小さくすることが望ましい。接着部材の弾性率が
小さくなると，接着部材自体の変形がより容易になり，
外部端子に作用する変形が接着部材の変形で吸収されや
すくなるため，外部端子に発生するひずみが低減するよ
うになる。
【００５３】また，図４に示した第２の実施例では，絶
縁性テープ２の表面に形成されたランド５すべてを接着
部材８で覆う例を示した。半導体装置をプリント配線基
板に実装した場合，外部端子に発生するひずみは，半導
体装置の構成部材のうち最も線膨張係数が小さい半導体
素子の端部に近接する外部端子１０ａで最大となる。す
なわち，この外部端子１０ａが最も破断が発生しやすい
外部端子である。
【００５４】そこで，図５に示すように半導体素子１の
端部に近接して配置されているランド５ａを少なくとも
覆う範囲まで柔軟な接着部材８を形成することによっ
て，このランド５ａに接合された外部端子１０ａに生じ
るひずみを，柔軟な接着部材８の変形によって緩和する
ことができる。
【００５５】図６は本発明の第３実施例に係る半導体装
置の断面図であり，図７は図６に示した半導体装置の封
止材を取り除いた平面図である。
【００５６】本実施例による半導体装置の基本的な構成
は，前述した第１実施例と同じであるが，第１実施例と
異なるのは，ボンディングパッド３より中央側に配置さ
れているランド５は絶縁膜６を介して接着部材８が覆う
ように形成されており，ボンディングパッド３より外側
に配置されているランド５は絶縁膜６を介して低弾性部
材１３で覆われている点である。
【００５７】低弾性部材１３は，接着部材と同様に柔軟
な性質を有する材料で形成する。例えば，単一材料から
なる単層構造の材料，あるいはテープ状の基材表面に接
着材料を形成した三層構造もしくはそれ以上の層構成の
材料を用いる。単層構造の材料としては，エポキシ系樹
脂，ポリイミド系樹脂，エホキシ＋ポリイミド系樹脂，
エポキシ樹脂とアクリル系ゴムから構成される樹脂，ア
クリル系樹脂，多孔質ポリテトラフルオロエチレンおよ
びシリコーン系樹脂などを使用する。単層構造の低弾性
部材１３は，絶縁性テープ２表面にスクリーン印刷法，
ポッティング法あるいはフィルム状態での貼り付けによ
って形成しても良いし，半導体素子１の下面１ｂに形成
されたものでも良い。三層構造の低弾性部材１３は，ポ
リイミド樹脂からなるテープ状基材表面に上記単層構造
の材料として挙げたものを接着剤として形成した部材よ
り構成する。
【００５８】本実施例によれば，ランド５が柔軟な性質
を有する接着部材８あるいは低弾性部材１３で覆われて
いるので，半導体装置を外部端子１０によってプリント
配線基板に実装した後に，半導体装置とプリント配線基
板との線膨張係数差によって外部端子１０に生じるひず
みを，柔軟な接着部材８と低弾性部材１３の変形によっ
て緩和することができる。さらに，封止材９の収縮によ
り発生する半導体装置の反り変形量を低減できるので，
この反り変形によって外部端子１０に生じるひずみも低
減することができる。
【００５９】これによって，プリント配線基板への半導
体装置実装後に発生する外部端子１０の断線を防止する
ことが可能となり，信頼性の高い半導体装置を実現する
ことができる。
【００６０】また，接着部材と低弾性部材の柔軟な性質
を十分に発揮させるため，これらの弾性率は絶縁性テー
プの弾性率より小さくすることが望ましい。接着部材と
低弾性部材の弾性率が小さくなると，これら自体の変形
がより容易になり，外部端子に作用する変形が吸収され
やすくなるため，外部端子に発生するひずみがさらに低
減するようになる。
【００６１】図８は図６に示した半導体装置の他の様態
を示す断面図である。
【００６２】図８において，ランド５は半導体素子１の
面外に配置されており，これらのランド５のうち，ボン
ディングパッド３より中央側に配置されているランド５
は絶縁膜６を介して接着部材８が覆うように形成されて
おり，ボンディングパッド３より外側に配置されている
ランド５は絶縁膜６を介して低弾性部材１３で覆われて
いる。
【００６３】本実施例によれば，半導体素子１の面外に
配置されているランド５が柔軟な性質を有する接着部材
８あるいは低弾性部材１３で覆われているので，半導体
装置を外部端子１０によってプリント配線基板に実装し
た後に，半導体装置とプリント配線基板との線膨張係数
差によって外部端子１０に生じるひずみを，柔軟な接着
部材８と低弾性部材１３の変形によって緩和することが
できる。さらに，封止材９の収縮により発生する半導体
装置の反り変形量を低減できるので，この反り変形によ
って外部端子１０に生じるひずみも低減することができ
る。
【００６４】なお，本実施例では，ボンディングパッド
３より中央側に配置されているランド５は絶縁膜６を介
して接着部材８が覆うように形成してある。しかし，本
実施例のように半導体素子１の面外にランド５が配置さ
れている構成では，すべてのランド５を低弾性部材１３
で覆うように形成しても差し支えはない。
【００６５】図９は本発明の第４実施例に係る半導体装
置の断面図である。
【００６６】図９に示すように，本実施例の半導体装置
は，半導体素子１と，ボンディングパッド３，導電性配
線４およびランド５とが形成された絶縁性テープ２と，
充てん材１５と，半導体素子１とボンディングパッド３
を電気的に接続するバンプ１４と，半導体素子１を覆う
封止材７と，外部端子１０とから構成されている。
【００６７】絶縁性テープ２の半導体素子搭載面２ａに
は，バンプ１４が接合されるボンディングパッド３と，
外部端子１０が接合されるランド５と，ボンディングパ
ッド３とランド５を電気的に接続する導電性配線４が設
けられている。また，ランド５は半導体素子１の面外に
配置されており，ランド５と導電性配線４の一部とが絶
縁膜３で覆われている。半導体素子１はその上面１ａを
絶縁性テープ２の半導体素子搭載面２ａ側に向けて搭載
されている。半導体素子１の上面１ａに形成されている
図示されていない電極とボンディングパッド３はバンプ
１４をそれぞれに接合することによって電気的に接続さ
れている。半導体素子上面１ａと絶縁性テープ２の間に
は接着部材１５が設けられており，半導体素子上面１ａ
とバンプ１４およびバンプ１４の接合個所を保護してい
る。絶縁性テープ２の半導体素子搭載面２ａには，絶縁
膜６を介してランド５を覆うように低弾性部材１３が形
成されている。封止材９は半導体素子１の周囲を覆い，
絶縁性テープ２の半導体素子搭載面２ａ側に設けられて
いる。絶縁性テープ２の実装面２ｂ側にはランド５まで
貫通したテープ開口部１１が形成されており，ランド５
に外部端子１０が接合されている。
【００６８】導電性配線４には，銅（Ｃｕ）箔あるいは
表面に金（Ａｕ），ニッケル（Ｎｉ）などのメッキを施
した銅箔などが用いられる。導電性配線４に連なるボン
ディングパッド３およびランド５も同じ材料で形成され
るが，バンプ１４および外部端子１０との接合性を高め
るなどのため各個所に応じたメッキなどを施す場合があ
る。
【００６９】外部端子１０には，はんだ材料（例えばＰ
ｂ−Ｓｎ系共晶はんだ，Ｓｎ−Ａｇ−Ｃｕ系はんだ）な
どを使用し，球状のはんだ材もしくはペースト状のはん
だ材を開口部１１に載置した後，はんだを溶融させてラ
ンド５と接合させる。
【００７０】低弾性部材１３は単一材料からなる単層構
造の材料，あるいはテープ状の基材表面に接着材料を形
成した三層構造もしくはそれ以上の層構成の材料を用い
る。単層構造の材料としては，エポキシ系樹脂，ポリイ
ミド系樹脂，エホキシ＋ポリイミド系樹脂，エポキシ樹
脂とアクリル系ゴムから構成される樹脂，アクリル系樹
脂，多孔質ポリテトラフルオロエチレンおよびシリコー
ン系樹脂などを使用する。単層構造の低弾性部材１３
は，絶縁性テープ２表面にスクリーン印刷法，ポッティ
ング法あるいはフィルム状態での貼り付けによって形成
しても良いし，半導体素子１の下面１ｂに形成されたも
のでも良い。三層構造の低弾性部材１３は，ポリイミド
樹脂からなるテープ状基材表面に上記単層構造の材料と
して挙げたものを接着剤として形成した部材より構成す
る。
【００７１】接着部材１５はアンダーフィルとも呼ばれ
ており，例えばエポキシ系樹脂，ポリイミド系樹脂，シ
リコーン樹脂系などを基材とする柔軟な性質を有する材
料を用いる。
【００７２】バンプ１４には，金（Ａｕ），銀（Ａｇ）
あるいはアルミ（Ａｌ），もしくははんだ（例えばＰｂ
−Ｓｎ系共晶はんだ）などの材料を用いる。絶縁膜６は
ソルダーレジストとも呼ばれており，エポキシ樹脂，ポ
リイミド樹脂，ポリブタジエン樹脂などの材料が用いら
れる。
【００７３】封止材７には熱硬化性樹脂であるエポキシ
樹脂にシリカ粒子を充てんした材料などが用いられ，ト
ランスファモールド法あるいはポッティング法によって
形成される。
【００７４】本実施例によれば，半導体素子１の面外に
配置されているランド５が柔軟な性質を有する低弾性部
材１３で覆われているので，半導体装置を外部端子１０
によってプリント配線基板に実装した後に，半導体装置
とプリント配線基板との線膨張係数差によって外部端子
１０に生じるひずみを，柔軟な低弾性部材１３の変形に
よって緩和することができる。さらに，封止材９の収縮
により発生する半導体装置の反り変形量を低減できるの
で，この反り変形によって外部端子１０に生じるひずみ
も低減することができる。
【００７５】また，本実施例のように，半導体素子１と
ボンディングパッド３とをバンプ１４によって接合する
ことによって，電気的な経路を短くすることができ，半
導体装置の高速化にも対応することができる。
【００７６】
【発明の効果】本発明によれば，半導体装置をプリント
配線基板に実装した後に，半導体装置とプリント配線基
板との線膨張係数差および半導体装置の反り変形とによ
って外部端子に生じるひずみを低減することができるの
で，外部端子の破断発生を防止することができる。これ
によって，信頼性の高い半導体装置を提供することがで
きる。
【図面の簡単な説明】
【図１】本発明の第１実施例に係る半導体装置の断面図
である。。
【図２】本発明の第１実施例に係る半導体装置の封止材
を取り除いた状態での平面図である。
【図３】本発明の第１実施例に係る半導体装置の他の様
態を示す断面図である。
【図４】本発明の第２実施例に係る半導体装置の断面図
である。
【図５】本発明の第２実施例に係る半導体装置の他の様
態を示す断面図である。
【図６】本発明の第３実施例に係る半導体装置の断面図
である。
【図７】本発明の第３実施例に係る半導体装置の封止材
を取り除いた状態での平面図である。。
【図８】本発明の第３実施例に係る半導体装置の他の様
態を示す断面図である。
【図９】本発明の第４実施例に係る半導体装置の断面図
である。
【図１０】従来の半導体装置の例を示す断面図である。
【符号の説明】
１…半導体素子，１ａ…半導体素子上面，１ｂ…半導体
素子下面，２…絶縁性テープ，２ａ…絶縁性テープの素
子搭載面，２ｂ…絶縁性テープの実装面，３…ボンディ
ングパッド，４…導電性配線，５…ランド，５ａ…半導
体素子端部に近接したランド，５ｂ…半導体装置端部に
位置するランド，６…絶縁膜，７…金属細線，８…接着
部材，９…封止材，１０…外部端子，１０ａ…半導体素
子の端部に近接した外部端子，１０ｂ…半導体装置端部
に位置する外部端子，１１…絶縁性テープの開口部，１
２…絶縁膜および接着部材の開口部，１３…低弾性部
材，１４…バンプ，１５…接着部材。

Claims (10)

    【特許請求の範囲】
  1. 【請求項１】第一の絶縁部材と、前記第一の絶縁部材の
    一主面に配設された外部端子と、前記第一の絶縁部材の
    前記外部端子が配設された面とは反対側に配設された半
    導体素子と、前記半導体素子と前記外部端子を電気的に
    接続する導電性部材と、前記第一の絶縁部材の前記外部
    端子が配設された面とは反対側に配設された封止部材と
    を備えた半導体装置において、前記半導体素子と前記第
    一の絶縁部材との間には第二の絶縁部材が介在してお
    り、前記第二の絶縁部材の外縁部が前記半導体素子の外
    縁部よりも突出していることを特徴とする半導体装置。
  2. 【請求項２】第一の絶縁部材と、前記第一の絶縁部材の
    一主面に配設された外部端子と、前記第一の絶縁部材の
    前記外部端子が配設された面とは反対側に配設された半
    導体素子と、前記半導体素子と前記外部端子を電気的に
    接続する導電性部材と、前記第一の絶縁部材の前記外部
    端子が配設された面とは反対側に配設された封止部材と
    を備えた半導体装置において、前記半導体素子と前記第
    一の絶縁部材との間には第二の絶縁部材が介在してお
    り、前記第二の絶縁部材の外縁部が、前記半導体素子の
    外縁部よりも外側に位置する外部端子であって最も前記
    半導体側に存在する外部端子の外縁部に対応する位置ま
    で延在していることを特徴とする半導体装置。
  3. 【請求項３】請求項１または２において、前記第二の絶
    縁部材の弾性率が前記第一の絶縁の弾性率よりも低いこ
    とを特徴とする半導体装置。
  4. 【請求項４】複数のボンディングパッドおよびランド，
    前記ボンディングパッドとランドを電気的に接続する導
    電性配線とを有する絶縁性テープと，半導体素子と，前
    記半導体素子と前記ボンディングパッドとを電気的に接
    続する導電性部材と，前記半導体素子を接着する少なく
    とも前記ボンディングパッドの前記導電性部材接合部分
    を除く前記絶縁性テープの半導体素子搭載面に設けられ
    た接着部材と，前記半導体素子と導電性部材の周囲を封
    止する封止材と，前記ランドに接合された外部端子と，
    を備えることを特徴とする半導体装置。
  5. 【請求項５】複数のボンディングパッドおよびランド，
    前記ボンディングパッドとランドを電気的に接続する導
    電性配線とを有する絶縁性テープと，半導体素子と，前
    記半導体素子と前記ボンディングパッドとを電気的に接
    続する導電性部材と，前記半導体素子を前記絶縁性テー
    プの半導体素子搭載面に接着する接着部材と，前記半導
    体素子と導電性部材の周囲を封止する封止材と，前記半
    導体素子の投影面内および投影面外の両方に配置された
    前記ランドに接合される外部端子と，を備え，前記接着
    部材は前記半導体素子の投影面外側の少なくとも前記ラ
    ンドを覆う範囲まで設けられていることを特徴とする半
    導体装置。
  6. 【請求項６】複数のボンディングパッドおよびランド，
    前記ボンディングパッドとランドを電気的に接続する導
    電性配線とを有する絶縁性テープと，半導体素子と，前
    記半導体素子と前記ボンディングパッドとを電気的に接
    続する導電性部材と，前記半導体素子を前記絶縁性テー
    プの半導体素子搭載面に接着する接着部材と，前記半導
    体素子と導電性部材の周囲を封止する封止材と，前記半
    導体素子の投影面外に配置された前記ランドに接合され
    る外部端子と，を備え，前記接着部材は前記半導体素子
    の投影面外側の少なくとも前記ランドを覆う範囲まで設
    けられていることを特徴とする半導体装置。
  7. 【請求項７】複数のボンディングパッドおよびランド，
    前記ボンディングパッドとランドを電気的に接続する導
    電性配線とを有する絶縁性テープと，半導体素子と，前
    記半導体素子と前記ボンディングパッドとを電気的に接
    続する導電性部材と，前記半導体素子を前記絶縁性テー
    プの半導体素子搭載面に接着する接着部材と，前記半導
    体素子と導電性部材の周囲を封止する封止材と，前記ラ
    ンドに接合される外部端子と，を備えたボールグリッド
    アレイ型半導体装置において，前記接着部材が前記半導
    体素子の投影面外に配置された前記ランドのうち，少な
    くとも前記半導体素子の端部に近接する前記ランドを覆
    う範囲まで設けられていることを特徴とする半導体装
    置。
  8. 【請求項８】複数のボンディングパッドおよびランド，
    前記ボンディングパッドとランドを電気的に接続する導
    電性配線とを有する絶縁性テープと，半導体素子と，前
    記半導体素子と前記ボンディングパッドとを電気的に接
    続する導電性部材と，前記半導体素子を前記絶縁性テー
    プの半導体素子搭載面に接着する接着部材と，前記半導
    体素子と導電性部材の周囲を封止する封止材と，前記半
    導体素子の投影面内および投影面外の両方に配置された
    前記ランドに接合される外部端子と，を備えたボールグ
    リッドアレイ型半導体装置において，前記半導体素子の
    投影面外に配置された前記ランドを覆う前記絶縁性テー
    プより低弾性の部材を前記絶縁性テープの半導体素子搭
    載面に設けたことを特徴とする半導体装置。
  9. 【請求項９】複数のボンディングパッドおよびランド，
    前記ボンディングパッドとランドを電気的に接続する導
    電性配線とを有する絶縁性テープと，半導体素子と，前
    記半導体素子と前記ボンディングパッドとを電気的に接
    続する導電性部材と，前記半導体素子を前記絶縁性テー
    プの半導体素子搭載面に接着する接着部材と，前記半導
    体素子と導電性部材の周囲を封止する封止材と，前記半
    導体素子の投影面外に配置された前記ランドに接合され
    る外部端子と，を備えたボールグリッドアレイ型半導体
    装置において，前記半導体素子の投影面外に配置された
    前記ランドを覆う前記絶縁性テープより低弾性の部材を
    前記絶縁性テープの半導体素子搭載面に設けたことを特
    徴とする半導体装置。
  10. 【請求項１０】請求項４乃至９のいずれかにおいて、前
    記接着部材を前記絶縁性テープより低弾性率の材料で形
    成したことを特徴とする半導体装置。
JP07140999A 1999-03-17 1999-03-17 半導体装置 Expired - Lifetime JP3914654B2 (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP07140999A JP3914654B2 (ja) 1999-03-17 1999-03-17 半導体装置
MYPI20001004A MY128860A (en) 1999-03-17 2000-03-14 Semiconductor device
US09/525,026 US6340793B1 (en) 1999-03-17 2000-03-14 Semiconductor device
SG200001513A SG87093A1 (en) 1999-03-17 2000-03-15 Semiconductor device
KR1020000013157A KR100324708B1 (ko) 1999-03-17 2000-03-15 반도체장치
TW089104850A TW451369B (en) 1999-03-17 2000-03-16 Semiconductor device
US10/046,230 US6512176B2 (en) 1999-03-17 2002-01-16 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP07140999A JP3914654B2 (ja) 1999-03-17 1999-03-17 半導体装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2006108401A Division JP4237777B2 (ja) 2006-04-11 2006-04-11 半導体装置

Publications (2)

Publication Number Publication Date
JP2000269369A true JP2000269369A (ja) 2000-09-29
JP3914654B2 JP3914654B2 (ja) 2007-05-16

Family

ID=13459701

Family Applications (1)

Application Number Title Priority Date Filing Date
JP07140999A Expired - Lifetime JP3914654B2 (ja) 1999-03-17 1999-03-17 半導体装置

Country Status (6)

Country Link
US (2) US6340793B1 (ja)
JP (1) JP3914654B2 (ja)
KR (1) KR100324708B1 (ja)
MY (1) MY128860A (ja)
SG (1) SG87093A1 (ja)
TW (1) TW451369B (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004343122A (ja) * 2003-05-14 2004-12-02 Sts Semiconductor & Telecommunications Co Ltd 金属チップスケール半導体パッケージ及びその製造方法（Ｍｅｔａｌｃｈｉｐｓｃａｌｅｓｅｍｉｃｏｎｄｕｃｔｏｒｐａｃｋａｇｅａｎｄｍａｎｕｆａｃｔｕｒｉｎｇｍｅｔｈｏｄｔｈｅｒｅｏｆ）
JP2008504689A (ja) * 2004-06-25 2008-02-14 テッセラ，インコーポレイテッド 超小型電子部品パッケージ及びそのための方法
US8148199B2 (en) 1994-12-29 2012-04-03 Tessera, Inc. Method of electrically connecting a microelectronic component
US9137903B2 (en) 2010-12-21 2015-09-15 Tessera, Inc. Semiconductor chip assembly and method for making same

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3914654B2 (ja) * 1999-03-17 2007-05-16 株式会社ルネサステクノロジ 半導体装置
JP3653460B2 (ja) * 2000-10-26 2005-05-25 三洋電機株式会社 半導体モジュールおよびその製造方法
JP2002299523A (ja) * 2001-03-30 2002-10-11 Toshiba Corp 半導体パッケージ
JP2003046719A (ja) * 2001-08-02 2003-02-14 Nec Corp 密着型イメージセンサ
KR20030012994A (ko) * 2001-08-06 2003-02-14 삼성전자주식회사 볼 랜드패드와 접착제가 격리된 ｔｂｇａ 패키지와 그제조 방법 및 멀티 칩 패키지
US6573592B2 (en) * 2001-08-21 2003-06-03 Micron Technology, Inc. Semiconductor die packages with standard ball grid array footprint and method for assembling the same
KR20030034515A (ko) * 2001-10-23 2003-05-09 앰코 테크놀로지 코리아 주식회사 반도체패키지
TW560023B (en) * 2002-06-20 2003-11-01 Advanced Semiconductor Eng Semiconductor device and method for manufacturing a semiconductor package
KR20040069513A (ko) 2003-01-29 2004-08-06 삼성전자주식회사 신뢰성 높은 볼 그리드 어레이 패키지와 그 제조 방법
WO2004077525A2 (en) * 2003-02-25 2004-09-10 Tessera, Inc. Ball grid array with bumps
KR20060003887A (ko) * 2003-04-22 2006-01-11 코니카 미놀타 옵토 인코포레이티드 촬상 장치 및 이 촬상 장치를 탑재한 휴대 단말 장치
DE10350239A1 (de) * 2003-10-27 2005-06-16 Infineon Technologies Ag Halbleiterbauteil mit Gehäusekunststoffmasse, Halbleiterchip und Schaltungsträger sowie Verfahren zur Herstellung desselben
JP3977796B2 (ja) * 2003-10-29 2007-09-19 株式会社東芝 半導体装置
US20050133913A1 (en) * 2003-12-17 2005-06-23 Dan Okamoto Stress distribution package
DE102004032605B4 (de) * 2004-07-05 2007-12-20 Infineon Technologies Ag Halbleiterbauteil mit einem Halbleiterchip und elektrischen Verbindungselementen zu einer Leiterstruktur
US7719108B2 (en) * 2005-01-10 2010-05-18 Lockheed Martin Corporation Enhanced reliability semiconductor package
US7589407B2 (en) * 2005-04-11 2009-09-15 Stats Chippac Ltd. Semiconductor multipackage module including tape substrate land grid array package stacked over ball grid array package
US7687925B2 (en) 2005-09-07 2010-03-30 Infineon Technologies Ag Alignment marks for polarized light lithography and method for use thereof
US20080150101A1 (en) * 2006-12-20 2008-06-26 Tessera, Inc. Microelectronic packages having improved input/output connections and methods therefor
US8410620B2 (en) * 2007-09-20 2013-04-02 Nippon Kayaku Kabushiki Kaisha Primer resin for semiconductor device and semiconductor device
JP2009302095A (ja) * 2008-06-10 2009-12-24 Seiko Epson Corp 半導体装置及び半導体装置の製造方法
KR20100132834A (ko) * 2009-06-10 2010-12-20 삼성전자주식회사 반도체 패키지 및 그 제조 방법
US9349613B1 (en) * 2012-09-13 2016-05-24 Amkor Technology, Inc. Electronic package with embedded materials in a molded structure to control warpage and stress
US9087777B2 (en) * 2013-03-14 2015-07-21 United Test And Assembly Center Ltd. Semiconductor packages and methods of packaging semiconductor devices
TWI718011B (zh) * 2019-02-26 2021-02-01 日商長瀨產業股份有限公司 嵌入式半導體封裝及其方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03276666A (ja) * 1990-03-26 1991-12-06 Mitsubishi Electric Corp 実験用の樹脂封止型半導体装置および樹脂封止によるストレスの評価方法
JPH08115989A (ja) * 1994-08-24 1996-05-07 Fujitsu Ltd 半導体装置及びその製造方法
JP3176542B2 (ja) 1995-10-25 2001-06-18 シャープ株式会社 半導体装置及びその製造方法
KR0170024B1 (ko) * 1995-10-27 1999-02-01 황인길 관통 슬롯 둘레에 에폭시 배리어가 형성된 기판 및 이를 이용한 향상된 습기 방출 특성을 갖는 볼 그리드 어레이 반도체 패키지
JP2834069B2 (ja) 1996-04-25 1998-12-09 鹿児島日本電気株式会社 チップイングラス型蛍光表示管
KR100251859B1 (ko) 1997-01-28 2000-04-15 마이클 디. 오브라이언 가요성 회로 기판 스트립을 이용하여 제조되는 볼그리드 어레이반도체 패키지의 싱귤레이션 방법
JP3481117B2 (ja) * 1998-02-25 2003-12-22 富士通株式会社 半導体装置及びその製造方法
US6080932A (en) * 1998-04-14 2000-06-27 Tessera, Inc. Semiconductor package assemblies with moisture vents
JP3127889B2 (ja) * 1998-06-25 2001-01-29 日本電気株式会社 半導体パッケージの製造方法およびその成形用金型
JP3171176B2 (ja) 1998-12-15 2001-05-28 日本電気株式会社 半導体装置およびボール・グリッド・アレイ製造方法
JP3914654B2 (ja) * 1999-03-17 2007-05-16 株式会社ルネサステクノロジ 半導体装置
US6331451B1 (en) * 1999-11-05 2001-12-18 Amkor Technology, Inc. Methods of making thin integrated circuit device packages with improved thermal performance and substrates for making the packages

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8148199B2 (en) 1994-12-29 2012-04-03 Tessera, Inc. Method of electrically connecting a microelectronic component
US8148205B2 (en) 1994-12-29 2012-04-03 Tessera, Inc. Method of electrically connecting a microelectronic component
US8513799B2 (en) 1994-12-29 2013-08-20 Tessera, Inc. Method of electrically connecting a microelectronic component
JP2004343122A (ja) * 2003-05-14 2004-12-02 Sts Semiconductor & Telecommunications Co Ltd 金属チップスケール半導体パッケージ及びその製造方法（Ｍｅｔａｌｃｈｉｐｓｃａｌｅｓｅｍｉｃｏｎｄｕｃｔｏｒｐａｃｋａｇｅａｎｄｍａｎｕｆａｃｔｕｒｉｎｇｍｅｔｈｏｄｔｈｅｒｅｏｆ）
JP2008504689A (ja) * 2004-06-25 2008-02-14 テッセラ，インコーポレイテッド 超小型電子部品パッケージ及びそのための方法
JP2014168094A (ja) * 2004-06-25 2014-09-11 Tessera Inc 超小型電子部品パッケージ及びそのための方法
US9137903B2 (en) 2010-12-21 2015-09-15 Tessera, Inc. Semiconductor chip assembly and method for making same
US9716075B2 (en) 2010-12-21 2017-07-25 Tessera, Inc. Semiconductor chip assembly and method for making same

Also Published As

Publication number Publication date
SG87093A1 (en) 2002-03-19
US20020056561A1 (en) 2002-05-16
KR20000076871A (ko) 2000-12-26
TW451369B (en) 2001-08-21
US6512176B2 (en) 2003-01-28
US6340793B1 (en) 2002-01-22
KR100324708B1 (ko) 2002-02-16
MY128860A (en) 2007-02-28
JP3914654B2 (ja) 2007-05-16

Similar Documents

Publication Publication Date Title
JP3914654B2 (ja) 半導体装置
JP3967133B2 (ja) 半導体装置及び電子機器の製造方法
JP3546131B2 (ja) 半導体チップパッケージ
TW392262B (en) Electric parts and semiconductor device and the manufacturing method thereof, and the assembled circuit board, and the electric device using the same
JP4024958B2 (ja) 半導体装置および半導体実装構造体
JP4828164B2 (ja) インタポーザおよび半導体装置
JP3654116B2 (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP3442648B2 (ja) ボールグリッドアレイ型半導体装置
JP3568402B2 (ja) 半導体装置
JPH0637233A (ja) 半導体集積回路装置およびその製造方法
JP3666462B2 (ja) 半導体装置の製造方法
JP2002289735A (ja) 半導体装置
JP5000621B2 (ja) 半導体装置
JP4237777B2 (ja) 半導体装置
JP3968321B2 (ja) 半導体装置およびその製造方法
JPH06120296A (ja) 半導体集積回路装置
JP3841135B2 (ja) 半導体装置、回路基板及び電子機器
JPH1116959A (ja) 半導体装置
JPH0773110B2 (ja) 半導体集積回路装置
JP4342577B2 (ja) 半導体チップの実装構造
JP2715974B2 (ja) 半導体装置及びその製造方法
JP2000003976A (ja) 半導体装置
JP2001127245A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP2003289122A (ja) ボールグリッドアレイ型半導体装置
JPH1117060A (ja) Ｂｇａ型半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040708

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060120

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060214

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060411

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20060411

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060516

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060711

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060801

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060929

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20061017

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061130

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070116

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070205

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110209

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110209

Year of fee payment: 4

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110209

Year of fee payment: 4

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110209

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120209

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130209

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140209

Year of fee payment: 7

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term