KR20030012994A - 볼 랜드패드와 접착제가 격리된 ｔｂｇａ 패키지와 그제조 방법 및 멀티 칩 패키지 - Google Patents

볼 랜드패드와 접착제가 격리된 ｔｂｇａ 패키지와 그제조 방법 및 멀티 칩 패키지 Download PDF

Info

Publication number
KR20030012994A
KR20030012994A KR1020010047266A KR20010047266A KR20030012994A KR 20030012994 A KR20030012994 A KR 20030012994A KR 1020010047266 A KR1020010047266 A KR 1020010047266A KR 20010047266 A KR20010047266 A KR 20010047266A KR 20030012994 A KR20030012994 A KR 20030012994A
Authority
KR
South Korea
Prior art keywords
pad
ball land
chip
semiconductor chip
land pad
Prior art date
Application number
KR1020010047266A
Other languages
English (en)
Inventor
변형직
김진호
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020010047266A priority Critical patent/KR20030012994A/ko
Priority to US10/186,617 priority patent/US20030025190A1/en
Publication of KR20030012994A publication Critical patent/KR20030012994A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H01L2224/48228—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item the bond pad being disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06582—Housing for the assembly, e.g. chip scale package [CSP]
    • H01L2225/06586—Housing with external bump or bump-like connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01077—Iridium [Ir]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Abstract

본 발명은 볼 랜드패드와 접착제가 격리된 TBGA 패키지와 그 제조 방법 및 멀티 칩 패키지에 관한 것으로서, 반도체 칩이 접착제에 의해 베이스 필름(base film)의 일면에 실장되고 그 반대면에 볼 랜드패드가 형성되며 그 볼 랜드패드와 회로배선에 의해 전기적으로 연결된 기판 접합패드가 칩 실장 영역의 외측에 형성된 테이프 배선기판과, 칩 패드와 기판 접합패드를 전기적으로 연결하는 본딩와이어와, 테이프 배선기판 상부에 형성되어 반도체 칩과 본딩와이어 및 그 접합 부분을 외부환경으로부터 봉지하는 패키지 몸체, 및 볼 랜드패드에 부착된 외부접속단자를 포함하는 것을 특징으로 한다. 이에 따르면, 접착제와 볼 랜드패드가 접착제와 접촉되지 않게 되어 보이드의 수분 응축에 의한 크랙이 볼 랜드패드 부분으로 발전되는 것이 방지된다. 따라서, 볼의 전기적 연결 상태가 나빠지는 것, 예컨대 볼 분리나 테이프 배선기판의 들뜸 등이 방지되어 패키지 신뢰성이 향상된다. 또한, 높은 온도조건에서도 안정적이며, 파인피치화에 대응하기에 유리하다.

Description

볼 랜드패드와 접착제가 격리된 ＴＢＧＡ 패키지와 그 제조 방법 및 멀티 칩 패키지{Tape ball grid array semiconductor chip package having ball land pad which is isolated with adhesive and manufacturing method thereof and multi chip package}
본 발명은 반도체 장치에 관한 것으로서, 더욱 상세하게는 칩 실장 수단으로 테이프 배선기판(tape circuit board)을 이용하고 외부접속단자로서 테이프 배선기판에 부착된 볼을 이용하는 TBGA(Tape Ball Grid Array) 패키지와 그 제조 방법 및 멀티 칩 패키지에 관한 것이다.
전자기기의 경박단소화 추세에 따라 패키지 조립 기술도 고속, 고기능, 및 고밀도 실장이 요구되고 있다. 이러한 요구에 따라 최근 반도체 소자를 최소한의 크기로 패키징(packaging)하는 FBGA(Fine pitch Ball Grid Array) 패키지, 칩 스케일 패키지(CSP; Chip Scale Package), μBGA(micro Ball Grid Array) 패키지, TBGA(Tape Ball Grid Array) 패키지 등이 등장하게 되었다. 이러한 반도체 칩 패키지는 각각 다양한 형태의 구조를 가지고 있으나 대부분 외부 기판에 실장을 위하여 외부접속단자로서 볼을 구비하는 것이 일반적이다. 종래 TBGA 패키지를 소개하기로 한다.
도 1은 종래 기술에 따른 TBGA 패키지를 나타낸 단면도이다. 도 1에 도시된바와 같이 종래의 TBGA 패키지(110)는 패키지 크기 대비 칩 크기가 70~90%이상 되는 패키지 형태로서, 테이프 배선기판(120)의 일면에 반도체 칩(111)이 실장되고 그 테이프 배선기판(120)에 외부접속단자로서 솔더 볼(solder ball; 139)이 형성된 구조를 갖는다. 테이프 배선기판(120)은 반도체 칩(111)이 부착되는 베이스 필름(121)의 칩 실장 영역에 볼 랜드패드(ball land pad; 124)가 형성되고 그 외측에 기판 접합패드(122)가 형성된다. 반도체 칩(111)의 부착에 사용되는 접착제(131)는 절연성 접착제로서 액상의 에폭시(epoxy)가 사용된다. 기판 접합패드(122)와 반도체 칩(111)의 칩 패드(112)는 본딩와이어(135)로 와이어 본딩(wire bonding)되고 기판 접합패드(122)와 볼 랜드패드(124)가 회로배선(도시되지 않음)으로 연결되어 반도체 칩(111)과 솔더 볼(139)은 전기적으로 상호 연결된다. 베이스 필름(121) 상부의 전기적 연결 부분들은 패키지 몸체(137)로 봉지되어 외부환경으로부터 보호되고 있다.
이와 같은 종래의 TBGA 패키지(110)는 일반적인 BGA 패키지가 인쇄회로기판(PCB; Printed Circuit Board)을 사용하는 것과는 달리 테이프 배선기판(120)을 사용하기 때문에 크기가 작아질 수 있는 이점을 가지고 있다. 그러나, 이 TBGA 패키지(110)는 칩 실장에 사용된 접착제(131)와 볼 랜드패드(124)가 직접 접촉되고 있기 때문에 접착제(131)에서 발생되는 보이드(void)에 의한 테이프 들뜸(tape swelling)이나 볼 분리(ball open) 등이 발생될 수 있는 문제점을 가지고 있다. 상승된 온도조건환경, 예컨대 온도 순환 시험(T/C test; temperature cycle test)이나 IR 리플로우(reflow) 과정에서 보이드의 수분 응축에 의해 발생된크랙(crack)이 다른 부분에 비하여 상대적으로 취약한 부분인 접착제(131)와 볼 랜드패드(124)의 접착계면 및 솔더 볼(139)의 부착을 위해 형성된 관통구멍(126)으로 발전되어 테이프 들뜸을 발생시키고 볼 분리를 유발한다. 이와 같은 솔더 볼(39)과 볼 랜드패드(24)의 접합 상태의 변화에 따라 패키지 신뢰성이 나빠지게 된다.
본 발명의 목적은 보이드에 의한 크랙 발생시 솔더 볼의 분리와 테이프 배선기판의 들뜸을 방지하여 패키지 신뢰성을 향상시킬 수 있는 TBGA 패키지와 그 제조 방법 및 멀티 칩 패키지를 제공하는 데에 있다.
도 1은 종래 기술에 따른 반도체 칩 패키지를 나타낸 단면도.
도 2는 본 발명에 따른 반도체 칩 패키지의 제 1실시예를 나타낸 단면도.
도 3a와 도 3b는 도 2의 본 발명에 따른 TBGA 패키지의 테이프 배선기판을 나타낸 평면도와 저면도.
도 4내지 도 6은 도 2의 본 발명에 따른 TBGA 패키지의 제조 공정을 나타낸 평면도와 단면도.
도 7은 본 발명에 따른 반도체 칩 패키지의 제 2실시예를 나타낸 단면도.
도 8은 본 발명에 따른 멀티 칩 패키지를 나타낸 단면도.
* 도면의 주요 부분에 대한 부호의 설명 *
10,50: TBGA 패키지11,13,51: 반도체 칩
12,14,54: 칩 패드20,60: 테이프 배선기판
21,61: 베이스 필름22,62: 기판 접합패드
23: 회로배선24,64: 볼 랜드패드
25: 관통구멍(through hole)65: 비아 홀(via hole)
31,32,71: 접착제35,36,75: 본딩와이어
37,77: 패키지 몸체39,59: 솔더 볼
41: 보호 필름100: 멀티 칩 패키지
이와 같은 목적을 달성하기 위한 본 발명에 따른 TBGA 패키지는, 복수의 칩 패드가 형성된 반도체 칩과, 그 반도체 칩이 접착제에 의해 베이스 필름(base film)의 일면에 실장되어 있고 그 반대면에 볼 랜드패드가 형성되어 있으며 그 볼 랜드패드와 회로배선에 의해 전기적으로 연결된 기판 접합패드가 칩 실장 영역의 외측에 형성된 테이프 배선기판과, 칩 패드와 기판 접합패드를 전기적으로 연결하는 본딩와이어와, 테이프 배선기판 상부에 형성되어 반도체 칩과 본딩와이어 및 그 접합 부분을 외부환경으로부터 봉지하는 패키지 몸체, 및 볼 랜드패드에 부착된 외부접속단자를 포함하는 것을 특징으로 한다.
기판 접합패드는 볼 랜드패드가 형성된 면과 동일한 면에 형성하거나 반대면에 형성하는 것이 모두 가능하다. 동일한 면에 형성되도록 하는 경우 베이스 필름을 관통하는 관통구멍(through hole)을 형성하여 칩 패드와 기판 접합패드가 와이어 본딩되도록 한다. 그리고, 서로 다른 면에 형성되도록 하는 경우 베이스 필름에 비아 홀(via hole)을 형성하여 기판 접합패드와 볼 랜드패드를 전기적으로 상호 연결시킬 수 있다.
외부접속단자로서는 솔더 볼이 사용될 수 있으며, 외부접속단자가 부착되는 테이프 배선기판 표면을 외부환경과 격리시키는 솔더 레지스트층(solder resist layer)을 갖도록 하는 것이 바람직하다.
상기 목적을 달성하기 위한 본 발명에 따른 TBGA 패키지 제조 방법은, ⒜베이스 필름의 일면에 볼 랜드패드가 형성되어 있고 그 볼 랜드패드 형성면과 그 반대면의 어느 한 면에 볼 랜드패드와 접속된 기판 접합패드가 형성된 테이프 배선기판을 준비하는 단계와, ⒝베이스 필름의 볼 랜드패드 형성면의 반대면에 복수의 칩 패드가 형성된 반도체 칩을 접착제로 실장하는 칩 실장 단계와, ⒞칩 패드와 기판 접합패드를 본딩와이어로 연결시키는 와이어 본딩 단계와, ⒟테이프 배선기판의 상부에 반도체 칩과 본딩와이어 및 그 접합 부분을 봉지하는 패키지 몸체를 형성하는 봉지 단계, 및 ⒠볼 랜드패드에 외부접속단자를 부착시키는 외부접속단자 형성 단계를 포함하는 것을 특징으로 한다.
바람직하게는 봉지 단계 전에 볼 랜드패드 형성면에 보호 필름을 부착시키는 단계를 진행하고 봉지 단계 후에 보호 필름을 제거하는 단계를 진행한다. 이에 의해 불필요한 부분에 성형 수지 찌꺼기가 형성되는 것이 방지될 수 있다.
한편, 본 발명에 따른 멀티 칩 패키지(multi chip package)는, 베이스 필름의 일면에 칩 실장 영역을 가지며 그 반대면에서 칩 실장 영역 하부에 볼 랜드패드가 형성되어 있고 그 칩 실장 영역 외측에 기판 접합패드가 형성된 테이프 배선기판과, 상기 베이스 필름의 칩 실장 영역에 접착제로 실장된 제 1반도체 칩과, 상기 제 1반도체 칩 위에 실장된 제 2반도체 칩과, 상기 제 1반도체 칩과 상기 제 2반도체 칩을 그에 대응되는 기판 접합패드에 전기적으로 연결시키는 본딩와이어와, 상기 제 1,2반도체 칩과 본딩와이어 및 그 접합 부분을 외부환경으로부터 봉지하는 패키지 몸체, 및 상기 볼 랜드패드에 형성된 외부접속단자를 포함하는 것을 특징으로 한다.
이하 첨부 도면을 참조하여 본 발명에 따른 볼 랜드패드와 접착제가 격리된 TBGA 패키지와 그 제조 방법 및 멀티 칩 패키지를 보다 상세하게 설명하고자 한다. 도면을 통틀어 동일한 참조부호는 동일 구성요소를 가리킨다.
제 1실시예
도 2는 본 발명에 따른 TBGA 패키지의 제 1실시예를 나타낸 단면도이다. 도 2에 도시된 본 발명에 따른 제 1실시예의 TBGA 패키지(10)는 기본적으로 반도체 칩(11)이 테이프 배선기판(20)에 실장된 구조로서 테이프 배선기판(20)의 하부에 부착된 솔더 볼(39)을 외부접속단자로 채택하고 있다. 세부 구조를 소개하기로 한다.
테이프 배선기판(20)은 베이스 필름(21)과 볼 랜드패드(24) 및 기판 접합패드(22)를 구비한다. 볼 랜드패드(24)는 베이스 필름(21)의 반도체 칩(11)이 실장되는 면이 아닌 그 반대면에 반도체 칩(11)이 실장되는 영역의 하부에 위치하도록 형성된다. 그리고, 기판 접합패드(22)는 볼 랜드패드(24)가 형성된 면과 동일한 면에서 볼 랜드패드(24) 주변에 형성된다. 볼 랜드패드(24)와 기판 접합패드(22)는 도시되지 않은 회로배선에 의해 상호 연결된다. 기판 접합패드(22)는 베이스 필름(21)을 관통하도록 형성된 관통구멍(25)에 의해 상부로 소정 부분이 개구된다. 베이스 필름(21)은 보통 폴리이미드(polyimide) 재질로 이루어지며, 볼 랜드패드(24)와 기판 접합패드(22)는 도전성이 우수한 금속 예컨대 구리 재질로 이루어진다.
테이프 배선기판(20)에 실장된 반도체 칩(11)은 칩 패드(12)가 형성된 활성면이 위를 향하도록 밑면이 테이프 배선기판(20)의 볼 랜드패드(24)가 형성되지 않은 면에 접착제(31)로 부착된다. 반도체 칩(11)의 실장에 사용된 접착제(39)는 베이스 필름(21)과 접하며 볼 랜드패드(24)와는 접촉되지 않고 격리된다. 접착제(31)로는 은-에폭시(Ag-epoxy)가 사용될 수 있다. 반도체 칩(11)은 칩 패드가 가장자리에 형성된 에지패드형(edge pad type)이나 중앙에 형성된 센터패드형(center pad type) 모두 가능하나 여기서는 본딩와이어의 길이가 짧아질 수 있는 에지패드형을 채택하고 있다.
반도체 칩(11)과 테이프 배선기판(20)은 칩 패드(12)와 기판 접합패드(22)가 와이어 본딩됨으로써 전기적으로 상호 연결된다. 본딩와이어(35)는 베이스 필름(21)의 관통구멍(25)을 경유한다. 이와 같은 전기적 연결 상태는 테이프 배선기판(20) 상부에서 반도체 칩(11)과 본딩와이어(35) 및 그 접합 부분을 봉지하는 패키지 몸체(37)에 의해 외부환경으로부터 보호된다. 테이프 배선기판(20)의 볼 랜드패드(24)가 형성된 면에는 솔더 레지스트층(27)이 형성되어 테이프 배선기판(20)을 외부환경과 격리시키고 기판 접합패드(24)간의 절연 및 솔더 볼(39)의 부착을 가능하게 한다. 솔더 레지스트층(27)으로부터 노출된 볼 랜드패드(24)에는 솔더 볼(39)이 부착되어 외부와 연결될 수 있다.
이와 같은 구조의 TBGA 패키지는 반도체 칩이 실장되는 면의 반대면에 볼 랜드패드가 형성되어 있어 접착제와 볼 랜드패드가 직접 접하지 않으며 종래 TBGA 패키지에서 요구되었던 반도체 칩 실장 영역에서 볼 부착을 위한 관통구멍이 형성되지 않는다. 이에 따라 칩 실장에 사용된 접착제에 보이드가 발생되어 크랙으로 발전되더라도 볼 랜드패드와 솔더 볼의 접합 상태에 영향을 주지는 못하게 된다. 또한, 볼 부착을 위한 별도의 관통구멍을 갖고 있지 않고 솔더 볼 상부에 테이프 배선기판이 위치하기 때문에 온도변화에 따른 각 부분들의 열팽창 계수 차이에 의한 수축과 팽창에 있어서의 버퍼(buffer) 역할을 할 수 있다. 이에 따라 높은 온도조건에서도 안정적이기 때문에 외부 기판에 실장시 환경 유해 물질로 대두되고 있는 납(Pb) 성분이 함유된 접합제를 사용하지 않고 240℃ 이상의 융점을 갖는 SnAg 등의 사용이 가능하다. 더욱이, 종래 관통구멍의 필요에 따라 볼 랜드패드의 형성을 위해 기본적으로 요구되었던 테이프 배선기판과의 접합 부분이 필요하지 않게 되어 파인피치화에 대응하기에 유리하다.
이와 같은 TBGA 패키지의 제조 방법을 살펴보기로 한다.
도 3a와 도 3b는 도 2의 본 발명에 따른 TBGA 패키지의 테이프 배선기판을 나타낸 평면도와 저면도이고, 도 4내지 도 6은 도 2의 본 발명에 따른 TBGA 패키지의 제조 공정을 나타낸 평면도와 단면도이다. 도 3a와 도 3b를 참조하면, 먼저 베이스 필름(21)의 일면 중앙 부분의 칩 실장 영역(29) 하부에 볼 랜드패드(24)가 형성되어 있고 동일한 면에서 볼 랜드패드(24) 외측에 기판 접합패드(22)가 형성된 테이프 배선기판(20)을 준비하는 단계를 진행한다. 베이스 필름(21)의 일면 상에 구리 재질의 박막을 형성하고 식각하여 볼 랜드패드(24)와 기판 접합패드(22) 및 회로배선(23)을 형성하고, 베이스 필름(21)을 관통하여 기판 접합패드(22)를 개방시키는 관통구멍(25)을 형성한다. 관통구멍(25)의 형성에는 식각(etching)이나 펀칭(punching) 및 레이저(laser) 등을 이용할 수 있다. 이 단계 후에 도 4에서와 같이 볼 랜드패드 형성면에 솔더 레지스트를 도포하여 솔더 레지스트층(27)을 형성할 수 있다. 솔더 레지스트로는 포토 솔도 레지스트(PSR; Photo Solder Resist)가 사용될 수 있다.
다음에 도 5에 도시된 것과 같이 테이프 배선기판(20)의 볼 랜드패드 형성면의 반대면에 복수의 칩 패드(12)가 형성된 반도체 칩(11)을 접착제로 실장하는 단계를 진행한다. 은-에폭시와 같은 접착제(31)를 도포하고 칩 패드(12)가 위를 향하도록 열압착하여 반도체 칩(11)을 부착시킨다. 그리고, 칩 패드(12)와 기판 접합패드(22)를 본딩와이어(35)로 접속시키는 와이어 본딩 단계를 진행한다. 칩 패드(12)에 금선(Au wire) 등과 같은 본딩와이어를 볼 본딩(ball bonding)시키고 관통구멍(25)을 경유하여 기판 접합패드(22)에 스티치 본딩(stitch bonding)시킨다.
그리고나서, 도 6에 도시된 것과 같이 테이프 배선기판(20)의 상부에 반도체 칩(11)과 본딩와이어(35) 및 그 접합 부분을 봉지하는 패키지 몸체(37)를 형성하는봉지 단계를 진행한다. 봉지 단계를 진행하기 전에 볼 랜드패드 형성면에 보호 필름(41)을 부착시키는 단계를 먼저 진행한다. 이에 따라 봉지 과정에서 패키지 몸체(37)를 형성하는 에폭시 성형 수지가 테이프 배선기판(20) 하부로 유입되어 불필요한 부분에 형성되는 것이 방지된다. 봉지가 완료되면 보호 필름(41)을 제거한다.
도 2를 참조하면, 봉지가 완료된 후 볼 랜드패드(24)에 솔더 볼(39)을 부착시키는 외부접속단자 형성 단계를 진행한다. 볼 랜드패드(24)에 솔더 재질의 범프(bump)를 형성한 상태에서 IR 리플로우 과정을 거치면 테이프 배선기판(20)의 하부에 솔더 볼(39)이 형성된 TBGA 패키지(10)가 완성된다.
제 2실시예
도 7은 본 발명에 따른 TBGA 패키지의 제 2실시예를 나타낸 단면도이다. 도 7에 도시된 본 발명에 따른 TBGA 패키지(50)는 볼 랜드패드(64)가 역시 제 1실시예와 같이 반도체 칩(51)의 하부에서 베이스 필름(61)의 칩 실장면의 반대면에 형성되어 있으나 제 1실시예와 달리 반도체 칩(51)이 실장되는 테이프 배선기판(60)의 일면에 배선패턴(63)과 기판 접합패드(62)가 형성된 구조이다. 본딩와이어(75)는 기판 접합패드(62)와 칩 패드(52)에 연결되고, 볼 랜드패드(64)와 기판 접합패드(62)의 전기적인 상호 연결은 비아 홀(via hole; 65)에 의해 이루어진다. 테이프 배선기판(60)의 볼 랜드패드 형성면 전체에 걸쳐 솔더 레지스트층(67)이 형성된다. 이 TBGA 패키지(50) 역시 제 1실시예와 같이 볼 랜드패드(64)와 접착제(31)가 베이스 필름(61)에 의해 서로 격리되어 볼 랜드패드(64)로의 크랙 발전이 방지되는 구조이다.
제 3실시예
도 5는 본 발명에 따른 TBGA 패키지의 제 3실시예를 나타낸 단면도이다. 도 5에 도시된 바와 같은 본 발명에 따른 멀티 칩 패키지(100)는 단일 반도체 칩을 포함하는 반도체 칩 패키지와 달리 제 1반도체 칩(11)과 제 2반도체 칩(12)을 갖는 다. 제 1반도체 칩(11)은 테이프 배선기판(20)에 실장되고 그 제 1반도체 칩(11)의 칩 패드(12)가 형성된 활성면에 그 보다 크기가 작은 제 2반도체 칩(13)이 실장된 구조이다. 테이프 배선기판(20)에서 볼 랜드패드(24)가 베이스 필름(20)의 제 1반도체 칩(11)이 실장된 면의 반대면에 형성된다. 본딩와이어(35,36)가 베이스 필름(21)을 관통하는 관통구멍(25)을 경유하여 제 1반도체 칩(11)과 제 2반도체 칩(13)의 칩 패드(12,14)로부터 기판 접합패드(22)에 와이어 본딩된다.
한편 전술한 실시예들에 의해 본 발명에 따른 TBGA 패키지가 한정되는 것은 아니다. 본 발명의 기술적 중심사상을 벗어나지 않는 범위 내에서 다양하게 변형실시 될 수 있다는 것은 당업자라면 쉽게 알 수 있을 것이다. 따라서, 더 이상의 실시예를 소개하지 않는다.
이상과 같은 본 발명에 의한 볼 랜드패드와 접착제가 격리된 TBGA 패키지와 그 제조 방법 및 멀티 칩 패키지에 의하면, 접착제와 볼 랜드패드가 접착제와 접촉되지 않게 되어 보이드의 수분 응축에 의한 크랙이 볼 랜드패드 부분으로 발전되는 것이 방지된다. 따라서, 볼의 전기적 연결 상태가 나빠지는 것, 예컨대 볼 분리나테이프 배선기판의 들뜸 등이 방지되어 패키지 신뢰성이 향상된다. 또한, 높은 온도조건에서도 안정적이며, 파인피치화에 대응하기에 유리하다.

Claims (15)

  1. 복수의 칩 패드가 형성된 반도체 칩과, 상기 반도체 칩이 접착제에 의해 베이스 필름의 일면에 실장되어 있고 그 반대면에 볼 랜드패드가 형성되어 있으며 상기 볼 랜드패드와 회로배선에 의해 전기적으로 연결된 기판 접합패드가 칩 실장 영역의 외측에 형성된 테이프 배선기판과, 상기 칩 패드와 상기 기판 접합패드를 전기적으로 연결하는 본딩와이어와, 상기 테이프 배선기판 상부에 형성되어 상기 반도체 칩과 상기 본딩와이어 및 그 접합 부분을 외부환경으로부터 봉지하는 패키지 몸체, 및 상기 볼 랜드패드에 부착된 외부접속단자를 포함하는 것을 특징으로 하는 TBGA 패키지.
  2. 제 1항에 있어서, 상기 기판 접합패드는 상기 볼 랜드패드와 동일한 면에서 상기 반도체 칩이 실장된 영역의 외측에 형성되어 있고, 상기 베이스 필름은 상기 기판 접합패드의 소정 부분을 개방시키는 관통구멍이 형성되어 있으며, 그 관통구멍을 통하여 상기 칩 패드와 상기 기판 접합패드가 와이어 본딩된 것을 특징으로 하는 TBGA 패키지.
  3. 제 1항에 있어서, 상기 기판 접합패드는 상기 베이스 필름의 칩 실장면에서 상기 반도체 칩이 실장된 영역의 외측에 형성되어 있고, 상기 베이스 필름에 상기 기판 접합패드와 상기 볼 랜드패드를 전기적으로 연결시키는 비아 홀이 형성된 것을 특징으로 하는 TBGA 패키지.
  4. 제 1항에 있어서, 상기 볼 랜드패드는 상기 반도체 칩의 실장 영역 하부에 형성된 것을 특징으로 하는 TBGA 패키지.
  5. 제 1항에 있어서, 상기 볼 랜드패드는 상기 베이스 필름으로 상기 접착제와 격리된 것을 특징으로 하는 TBGA 패키지.
  6. 제 1항에 있어서, 상기 외부접속단자는 솔더 볼인 것을 특징으로 하는 TBGA 패키지.
  7. 제 1항에 있어서, 상기 베이스 필름의 상기 볼 랜드패드 형성면에 솔더 레지스트층이 형성된 것을 특징으로 하는 TBGA 패키지.
  8. 제 1항에 있어서, 상기 반도체 칩은 상기 칩 패드가 상향되도록 부착되어 있는 것을 특징으로 하는 TBGA 패키지.
  9. ⒜베이스 필름의 일면에 볼 랜드패드가 형성되어 있고 그 볼 랜드패드 형성면과 그 반대면의 어느 한 면에 볼 랜드패드와 접속된 기판 접합패드가 형성된 테이프 배선기판을 준비하는 단계와, ⒝베이스 필름의 볼 랜드패드 형성면의 반대면에 복수의 칩 패드가 형성된 반도체 칩을 접착제로 실장하는 칩 실장 단계와, ⒞칩 패드와 기판 접합패드를 본딩와이어로 연결시키는 와이어 본딩 단계와, ⒟테이프 배선기판의 상부에 반도체 칩과 본딩와이어 및 그 접합 부분을 봉지하는 패키지 몸체를 형성하는 봉지 단계, 및 ⒠볼 랜드패드에 외부접속단자를 부착시키는 외부접속단자 형성 단계를 포함하는 것을 특징으로 하는 TBGA 패키지 제조 방법.
  10. 제 9항에 있어서, 상기 ⒟봉지 단계 전에 볼 랜드패드 형성면에 보호 필름을 부착시키는 단계를 진행하고 상기 ⒟봉지 단계 후에 보호 필름을 제거하는 단계를 진행하는 것을 특징으로 하는 TBGA 패키지 제조 방법.
  11. 제 9항에 있어서, 상기 ⒜테이프 배선기판 준비하는 단계는 베이스 필름의 칩 실장면의 반대면에서 칩 실장 영역 하부에 볼 랜드패드를 형성하고 칩 실장 영역 외측에서 볼 랜드패드와 동일 면상에 기판 접합패드를 형성하는 단계와, 상기 베이스 필름을 관통하여 상기 기판 접합패드를 개방시키는 관통구멍을 형성하는 단계를 포함하는 것을 특징으로 하는 TBGA 패키지 제조 방법.
  12. 제 11항에 있어서, 상기 관통구멍은 에칭(etching)에 의해 형성되는 것을 특징으로 하는 TBGA 패키지 제조 방법.
  13. 제 9항에 있어서, 상기 ⒜테이프 배선기판을 준비하는 단계는 베이스 필름의일면에 볼 랜드패드를 형성하고 그 반대면에 회로배선과 기판 접합패드를 형성하는 단계와, 상기 베이스 필름을 관통하여 상기 볼 랜드패드와 기판 접합패드를 접속시키는 비아 홀을 형성하는 단계인 것을 특징으로 하는 TBGA 패키지 제조 방법.
  14. 제 9항에 있어서, 상기 ⒜테이프 배선기판을 준비하는 단계는 볼 랜드패드 형성면에 솔더 레지스트층을 형성시키는 단계를 포함하는 것을 특징으로 하는 TBGA 패키지 제조 방법.
  15. 베이스 필름의 일면에 칩 실장 영역을 가지며 그 반대면에서 칩 실장 영역 하부에 볼 랜드패드가 형성되어 있고 그 칩 실장 영역 외측에 기판 접합패드가 형성된 테이프 배선기판과, 상기 베이스 필름의 칩 실장 영역에 접착제로 실장된 제 1반도체 칩과, 상기 제 1반도체 칩 위에 실장된 제 2반도체 칩과, 상기 제 1반도체 칩과 상기 제 2반도체 칩을 그에 대응되는 기판 접합패드에 전기적으로 연결시키는 본딩와이어와, 상기 제 1,2반도체 칩과 본딩와이어 및 그 접합 부분을 외부환경으로부터 봉지하는 패키지 몸체, 및 상기 볼 랜드패드에 형성된 외부접속단자를 포함하는 것을 특징으로 하는 멀티 칩 패키지.
KR1020010047266A 2001-08-06 2001-08-06 볼 랜드패드와 접착제가 격리된 ｔｂｇａ 패키지와 그제조 방법 및 멀티 칩 패키지 KR20030012994A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020010047266A KR20030012994A (ko) 2001-08-06 2001-08-06 볼 랜드패드와 접착제가 격리된 ｔｂｇａ 패키지와 그제조 방법 및 멀티 칩 패키지
US10/186,617 US20030025190A1 (en) 2001-08-06 2002-07-02 Tape ball grid array semiconductor chip package having ball land pad isolated from adhesive, a method of manufacturing the same and a multi-chip package

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020010047266A KR20030012994A (ko) 2001-08-06 2001-08-06 볼 랜드패드와 접착제가 격리된 ｔｂｇａ 패키지와 그제조 방법 및 멀티 칩 패키지

Publications (1)

Publication Number Publication Date
KR20030012994A true KR20030012994A (ko) 2003-02-14

Family

ID=19712898

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020010047266A KR20030012994A (ko) 2001-08-06 2001-08-06 볼 랜드패드와 접착제가 격리된 ｔｂｇａ 패키지와 그제조 방법 및 멀티 칩 패키지

Country Status (2)

Country Link
US (1) US20030025190A1 (ko)
KR (1) KR20030012994A (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100691014B1 (ko) * 2005-11-08 2007-03-09 주식회사 하이닉스반도체 솔더 터미널 형성방법
KR101053544B1 (ko) * 2008-12-10 2011-08-03 주식회사 하이닉스반도체 반도체 패키지 및 이의 제조 방법
US8008754B2 (en) 2008-12-10 2011-08-30 Hynix Semiconductor Inc. Semiconductor package having an antenna with reduced area and method for fabricating the same
KR20160130014A (ko) * 2015-04-30 2016-11-10 엘지이노텍 주식회사 회로 기판 및 이를 포함하는 칩 패키지

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120238059A1 (en) * 2011-03-17 2012-09-20 Texas Instruments Incorporated Sacrificial substrate film for ball land protection
KR102213604B1 (ko) * 2017-02-15 2021-02-05 매그나칩 반도체 유한회사 반도체 패키지 장치

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5216278A (en) * 1990-12-04 1993-06-01 Motorola, Inc. Semiconductor device having a pad array carrier package
US5583376A (en) * 1995-01-03 1996-12-10 Motorola, Inc. High performance semiconductor device with resin substrate and method for making the same
US5592025A (en) * 1992-08-06 1997-01-07 Motorola, Inc. Pad array semiconductor device
JPH10223799A (ja) * 1997-02-12 1998-08-21 Mitsui High Tec Inc Ｂｇａ型半導体装置
KR20010025860A (ko) * 1999-09-01 2001-04-06 윤종용 칩 스케일형 반도체 패키지

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5355283A (en) * 1993-04-14 1994-10-11 Amkor Electronics, Inc. Ball grid array with via interconnection
US5542175A (en) * 1994-12-20 1996-08-06 International Business Machines Corporation Method of laminating and circuitizing substrates having openings therein
US5572405A (en) * 1995-06-07 1996-11-05 International Business Machines Corporation (Ibm) Thermally enhanced ball grid array package
US6180881B1 (en) * 1998-05-05 2001-01-30 Harlan Ruben Isaak Chip stack and method of making same
JP3914654B2 (ja) * 1999-03-17 2007-05-16 株式会社ルネサステクノロジ 半導体装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5216278A (en) * 1990-12-04 1993-06-01 Motorola, Inc. Semiconductor device having a pad array carrier package
US5592025A (en) * 1992-08-06 1997-01-07 Motorola, Inc. Pad array semiconductor device
US5583376A (en) * 1995-01-03 1996-12-10 Motorola, Inc. High performance semiconductor device with resin substrate and method for making the same
JPH10223799A (ja) * 1997-02-12 1998-08-21 Mitsui High Tec Inc Ｂｇａ型半導体装置
KR20010025860A (ko) * 1999-09-01 2001-04-06 윤종용 칩 스케일형 반도체 패키지

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100691014B1 (ko) * 2005-11-08 2007-03-09 주식회사 하이닉스반도체 솔더 터미널 형성방법
KR101053544B1 (ko) * 2008-12-10 2011-08-03 주식회사 하이닉스반도체 반도체 패키지 및 이의 제조 방법
US8008754B2 (en) 2008-12-10 2011-08-30 Hynix Semiconductor Inc. Semiconductor package having an antenna with reduced area and method for fabricating the same
US8383463B2 (en) 2008-12-10 2013-02-26 Hynix Semiconductor Inc. Semiconductor package having an antenna with reduced area and method for fabricating the same
KR20160130014A (ko) * 2015-04-30 2016-11-10 엘지이노텍 주식회사 회로 기판 및 이를 포함하는 칩 패키지

Also Published As

Publication number Publication date
US20030025190A1 (en) 2003-02-06

Similar Documents

Publication Publication Date Title
JP3685947B2 (ja) 半導体装置及びその製造方法
KR100511728B1 (ko) 복수의 반도체 칩을 고밀도로 실장할 수 있는 소형 반도체장치 및 그의 제조 방법
US6528876B2 (en) Semiconductor package having heat sink attached to substrate
US6599779B2 (en) PBGA substrate for anchoring heat sink
US6404049B1 (en) Semiconductor device, manufacturing method thereof and mounting board
US7344916B2 (en) Package for a semiconductor device
KR100825784B1 (ko) 휨 및 와이어 단선을 억제하는 반도체 패키지 및 그제조방법
KR20000011282A (ko) 반도체장치및그제조방법
KR100271676B1 (ko) 반도체장치용패키지및반도체장치와그들의제조방법
KR20030012994A (ko) 볼 랜드패드와 접착제가 격리된 ｔｂｇａ 패키지와 그제조 방법 및 멀티 칩 패키지
JPH09326450A (ja) 半導体装置およびその製造方法
KR19980068343A (ko) 가요성 회로 기판을 이용한 칩 스케일 반도체 패키지 및 그 제조 방법
JP4038021B2 (ja) 半導体装置の製造方法
JPH11297752A (ja) 半導体チップの実装構造、およびこの実装構造を有する半導体装置
KR20100002870A (ko) 반도체 패키지의 제조 방법
KR100608366B1 (ko) 미세 피치 볼 그리드 어레이 패키지
KR100771860B1 (ko) 솔더볼을 사용하지 않는 반도체 패키지 모듈 및 그 제조방법
KR100520443B1 (ko) 칩스케일패키지및그제조방법
KR100737217B1 (ko) 서브스트레이트리스 플립 칩 패키지와 이의 제조 방법
KR100459820B1 (ko) 칩스케일패키지및그제조방법
KR20010009995A (ko) 요홈이 구비된 기판을 포함하는 반도체 패키지
KR100876876B1 (ko) 칩 스택 패키지
KR101472901B1 (ko) 재배선 기판을 구비하는 웨이퍼 레벨 칩 스케일 패키지 및그 제조방법
JP3917383B2 (ja) 半導体チップ搭載基板およびそれを用いた半導体装置
TWI416698B (zh) 半導體封裝結構

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application