JPH10223799A - Ｂｇａ型半導体装置 - Google Patents
Ｂｇａ型半導体装置Info
- Publication number
- JPH10223799A JPH10223799A JP9027687A JP2768797A JPH10223799A JP H10223799 A JPH10223799 A JP H10223799A JP 9027687 A JP9027687 A JP 9027687A JP 2768797 A JP2768797 A JP 2768797A JP H10223799 A JPH10223799 A JP H10223799A
- Authority
- JP
- Japan
- Prior art keywords
- wiring pattern
- semiconductor chip
- semiconductor device
- hole
- type semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
- H01L2224/48228—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item the bond pad being disposed in a recess of the surface of the item
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
(57)【要約】
【課題】 半導体チップとＴＡＢ基板との密着性を高
め、低コストで、信頼性の高いＢＧＡ型半導体装置を提
供する。 【解決手段】 本発明のＢＧＡ型半導体装置の特徴は、
周縁端部に複数のボンディングパッドを有する半導体チ
ップと、表面に配線パターンを具備するとともに、前記
配線パターンに接続され、突出して外部との電気的接続
を行う複数の半田ボールを具備してなる絶縁性フィルム
と、前記絶縁性フィルムの裏面側に前記半導体チップを
搭載するとともに、前記半導体チップの周縁部に形成さ
れたボンディングパッドと、前記絶縁性フィルムの裏面
側の配線パターンとの間を、前記半導体チップ搭載領域
の周りに形成された少なくとも１つの貫通孔を介してボ
ンディングワイヤで接続するように構成されていること
にある。
め、低コストで、信頼性の高いＢＧＡ型半導体装置を提
供する。 【解決手段】 本発明のＢＧＡ型半導体装置の特徴は、
周縁端部に複数のボンディングパッドを有する半導体チ
ップと、表面に配線パターンを具備するとともに、前記
配線パターンに接続され、突出して外部との電気的接続
を行う複数の半田ボールを具備してなる絶縁性フィルム
と、前記絶縁性フィルムの裏面側に前記半導体チップを
搭載するとともに、前記半導体チップの周縁部に形成さ
れたボンディングパッドと、前記絶縁性フィルムの裏面
側の配線パターンとの間を、前記半導体チップ搭載領域
の周りに形成された少なくとも１つの貫通孔を介してボ
ンディングワイヤで接続するように構成されていること
にある。
Description
【０００１】
【発明の属する技術分野】本発明は、ＢＧＡ型半導体装
置に関する。
置に関する。
【０００２】
【従来の技術】電気、電子部品の高性能化に伴い半導体
装置の高集積化および高密度化が強く望まれており、こ
れに対応した多ピン用の半導体装置のパッケージ構造と
して、接続端子として表面に複数の半田ボールを格子状
に配置して突出せしめたＢＧＡ（ボールグリッドアレ
イ）と指称される半導体装置が提案されている。
装置の高集積化および高密度化が強く望まれており、こ
れに対応した多ピン用の半導体装置のパッケージ構造と
して、接続端子として表面に複数の半田ボールを格子状
に配置して突出せしめたＢＧＡ（ボールグリッドアレ
イ）と指称される半導体装置が提案されている。
【０００３】この１つに、半導体チップを樹脂パッケー
ジで覆ったオーバーモールド構造と呼ばれるものがあ
る。このＢＧＡ型半導体装置は、両面配線プリント基板
の上面に搭載された集積回路チップと基板上面の配線パ
ターンとをワイヤボンディングにより接続するととも
に、基板上面の配線パターンと基板下面側の配線パター
ンとをスルーホールを通じて接続し、この基板下面側の
配線パターンに外部電極となる半田ボールを形成したも
のである。
ジで覆ったオーバーモールド構造と呼ばれるものがあ
る。このＢＧＡ型半導体装置は、両面配線プリント基板
の上面に搭載された集積回路チップと基板上面の配線パ
ターンとをワイヤボンディングにより接続するととも
に、基板上面の配線パターンと基板下面側の配線パター
ンとをスルーホールを通じて接続し、この基板下面側の
配線パターンに外部電極となる半田ボールを形成したも
のである。
【０００４】
【発明が解決しようとする課題】しかしながら、この構
造では基板にスルーホールを形成した後、さらにスルー
ホール内面にメッキを行うか、またはカッパー（Ｃｕ）
ペーストなどを充填して基板の上面側と下面側の配線パ
ターンを導通させる必要があり、製造工数が増大すると
いう問題がある。また、半導体チップの小型化に伴い、
ワイヤを長くしなければならなくなってきており、ま
た、パッケージのサイズ的問題からも微小配線化が急が
れている。
造では基板にスルーホールを形成した後、さらにスルー
ホール内面にメッキを行うか、またはカッパー（Ｃｕ）
ペーストなどを充填して基板の上面側と下面側の配線パ
ターンを導通させる必要があり、製造工数が増大すると
いう問題がある。また、半導体チップの小型化に伴い、
ワイヤを長くしなければならなくなってきており、ま
た、パッケージのサイズ的問題からも微小配線化が急が
れている。
【０００５】そこで、近年では、ＴＡＢの微小配線性
と、ワイヤボンディングの汎用性を満たすものとして、
図３に示すようにＴＡＢ基板上面に配線パターン１を形
成し、この配線パターン上に絶縁性部材を介してＩＣチ
ップ３を載置し、このＩＣチップ３と配線パターン１と
をボンディングワイヤ６で接続し、基板上面側のみに片
面モールドを施し、基板下面にビアホールＨを通じて半
田ボール４が設けられた構造のＢＧＡ型半導体装置が提
案されている。
と、ワイヤボンディングの汎用性を満たすものとして、
図３に示すようにＴＡＢ基板上面に配線パターン１を形
成し、この配線パターン上に絶縁性部材を介してＩＣチ
ップ３を載置し、このＩＣチップ３と配線パターン１と
をボンディングワイヤ６で接続し、基板上面側のみに片
面モールドを施し、基板下面にビアホールＨを通じて半
田ボール４が設けられた構造のＢＧＡ型半導体装置が提
案されている。
【０００６】しかしながらこの半導体装置では、半田ボ
ール実装時に溶融した半田がビアホール内に溶けこみ、
半田ボールの高さが低くなる。このためマザーボードに
実装した半導体装置とマザーボードとの間隔が狭くな
り、フラックスの洗浄工程において半田ボール間に洗浄
液が周り込めず半田ボール周辺のフラックスを完全に除
去することができないという問題があった。また、配線
パターンを被覆するソルダレジストが密着状態では図４
のように配線パターン１間において凹凸状の段差となる
ため、モールド時にモールド金型が段差に完全に密着す
ることができず、モールド樹脂が段差凹部より逃げてモ
ールドフラッシング（樹脂ばり）となり、基板を切断す
る際にパンチを磨耗させる原因となっている。さらに、
モールド樹脂と基板とは固着力が弱いため、機械的外力
あるいは基板とモールド樹脂との熱膨張係数の差異によ
り、モールド樹脂が基板から剥離してしまうなどの問題
があり、半導体装置の十分な信頼性と品質を確保するに
は至っていない。
ール実装時に溶融した半田がビアホール内に溶けこみ、
半田ボールの高さが低くなる。このためマザーボードに
実装した半導体装置とマザーボードとの間隔が狭くな
り、フラックスの洗浄工程において半田ボール間に洗浄
液が周り込めず半田ボール周辺のフラックスを完全に除
去することができないという問題があった。また、配線
パターンを被覆するソルダレジストが密着状態では図４
のように配線パターン１間において凹凸状の段差となる
ため、モールド時にモールド金型が段差に完全に密着す
ることができず、モールド樹脂が段差凹部より逃げてモ
ールドフラッシング（樹脂ばり）となり、基板を切断す
る際にパンチを磨耗させる原因となっている。さらに、
モールド樹脂と基板とは固着力が弱いため、機械的外力
あるいは基板とモールド樹脂との熱膨張係数の差異によ
り、モールド樹脂が基板から剥離してしまうなどの問題
があり、半導体装置の十分な信頼性と品質を確保するに
は至っていない。
【０００７】本発明は、前記実情に鑑みてなされたもの
で、半導体チップとＴＡＢ基板との密着性を高め、低コ
ストで、信頼性の高いＢＧＡ型半導体装置を提供するこ
とを目的とする。
で、半導体チップとＴＡＢ基板との密着性を高め、低コ
ストで、信頼性の高いＢＧＡ型半導体装置を提供するこ
とを目的とする。
【０００８】
【課題を解決するための手段】そこで本発明のＢＧＡ型
半導体装置の特徴は、表面に配線パターンを具備すると
ともに、前記配線パターンに接続され、突出して外部と
の電気的接続を行う複数の半田ボールを具備してなる絶
縁性基板と、前記絶縁性基板の裏面側に搭載された半導
体チップとを具備してなるＢＧＡ型半導体装置におい
て、前記半導体チップのボンディングパッドと、前記絶
縁性基板の裏面側の配線パターンとが、前記半導体チッ
プ搭載領域の周りに形成された少なくとも１つの貫通孔
を介してボンディングワイヤで接続されるともに、前記
半導体チップと前記配線パターンとの接続部を含む半導
体チップ搭載面が樹脂封止されていることにある。
半導体装置の特徴は、表面に配線パターンを具備すると
ともに、前記配線パターンに接続され、突出して外部と
の電気的接続を行う複数の半田ボールを具備してなる絶
縁性基板と、前記絶縁性基板の裏面側に搭載された半導
体チップとを具備してなるＢＧＡ型半導体装置におい
て、前記半導体チップのボンディングパッドと、前記絶
縁性基板の裏面側の配線パターンとが、前記半導体チッ
プ搭載領域の周りに形成された少なくとも１つの貫通孔
を介してボンディングワイヤで接続されるともに、前記
半導体チップと前記配線パターンとの接続部を含む半導
体チップ搭載面が樹脂封止されていることにある。
【０００９】望ましくは、前記配線パターン表面は絶縁
性部材で被覆されている。
性部材で被覆されている。
【００１０】また望ましくは、前記貫通孔は前記半導体
チップ搭載領域にも形成され、前記半導体チップと前記
絶縁性基板の間は、前記貫通孔から前記絶縁性基板表面
に充填された導電性接着剤で固着されている。
チップ搭載領域にも形成され、前記半導体チップと前記
絶縁性基板の間は、前記貫通孔から前記絶縁性基板表面
に充填された導電性接着剤で固着されている。
【００１１】かかる構成によれば、絶縁性基板の貫通孔
は配線パターンで塞がれており、半田ボールが溶融して
貫通孔に溶けこむことはなく、従って半田ボールの高さ
が極端に低くなることはない。従って、半導体装置をマ
ザーボードに実装しても半導体装置とマザーボードとの
間に一定の間隔を確保することができ、半田ボール間に
洗浄液が十分に回り込むため、半田ボール周辺のフラッ
クスを完全に除去することができる。
は配線パターンで塞がれており、半田ボールが溶融して
貫通孔に溶けこむことはなく、従って半田ボールの高さ
が極端に低くなることはない。従って、半導体装置をマ
ザーボードに実装しても半導体装置とマザーボードとの
間に一定の間隔を確保することができ、半田ボール間に
洗浄液が十分に回り込むため、半田ボール周辺のフラッ
クスを完全に除去することができる。
【００１２】基板の下面側に配線パターンおよびソルダ
レジスト層を形成しているためモールド面側には凹凸も
なく、モールド時にモールド金型は完全に密着し、モー
ルドフラッシング（樹脂ばり）を生じることもない。
レジスト層を形成しているためモールド面側には凹凸も
なく、モールド時にモールド金型は完全に密着し、モー
ルドフラッシング（樹脂ばり）を生じることもない。
【００１３】絶縁性基板の貫通孔は配線パターン側で塞
がれているが、モールド面側は開口しているため、この
貫通孔にモールド樹脂が入り込みアンカー効果を生むた
め、ＴＡＢ基板とモールド樹脂との固着力がより強固と
なり、基板からモールド樹脂が剥離することがない。
がれているが、モールド面側は開口しているため、この
貫通孔にモールド樹脂が入り込みアンカー効果を生むた
め、ＴＡＢ基板とモールド樹脂との固着力がより強固と
なり、基板からモールド樹脂が剥離することがない。
【００１４】さらに絶縁性基板の半導体チップ搭載領域
にも貫通孔を形成した場合、この貫通孔の開口側に基板
を載置するため、絶縁性基板と半導体チップを固着させ
る銀ペーストが開口内に充填され、アンカー効果によ
り、絶縁性基板と半導体チップとの固着状態がより強固
になるとともに、半田ボールを通じて基板の放熱性が格
段に向上する。また、これを接地端子として用いること
も可能である。
にも貫通孔を形成した場合、この貫通孔の開口側に基板
を載置するため、絶縁性基板と半導体チップを固着させ
る銀ペーストが開口内に充填され、アンカー効果によ
り、絶縁性基板と半導体チップとの固着状態がより強固
になるとともに、半田ボールを通じて基板の放熱性が格
段に向上する。また、これを接地端子として用いること
も可能である。
【００１５】
【発明の実施の形態】以下、本発明の実施例について、
詳細に説明する。本発明のＢＧＡ型半導体装置は、図１
に断面図を示すように、表面に銅の配線パターン１を具
備するとともに、前記配線パターン１に接続され、突出
して外部との電気的接続を行う複数の半田ボール４を具
備してなる絶縁性フィルム２からなるＴＡＢ基板の裏面
側に半導体チップ（ＩＣチップ）３を搭載し、この半導
体チップ３の周縁端部のボンディングパッドＢＰと、前
記絶縁性フィルム２の裏面側の配線パターン１との間
を、前記半導体チップ搭載領域の周りに形成された少な
くとも貫通孔Ｈを介してボンディングワイヤ６で接続す
るように構成されていることを特徴とする。そしてＴＡ
Ｂ基板の半導体チップ搭載面側はモールド樹脂７で被覆
されている。
詳細に説明する。本発明のＢＧＡ型半導体装置は、図１
に断面図を示すように、表面に銅の配線パターン１を具
備するとともに、前記配線パターン１に接続され、突出
して外部との電気的接続を行う複数の半田ボール４を具
備してなる絶縁性フィルム２からなるＴＡＢ基板の裏面
側に半導体チップ（ＩＣチップ）３を搭載し、この半導
体チップ３の周縁端部のボンディングパッドＢＰと、前
記絶縁性フィルム２の裏面側の配線パターン１との間
を、前記半導体チップ搭載領域の周りに形成された少な
くとも貫通孔Ｈを介してボンディングワイヤ６で接続す
るように構成されていることを特徴とする。そしてＴＡ
Ｂ基板の半導体チップ搭載面側はモールド樹脂７で被覆
されている。
【００１６】ここで、ワイヤボンディングは、半導体チ
ップ３のボンディングパッドとＴＡＢ基板の貫通孔Ｈ底
部に露呈する配線パターン１との間で行われており、こ
の貫通孔Ｈの内部で配線パターンはニッケルメッキ層お
よび金メッキ層からなる２層メッキ膜９で覆われてい
る。また、半導体チップは銀ペースト８によって絶縁性
フィルム２に固着されている。さらに絶縁性フィルム表
面側の配線パターンはソルダレジスト５によって被覆保
護されている。ここで、半田ボール４は、格子状をなす
ように全面に形成されている。
ップ３のボンディングパッドとＴＡＢ基板の貫通孔Ｈ底
部に露呈する配線パターン１との間で行われており、こ
の貫通孔Ｈの内部で配線パターンはニッケルメッキ層お
よび金メッキ層からなる２層メッキ膜９で覆われてい
る。また、半導体チップは銀ペースト８によって絶縁性
フィルム２に固着されている。さらに絶縁性フィルム表
面側の配線パターンはソルダレジスト５によって被覆保
護されている。ここで、半田ボール４は、格子状をなす
ように全面に形成されている。
【００１７】次に、この半導体装置の製造方法について
詳細に説明する。まず、ポリイミドテープからなる絶縁
性フィルム２の所定の領域にパンチングにより貫通孔Ｈ
を形成したのち、表面に銅箔１を貼着し、さらにこの表
面にフォトレジスト（図示せず）を塗布しフォトリソグ
ラフィーにより、パターニングし、銅箔１からなる配線
パターンを形成する。この後、絶縁性フィルム２の配線
パターン形成面側を感光性を有するソルダーレジスト５
で被覆し、フォトリソグラフィを行い、ソルダレジスト
をパターニングし、半田ボール形成領域の配線パターン
１を露呈せしめる。
詳細に説明する。まず、ポリイミドテープからなる絶縁
性フィルム２の所定の領域にパンチングにより貫通孔Ｈ
を形成したのち、表面に銅箔１を貼着し、さらにこの表
面にフォトレジスト（図示せず）を塗布しフォトリソグ
ラフィーにより、パターニングし、銅箔１からなる配線
パターンを形成する。この後、絶縁性フィルム２の配線
パターン形成面側を感光性を有するソルダーレジスト５
で被覆し、フォトリソグラフィを行い、ソルダレジスト
をパターニングし、半田ボール形成領域の配線パターン
１を露呈せしめる。
【００１８】そして、無電解ニッケルめっきおよび無電
解金めっきを順次行う。この時、絶縁性フィルム２の貫
通孔内に露呈する銅パターン表面および半田ボール形成
領域の銅パターンにのみニッケルメッキ層と金メッキ層
との２層めっき膜９が形成される。
解金めっきを順次行う。この時、絶縁性フィルム２の貫
通孔内に露呈する銅パターン表面および半田ボール形成
領域の銅パターンにのみニッケルメッキ層と金メッキ層
との２層めっき膜９が形成される。
【００１９】この後、ＴＡＢ基板の半導体チップ搭載領
域に銀ペースト８を塗布し、半導体チップ３を固着す
る。そしてボンディングツールを用いてワイヤボンディ
ングを行い半導体チップのボンディングパッドＢＰとＴ
ＡＢ基板の貫通孔Ｈに露呈する配線パターン１とを接続
する。
域に銀ペースト８を塗布し、半導体チップ３を固着す
る。そしてボンディングツールを用いてワイヤボンディ
ングを行い半導体チップのボンディングパッドＢＰとＴ
ＡＢ基板の貫通孔Ｈに露呈する配線パターン１とを接続
する。
【００２０】そしてこのように半導体チップを搭載した
ＴＡＢ基板をモールド金型に設置しモールド樹脂７を流
し込み、半導体チップおよびボンディングワイヤをモー
ルド樹脂７で被覆する。
ＴＡＢ基板をモールド金型に設置しモールド樹脂７を流
し込み、半導体チップおよびボンディングワイヤをモー
ルド樹脂７で被覆する。
【００２１】最後に、 モールドのなされたＴＡＢ基板
のこの配線パターン１側を上にしてを設置し、半田ボー
ルを供給して、加熱溶融せしめ、配線パターン１上に接
続すると共に表面に突出するように半田ボール４を形成
し、図１に示した半導体装置が完成する。
のこの配線パターン１側を上にしてを設置し、半田ボー
ルを供給して、加熱溶融せしめ、配線パターン１上に接
続すると共に表面に突出するように半田ボール４を形成
し、図１に示した半導体装置が完成する。
【００２２】なお、前記実施例では、ボンディングおよ
び樹脂封止が終了した後に、半田ボールを形成するよう
にしたが、ボンディングに先立ち半田ボールを形成した
絶縁性フィルム（ＴＡＢ基板）上に、半導体チップを固
着し接続するようにしてもよい。また、前記実施例で
は、２層メッキ膜の形成に際し、無電解メッキを用いた
が無電解メッキに限定されることなく、電解メッキなど
他の方法を用いるようにしてもよい。
び樹脂封止が終了した後に、半田ボールを形成するよう
にしたが、ボンディングに先立ち半田ボールを形成した
絶縁性フィルム（ＴＡＢ基板）上に、半導体チップを固
着し接続するようにしてもよい。また、前記実施例で
は、２層メッキ膜の形成に際し、無電解メッキを用いた
が無電解メッキに限定されることなく、電解メッキなど
他の方法を用いるようにしてもよい。
【００２３】また本発明の第２の実施例として、図２に
示すように、半導体チップ搭載領域の絶縁性フィルムに
も貫通孔Ｈを形成し、この内部に銀ペースト８を充填す
るようにしてもよい。他の部分については前記第１の実
施例とまったく同様に形成する。
示すように、半導体チップ搭載領域の絶縁性フィルムに
も貫通孔Ｈを形成し、この内部に銀ペースト８を充填す
るようにしてもよい。他の部分については前記第１の実
施例とまったく同様に形成する。
【００２４】かかる構成によれば、絶縁性フィルムとＩ
Ｃチップを固着させる銀ペーストが開口内に充填され、
アンカー効果により、ＩＣチップと基板との固着状態が
より強固になるとともに、ＩＣチップの放熱性が格段に
向上する。また、この貫通孔Ｈに接続される配線パター
ン１に半田ボール４を接続しておくようにすれば、この
半田ボール４を接地端子として用いることも可能であ
る。
Ｃチップを固着させる銀ペーストが開口内に充填され、
アンカー効果により、ＩＣチップと基板との固着状態が
より強固になるとともに、ＩＣチップの放熱性が格段に
向上する。また、この貫通孔Ｈに接続される配線パター
ン１に半田ボール４を接続しておくようにすれば、この
半田ボール４を接地端子として用いることも可能であ
る。
【００２５】また、ソルダレジストに形成する半田ボー
ル形成用孔の孔ピッチや孔径は、適宜変形可能であり、
例えば格子ピッチが１mmであれば、孔径は０．５５mm、
格子ピッチが１．５mmであれば、孔径は０．７５mmとい
うふうに適宜変更可能である。
ル形成用孔の孔ピッチや孔径は、適宜変形可能であり、
例えば格子ピッチが１mmであれば、孔径は０．５５mm、
格子ピッチが１．５mmであれば、孔径は０．７５mmとい
うふうに適宜変更可能である。
【００２６】さらに半田ボールの組成についても適宜選
択可能であり、例えばＰｂ３７％Ｓｎ６３％の共晶半田
を用いた場合には固着工程での加熱温度は２２０℃程度
とする。
択可能であり、例えばＰｂ３７％Ｓｎ６３％の共晶半田
を用いた場合には固着工程での加熱温度は２２０℃程度
とする。
【００２７】なお、前記実施例では絶縁性フィルム表面
に配線パターンを形成したＴＡＢ基板を用いたが、これ
に限定されることなく、剛性の絶縁性基板あるいは金属
基板表面を絶縁化したものなど、適宜変形可能である。
に配線パターンを形成したＴＡＢ基板を用いたが、これ
に限定されることなく、剛性の絶縁性基板あるいは金属
基板表面を絶縁化したものなど、適宜変形可能である。
【００２８】
【発明の効果】以上説明したように本発明によれば、絶
縁性基板の貫通孔は配線パターンで塞がれており、半田
ボールが溶融して貫通孔に溶けこむことはなく、従って
半田ボールの高さが極端に低くなることはない。
縁性基板の貫通孔は配線パターンで塞がれており、半田
ボールが溶融して貫通孔に溶けこむことはなく、従って
半田ボールの高さが極端に低くなることはない。
【００２９】また、基板の下面側に配線パターンおよび
ソルダレジスト層を形成しているためモールド面側には
凹凸もなく、モールド時にモールド金型は完全に密着
し、モールドフラッシングを生じることもない。
ソルダレジスト層を形成しているためモールド面側には
凹凸もなく、モールド時にモールド金型は完全に密着
し、モールドフラッシングを生じることもない。
【００３０】絶縁性基板の貫通孔は配線パターン側で塞
がれているが、モールド面側は開口しているため、この
貫通孔にモールド樹脂が入り込みアンカー効果を生むた
め、ＴＡＢ基板とモールド樹脂との固着力がより強固と
なる。
がれているが、モールド面側は開口しているため、この
貫通孔にモールド樹脂が入り込みアンカー効果を生むた
め、ＴＡＢ基板とモールド樹脂との固着力がより強固と
なる。
【図１】本発明の第１の実施例の半導体装置を示す図
【図２】本発明の第２の実施例の半導体装置を示す図
【図３】従来例の半導体装置を示す図
【図４】従来例の半導体装置を示す図
１ 配線パターン ２ 絶縁性フィルム ３ 半導体チップ ４ 半田ボール ５ ソルダーレジスト ６ ボンディングワイヤ ７ モールド樹脂 ８ 銀ペースト ９ ２層メッキ膜 Ｈ 貫通孔
Claims (4)
- 【請求項１】 表面に配線パターンを具備するととも
に、前記配線パターンに接続され、突出して外部との電
気的接続を行う複数の半田ボールを具備してなる絶縁性
基板と、前記絶縁性基板の裏面側に搭載された半導体チ
ップとを具備してなるＢＧＡ型半導体装置において、前
記半導体チップのボンディングパッドと、前記絶縁性基
板の裏面側の配線パターンとが、前記半導体チップ搭載
領域の周りに形成された少なくとも１つの貫通孔を介し
てボンディングワイヤで接続されるともに、前記半導体
チップと前記配線パターンとの接続部を含む半導体チッ
プ搭載面が樹脂封止されていることを特徴とするＢＧＡ
型半導体装置。 - 【請求項２】 前記絶縁性基板は、可撓性フィルムであ
ることを特徴とする請求項１記載のＢＧＡ型半導体装
置。 - 【請求項３】 前記配線パターン表面は絶縁性部材で被
覆されていることを特徴とする請求項１記載のＢＧＡ型
半導体装置。 - 【請求項４】 前記貫通孔は前記半導体チップ搭載領域
にも形成され、前記半導体チップと前記絶縁性基板の間
は、前記貫通孔から前記絶縁性基板表面に充填された導
電性接着剤で固着されていることを特徴とする請求項１
乃至３のいずれかに記載のＢＧＡ型半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9027687A JPH10223799A (ja) | 1997-02-12 | 1997-02-12 | Ｂｇａ型半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9027687A JPH10223799A (ja) | 1997-02-12 | 1997-02-12 | Ｂｇａ型半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10223799A true JPH10223799A (ja) | 1998-08-21 |
Family
ID=12227890
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9027687A Pending JPH10223799A (ja) | 1997-02-12 | 1997-02-12 | Ｂｇａ型半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10223799A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20030012994A (ko) * | 2001-08-06 | 2003-02-14 | 삼성전자주식회사 | 볼 랜드패드와 접착제가 격리된 ｔｂｇａ 패키지와 그제조 방법 및 멀티 칩 패키지 |
-
1997
- 1997-02-12 JP JP9027687A patent/JPH10223799A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20030012994A (ko) * | 2001-08-06 | 2003-02-14 | 삼성전자주식회사 | 볼 랜드패드와 접착제가 격리된 ｔｂｇａ 패키지와 그제조 방법 및 멀티 칩 패키지 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3780122B2 (ja) | 半導体装置の製造方法 | |
| US6489182B2 (en) | Method of fabricating a wire arrayed chip size package | |
| US7662672B2 (en) | Manufacturing process of leadframe-based BGA packages | |
| JP3176542B2 (ja) | 半導体装置及びその製造方法 | |
| US7566969B2 (en) | Semiconductor device with improved arrangement of a through-hole in a wiring substrate | |
| JP3947750B2 (ja) | 半導体装置の製造方法及び半導体装置 | |
| JP2003017518A (ja) | 混成集積回路装置の製造方法 | |
| US20020027298A1 (en) | Semiconductor device and method of manufacturing the same | |
| JP2005317998A5 (ja) | ||
| JP3945968B2 (ja) | 半導体装置およびその製造方法 | |
| US6271057B1 (en) | Method of making semiconductor chip package | |
| US6501160B1 (en) | Semiconductor device and a method of manufacturing the same and a mount structure | |
| JPH09307043A (ja) | リードフレーム部材とその製造方法、および該リードフレーム部材を用いた半導体装置 | |
| JPH09321173A (ja) | 半導体装置用パッケージ及び半導体装置とそれらの製造方法 | |
| JPH11354572A (ja) | 半導体チップパッケ―ジ及びその製造方法 | |
| JP2001250876A (ja) | 半導体装置及びその製造方法 | |
| US7160796B2 (en) | Method for manufacturing wiring board and semiconductor device | |
| JPH0864635A (ja) | 半導体装置 | |
| US7199468B2 (en) | Hybrid integrated circuit device with high melting point brazing material | |
| JP4045708B2 (ja) | 半導体装置、電子回路装置および製造方法 | |
| JPH10223799A (ja) | Ｂｇａ型半導体装置 | |
| JP4137981B2 (ja) | 半導体装置の製造方法 | |
| JPH11163197A (ja) | 半導体実装用基板 | |
| JP3563170B2 (ja) | 半導体装置の製造方法 | |
| JPH0888295A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |