JPH09307043A - リードフレーム部材とその製造方法、および該リードフレーム部材を用いた半導体装置 - Google Patents

リードフレーム部材とその製造方法、および該リードフレーム部材を用いた半導体装置

Info

Publication number
JPH09307043A
JPH09307043A JP13970796A JP13970796A JPH09307043A JP H09307043 A JPH09307043 A JP H09307043A JP 13970796 A JP13970796 A JP 13970796A JP 13970796 A JP13970796 A JP 13970796A JP H09307043 A JPH09307043 A JP H09307043A
Authority
JP
Japan
Prior art keywords
lead frame
lead
insulating resin
etching
external terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP13970796A
Other languages
English (en)
Inventor
Junichi Yamada
淳一 山田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Dai Nippon Printing Co Ltd
Original Assignee
Dai Nippon Printing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dai Nippon Printing Co Ltd filed Critical Dai Nippon Printing Co Ltd
Priority to JP13970796A priority Critical patent/JPH09307043A/ja
Publication of JPH09307043A publication Critical patent/JPH09307043A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1531Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Abstract

(57)【要約】 (修正有) 【課題】 BGAタイプの樹脂封止型半導体装置とそれ
に用いられるリードフレーム部材で、多端子化に対応で
き、生産面やコスト面、さらには品質面優れたリードフ
レーム部材の製造方法を提供する。 【解決手段】 インナーリードと外部回路を接続する外
部端子部を備え、一部が素材の厚さよりも薄肉に形成さ
れたリードフレームと、全体を固定する絶縁性樹脂とか
らなる。リードフレームは2段エッチング加工により作
製され、絶縁性樹脂は前記加工におけるエッチング抵抗
層をそのまま用いたものでこれとリードフレームとはこ
の素材面に沿い一平面を隙間なく形成し、互いに嵌合し
て密着しインナーリードと一体となった外部端子部の組
みを、分離した状態で複数個有し、外部端子部の外部回
路と接続する側の面は前記一平面を形成して、外部に露
出している。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は,リードフレームをコア
材として回路を形成した面実装型の樹脂封止型半導体装
置用のリードフレーム部材に関し、特に、PBGA(P
lasticBall Grid Array)タイプ
の半導体装置用のリードフレーム部材の製造方法に関す
る。
【0002】
【従来の技術】近年、半導体装置は、電子機器の高性能
化と軽薄短小化の傾向(時流)からLSIのASICに
代表されるように、ますます高集積化、高機能化になっ
ている。高集積化、高機能化された半導体装置において
は、信号の高速処理のためには、パッケージ内のインダ
クタンスが無視できない状況になってきて、パッケージ
内のインダクタンスを低減するために、電源、グランド
の接続端子数を多くし、実質的なインダクタンスを下げ
るようにして、対応してきた。この為、半導体装置の高
集積化、高機能化は外部端子(ピン)の総数の増加とな
り、ますます多端子(ピン)化が求められるようになっ
てきた。多端子(ピン)IC、特にゲートアレイやスタ
ンダードセルに代表されるASICあるいは、マイコ
ン、DSP(Digital Signal Proc
essor)等の半導体装置化には、リードフレームを
用いたものとしては、QFP(Quad Flat P
ackage)等の表面実装型パッケージが用いられて
おり、QFPでは300ピンクラスのものまでが実用化
に至ってきている。QFPは、図10(b)に示す単層
リードフレーム1010を用いたもので、図10(a)
にその断面図を示すように、ダイパッド1011上に半
導体素子1020を搭載し、金めっき等の処理がされた
インナーリード先端部1012Aと半導体素子1020
の端子(電極パッド)1021とをワイヤ1030にて
結線した後に、樹脂1040で封止し、ダムバー部をカ
ットし、アウターリード1013部をガルウイング状に
折り曲げて作製されている。このようなQFPは、パッ
ケージの4方向へ外部回路と電気的に接続するためのア
ウターリードを設けた構造となり、多端子(ピン)化に
対応できるものとして開発されてきた。ここで用いられ
る単層リードフレーム1010は、通常、コバール、4
2合金(42%Ni−鉄)、銅系合金等の導電性に優
れ、且つ強度が大きい金属板をフオトリソグラフイー技
術を用いたエッチング加工方法やスタンピング法等によ
り、図10(b)に示すような形状に加工して作製され
ていた。尚、図10(b)(ロ)は単層リードフレーム
の平面図である図10(b)(イ)のF1−F2におけ
る断面図である。
【0003】しかしながら、近年の半導体素子の信号処
理の高速化及び高性能(機能)化は、更に多くの端子を
必要としている。これに対し、QFPでは、外部端子ピ
ッチを狭めることにより、更なる多端子化に対応できる
が、外部端子を狭ピッチ化した場合、外部端子自体の幅
も狭める必要があり、外部端子強度を低下させることと
なる。その結果、端子成形(ガルウイング化)の位置精
度あるいは平坦精度等において問題を生じてしまう。ま
た、QFPでは、アウターリードのピッチが、0.4m
m、0.3mmと更にピッチが狭くなるにつれ、これら
狭ピッチの実装工程が難しくなってきて、高度なボード
実装技術を実現せねばならない等の障害(問題)をかか
えている。
【0004】これら従来のQFPパッケージがかかえる
実装効率、実装性の問題を回避するために、半田ボール
をパッケージの外部端子に置き換えた面実装型パッケー
ジであるBGA(Ball Grid Array)と
呼ばれるプラスチックパッケージ半導体装置が開発され
てきた。BGAは、外部端子を裏面にマトリクス状(ア
レイ状)に配置した半田ボールとした表面実装型半導体
装置(プラスチックパッケージ)の総称である。通常、
このBGAは、入出力端子を増やすために、両面配線基
板の片面に半導体素子を搭載し、もう一方の面に球状の
半田を取付けた外部端子用電極を設け、スルーホールを
通じて半導体素子と外部端子用電極との導通をとってい
た。球状の半田をアレイ状に並べることにより、端子ピ
ッチの間隔を従来のリードフレームを用いた半導体装置
より広くすることができ、この結果、半導体装置の実装
工程を難しくせず、入出力端子の増加に対応できた。B
GAは、一般に図5に示すような構造である。図5
(b)は図5(a)の裏面(基板)側からみた図で図5
(c)はスルーホール550部を示したものである。こ
のBGAはBTレジン(ビスマレイミド系樹脂)を代表
とする耐熱性を有する平板(樹脂板)の基材502の片
面に半導体素子501を搭載するダイパッド505と半
導体素子501からボンディングワイヤ508により電
気的に接続されるボンディングパッド510をもち、も
う一方の面に、外部回路と半導体装置との電気的、物理
的接続を行う格子状あるいは千鳥状に配置された半田ボ
ールにより形成した外部接続端子506をもち、外部接
続端子506とボンディングパッド510の間を配線5
04とスルーホール550、配線504Aにより電気的
に接続している構造である。しかしながら、このBGA
は搭載する半導体素子とワイヤの結線を行う回路と、半
導体装置化した後にプリント基板に実装するための外部
端子用電極とを、基材502の両面に設け、これらをス
ルーホール550を介して電気的に接続した複雑な構成
であり、樹脂の熱膨張の影響によりスルーホール550
に断線を生じることもあり、作製上、信頼性の点で問題
が多かった。
【0005】この為、作製プロセスの簡略化、信頼性の
低下を回避するため、上記図5に示す構造のものの他
に、リードフレームをコア材として回路を形成したPB
GA(Plastic Ball Grid Arra
y)も、近年、種々提案されてきた。これらのリードフ
レームを使用するPBGAパッケージは、一般には、リ
ードフレーム610の外部端子部614に対応する箇所
に所定の孔をあけた、絶縁性の固定用フィルム660上
にリードフレーム610全体を固定して、樹脂封止した
図6(a)に示すような構造、ないし固定用テープ66
0Aにてインナーリードを固定した図6(b)に示すよ
うな構造をとっていた。
【0006】ここで用いられるリードフレームは、外部
端子部613とインナーリード612ともリードフレー
ム素材の厚さに作製されており、エッチングによる外形
加工後においては、図7(a)に示すように、インナー
リード612先端に延設された、インナーリードと一体
的に連結し、インナーリード同志を互いに固定するため
の連結部617を設けた状態で、且つ、外部端子部を支
持するための支持リード615をダムバー(枠部)61
6に連結させていた。そして、図6(a)に示す半導体
装置600の場合は、図7(b)に示すように、リード
フレーム全体を固定用フィルム660にて固定した後
に、プレスにより本来不要である連結部617の除去を
行って、図7(c)に示すようなリードフレーム610
と固定用フィルム660からなるリードフレーム部材6
70を得て使用していた。このため、リードフレーム部
材670の作製には高価な金型が必要で、且つ生産性の
面でも良くなかった。これに対し、図6(b)に示す半
導体装置600Aの場合は、リードフレーム全体でなく
インナーリードを含む一部を固定用テープで固定し、連
結部617を除去して、リードフレーム610と固定用
テープ660Aとからなるリードフレーム部材670A
を得ていたが、やはりリードフレーム部材670Aの作
製には高価な金型が必要で、且つ生産性の面でも良くな
かった。また、図7(c)に示すリードフレーム部材6
70を用いた場合や、リードフレームの一部を固定した
リードフレーム部材670Aを用いた場合、半導体装置
の作製の際には、図8に示すように、樹脂封止後に枠部
を除去し、外部端子部を支持していた支持リード615
を互いに分離する必要があり、金型により枠部を切断除
去していたため、やはり高価な金型が必要で、且つ生産
性の面でも良くなかった。
【0007】このような、リードフレームをコア材とし
て用いたBGAタイプの樹脂封止型半導体装置において
は、図10(b)に示す単層リードフレームを用いた半
導体装置に比べ、同じ端子数で外部回路と接続するため
の外部端子ピッチを広くでき、半導体装置の実装工程を
難しくしないで、入出力端子の増加に対応できたが、一
層の多端子化に対しては、インナーリードの狭ピッチ化
が必須でその対応が求められていた。これに対応するた
め、インナーリード部をリードフレーム素材より薄肉に
形成し、狭いピッチ化を達成するエッチング加工方法が
提案されている。このエッチング加工方法の1例を図9
に挙げて説明する。簡単のため、ここでは、インナーリ
ードのみを銅合金からなるリードフレーム素材より薄肉
化したリードフレームの作製する場合を説明する。図9
は、薄肉状に形成するインナーリード先端部の各工程の
断面図である。尚、リードフレーム素材の厚さのままで
外形加工する箇所については、リードフレーム素材の両
面にほぼ同じ形状、サイズのレジストパターンを形成し
てエッチングを行う。図9中、910はリードフレーム
素材、910Aは薄肉部、920A、920Bはレジス
トパターン、930は第一の開口部、940は第二の開
口部、950は第一の凹部、960は第二の凹部、97
0は平坦状面、980はエッチング抵抗層(充填材層)
である。先ず、厚さが0.15mmの帯び状板からなる
リードフレーム素材の両面を洗浄、脱脂処理等を行った
後に、重クロム酸カリウムを感光剤としたカゼイン水溶
液の混合液からなるレジストを両面に塗布し、レジスト
を乾燥後、所定のパターン版を用いてリードフレーム素
材の両面のレジストの所定領域をそれぞれ露光し、現像
処理を行い、所定形状の第一の開口部930、第二の開
口部940をもつレジストパターン920A、920B
を形成する。(図9(a)) 第一の開口部930は、後のエッチング加工においてリ
ードフレーム素材910をこの開口部からベタ状にリー
ドフレーム素材910よりも薄肉に腐蝕するためのもの
で、レジストの第二の開口部940は、インナーリード
先端部の形状を形成するためのものである。次いで、液
温50°C、比重46ボーメの塩化第二鉄溶液を用い
て、スプレー圧3.0kg/cm2 にて、レジストパタ
ーンが形成されたリードフレーム素材910の両面をエ
ッチングし、ベタ状(平坦状)に腐蝕された第一の凹部
950の深さhが所定の深さにに達した時点でエッチン
グを止める。(図9(b)) 第1回目のエッチングにおいてリードフレーム素材91
0の両面から同時にエッチングする理由は、両面からエ
ッチングすることにより、後述する第2回目のエッチン
グ時間を短縮するためで、レジストパターン920B側
からのみの片面エッチングの場合と比べ、第1回目エッ
チングと第2回目エッチングのトータル時間が短縮され
る。
【0008】次いで、第一の開口部930側の腐蝕され
た第一の凹部950にエッチング抵抗層980としての
耐エッチング性のあるホットメルト型ワックスを、ダイ
コータを用いて、塗布し、ベタ状(平坦状)に腐蝕され
た第一の凹部950に埋め込む。レジストパターン92
0B上も該エッチング抵抗層980に塗布された状態と
する。(図9(c)) エッチング抵抗層980を、レジストパターン920B
上全面に塗布する必要はないが、第一の凹部950を含
む一部にのみ塗布することは難しい為に、図4(c)に
示すように、第一の凹部950とともに、第一の開口部
930側全面にエッチング抵抗層980を塗布する。エ
ッチング抵抗層980は、アルカリ溶解型のワックスで
あるが、基本的にエッチング液に耐性があり、エッチン
グ時にある程度の柔軟性のあるものが好ましく、特に上
記ワックスに限定されず、UV硬化型のものでも良い。
このようにエッチング抵抗層980をインナーリード先
端部の形状を形成するためのパターンが形成された面側
の腐蝕された第一の凹部950に埋め込むことにより、
後工程でのエッチング時に第一の凹部950が腐蝕され
て大きくならないようにしているとともに、高精細なエ
ッチング加工に対しての機械的な強度補強をしており、
スプレー圧を高く(3.0kg/cm2 )することがで
き、これによりエッチングが深さ方向に進行し易すくな
る。この後、第2回目エッチングを行い、ベタ状(平坦
状)に腐蝕された第一の凹部950形成面側からリード
フレーム素材910をエッチングし、貫通させ、インナ
ーリード先端薄肉部を形成する。(図9(d)) 第1回目のエッチング加工にて作製された、リードフレ
ーム面に平行なエッチング形成面は平坦であるが、この
面を挟む2面はインナーリード側にへこんだ凹状であ
る。次いで、洗浄、エッチング抵抗層980の除去、レ
ジスト膜(レジストパターン920A、920B)の除
去を行い、インナーリード990が薄肉に微細加工され
たリードフレームを得る。(図9(e)) エッチング抵抗層980とレジスト膜(レジストパター
ン920A、920B)の除去は水酸化ナトリウム水溶
液により溶解除去する。
【0009】尚、上記のように、エッチングを2段階に
わけて行うエッチング加工方法を、一般には2段エッチ
ング加工方法と言っており、特に、精度的に優れた加工
方法である。図9に示す、リードフレームの製造におい
ては、2段エッチング加工方法と、パターン形状を工夫
することにより部分的にリードフレーム素材を薄くしな
がら外形加工する方法とが伴行して採られている。尚、
リードフレームのインナーリードを薄肉に形成する方法
は、上記エッチング加工方法に限定されるものではな
い。
【0010】上記の方法によるインナーリードを薄肉と
した微細化加工は、第二の凹部960の形状と、最終的
に得られるインナーリード先端部の厚さtに左右される
もので、例えば、板厚tを50μmまで薄くすると、図
9(e)に示す、平坦幅W1を100μmとして、イン
ナーリード先端部ピッチpが0.15mmまで微細加工
可能となる。板厚tを30μm程度まで薄くし、平坦幅
W1を70μm程度とすると、インナーリード先端部ピ
ッチpが0.12mm程度まで微細加工ができるが、板
厚t、平坦幅W1のとり方次第ではインナーリード先端
部ピッチpは更に狭いピッチまで作製が可能となる。
【0011】
【発明が解決しようとする課題】しかしながら、図9の
工程等によって得られるリードフレームにおいては、イ
ンナーリードの薄肉化にともないインナーリード部が不
安定となり、図7に示すように、インナーリード先端部
同志を連結する連結部617を除去する必要があり、図
8に示すようにダムバー(枠部)614を切断除去する
必要があり、生産性やコストの面で問題があるばかりで
なく、インナーリードの位置精度や品質を維持すること
が難しくなってきたため、その対応が求められていた。
本発明は、これらに対応するためのもので、一層の多端
子化に対応でき生産面やコスト面、さらには品質面で、
従来の図7(c)に示すリードフレーム部材、図6に示
す半導体装置に比べ有利なリードフレーム部材、半導体
装置を提供しようとするものである。同時に、該リード
フレーム部材の製造方法を提供しようとするものであ
る。
【0012】
【課題を解決するための手段】本発明のリードフレーム
部材は、少なくとも、インナーリードと、該インナーリ
ードと一体的に連結し、リードフレーム素材の一面に沿
い二次元的に配列された外部回路と電気的接続を行うた
めの外部端子部とを備え、一部がリードフレーム素材の
厚さよりも薄肉に形成されたリードフレームと、リード
フレーム全体を固定する絶縁性樹脂とからなる樹脂封止
型半導体装置用のリードフレーム部材であって、リード
フレームは2段エッチング加工により作製されたもの
で、絶縁性樹脂は前記2段エッチング加工におけるエッ
チング抵抗層をそのまま用いたものであり、前記リード
フレームの一面側でリードフレームと絶縁性樹脂とはリ
ードフレーム素材面に沿い一平面を隙間なく形成し、且
つ、絶縁性樹脂の厚みがリードフレームの厚さ以下で、
絶縁性樹脂とリードフレームとが互いに嵌合して密着し
ており、且つ、リードフレームはインナーリードと一体
となった外部端子部の組みを、それぞれ分離した状態で
複数個有し、外部端子部の外部回路と接続する側の面は
前記一平面を形成して、外部に露出していることを特徴
とするものである。そして、上記において、インナーリ
ード部全体がリードフレーム素材の厚さよりも薄肉に外
形加工されていることを特徴とするものである。そして
また、上記におけるリードフレーム部材は、半導体素子
を複数個搭載できることを特徴とするものである。
【0013】本発明の半導体装置は、少なくとも、イン
ナーリードと、該インナーリードと一体的に連結し、リ
ードフレーム素材の一面に沿い二次元的に配列された外
部回路と電気的接続を行うための外部端子部とを備え、
一部がリードフレーム素材の厚さよりも薄肉に形成され
たリードフレームと、リードフレーム全体を固定する絶
縁性樹脂とからなる樹脂封止型半導体装置用のリードフ
レーム部材であって、リードフレームは2段エッチング
加工により作製されたもので、絶縁性樹脂は前記2段エ
ッチング加工におけるエッチング抵抗層をそのまま用い
たものであり、前記リードフレームの一面側でリードフ
レームと絶縁性樹脂とはリードフレーム素材面に沿い一
平面を隙間なく形成し、且つ、絶縁性樹脂の厚みがリー
ドフレームの厚さ以下で、絶縁性樹脂とリードフレーム
とが互いに嵌合して密着しており、且つ、リードフレー
ムはインナーリードと一体となった外部端子部の組み
を、それぞれ分離した状態で複数個有し、外部端子部の
外部回路と接続する側の面は前記一平面を形成して、外
部に露出しているリードフレーム部材を樹脂封止したこ
とを特徴とするものである。そして、上記において、リ
ードフレームの外部端子部(バンプ)の表面に半田等か
らなる外部回路と接続するための端子部を設けたBGA
タイプであることを特徴とするものである。
【0014】本発明のリードフレーム部材の製造方法
は、少なくとも、インナーリードと、該インナーリード
と一体的に連結し、リードフレーム素材の一面に沿い二
次元的に配列された外部回路と電気的接続を行うための
外部端子部とを備え、一部がリードフレーム素材の厚さ
よりも薄肉に形成されたリードフレームと、リードフレ
ーム全体を固定する絶縁性樹脂とからなる樹脂封止型半
導体装置用のリードフレーム部材であって、リードフレ
ームの一面側でリードフレームと絶縁性樹脂とはリード
フレーム素材面に沿い一平面を隙間なく形成し、且つ、
絶縁性樹脂の厚みがリードフレームの厚さ以下で、絶縁
性樹脂とリードフレームとが互いに嵌合して密着してお
り、且つ、リードフレームはインナーリードと一体とな
った外部端子部の組みを、それぞれ分離した状態で複数
個有し、外部端子部の外部回路と接続する側の面は前記
一平面を形成して、外部に露出しているリードフレーム
部材の製造方法であって、(a)リードフレーム素材の
両面に感光性のレジストを塗布した後、表裏両面に所定
の絵柄をもつレジストパターンを形成する工程と、
(b)少なくともリードフレーム素材の第一の面からエ
ッチングして孔部を形成する第一のエッチング加工を施
し、リードフレーム素材を貫通させずにエッチングを止
める工程と、(c)第一のエッチング加工により形成さ
れたリードフレーム素材の第一の面の孔部に、耐エッチ
ング性を有する、硬化性絶縁性樹脂を埋め込む工程と、
(d)リードフレーム素材の第二の面からエッチングし
て貫通させる第二のエッチング加工を施し、リードフレ
ームを外形加工する工程と、(e)リードフレームの第
一の面側から研磨して、少なくとも第一の面側にエッチ
ングにより形成された外部端子部(バンプ)面を露出さ
せる工程とを有するもので、且つ、少なくとも、前記リ
ードフレーム素材の第一の面に形成された孔部にはリー
ドフレーム素材を薄板化するための孔部があることを特
徴とするものである。
【0015】尚、上記において、2段エッチング加工と
は、エッチングの加工精度を上げる方法として従来より
知られる方法であり、簡単には、リードフレーム素材の
両面に所定の絵柄からなるレジストパターンを形成し、
少なくとも貫通させずに第一のエッチング加工を行い、
リードフレーム素材の一方の面の加工孔部に耐エッチン
グ性のエッチング抵抗層を充填した後、反対側の面から
第二のエッチング加工を行い貫通させる方法を言ってい
る。本発明における2段エッチング方法とは、更に、リ
ードフレームを作製する際にリードフレーム素材を部分
的薄肉化するハーフエッチング方法を併用したものであ
り、エッチングの加工精度を上げ、且つ、微細化を可能
とする。
【0016】
【作用】本発明のリードフレーム部材は、上記のような
構成にすることにより、インナーリードや外部端子(バ
ンプ)の固定を確実にでき、且つ、インナーリードの微
細化を可能としたリードフレーム部材の提供を可能とし
ている。詳しくは、リードフレームを外形加工する2段
エッチング加工の際に使用するエッチング抵抗層をその
まま剥離せず、リードフレーム全体を固定する絶縁性樹
脂とすることにより、リードフレーム全体をエッチング
抵抗層でもある絶縁性樹脂で強固に固定でき、且つ、2
段エッチング加工の際に微細加工したい箇所の板厚を薄
くして微細化加工を可能とし、これを達成している。具
体的には、インナーリードがリードフレーム素材の厚さ
よりも薄肉にした状態で外形加工されていることによ
り、インナーリード先端の狭いピッチ化のみならずイン
ナーリード間の狭間隔化に対応できるものとしている。
そして、インナーリードや外部端子部を、半導体素子を
複数個搭載できるように配置して設けることにより、マ
ルチチップの半導体装置用にも適用できるものとしてい
る。更にCSPにも適用が可能である。また、従来の図
7(c)に示すリードフレーム部材においては、インナ
ーリードを微細加工したリードフレームを用いる場合に
は、図7(a)に示すように、インナーリード同志を連
結して固定する連結部617を設けた状態でエッチング
加工した後に、インナーリード固定用のテープ620を
貼り(図7(b))、連結部617を除去する複雑な工
程が必要であり、更に、図7(c)に示す従来のリード
フレーム部材を用い、半導体装置を作製する際には、図
8に示すように、外部端子部613を支持するための支
持リード615を樹脂封止した後に、ダムバー(枠部)
614をプレスにて除去する必要があり、生産性の面、
コストの面でも問題となっていたが、本発明のリードフ
レーム部材は、インナーリードと一体となった外部端子
部の組みを、それぞれ分離した状態で有するもので、こ
れらの問題に対応できるものである。
【0017】本発明の半導体装置は、本発明のリードフ
レームを用いることにより、図6に示す従来のものに比
べ、製造工程が簡略化され、生産性の面コスト面で有利
で、且つ、一層の多端子化に対応できるBGAタイプの
樹脂封止型半導体装置の作製を可能とするものである。
そして、半導体素子を複数個搭載したマルチチップの半
導体装置やCSP(Chip Scale Packa
ge)の提供も可能とするものである。
【0018】本発明のリードフレーム部材の製造方法
は、上記のような構成にすることにより、本発明のリー
ドフレーム部材の製造を可能とするものであり、これに
より、本発明の半導体装置の製造をも可能とするもので
ある。具体的には、リードフレーム素材の両面に感光性
のレジストを塗布した後、表裏両面に所定の絵柄をもつ
レジストパターンを形成する工程と、少なくともリード
フレーム素材の第一の面からエッチングして孔部を形成
する第一のエッチング加工を施し、リードフレーム素材
を貫通させずにエッチングを止める工程と、第一のエッ
チング加工により形成されたリードフレーム素材の第一
の面の孔部に、耐エッチング性を有する、硬化性絶縁性
樹脂を埋め込む工程と、リードフレーム素材の第二の面
からエッチングして貫通させる第二のエッチング加工を
施し、リードフレームを外形加工する工程と、リードフ
レームの第一の面側から研磨して、少なくとも第一の面
側にエッチングにより形成された外部端子部(バンプ)
面を露出させる工程とを有し、且つ、少なくとも、前記
リードフレーム素材の第一の面に形成された孔部にはリ
ードフレーム素材を薄板化するための孔部があることに
よりこれを達成している。
【0019】
【実施例】本発明のリードフレーム部材の実施例を挙げ
図に基づいて説明する。図1(a)は本実施例のリード
フレーム部材を簡略化して示した平面図であり、図1
(b)は図1(a)のA1−A2における断面を示した
拡大断面図であり、図1(c)は図1(a)のA3から
みた一部拡大平面図である。また、図2(a)は図1
(a)に示すリードフレームの約1/4部分の拡大図で
あり、図2(b)は、従来のリードフレームの約1/4
部分の拡大図である。尚、図1(a)に示すリードフレ
ーム部材は簡略化した概略図で、全体を分かり易くする
ために図2に比べ、インナーリードの数、外部端子部の
数を少なくしてある。図1、図2中、100はリードフ
レーム、100Sは平面、110はリードフレーム、1
11はダイパッド、112はインナーリード、113は
外部端子部、113Sリードフレーム素材面、114は
ダムバー(枠)、115は支持リード、117は連結
部、120は絶縁性樹脂、130は銀めっきである。本
実施例のリードフレーム部材100は、BGAタイプの
樹脂封止型半導体装置用のリードフレーム部材で、2段
エッチング加工により作製された、少なくとも、インナ
ーリードと、該インナーリードと一体的に連結し、リー
ドフレーム素材の一面に沿い二次元的に配列された外部
回路と電気的接続を行うための外部端子部(バンプ)と
を備え、且つインナーリード部全体がリードフレーム素
材の厚さよりも薄肉に形成されたリードフレームと、リ
ードフレーム全体を固定する絶縁性樹脂とからなるもの
である。そして、リードフレーム全体を固定する絶縁性
樹脂は、リードフレームをエッチング加工する際のエッ
チング抵抗層をそのまま用いたもので、リードフレーム
の一面側でリードフレームと絶縁性樹脂とはリードフレ
ーム素材面に沿い平面100Sを隙間なく形成してい
る。そして、絶縁性樹脂の厚み120Tと、薄肉に形成
されたインナーリードの厚み112Tとを合わせてリー
ドフレーム素材の厚みt0 となり、絶縁性樹脂とリード
フレームとは互いに嵌合して密着している。
【0020】リードフレーム110は、銅材を素材と
し、図9に示す2段エッチング加工方法により作製され
たBGAタイプの半導体装置用のリードフレームである
が、エッチング抵抗層をそのままリードフレーム固定用
の絶縁性樹脂とすることより、図7に示すように、従
来、必要とされていた、インナーリードと一体的に連結
したインナーリード同志を固定するための連結部や外部
端子部を固定するためのリードを必要としない。インナ
ーリード112の厚さ112Tは40μm、インナーリ
ード部112以外の厚さは0.15mmでリードフレー
ム素材の板厚t0 のままである。また、インナーリード
112の先端部ピッチは0.12mmと狭いピッチで、
半導体装置の多端子化に対応できるものとしている。
【0021】絶縁性樹脂120は、リードフレーム11
0作製のための2段エッチング加工における耐エッチン
グ性のエッチング抵抗層を兼ねるもので、本実施例の場
合はリードフレーム110の素材である銅材と熱膨張率
が近いエポキシ樹脂をUV(紫外線)と熱により硬化さ
せたものであり、半導体装置作製の際の金めっき、銀め
っきに耐えるものでもある。
【0022】次いで、本発明のリードフレーム部材の製
造方法の実施例を図3に基づいて説明する。本実施例
は、図1、図2に示す上記実施例のリードフレーム部材
100の製造方法である。先ず、脱脂、洗浄等の前処理
を施した厚み0.15mmの銅材からなるリードフレー
ム素材300の両面に重クロム酸カリウムを感光剤とす
るカゼインレジストを塗布した後、乾燥処理、所定のパ
ターン版による露光、現像処理等を経て、所望の絵柄か
らなる耐エッチング性のレジストパターン320A、3
20Bをリードフレーム素材310の表裏に形成した。
(図3(a)) レジストパターン320B側が外部端子部形成側であ
る。次いで、レジストパターン320B側はエッチング
液に触れないように全面をラミネートフィルム350に
よりカバーした後、レジストパターン320A側からの
み第一のエッチング加工を行い、第一の凹部330Aを
形成した。(図3(b)) 第一の凹部330Aの深さt1 を110μmとしてエッ
チングを終了した。次いで、レジストパターン320A
側について、レジストパターン320Aをアルカリ溶液
で剥離し、洗浄処理、乾燥等を施した後、第一の凹部3
30Aに完全に埋まるように、溶剤を含むエポキシ樹脂
からなる耐エッチング性の絶縁性樹脂340を充填し
た。(図3(c)) 尚、絶縁性樹脂340と金属面との密着性を向上させる
ために金属表面に黒化処理等を行っても良い。絶縁性樹
脂340はスキージーロールによりコーティングしてリ
ードフレームの素材面300Sをも覆うようにして第一
の孔部330Aに充填した。絶縁性樹脂340を充填す
るコーティング方法としては、特にこの方法に限定はさ
れない。他にスクリーン印刷、ダイコート、カーテンコ
ート等がある。次いで、ラミネートフィルム350を取
り外し、絶縁性樹脂340を硬化させた後、レジストパ
ターン320B側から第二のエッチング加工を行い、第
二の凹部330Bを形成して、貫通させる外形加工を行
った。(図3(d)) 尚、絶縁性樹脂340をリードフレーム素材面300S
上には薄くしかない場合や、リードフレーム素材面30
0S上に無いように第一の凹部330Aを充填した場合
には、第二のエッチング加工の際、反対面側をラミネー
トフィルムで覆っておきエッチング液からリードフレー
ム素材面300Sを保護しておくと良い。この後、レジ
ストパターン320Bを剥離、除去した。(図3
(e)) 尚、レジストパターン320Bを剥離、除去は、酸ない
しアルカリ溶液にて可能である。次いで、第一の凹部側
のリードフレーム素材面300Sから外側にある絶縁性
樹脂を研磨し、リードフレーム素材面300Sと一平面
を形成するようにした。(図3(f))
【0023】また、絶縁性樹脂としても、エポキシ樹脂
には特に限定はされない。絶縁性樹脂がソルダーレジス
トのような感光性の樹脂であれば、前記研磨を行わず、
外部端子部となる箇所のみ、フオトリソグラフィーによ
り露出させることも可能である。
【0024】次に本発明の半導体装置の実施例を図4を
基づいて説明する。本実施例の半導体装置は、図1、図
2に示す実施例のリードフレーム部材100を用いて樹
脂封止したものである。図4は、本実施例の半導体装置
の簡略化した断面を示した断面図で、図1のA1−A2
に対応する位置での断面である。本実施例の半導体装置
400はBGAタイプの樹脂封止型半導体装置で、実施
例1のリードフレーム部材100を用い、絶縁性樹脂1
20側でない面のダイパッド上に半導体素子420を搭
載し、インナーリード112の絶縁性樹脂120側でな
い面とワイヤ430により電気的に接続しており、外部
回路とは外部端子部(バンプ)113の表面113Sに
施しためっき部450を介して半田ボールからなる外部
電極460を設けている。実施例1のリードフレーム部
材100を用いているため、封止用樹脂440は半導体
素子搭載側にのみ設けたもので、簡単な構造で、ダムバ
ー(枠)114の切断も必要としないものである。
【0025】
【発明の効果】本発明のリードフレーム部材は、上記の
ように、インナーリードと外部端子部の組みを、それぞ
れ互いに分離した状態で安定して固定できるリードフレ
ーム部材であり、従来のように、インナーリード同志を
固定する連結部や外部端子部を固定するためのリードや
枠部を必要としないもので、半導体装置作製の際におけ
る、インナーリード同志を連結する連結部の除去や、ダ
ムバーや枠部の除去を必要としないものとしている。即
ち、本発明のリードフレーム部材は、図7(c)に示
す、従来のリードフレーム部材に比べ、生産性の面、コ
スト面で優れている。この結果、従来に比べ、生産性の
面、コスト面で優れ、且つ一層の多端子化に対応でき
る、リードフレームをコア材として回路を形成したBG
Aタイプの半導体装置の提供を可能としている。
【図面の簡単な説明】
【図1】実施例のリードフレーム部材の概略図
【図2】実施例のリードフレーム部材に使用されたリー
ドフレームの一部平面図
【図3】実施例のリードフレーム部材の工程図
【図4】実施例の半導体装置の断面図
【図5】BGA半導体装置を説明するための図
【図6】従来のリードフレームをコア材としたBGAタ
イプの半導体装置の断面図
【図7】従来のリードフレーム部材を説明するための図
【図8】従来のリードフレームをコア材としたBGAタ
イプの半導体装置の工程図
【図9】2段エッチング法によるリードフレームの製造
方法
【図10】単層リードフレームとそれを用いた半導体装
置の図
【符号の説明】
100 リードフレーム部材 110 リードフレーム 111 ダイパッド 112 インナーリード 112A インナーリード先端部 113 外部端子部 113S リードフレーム素材面 114 ダムバー(枠部) 115 支持リード 117 連結部 120 絶縁性樹脂 130 銀めっき 310 リードフレーム素材 310S リードフレーム素材面 320A、320B レジストパターン 330A 第一の凹部 330B 第二の凹部 340 エッチング抵抗層 350 ラミネートフィルム 360、360A リードフレーム部材 371 ダイパッド 372 インナーリード 373 外部端子部 373S リードフレーム素材面 374 ダムバー(枠部) 400 半導体装置 420 半導体素子 421 電極部(パッド) 430 ワイヤ 440 封止用樹脂 501 半導体素子 502 基材 503 モールドレジン 504、504A 配線 505 ダイパッド 506 外部接続端子 508 ボンディングワイヤ 510 ボンディングパッド 518 めっき部 550 スルホール 551 熱伝導ビア 600、600A BGAパッケージ 610 リードフレーム 611 ダイパッド 612 インナーリード 614 外部端子部 615 支持リード 616 ダムバー(枠部) 617 連結部 618 固定用テープ 619 封止用樹脂 620 半導体素子 621 端子 630 ワイヤ 640 封止用樹脂 660 固定用フィルム 660A 固定用テープ 670、670A リードフレーム部材 910 リードフレーム素材 920A、920B レジストパターン 930 第一の開口部 940 第二の開口部 950 第一の凹部 960 第二の凹部 970 平坦状面 980 エッチング抵抗層 990 インナーリード 1000 半導体装置 1010 (単層)リードフレーム 1011 ダイパッド 1012 インナーリード 1013 アウターリード 1014 ダムバー 1015 フレーム(枠)部 1020 半導体素子 1021 電極部(パッド) 1030 ワイヤ 1040 封止樹脂
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成8年10月14日
【手続補正1】
【補正対象書類名】図面
【補正対象項目名】図3
【補正方法】変更
【補正内容】
【図3】

Claims (6)

    【特許請求の範囲】
  1. 【請求項1】 少なくとも、インナーリードと、該イン
    ナーリードと一体的に連結し、リードフレーム素材の一
    面に沿い二次元的に配列された外部回路と電気的接続を
    行うための外部端子部とを備え、一部がリードフレーム
    素材の厚さよりも薄肉に形成されたリードフレームと、
    リードフレーム全体を固定する絶縁性樹脂とからなる樹
    脂封止型半導体装置用のリードフレーム部材であって、
    リードフレームは2段エッチング加工により作製された
    もので、絶縁性樹脂は前記2段エッチング加工における
    エッチング抵抗層をそのまま用いたものであり、前記リ
    ードフレームの一面側でリードフレームと絶縁性樹脂と
    はリードフレーム素材面に沿い一平面を隙間なく形成
    し、且つ、絶縁性樹脂の厚みがリードフレームの厚さ以
    下で、絶縁性樹脂とリードフレームとが互いに嵌合して
    密着しており、且つ、リードフレームはインナーリード
    と一体となった外部端子部の組みを、それぞれ分離した
    状態で複数個有し、外部端子部の外部回路と接続する側
    の面は前記一平面を形成して、外部に露出していること
    を特徴とするリードフレーム部材。
  2. 【請求項2】 請求項1において、インナーリード部全
    体がリードフレーム素材の厚さよりも薄肉に外形加工さ
    れていることを特徴とするリードフレーム部材。
  3. 【請求項3】 請求項1ないし2において、半導体素子
    を複数個搭載できることを特徴とするリードフレーム部
    材。
  4. 【請求項4】 少なくとも、インナーリードと、該イン
    ナーリードと一体的に連結し、リードフレーム素材の一
    面に沿い二次元的に配列された外部回路と電気的接続を
    行うための外部端子部とを備え、一部がリードフレーム
    素材の厚さよりも薄肉に形成されたリードフレームと、
    リードフレーム全体を固定する絶縁性樹脂とからなる樹
    脂封止型半導体装置用のリードフレーム部材であって、
    リードフレームは2段エッチング加工により作製された
    もので、絶縁性樹脂は前記2段エッチング加工における
    エッチング抵抗層をそのまま用いたものであり、前記リ
    ードフレームの一面側でリードフレームと絶縁性樹脂と
    はリードフレーム素材面に沿い一平面を隙間なく形成
    し、且つ、絶縁性樹脂の厚みがリードフレームの厚さ以
    下で、絶縁性樹脂とリードフレームとが互いに嵌合して
    密着しており、且つ、リードフレームはインナーリード
    と一体となった外部端子部の組みを、それぞれ分離した
    状態で複数個有し、外部端子部の外部回路と接続する側
    の面は前記一平面を形成して、外部に露出しているリー
    ドフレーム部材を樹脂封止したことを特徴とする半導体
    装置。
  5. 【請求項5】 請求項4において、リードフレームの外
    部端子部の表面に半田等からなる外部回路と接続するた
    めの端子部を設けたBGAタイプであることを特徴とす
    る半導体装置。
  6. 【請求項6】 少なくとも、インナーリードと、該イン
    ナーリードと一体的に連結し、リードフレーム素材の一
    面に沿い二次元的に配列された外部回路と電気的接続を
    行うための外部端子部とを備え、一部がリードフレーム
    素材の厚さよりも薄肉に形成されたリードフレームと、
    リードフレーム全体を固定する絶縁性樹脂とからなる樹
    脂封止型半導体装置用のリードフレーム部材であって、
    リードフレームの一面側でリードフレームと絶縁性樹脂
    とはリードフレーム素材面に沿い一平面を隙間なく形成
    し、且つ、絶縁性樹脂の厚みがリードフレームの厚さ以
    下で、絶縁性樹脂とリードフレームとが互いに嵌合して
    密着しており、且つ、リードフレームはインナーリード
    と一体となった外部端子部の組みを、それぞれ分離した
    状態で複数個有し、外部端子部の外部回路と接続する側
    の面は前記一平面を形成して、外部に露出しているリー
    ドフレーム部材の製造方法であって、(a)リードフレ
    ーム素材の両面に感光性のレジストを塗布した後、表裏
    両面に所定の絵柄をもつレジストパターンを形成する工
    程と、(b)少なくともリードフレーム素材の第一の面
    からエッチングして孔部を形成する第一のエッチング加
    工を施し、リードフレーム素材を貫通させずにエッチン
    グを止める工程と、(c)第一のエッチング加工により
    形成されたリードフレーム素材の第一の面の孔部に、耐
    エッチング性を有する、硬化性絶縁性樹脂を埋め込む工
    程と、(d)リードフレーム素材の第二の面からエッチ
    ングして貫通させる第二のエッチング加工を施し、リー
    ドフレームを外形加工する工程と、(e)リードフレー
    ムの第一の面側から研磨して、少なくとも第一の面側に
    エッチングにより形成された外部端子部(バンプ)面を
    露出させる工程とを有するもので、且つ、少なくとも、
    前記リードフレーム素材の第一の面に形成された孔部に
    はリードフレーム素材を薄板化するための孔部があるこ
    とを特徴とするリードフレーム部材の製造方法。
JP13970796A 1996-05-10 1996-05-10 リードフレーム部材とその製造方法、および該リードフレーム部材を用いた半導体装置 Pending JPH09307043A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP13970796A JPH09307043A (ja) 1996-05-10 1996-05-10 リードフレーム部材とその製造方法、および該リードフレーム部材を用いた半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP13970796A JPH09307043A (ja) 1996-05-10 1996-05-10 リードフレーム部材とその製造方法、および該リードフレーム部材を用いた半導体装置

Publications (1)

Publication Number Publication Date
JPH09307043A true JPH09307043A (ja) 1997-11-28

Family

ID=15251554

Family Applications (1)

Application Number Title Priority Date Filing Date
JP13970796A Pending JPH09307043A (ja) 1996-05-10 1996-05-10 リードフレーム部材とその製造方法、および該リードフレーム部材を用いた半導体装置

Country Status (1)

Country Link
JP (1) JPH09307043A (ja)

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005093616A (ja) * 2003-09-16 2005-04-07 Renesas Technology Corp 半導体装置およびその製造方法
JP2006128455A (ja) * 2004-10-29 2006-05-18 Renesas Technology Corp 半導体装置およびその製造方法
WO2010038452A1 (ja) * 2008-09-30 2010-04-08 凸版印刷株式会社 リードフレーム基板とその製造方法、及び半導体装置
WO2010038450A1 (ja) * 2008-09-30 2010-04-08 凸版印刷株式会社 リードフレーム基板及びその製造方法
WO2010109788A1 (ja) * 2009-03-25 2010-09-30 凸版印刷株式会社 半導体素子基板、その製造方法及び半導体装置
WO2010116615A1 (ja) * 2009-03-30 2010-10-14 凸版印刷株式会社 半導体素子用基板の製造方法および半導体装置
WO2011055984A2 (en) * 2009-11-04 2011-05-12 Lg Innotek Co., Ltd. Leadframe and method of manufacuring the same
WO2011059205A2 (en) * 2009-11-11 2011-05-19 Lg Innotek Co., Ltd. Lead frame and manufacturing method of the same
KR101107756B1 (ko) * 2009-11-30 2012-01-20 엘지이노텍 주식회사 리드 프레임 및 그 제조 방법
JP2012164877A (ja) * 2011-02-08 2012-08-30 Shinko Electric Ind Co Ltd リードフレーム、リードフレームの製造方法、半導体装置及び半導体装置の製造方法
CN104766832A (zh) * 2014-01-03 2015-07-08 海成帝爱斯株式会社 制造半导体封装基板的方法及用其制造的半导体封装基板
KR20150081146A (ko) * 2014-01-03 2015-07-13 해성디에스 주식회사 반도체 패키지 기판 제조방법 및 이를 이용하여 제조된 반도체 패키지 기판
US9299588B2 (en) 2013-05-06 2016-03-29 Haesung Ds Co., Ltd Method of manufacturing lead frame
US10818579B2 (en) 2017-10-18 2020-10-27 Shinko Electric Industries Co., Ltd. Lead frame and electronic component device

Cited By (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005093616A (ja) * 2003-09-16 2005-04-07 Renesas Technology Corp 半導体装置およびその製造方法
JP2006128455A (ja) * 2004-10-29 2006-05-18 Renesas Technology Corp 半導体装置およびその製造方法
JP4651359B2 (ja) * 2004-10-29 2011-03-16 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
US8558363B2 (en) 2008-09-30 2013-10-15 Toppan Printing Co., Ltd. Lead frame substrate and method of manufacturing the same, and semiconductor device
WO2010038452A1 (ja) * 2008-09-30 2010-04-08 凸版印刷株式会社 リードフレーム基板とその製造方法、及び半導体装置
WO2010038450A1 (ja) * 2008-09-30 2010-04-08 凸版印刷株式会社 リードフレーム基板及びその製造方法
JP2010087221A (ja) * 2008-09-30 2010-04-15 Toppan Printing Co Ltd リードフレーム型基板とその製造方法、及び半導体装置
JP2010087220A (ja) * 2008-09-30 2010-04-15 Toppan Printing Co Ltd リードフレーム型基板の製造方法
US8304294B2 (en) 2008-09-30 2012-11-06 Toppan Printing Co., Ltd. Lead frame substrate and method of manufacturing the same
KR20110074514A (ko) * 2008-09-30 2011-06-30 도판 인사츠 가부시키가이샤 리드 프레임 기판과 그 제조 방법, 및 반도체 장치
TWI502711B (zh) * 2008-09-30 2015-10-01 Toppan Printing Co Ltd 導線架基板及其製造方法與半導體裝置
JP2010232216A (ja) * 2009-03-25 2010-10-14 Toppan Printing Co Ltd 半導体素子基板、その製造方法及び半導体装置
US8535979B2 (en) 2009-03-25 2013-09-17 Toppan Printing Co., Ltd. Method for manufacturing substrate for semiconductor element
CN102362345A (zh) * 2009-03-25 2012-02-22 凸版印刷株式会社 半导体元件基板及其制造方法、半导体器件
US8319322B2 (en) 2009-03-25 2012-11-27 Toppan Printing Co., Ltd. Substrate for semiconductor element, method for manufacturing substrate for semiconductor element, and semiconductor device
WO2010109788A1 (ja) * 2009-03-25 2010-09-30 凸版印刷株式会社 半導体素子基板、その製造方法及び半導体装置
WO2010116615A1 (ja) * 2009-03-30 2010-10-14 凸版印刷株式会社 半導体素子用基板の製造方法および半導体装置
US8535987B2 (en) 2009-03-30 2013-09-17 Toppan Printing Co., Ltd. Method of manufacturing substrate for semiconductor element, and semiconductor device
CN102365737A (zh) * 2009-03-30 2012-02-29 凸版印刷株式会社 半导体元件用基板的制造方法及半导体器件
JP2010238694A (ja) * 2009-03-30 2010-10-21 Toppan Printing Co Ltd 半導体素子用基板の製造方法および半導体装置
WO2011055984A2 (en) * 2009-11-04 2011-05-12 Lg Innotek Co., Ltd. Leadframe and method of manufacuring the same
WO2011055984A3 (en) * 2009-11-04 2011-09-22 Lg Innotek Co., Ltd. Leadframe and method of manufacuring the same
WO2011059205A2 (en) * 2009-11-11 2011-05-19 Lg Innotek Co., Ltd. Lead frame and manufacturing method of the same
WO2011059205A3 (en) * 2009-11-11 2011-10-13 Lg Innotek Co., Ltd. Lead frame and manufacturing method of the same
KR101107756B1 (ko) * 2009-11-30 2012-01-20 엘지이노텍 주식회사 리드 프레임 및 그 제조 방법
JP2012164877A (ja) * 2011-02-08 2012-08-30 Shinko Electric Ind Co Ltd リードフレーム、リードフレームの製造方法、半導体装置及び半導体装置の製造方法
US9299588B2 (en) 2013-05-06 2016-03-29 Haesung Ds Co., Ltd Method of manufacturing lead frame
CN104766832A (zh) * 2014-01-03 2015-07-08 海成帝爱斯株式会社 制造半导体封装基板的方法及用其制造的半导体封装基板
KR20150081146A (ko) * 2014-01-03 2015-07-13 해성디에스 주식회사 반도체 패키지 기판 제조방법 및 이를 이용하여 제조된 반도체 패키지 기판
US10818579B2 (en) 2017-10-18 2020-10-27 Shinko Electric Industries Co., Ltd. Lead frame and electronic component device

Similar Documents

Publication Publication Date Title
US6762118B2 (en) Package having array of metal pegs linked by printed circuit lines
US7993967B2 (en) Semiconductor package fabrication method
JPH098206A (ja) リードフレームおよびbgaタイプの樹脂封止型半導体装置
JP3947292B2 (ja) 樹脂封止型半導体装置の製造方法
KR101604154B1 (ko) 리드 프레임 기판과 그 제조 방법 및 반도체 장치
JPH098207A (ja) 樹脂封止型半導体装置
KR19980081036A (ko) 수지봉지형 반도체 장치와 그것에 사용되는 회로부재 및 수지봉지형 반도체 장치의 제조방법
JPH09307043A (ja) リードフレーム部材とその製造方法、および該リードフレーム部材を用いた半導体装置
US6700198B2 (en) Resin for semiconductor wire
JP3983930B2 (ja) 回路部材の製造方法
JPH09246427A (ja) 表面実装型半導体装置の製造方法および表面実装型半導体装置
JP3529915B2 (ja) リードフレーム部材及びその製造方法
JP2000114426A (ja) 片面樹脂封止型半導体装置
JPH0774287A (ja) ヒートシンク付き半導体装置及びそのヒートシンクの製造方法
JPH09116045A (ja) リードフレームを用いたbgaタイプの樹脂封止型半導体装置およびその製造方法
JPH1041432A (ja) リードフレーム部材および表面実装型半導体装置
JP3992877B2 (ja) 樹脂封止型半導体装置の製造方法
JP3585660B2 (ja) 表面実装型半導体装置の製造方法
JP4351327B2 (ja) リードフレーム部材とそれを用いた樹脂封止型半導体装置およびリードフレーム部材の製造方法
JP5521301B2 (ja) リードフレーム型基板とその製造方法および半導体装置
JP4121582B2 (ja) 半導体装置用回路部材とそれを用いた半導体装置、及びそれらの製造方法
JPH10178149A (ja) リードフレーム部材とその製造方法
JPH10200010A (ja) 表面実装型半導体装置用のリードフレーム部材および該リードフレーム部材を用いた表面実装型半導体装置
JP3465098B2 (ja) リードフレームおよびpgaタイプの樹脂封止型半導体装置
JPH1050885A (ja) 半導体装置用回路部材とそれを用いた半導体装置、及びそれらの製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040525

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040608

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20041130