JP2010087220A - リードフレーム型基板の製造方法 - Google Patents
リードフレーム型基板の製造方法 Download PDFInfo
- Publication number
- JP2010087220A JP2010087220A JP2008254311A JP2008254311A JP2010087220A JP 2010087220 A JP2010087220 A JP 2010087220A JP 2008254311 A JP2008254311 A JP 2008254311A JP 2008254311 A JP2008254311 A JP 2008254311A JP 2010087220 A JP2010087220 A JP 2010087220A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor element
- metal plate
- connection terminal
- lead frame
- groove
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 34
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 18
- 239000004065 semiconductor Substances 0.000 claims abstract description 72
- 229910052751 metal Inorganic materials 0.000 claims abstract description 41
- 239000002184 metal Substances 0.000 claims abstract description 40
- 239000011347 resin Substances 0.000 claims abstract description 33
- 229920005989 resin Polymers 0.000 claims abstract description 33
- 238000005530 etching Methods 0.000 claims abstract description 27
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 14
- 238000000034 method Methods 0.000 claims description 16
- 238000007747 plating Methods 0.000 description 7
- HEMHJVSKTPXQMS-UHFFFAOYSA-M Sodium hydroxide Chemical compound [OH-].[Na+] HEMHJVSKTPXQMS-UHFFFAOYSA-M 0.000 description 6
- 238000005452 bending Methods 0.000 description 5
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 5
- 239000000463 material Substances 0.000 description 5
- 229920001721 polyimide Polymers 0.000 description 5
- 239000000243 solution Substances 0.000 description 5
- 229910021578 Iron(III) chloride Inorganic materials 0.000 description 4
- RBTARNINKXHZNM-UHFFFAOYSA-K iron trichloride Chemical compound Cl[Fe](Cl)Cl RBTARNINKXHZNM-UHFFFAOYSA-K 0.000 description 4
- 229920001187 thermosetting polymer Polymers 0.000 description 4
- 239000004642 Polyimide Substances 0.000 description 3
- 230000007547 defect Effects 0.000 description 3
- 238000010438 heat treatment Methods 0.000 description 3
- 238000012546 transfer Methods 0.000 description 3
- 229910000881 Cu alloy Inorganic materials 0.000 description 2
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 2
- CDBYLPFSWZWCQE-UHFFFAOYSA-L Sodium Carbonate Chemical compound [Na+].[Na+].[O-]C([O-])=O CDBYLPFSWZWCQE-UHFFFAOYSA-L 0.000 description 2
- ROOXNKNUYICQNP-UHFFFAOYSA-N ammonium persulfate Chemical compound [NH4+].[NH4+].[O-]S(=O)(=O)OOS([O-])(=O)=O ROOXNKNUYICQNP-UHFFFAOYSA-N 0.000 description 2
- 239000007864 aqueous solution Substances 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- MSNOMDLPLDYDME-UHFFFAOYSA-N gold nickel Chemical compound [Ni].[Au] MSNOMDLPLDYDME-UHFFFAOYSA-N 0.000 description 2
- 239000007788 liquid Substances 0.000 description 2
- 239000000155 melt Substances 0.000 description 2
- 239000009719 polyimide resin Substances 0.000 description 2
- 239000012286 potassium permanganate Substances 0.000 description 2
- 238000004382 potting Methods 0.000 description 2
- 238000003825 pressing Methods 0.000 description 2
- 230000008646 thermal stress Effects 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 239000004593 Epoxy Substances 0.000 description 1
- 229910001030 Iron–nickel alloy Inorganic materials 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 239000003513 alkali Substances 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910001870 ammonium persulfate Inorganic materials 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 229910003460 diamond Inorganic materials 0.000 description 1
- 239000010432 diamond Substances 0.000 description 1
- 238000010790 dilution Methods 0.000 description 1
- 239000012895 dilution Substances 0.000 description 1
- 238000007598 dipping method Methods 0.000 description 1
- 238000004070 electrodeposition Methods 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 230000005484 gravity Effects 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 238000004080 punching Methods 0.000 description 1
- 238000007788 roughening Methods 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 229910000029 sodium carbonate Inorganic materials 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 238000001721 transfer moulding Methods 0.000 description 1
- 238000005406 washing Methods 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
- H01L21/4828—Etching
- H01L21/4832—Etching a temporary substrate after encapsulation process to form leads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/12—Mountings, e.g. non-detachable insulating substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
- H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Lead Frames For Integrated Circuits (AREA)
- Die Bonding (AREA)
Abstract
【課題】ワイヤーボンディング時に接続する端子直下に中空を作らず、組立時の不良を低減できるリードフレーム型基板の製造方法を提供する。
【解決手段】イ）金属板第１面に半導体素子搭載部、半導体素子電極接続端子、及び外枠部を、また第２面には外部接続端子、外枠部、及び外枠部の溝部を、それぞれ形成する為のフォトレジストパターンを形成、ロ）第２面の金属板露出部に非貫通の孔部と外枠部の溝部をエッチング形成、ハ）孔部と溝部に平板プレスでプリモールド樹脂の樹脂層を形成、ニ）第１面の半導体素子搭載部、外部接続端子と接続される半導体素子電極接続端子、及び第１外枠部をエッチング形成する。
【選択図】図１
【解決手段】イ）金属板第１面に半導体素子搭載部、半導体素子電極接続端子、及び外枠部を、また第２面には外部接続端子、外枠部、及び外枠部の溝部を、それぞれ形成する為のフォトレジストパターンを形成、ロ）第２面の金属板露出部に非貫通の孔部と外枠部の溝部をエッチング形成、ハ）孔部と溝部に平板プレスでプリモールド樹脂の樹脂層を形成、ニ）第１面の半導体素子搭載部、外部接続端子と接続される半導体素子電極接続端子、及び第１外枠部をエッチング形成する。
【選択図】図１
Description
本発明は、半導体素子を実装するための半導体パッケージ基板に関わり、特にはリードフレーム型基板の製造方法に関する。
ＱＦＰ（Ｑｕａｄ Ｆｌａｔ Ｐａｃｋａｇｅ）に代表されるリードフレームを用いた半導体パッケージでは、プリント配線基板との接続のためのアウターリードは半導体パッケージの側面に配置されている。
リードフレームは金属板の両面に所望のフォトレジストパターンを形成し、両面からエッチングすることにより、半導体素子搭載部、半導体素子電極との接続部であるインナーリード、アウターリード、これらを固定している外枠部を得ることができる。また、エッチング工法以外に、プレスによる打ち抜き加工によっても得ることができる。
半導体パッケージの組立工程としては、半導体素子搭載部に半導体素子をダイボンディングしたのち、金ワイヤー等を用いて、半導体素子の電極とインナーリードを電気的に接続する。その後、インナーリード部を含む半導体素子近傍を樹脂封止し、外枠部を断裁し、必要に応じてアウターリードに曲げ加工を施す。
リードフレームは金属板の両面に所望のフォトレジストパターンを形成し、両面からエッチングすることにより、半導体素子搭載部、半導体素子電極との接続部であるインナーリード、アウターリード、これらを固定している外枠部を得ることができる。また、エッチング工法以外に、プレスによる打ち抜き加工によっても得ることができる。
半導体パッケージの組立工程としては、半導体素子搭載部に半導体素子をダイボンディングしたのち、金ワイヤー等を用いて、半導体素子の電極とインナーリードを電気的に接続する。その後、インナーリード部を含む半導体素子近傍を樹脂封止し、外枠部を断裁し、必要に応じてアウターリードに曲げ加工を施す。
このように側面に設置されたアウターリードは、微細化の加工能力からみて、３０ｍｍ角程度のパッケージサイズで２００から３００ピンが限界とされている。
近年、半導体素子の電極数が増加するにつれて、アウターリードを側面に有するリードフレームタイプの半導体パッケージでは端子数が対応しきれなくなり、一部、ＢＧＡ（Ｂａｌｌ Ｇｒｉｄ Ａｒａｙ）やＬＧＡ（Ｌａｎｄ Ｇｒｉｄ Ａｒａｙ）タイプ等プリント配線基板との外部接続端子がパッケージ基板底面でアレイ状に配置された半導体パッケージへ置き換わってきている。これらに用いられている基板は、両面銅貼りガラスエポキシ基板にドリルで穴を開け、穴内をめっきで導通をとり、一方の面は半導体素子の電極と接続するための端子を、他方の面ではアレイ状に並べた外部接続端子を形成するのが一般的である。
しかしながら、これらの基板の製造は工程が複雑になり、コスト高になるとともに、基板内の配線接続にめっきが使用されているため、リードフレームタイプのパッケージに比べ、信頼性が劣るという問題点がある。
しかしながら、これらの基板の製造は工程が複雑になり、コスト高になるとともに、基板内の配線接続にめっきが使用されているため、リードフレームタイプのパッケージに比べ、信頼性が劣るという問題点がある。
このため、リードフレームを両面からエッチングするという工程を利用して、リードフレームを用いたＢＧＡタイプの半導体パッケージ構造が開示されている。（特許文献１）
これは、表裏のフォトレジストのパターンを変えて、同時にエッチングするか、あるいは、片側をエッチングした後、エッチング面表層に電着ポリイミド樹脂層を形成した後、または、プリモールド樹脂を塗布した後、他方の面からエッチングを加えることにより、一方の面には半導体素子電極の接続端子、他方の面にはアレイ状に外部接続端子を形成するものである。
特許第３６４２９１１号公報
従来技術の断面図を図５（ａ）、図５（ｂ）に示す。
ＢＧＡタイプのリードフレームでは、外部接続端子１１の数が増加すると、半導体素子電極接続端子９側の配線１０長が長くなる。この配線は金属板をハーフエッチングして作製するもので、その幅も厚さも小さく、エッチング以降の工程で折れや曲がりが発生して収率は非常に悪くなるという問題があった。
ＢＧＡタイプのリードフレームでは、外部接続端子１１の数が増加すると、半導体素子電極接続端子９側の配線１０長が長くなる。この配線は金属板をハーフエッチングして作製するもので、その幅も厚さも小さく、エッチング以降の工程で折れや曲がりが発生して収率は非常に悪くなるという問題があった。
特許文献１では、まず、外部接続端子１１側のみハーフエッチングを行い、エッチング面に電着ポリイミド層１７を形成した後、半導体素子電極接続端子９側をエッチングで形成することを開示している。これにより、微細な配線１０は、薄膜ではあるがポリイミド樹脂層１７で担持され、リードフレーム作製時の配線の折れや曲がりは回避される。
しかしながら、本構造のリードフレーム基板に半導体素子を搭載し、ワイヤーボンディングにより半導体素子電極と接続端子９を接続する際、接続端子９の下部は中空になっているため、ワイヤー接続の力がかからず、接続不良が発生し、組み立て収率を著しく落とすという問題があった。
尚、特許文献１には記載されていないが、電着ポリイミド層に代わりプリモールド樹脂をポッティングして樹脂層を厚くする、と云う対策も一つ考えられる。これによると、ボンディング不良の問題をある程度回避させることが或る程度できると推察される。
しかし、この工夫もけっして満足できる技術とは言えない。何故なら、これによっても中空状態を完全に回避できるものではないからである。又、プリモールド樹脂の塗布量の調整が非常に難しく、塗布量が多くなると外部接続端子１１上にも樹脂層が形成され、なんらかの除去工程が必要になるという問題が懸念される。又、プリモールド樹脂は一般的には熱硬化エポキシ樹脂系であるため、硬化収縮は避けられず、エッチング後の金属表面では密着性が確保できないことがあり、組立工程中の加熱処理で剥離が発生したり、温度サイクルテストにおいて信頼性が確保できないといった問題も懸念される。
しかし、この工夫もけっして満足できる技術とは言えない。何故なら、これによっても中空状態を完全に回避できるものではないからである。又、プリモールド樹脂の塗布量の調整が非常に難しく、塗布量が多くなると外部接続端子１１上にも樹脂層が形成され、なんらかの除去工程が必要になるという問題が懸念される。又、プリモールド樹脂は一般的には熱硬化エポキシ樹脂系であるため、硬化収縮は避けられず、エッチング後の金属表面では密着性が確保できないことがあり、組立工程中の加熱処理で剥離が発生したり、温度サイクルテストにおいて信頼性が確保できないといった問題も懸念される。
本発明は、このような従来技術の問題点に鑑み発明されたものであり、半導体素子の電極数の増加によく対応でき、信頼性が高く、作製および半導体パッケージ組み立てを容易に安定して行えるリードフレーム型基板の製造方法を提供する事を課題とする。
請求項１の本発明は、金属板の第１の面に、半導体素子を搭載する半導体素子搭載部、該半導体素子の電極と接続する為の半導体素子電極接続端子、及び第１の外枠部を、それぞれ形成する為のフォトレジストのパターンを形成し、又、該金属板の第２の面には、外部接続端子、第２の外枠部、及び該第２の外枠部の少なくとも一部に溝部を、それぞれ形成する為のフォトレジストのパターンを形成し、
前記第２の面の金属板が露出した金属板露出部に、該金属板露出部を貫通しない孔部と、前記第２の外枠部の内側から外側へ横断する溝部を、エッチングにより形成し、
前記孔部と前記溝部に、プリモールド樹脂を平板プレスにて加熱・加圧塗布することによって樹脂層を形成し、
その後、前記第１の面をエッチングすることにより、前記半導体素子搭載部、前記外部接続端子と電気的に接続される前記半導体素子電極接続端子、及び前記第１の外枠部を形成する、
以上の工程を経ることを特徴とするリードフレーム型基板の製造方法である。
前記第２の面の金属板が露出した金属板露出部に、該金属板露出部を貫通しない孔部と、前記第２の外枠部の内側から外側へ横断する溝部を、エッチングにより形成し、
前記孔部と前記溝部に、プリモールド樹脂を平板プレスにて加熱・加圧塗布することによって樹脂層を形成し、
その後、前記第１の面をエッチングすることにより、前記半導体素子搭載部、前記外部接続端子と電気的に接続される前記半導体素子電極接続端子、及び前記第１の外枠部を形成する、
以上の工程を経ることを特徴とするリードフレーム型基板の製造方法である。
また、請求項２の発明は、前記第２の面の前記金属板露出部に前記孔部と前記溝部を形成した後、エッチングされた表面に粗化処理を施すこと、を特徴とする請求項１に記載のリードフレーム型基板の製造方法である。
本発明によれば、プリント配線基板と接続するための外部接続端子をリードフレーム型基板の裏面全面にアレイ状に配置することが可能であり、半導体素子の多端子化に対応できる。又、リードフレームをベースにした基板であり、めっき配線を使用しないため、熱応力に対する信頼性を確保することができる。
一方、リードフレーム型基板の作製時において、配線の折れや曲がり等の不良が発生せず、半導体パッケージ組み立て工程であるワイヤーボンディング時において、ワイヤーボンディング接続端子の下部はプリモールド樹脂層が外部接続端子表面と面一に存在するため、安定して接続が可能となる。
一方、リードフレーム型基板の作製時において、配線の折れや曲がり等の不良が発生せず、半導体パッケージ組み立て工程であるワイヤーボンディング時において、ワイヤーボンディング接続端子の下部はプリモールド樹脂層が外部接続端子表面と面一に存在するため、安定して接続が可能となる。
本リードフレーム型基板の製造プロセスの概略断面を図１に示す。
リードフレームに用いられる金属板１の両面に、フォトレジストのパターン２を形成する（図１（ｂ））。図１では上面に、半導体素子搭載部８、半導体素子電極との接続端子９、配線１０、外枠部１２のパターンを、下面に、外部接続端子１１、外枠部のパターンを形成する。同時に、下面の外枠部の少なくとも一部に、内側から外側にかけての溝を形成するために、エッチング時にフォトレジストのパターンが残存しない程度の微細パターンを溝形成領域に形成する（図示せず）。
金属板としては、リードフレームとしてのエッチング加工性、機械的強度、熱伝導性、膨張係数等を有していればいずれの材料を用いて良いが、４２合金に代表される鉄−ニッケル系合金や、機械的強度を向上させるために各種金属元素を添加した銅系合金等が良く用いられる。
塩化第二鉄液等、金属板を溶解するエッチング液を用いて下面からエッチングを行い、孔部３を形成する（図１（ｃ））。孔部３の深さは金属板の残存部が最終的に配線になるため、第２回目の上面側からのエッチング時に微細配線が形成できるように１０から５０μｍ厚程度残すことが好ましい。
また、外枠部１２には、少なくとも一部に溝部４が同時に形成される。溝部４は、図２（ａ）、（ｂ）に示すように領域は機械的強度に影響を与えない程度であれば特に限定しないが、一般的な外枠部には、ガイドホールと呼ばれる位置決めの穴が形成されており、その周辺部は溝部の形成を行わないほうが好ましい。溝部４の深さは、孔部３の深度の半分以下に設定することが好ましい。図２（ａ−Ａ）は破線Ａの断面を示しているが、溝部４の深度が深すぎると外枠部の機械的強度が保たれなくなる。溝部４の深度は、先に述べたフォトレジストの微細パターンの寸法、ピッチ寸法によって調節は可能である。
エッチング加工された金属板の上下面を逆にして、金属板の上面にフィルムタイプのプリモールド樹脂５を搭載する（図１（ｄ））。取り扱い易さを考慮するとフィルムタイプのプリモールド樹脂が良いが、無溶剤タイプや溶剤希釈タイプの液状プリモールド樹脂を金属板上に塗布してもかまわない。
続いて、平板プレスで両側から加熱、加圧して、プリモールド樹脂を溶融フローさせて仮硬化させる（図１（ｅ））。プリモールド樹脂が溶融フローする際、余分量の樹脂は溝部４から金属板外部へ流出するため、エッチングされていない金属面（外部接続端子１１、溝部以外の外枠部１２）とプリモールド樹脂面は同一の面を形成することができ、エッチングされていない金属面上にはほとんどプリモールド樹脂は残存しない。溝部４を形成していない金属板の場合、溶融したプリモールド樹脂は外枠部１２上をフローするため、外枠部１２上に樹脂が残り、その厚さ分、外部端子上にも樹脂が残ってしまう。その厚さは２０から５０μｍ程度となり、なんらかの除去工程を入れる必要が出てくる。
さらに、反対の面をエッチングして、半導体搭載部８、半導体素子電極接続端子９、配線１０を形成してリードフレーム型基板７を作製した（図１（ｇ））。半導体素子搭載部８側の上面図を図３（ａ）に、外部接続端子側の上面図を図３（ｂ）に示す。外部接続端子をアレイ状に配置することができ、半導体素子の多ピン化に対応が可能となった。
図４（ａ）に、半導体素子１４を搭載しワイヤーボンディングした断面図を示す。ダイアタッチ材１６により半導体素子１４を貼り付け、金線１５で半導体素子電極接続端子９と接続する。必要に応じて、半導体素子電極接続端子には、ニッケルー金めっき、錫めっき、銀めっき、ニッケル−パラジウム−金めっきを施す。ワイヤーボンディングを行う際、本リードフレーム型基板をヒートブロックの上に載せ、加熱しながら接合を行うが、半導体素子電極接続端子９の下部にプリモールド樹脂が面一で存在し、中空構造をたらないため、接合不良を起こさず組み立てることができる。
最後に、半導体素子側をトランスファーモルード、あるいは、ポッティングにより封止を行い、ダイヤモンドブレード等で外枠部を分離させて、小片化する（図４（ｂ））。ＢＧＡタイプであればはんだボールを外部接続端子に搭載して、リードフレーム型基板を用いた半導体パッケージが得られる。
以下、本発明によるリードフレーム型基板の製造方法として、ＬＧＡ（Ｌａｎｄ Ｇｒｉｄ Ａｒａｙ）タイプのリードフレーム型基板を例にとり図１を用いて説明する。
製造したＬＧＡのパッケージサイズは１０ｍｍ角で、パッケージ下面には１６８ピンのアレイ状の外部接続端子を持つものである。
まず、図1（ａ）に示すように、幅が１５０ｍｍ厚みが２００μｍの長尺帯状の銅合金製金属板１（古河電工製、ＥＦＴＥＣ６４Ｔ）を用意した。
次いで、図１（ｂ）に示すように、この金属板１の両面に、ロールコーターでフォトレジスト（東京応化（株）製、ＯＦＰＲ４０００）を５μｍの厚さになるようにコーティングした後、９０°Ｃでプレベークを行った。次に、所望のパターンを有するフオトマスクを介して両面からパターン露光し、その後１％炭酸ナトリウム水溶液で現像処理を行った後に水洗及びポストベークを行い、図１（ｂ）に示すようにフォトレジストパターン２を得た。
フォトレジストパターンとしては、第１の面には、半導体素子搭載部８、半導体素子電極接続端子９、配線１０、外枠部１２を形成するためのパターンを、第２の面には外部接続端子１１、外枠部１２、および、外枠部１２に内側から外側に向けて幅５ｍｍの溝部４をおよそ１０ｍｍ間隔に形成するためのパターンを形成した。溝部４を形成するためのパターンとして、３０μｍ径のドットパターンを０．８ｍｍピッチでアレイ状に配置した。
次いで、図１（ｂ）に示すように、この金属板１の両面に、ロールコーターでフォトレジスト（東京応化（株）製、ＯＦＰＲ４０００）を５μｍの厚さになるようにコーティングした後、９０°Ｃでプレベークを行った。次に、所望のパターンを有するフオトマスクを介して両面からパターン露光し、その後１％炭酸ナトリウム水溶液で現像処理を行った後に水洗及びポストベークを行い、図１（ｂ）に示すようにフォトレジストパターン２を得た。
フォトレジストパターンとしては、第１の面には、半導体素子搭載部８、半導体素子電極接続端子９、配線１０、外枠部１２を形成するためのパターンを、第２の面には外部接続端子１１、外枠部１２、および、外枠部１２に内側から外側に向けて幅５ｍｍの溝部４をおよそ１０ｍｍ間隔に形成するためのパターンを形成した。溝部４を形成するためのパターンとして、３０μｍ径のドットパターンを０．８ｍｍピッチでアレイ状に配置した。
次に、金属板１の第１の面側をバックシートで覆って保護した後（図示せず）、塩化第二鉄溶液を用いて金属板の第２の面より第１回目のエッチング処理を行い、第２の面側のレジストパターンから露出した金属板部位を厚さを３０μｍまで薄くした（図１（ｃ））。また、溝部４の深さは８０から１００μｍであった。塩化第二鉄溶液の比重は１．３８、液温５０゜Ｃとした。
第２面をエッチングした金属板を、３０°Ｃ、５０ｇ／Ｌの過硫酸アンモニウム水溶液に５分間浸漬して、第１回目のエッチングで形成されたエッチング面の表面を粗化した（図示せず）。さらに、所定の水酸化ナトリウム水溶液系剥離液に浸漬して、第２面のフォトレジストを剥離した（図示せず）。
次に、第１回目のエッチングで形成された第２の面に、フィルム状の熱硬化性樹脂５（味の素ファインテクノ製、ＡＢＦ ＧＸ−１３）を設置し（図１（ｄ））、真空平板プレス装置を用いて、１２０°Ｃ、５分間、加熱、加圧を行い仮硬化を行った。さらに、１８０°Ｃ、３時間、本硬化を行い、プリモールド層を形成した（図１（ｅ））。
熱硬化樹脂の埋め込み性は良好で、ボイド等の不良は観察されなかった。また、不要な樹脂分はプレス板６と外枠部１２の間に形成された溝部４を通り、外枠部１２外側に押し出された。このため、外部接続端子１１、外枠部１２のエッチングされなかった面上には、ほとんど熱硬化樹脂が残存しなかったが、その表面洗浄を兼ねて、６０°Ｃの過マンガン酸カリウムのアルカリ水溶液（４０ｇ／Ｌ過マンガン酸カリウム＋２０ｇ／Ｌ水酸化ナトリウム）に３分ほど処理を行った。
熱硬化樹脂の埋め込み性は良好で、ボイド等の不良は観察されなかった。また、不要な樹脂分はプレス板６と外枠部１２の間に形成された溝部４を通り、外枠部１２外側に押し出された。このため、外部接続端子１１、外枠部１２のエッチングされなかった面上には、ほとんど熱硬化樹脂が残存しなかったが、その表面洗浄を兼ねて、６０°Ｃの過マンガン酸カリウムのアルカリ水溶液（４０ｇ／Ｌ過マンガン酸カリウム＋２０ｇ／Ｌ水酸化ナトリウム）に３分ほど処理を行った。
次に、第１の面側のバックシートを除去後、塩化第二鉄溶液により金属板の第１の面側より第２回目のエッチング処理を施しレジストパターンから露出した金属板部位を溶解除去し、半導体素子搭載部８、半導体素子電極接続端子９、配線１０、外枠部１２を形成した（図１(ｆ))。外部接続端子１１は半導体素子電極接続端子９から延在している。なお図示していないが、下面側に不要なエッチングが行われないよう、第２回目のエッチング処理時には第２の面側にバックシート等を貼り付けておくのが好ましい。
次いで、第１の面のフォトレジストパターン２の剥離を行い、所望のリードフレーム型ＬＧＡ基板７を得た（図１（ｇ））。
次に、レジストの剥離後、露出した金属面に対し、電解ニッケル−金めっきを施した。ニッケルの厚さは５μｍ、金の厚さは０．１μｍであった（図示せず）。
次いで、本発明のリードフレーム型ＬＧＡ基板７にダイアタッチ材１５を用いて半導体素子１３を搭載し、１５０°Ｃ、１時間、ダイアタッチ材を硬化させた。さらに、３０μｍ径の金線１４を用いて、半導体素子の電極と半導体素子電極接続端子９をワイヤーボンディング接続を行った（図４（ａ））。ワイヤーボンディングの加熱温度は２００°Ｃで行い、半導体素子電極接続端子側のワイヤーのプル強度を測定したところ、９ｇ以上あり、良好な接続が得られた。
その後、図４（ｂ）に示すように、半導体素子、半導体素子電極接続端子を含むエリアをトランスファーモールド樹脂１６で封止し、小片に断裁してリードフレーム型ＬＧＡ基板を用いた半導体パッケージを得た。
本発明のリードフレーム型基板の製造方法を用いることにより、製造時の不良や半導体パッケージ組立時の不良を低減し、熱応力に対する信頼性を高めたリードフレーム型基板を得ることが可能となり、特にリードフレームタイプの半導体パッケージでは対応できない多ピンパッケージ基板に適用される。
１ 金属板
２ フォトレジストパターン
３ 孔部
４ 溝部
５ プリモールド樹脂
６ 平板プレス板
７ リードフレーム型基板
８ 半導体素子搭載部
９ 半導体素子電極接続端子
１０ 配線
１１ 外部接続端子
１２ 外枠部
１３ 半導体素子
１４ 金線
１５ ダイアタッチ材
１６ トランスファーモールド樹脂
１７ 電着ポリイミド層
２ フォトレジストパターン
３ 孔部
４ 溝部
５ プリモールド樹脂
６ 平板プレス板
７ リードフレーム型基板
８ 半導体素子搭載部
９ 半導体素子電極接続端子
１０ 配線
１１ 外部接続端子
１２ 外枠部
１３ 半導体素子
１４ 金線
１５ ダイアタッチ材
１６ トランスファーモールド樹脂
１７ 電着ポリイミド層
Claims (2)
- 金属板の第１の面に、半導体素子を搭載する半導体素子搭載部、該半導体素子の電極と接続する為の半導体素子電極接続端子、及び第１の外枠部を、それぞれ形成する為のフォトレジストのパターンを形成し、又、該金属板の第２の面には、外部接続端子、第２の外枠部、及び該第２の外枠部の少なくとも一部に溝部を、それぞれ形成する為のフォトレジストのパターンを形成し、
前記第２の面の金属板が露出した金属板露出部に、該金属板露出部を貫通しない孔部と、前記第２の外枠部の内側から外側へ横断する溝部を、エッチングにより形成し、
前記孔部と前記溝部に、プリモールド樹脂を平板プレスにて加熱・加圧塗布することによって樹脂層を形成し、
その後、前記第１の面をエッチングすることにより、前記半導体素子搭載部、前記外部接続端子と電気的に接続される前記半導体素子電極接続端子、及び前記第１の外枠部を形成する、
以上の工程を経ることを特徴とするリードフレーム型基板の製造方法。 - 前記第２の面の前記金属板露出部に前記孔部と前記溝部を形成した後、エッチングされた表面に粗化処理を施すこと、
を特徴とする請求項１に記載のリードフレーム型基板の製造方法。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008254311A JP5493323B2 (ja) | 2008-09-30 | 2008-09-30 | リードフレーム型基板の製造方法 |
| TW098133072A TWI462253B (zh) | 2008-09-30 | 2009-09-30 | 導線架基板及其製造方法 |
| CN200980138161.4A CN102165586B (zh) | 2008-09-30 | 2009-09-30 | 引线框基板以及该引线框基板的制造方法 |
| KR1020117006868A KR101609405B1 (ko) | 2008-09-30 | 2009-09-30 | 리드 프레임 기판 및 그 제조 방법 |
| PCT/JP2009/005033 WO2010038450A1 (ja) | 2008-09-30 | 2009-09-30 | リードフレーム基板及びその製造方法 |
| US13/064,314 US8304294B2 (en) | 2008-09-30 | 2011-03-17 | Lead frame substrate and method of manufacturing the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008254311A JP5493323B2 (ja) | 2008-09-30 | 2008-09-30 | リードフレーム型基板の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2010087220A true JP2010087220A (ja) | 2010-04-15 |
| JP5493323B2 JP5493323B2 (ja) | 2014-05-14 |
Family
ID=42073230
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2008254311A Expired - Fee Related JP5493323B2 (ja) | 2008-09-30 | 2008-09-30 | リードフレーム型基板の製造方法 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US8304294B2 (ja) |
| JP (1) | JP5493323B2 (ja) |
| KR (1) | KR101609405B1 (ja) |
| CN (1) | CN102165586B (ja) |
| TW (1) | TWI462253B (ja) |
| WO (1) | WO2010038450A1 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2017092247A (ja) * | 2015-11-10 | 2017-05-25 | 凸版印刷株式会社 | 樹脂付リードフレーム基板 |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8673689B2 (en) * | 2011-01-28 | 2014-03-18 | Marvell World Trade Ltd. | Single layer BGA substrate process |
| WO2014038587A1 (ja) * | 2012-09-07 | 2014-03-13 | 日立オートモティブシステムズ株式会社 | 半導体装置及びその製造方法 |
| US20140145320A1 (en) * | 2012-11-29 | 2014-05-29 | Cambridge Silicon Radio Limited | Die package |
| US9936579B2 (en) * | 2013-02-01 | 2018-04-03 | Apple Inc. | Low profile packaging and assembly of a power conversion system in modular form |
| CN104766832B (zh) * | 2014-01-03 | 2020-07-14 | 海成帝爱斯株式会社 | 制造半导体封装基板的方法及用其制造的半导体封装基板 |
| US9165867B1 (en) * | 2014-08-01 | 2015-10-20 | Stmicroelectronics, Inc. | Semiconductor device with lead frame contact solder balls and related methods |
| JP6650723B2 (ja) * | 2015-10-16 | 2020-02-19 | 新光電気工業株式会社 | リードフレーム及びその製造方法、半導体装置 |
| JP6577373B2 (ja) * | 2016-01-18 | 2019-09-18 | 新光電気工業株式会社 | リードフレーム及びその製造方法、半導体装置 |
| JP6737099B2 (ja) * | 2016-09-15 | 2020-08-05 | 株式会社デンソー | 半導体装置の製造方法 |
| JP7182374B2 (ja) * | 2017-05-15 | 2022-12-02 | 新光電気工業株式会社 | リードフレーム及びその製造方法 |
| JP6863846B2 (ja) * | 2017-07-19 | 2021-04-21 | 大口マテリアル株式会社 | 半導体素子搭載用基板及びその製造方法 |
| JP7164804B2 (ja) * | 2018-06-25 | 2022-11-02 | 日亜化学工業株式会社 | パッケージ、発光装置およびそれらの製造方法 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09307043A (ja) * | 1996-05-10 | 1997-11-28 | Dainippon Printing Co Ltd | リードフレーム部材とその製造方法、および該リードフレーム部材を用いた半導体装置 |
| JP2003309241A (ja) * | 2002-04-15 | 2003-10-31 | Dainippon Printing Co Ltd | リードフレーム部材とリードフレーム部材の製造方法、及び該リードフレーム部材を用いた半導体パッケージとその製造方法 |
| JP2003309242A (ja) * | 2002-04-15 | 2003-10-31 | Dainippon Printing Co Ltd | リードフレーム部材とリードフレーム部材の製造方法、及び該リードフレーム部材を用いた半導体パッケージとその製造方法 |
| JP2004063742A (ja) * | 2002-07-29 | 2004-02-26 | Hitachi Chem Co Ltd | 配線板、半導体パッケージ及びそれらの製造方法 |
| JP2007281207A (ja) * | 2006-04-07 | 2007-10-25 | Renesas Technology Corp | 半導体装置の製造方法 |
Family Cites Families (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3642911B2 (ja) | 1997-02-05 | 2005-04-27 | 大日本印刷株式会社 | リードフレーム部材とその製造方法 |
| US6025640A (en) * | 1997-07-16 | 2000-02-15 | Dai Nippon Insatsu Kabushiki Kaisha | Resin-sealed semiconductor device, circuit member for use therein and method of manufacturing resin-sealed semiconductor device |
| KR100526844B1 (ko) * | 1999-10-15 | 2005-11-08 | 앰코 테크놀로지 코리아 주식회사 | 반도체패키지 및 그 제조방법 |
| KR100583494B1 (ko) * | 2000-03-25 | 2006-05-24 | 앰코 테크놀로지 코리아 주식회사 | 반도체패키지 |
| KR20020058209A (ko) * | 2000-12-29 | 2002-07-12 | 마이클 디. 오브라이언 | 반도체패키지 |
| KR100369393B1 (ko) * | 2001-03-27 | 2003-02-05 | 앰코 테크놀로지 코리아 주식회사 | 리드프레임 및 이를 이용한 반도체패키지와 그 제조 방법 |
| FR2825515B1 (fr) * | 2001-05-31 | 2003-12-12 | St Microelectronics Sa | Boitier semi-conducteur a grille evidee et grille evidee |
| US20030006055A1 (en) * | 2001-07-05 | 2003-01-09 | Walsin Advanced Electronics Ltd | Semiconductor package for fixed surface mounting |
| ATE546835T1 (de) * | 2001-07-09 | 2012-03-15 | Sumitomo Metal Mining Co | Verfahren zur herstellung eines leiterrahmens |
| US6841854B2 (en) * | 2002-04-01 | 2005-01-11 | Matsushita Electric Industrial Co., Ltd. | Semiconductor device |
| US6927483B1 (en) * | 2003-03-07 | 2005-08-09 | Amkor Technology, Inc. | Semiconductor package exhibiting efficient lead placement |
| US7102209B1 (en) * | 2003-08-27 | 2006-09-05 | National Semiconductor Corporation | Substrate for use in semiconductor manufacturing and method of making same |
| US7154186B2 (en) * | 2004-03-18 | 2006-12-26 | Fairchild Semiconductor Corporation | Multi-flip chip on lead frame on over molded IC package and method of assembly |
| US7087986B1 (en) * | 2004-06-18 | 2006-08-08 | National Semiconductor Corporation | Solder pad configuration for use in a micro-array integrated circuit package |
-
2008
- 2008-09-30 JP JP2008254311A patent/JP5493323B2/ja not_active Expired - Fee Related
-
2009
- 2009-09-30 CN CN200980138161.4A patent/CN102165586B/zh not_active Expired - Fee Related
- 2009-09-30 WO PCT/JP2009/005033 patent/WO2010038450A1/ja active Application Filing
- 2009-09-30 KR KR1020117006868A patent/KR101609405B1/ko not_active IP Right Cessation
- 2009-09-30 TW TW098133072A patent/TWI462253B/zh not_active IP Right Cessation
-
2011
- 2011-03-17 US US13/064,314 patent/US8304294B2/en not_active Expired - Fee Related
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09307043A (ja) * | 1996-05-10 | 1997-11-28 | Dainippon Printing Co Ltd | リードフレーム部材とその製造方法、および該リードフレーム部材を用いた半導体装置 |
| JP2003309241A (ja) * | 2002-04-15 | 2003-10-31 | Dainippon Printing Co Ltd | リードフレーム部材とリードフレーム部材の製造方法、及び該リードフレーム部材を用いた半導体パッケージとその製造方法 |
| JP2003309242A (ja) * | 2002-04-15 | 2003-10-31 | Dainippon Printing Co Ltd | リードフレーム部材とリードフレーム部材の製造方法、及び該リードフレーム部材を用いた半導体パッケージとその製造方法 |
| JP2004063742A (ja) * | 2002-07-29 | 2004-02-26 | Hitachi Chem Co Ltd | 配線板、半導体パッケージ及びそれらの製造方法 |
| JP2007281207A (ja) * | 2006-04-07 | 2007-10-25 | Renesas Technology Corp | 半導体装置の製造方法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2017092247A (ja) * | 2015-11-10 | 2017-05-25 | 凸版印刷株式会社 | 樹脂付リードフレーム基板 |
Also Published As
| Publication number | Publication date |
|---|---|
| TW201019447A (en) | 2010-05-16 |
| CN102165586B (zh) | 2014-06-04 |
| CN102165586A (zh) | 2011-08-24 |
| KR101609405B1 (ko) | 2016-04-05 |
| WO2010038450A1 (ja) | 2010-04-08 |
| US8304294B2 (en) | 2012-11-06 |
| TWI462253B (zh) | 2014-11-21 |
| KR20110059860A (ko) | 2011-06-07 |
| JP5493323B2 (ja) | 2014-05-14 |
| US20110169153A1 (en) | 2011-07-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5493323B2 (ja) | リードフレーム型基板の製造方法 | |
| JP5532570B2 (ja) | リードフレーム型基板とその製造方法ならびに半導体装置 | |
| JP5549066B2 (ja) | リードフレーム型基板とその製造方法、及び半導体装置 | |
| JP5407474B2 (ja) | 半導体素子基板の製造方法 | |
| JP2024003147A (ja) | 半導体装置用基板およびその製造方法、半導体装置 | |
| JP5168998B2 (ja) | 半導体装置用基板及びその製造方法 | |
| JP2014116632A (ja) | 半導体装置の製造方法 | |
| JP4730262B2 (ja) | 半導体装置用ノンリードタイプのリードフレームの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110825 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130702 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130829 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140204 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140217 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5493323 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |